JP6125155B2 - 半導体装置およびそれを備える平板表示装置 - Google Patents
半導体装置およびそれを備える平板表示装置 Download PDFInfo
- Publication number
- JP6125155B2 JP6125155B2 JP2012110492A JP2012110492A JP6125155B2 JP 6125155 B2 JP6125155 B2 JP 6125155B2 JP 2012110492 A JP2012110492 A JP 2012110492A JP 2012110492 A JP2012110492 A JP 2012110492A JP 6125155 B2 JP6125155 B2 JP 6125155B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- insulating layer
- gate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 239000010409 thin film Substances 0.000 claims description 44
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 61
- 238000010586 diagram Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体装置およびそれを備える平板表示装置に関し、より詳細には、薄膜トランジスタとキャパシタとを含む半導体装置およびそれを備える平板表示装置に関する。
一般的に、半導体装置は、薄膜トランジスタとキャパシタとを含む。薄膜トランジスタは、チャネル領域と、ソースおよびドレイン領域とを提供する半導体層と、チャネル領域の半導体層の上部に配置され、ゲート絶縁層により半導体層と電気的に絶縁されるゲート電極と、ソースおよびドレイン領域の半導体層に接続されるソースおよびドレイン電極とからなる。キャパシタは、２つの電極と、２つの電極の間に介在する誘電体層とを含む。
従来の半導体装置は、薄膜トランジスタとキャパシタがそれぞれ異なる位置に形成されるため、電流駆動能力や静電容量を増加させるためには、半導体装置の大きさの増加が不可避であり、これは半導体装置の高集積化を困難にする要因として作用する。
さらに、液晶表示装置（ＬＣＤ）、有機電界発光表示装置（ＯＬＥＤ）などのような平板表示装置では、輝度を一定水準以上に確保することが重要であり、このためには、キャパシタの静電容量を一定水準以上に確保しなければならないが、静電容量を増加させるためにキャパシタの大きさを増加させると、発光領域の大きさ（開口率）は減少するしかないため、高解像度を実現することが困難であり、寿命が低下するという問題があった。
本発明の目的は、高集積化に有利となるように大きさを減少させることができる半導体装置を提供することにある。
本発明の他の目的は、キャパシタが占める面積を最小化することができる半導体装置を提供することにある。
本発明のさらに他の目的は、半導体装置の大きさの減少により発光素子の開口率を向上させることができる平板表示装置を提供することにある。
上記の目的を達成するための、本発明の一態様にかかる半導体装置は、基板上に形成された半導体層と、ゲート絶縁層により前記半導体層と電気的に絶縁されたゲート電極と、前記ゲート電極を含む前記ゲート絶縁層上に形成された絶縁層と、前記絶縁層上に前記半導体層と接続するように形成されたソース電極およびドレイン電極とを含み、前記ソース電極が前記ゲート電極の少なくとも一部と重畳するように配置される。
上記の目的を達成するための、本発明の他の態様にかかる半導体装置を備える平板表示装置は、スキャンラインおよびデータラインに接続された第１薄膜トランジスタと、前記第１薄膜トランジスタに接続された第２薄膜トランジスタと、前記第２薄膜トランジスタに接続された発光素子とを含み、前記第２薄膜トランジスタは、基板上に形成された半導体層と、ゲート絶縁層により前記半導体層と電気的に絶縁されたゲート電極と、前記ゲート電極を含む前記ゲート絶縁層上に形成された絶縁層と、前記絶縁層上に前記半導体層と接続するように形成されたソース電極およびドレイン電極とを含み、前記ソース電極が前記ゲート電極の少なくとも一部と重畳するように配置される。この場合の重畳は、各層、各電極の積層方向、つまり基板上に水平に積層された各層、各電極に対して垂直方向となる断面方向についての重畳を意味する。
前記重畳するように配置された前記ソース電極と、前記絶縁層と、前記ゲート電極とにより、キャパシタが構成される。
本発明の半導体装置は、薄膜トランジスタとキャパシタとが一体型に形成される。薄膜トランジスタの構造を一部変更して薄膜トランジスタの内部にキャパシタを内蔵させることにより、既存の構造に比べてキャパシタが占める面積だけ大きさが減少し、製造工程も容易になる。
本発明の半導体装置を平板表示装置に適用すると、既存の構造に比べて発光領域の大きさを大きく確保することができるため、高解像度を容易に実現することができ、寿命を向上させることができる。
以下、添付した図面を参照して、本発明の好ましい実施形態を詳細に説明する。以下の実施形態は、当該技術分野における通常の知識を有する者が本発明を十分に理解できるように提供されるものであって、様々な形態に変形可能であり、本発明の範囲は以下に記述される実施形態に限定されるものではない。
図１は、本発明にかかる半導体装置を説明するためのレイアウト（部分的な平面）図である。
本発明の半導体装置は、薄膜トランジスタＴとキャパシタＣｓｔとが一体型に形成される。薄膜トランジスタＴは、半導体層２０と、半導体層２０のチャネル領域の上部に配置されたゲート電極４０と、半導体層２０のソース領域およびドレイン領域に接続されたソース電極６０ａおよびドレイン電極６０ｂとから構成され、キャパシタＣｓｔは、互いに重畳するように配置されたゲート電極４０と、ソース電極６０ａまたはドレイン電極６０ｂとにより構成される。この場合の重畳は、各層、各電極の積層方向、つまり基板上に水平に積層された各層、各電極に対して垂直方向となる断面方向についての重畳を意味する。
図２は、図１のＩ１−Ｉ２断面図であり、以下、本発明にかかる半導体装置をより詳細に説明する。
図１および図２を参照すれば、基板１０上に半導体層２０が形成され、半導体層２０を含む基板１０上にゲート絶縁層３０が形成される。
基板１０は、シリコーン（Ｓｉ）やゲルマニウム（Ｇｅ）のような半導体、ガラスやプラスチックのような絶縁体または金属薄膜からなり得、半導体層２０は、非晶質シリコン、結晶質シリコンまたは化合物半導体などで形成され、ゲート絶縁層３０は、シリコン酸化物、シリコン窒化物、またはこれらの混合物や積層構造で形成され得る。また、半導体層２０が形成される前に、基板１０上にバッファ層（図示せず）が形成されてもよい。
半導体層２０上のゲート絶縁層３０上にゲート電極４０が形成され、ゲート電極４０を含むゲート絶縁層３０上に層間絶縁層５０が形成される。
ゲート電極４０は、金属やドーピングされた半導体で形成され、層間絶縁層５０は、シリコン酸化物、シリコン窒化物、金属酸化物、またはこれらの混合物や積層構造で形成され得る。
層間絶縁層５０上には、半導体層２０と電気的に接続されるようにソースおよびドレイン電極６０ａおよび６０ｂが形成される。ソースおよびドレイン電極６０ａおよび６０ｂは、層間絶縁層５０およびゲート絶縁層３０に形成されたコンタクトホール５０ａを介して露出する半導体層２０に接続される。
このとき、ソースおよびドレイン電極６０ａおよび６０ｂのいずれか１つの電極、例えば、ソース電極６０ａは、ゲート電極４０の少なくとも一部と重畳するようにゲート電極４０の上部に延び、これにより、互いに重畳するように配置されるソース電極６０ａと、層間絶縁層５０と、ゲート電極４０とにより、キャパシタＣｓｔが形成される。すなわち、ゲート電極４０がキャパシタＣｓｔの一電極として用いられ、ゲート電極４０の上部に延びたソース電極６０ａの一部がキャパシタＣｓｔの他の電極として用いられ、重畳するゲート電極４０とソース電極６０ａとの間の層間絶縁層５０がキャパシタＣｓｔの誘電体として用いられる。この場合の重畳は、各層、各電極の積層方向、つまり基板１０上に水平に積層された各層、各電極に対して垂直方向となる断面方向についての重畳を意味する。
図１および図２には、ソース電極６０ａがゲート電極４０の一部と重畳するようにゲート電極４０の上部に延びた構造を示したが、ゲート電極４０の一部がドレイン電極６０ｂの一部と重畳するような構造であることも可能である。つまり、前記ソース電極又はドレイン電極が前記ゲート電極の少なくとも一部と重畳するように配置されることになる。
図１および図２には、ソース電極６０ａがゲート電極４０の一部と重畳するようにゲート電極４０の上部に延びた構造を示したが、所望の静電容量およびドレイン電極６０ｂとの距離などを考慮して重畳する程度を決定することができ、静電容量を最大に確保するためには、ゲート電極４０の全部と重畳するようにソース電極６０ａを形成することが好ましい。
このように構成された本発明の半導体装置は、例えば、平板表示装置の画素回路に適用可能である。
図３は、平板表示装置の画素回路の一実施形態であり、２つの薄膜トランジスタＴ１およびＴ２と、１つの蓄積キャパシタＣｓｔと、発光素子ＬＥＤとからなる画素回路を例として説明する。平板表示装置としては、液晶表示装置（ＬＣＤ）、有機電界発光表示装置（ＯＬＥＤ）などが適用可能である。
第１薄膜トランジスタＴ１は、スキャンラインＳおよびデータラインＤに接続され、スキャン信号に応じてデータ信号を伝達するスイッチング素子として動作する。このために、ゲート電極を介してスキャン信号を受信し、ソース電極を介してデータ信号を受信する。
第２薄膜トランジスタＴ２は、電源電圧ＥＬＶＤＤと発光素子ＬＥＤとの間に接続され、前記データ信号に応じて発光素子ＬＥＤを動作させる駆動素子として動作する。また、蓄積キャパシタＣｓｔは、前記データ信号に該当する電圧を一定時間の間維持させる静電容量を提供する。このために、ゲート電極が第１薄膜トランジスタＴ１のドレイン電極に接続され、ソース電極を介して電源電圧ＥＬＶＤＤを受け、ドレイン電極が発光素子ＬＥＤに接続される。
図２を参照すれば、本発明の半導体装置が有機電界発光表示装置ＯＬＥＤに適用される場合、発光素子ＬＥＤは、アノード電極８０と、有機発光層８４と、カソード電極８６とを含む有機電界発光素子から構成できる。アノード電極８０は、第２薄膜トランジスタＴ２のドレイン電極に接続され、カソード電極８６は、接地電圧ＥＬＶＳＳに接続される。
アノード電極８０は、薄膜トランジスタＴを含む上部に形成された平坦化層７０のビアホールを介して薄膜トランジスタＴのドレイン電極６０ｂに接続され、有機発光層８４は、画素定義膜８２により露出する発光領域（開口部）のアノード電極８０上に形成され、カソード電極８６は、有機発光層８４を含む上部に形成される。
このように、本発明の半導体装置を用いると、蓄積キャパシタＣｓｔが薄膜トランジスタＴと一体型に形成されるため、別途に蓄積キャパシタを形成しなくて済む。これは、蓄積キャパシタＣｓｔが占める面積を減少させることができるだけでなく、発光素子ＬＥＤの開口率、すなわち、発光領域の大きさを増加させる要因として作用するため、高集積および高画質の平板表示装置を容易に実現することができる。
蓄積キャパシタＣｓｔの静電容量を高く確保するためには、スイッチング素子として動作する第１薄膜トランジスタＴ１よりは、駆動素子として動作する第２薄膜トランジスタＴ２の方を、本発明の半導体装置として構成することが有利である。電流駆動能力が大きい駆動素子は、スイッチング素子に比べて大きさ（幅および長さ）が大きいため、蓄積キャパシタＣｓｔの静電容量を高く確保することができる。
また、リーク電流の問題により、複数の薄膜トランジスタを直列または並列に接続したり、薄膜トランジスタを多重ゲート構造で形成する場合、効果をさらに高めることができる。
図４Ａは、薄膜トランジスタＴ１１およびＴ１２を直列に接続した構造であり、図４Ｂのように、ソース電極６２ａとゲート電極４２とが重畳する面積が図１の構造に比べて増加するため、蓄積キャパシタＣｓｔの静電容量を高く確保することができる。未説明の符号２２は半導体層を示す。
図５Ａは、薄膜トランジスタＴ２１およびＴ２２を並列に接続した構造であり、図５Ｂのように、ソース電極６４ａとゲート電極４４とが重畳する面積が図１の構造に比べて増加するため、蓄積キャパシタＣｓｔの静電容量を高く確保することができる。未説明の符号２４は半導体層を示す。
図６Ａは、オン電流（ｏｎ−ｃｕｒｒｅｎｔ）を増加させるために、多重ゲート構造の薄膜トランジスタＴ３１およびＴ３２を並列に接続した構造であり、図６Ｂのように、ソース電極６６ａとゲート電極４６とが重畳する面積が図５Ｂの構造に比べてさらに増加するため、蓄積キャパシタＣｓｔの静電容量を高く確保することができる。未説明の符号２６は半導体層を示す。
前記実施形態では、薄膜トランジスタＴに内蔵されたキャパシタＣｓｔのみを説明したが、静電容量を増加させるために、前記キャパシタＣｓｔに隣接するように別のキャパシタ（図示せず）を追加形成し、前記キャパシタＣｓｔと並列に接続することができる。
以上、詳細な説明と図面により本発明の最適な実施形態を開示した。用語は、単に本発明を説明するための目的で使われたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。そのため、本技術分野における通常の知識を有する者であれば、これより多様な変形および均等の他の実施形態が可能であることを理解するはずである。したがって、本発明の真の技術的保護範囲は、添付した特許請求の範囲の技術的思想により定められなければならない。
１０：基板
２０、２２、２４、２６：半導体層
３０：ゲート絶縁層
４０、４２、４４、４６：ゲート電極
５０：層間絶縁層
５０ａ：コンタクトホール
６０ａ、６２ａ、６４ａ、６６ａ：ソース電極
６０ｂ、６２ｂ、６４ｂ、６６ｂ：ドレイン電極
７０：平坦化層
８０：アノード電極
８２：画素定義膜
８４：有機発光層
８６：カソード電極
２０、２２、２４、２６：半導体層
３０：ゲート絶縁層
４０、４２、４４、４６：ゲート電極
５０：層間絶縁層
５０ａ：コンタクトホール
６０ａ、６２ａ、６４ａ、６６ａ：ソース電極
６０ｂ、６２ｂ、６４ｂ、６６ｂ：ドレイン電極
７０：平坦化層
８０：アノード電極
８２：画素定義膜
８４：有機発光層
８６：カソード電極
Claims (8)
- 基板上に形成された半導体層と、
ゲート絶縁層により前記半導体層と電気的に絶縁されたゲート電極と、
前記ゲート電極を含む前記ゲート絶縁層上に形成された絶縁層と、
前記絶縁層上に前記半導体層と接続するように形成されたソース電極およびドレイン電極とを含み、
前記ソース電極又はドレイン電極が前記ゲート電極の少なくとも一部と重畳するように配置され、前記ソース電極、前記ドレイン電極および前記ゲート電極により、並列接続された複数の薄膜トランジスタが形成され、前記ゲート電極は前記複数の薄膜トランジスタの共通電極となっていることを特徴とする半導体装置。 - 前記重畳するように配置された前記ソース電極と、前記絶縁層と、前記ゲート電極とにより、キャパシタが構成されることを特徴とする請求項１に記載の半導体装置。
- 前記絶縁層に前記半導体層が露出するようにコンタクトホールが形成され、前記コンタクトホールを介して前記ソース電極および前記ドレイン電極が前記半導体層に接続されていることを特徴とする請求項１に記載の半導体装置。
- スキャンラインおよびデータラインに接続された第１薄膜トランジスタと、
前記第１薄膜トランジスタに接続された第２薄膜トランジスタと、
前記第２薄膜トランジスタに接続された発光素子とを含み、
前記第２薄膜トランジスタは、
基板上に形成された半導体層と、
ゲート絶縁層により前記半導体層と電気的に絶縁されたゲート電極と、
前記ゲート電極を含む前記ゲート絶縁層上に形成された絶縁層と、
前記絶縁層上に前記半導体層と接続するように形成されたソース電極およびドレイン電極とを含み、
前記ソース電極又はドレイン電極が前記ゲート電極の少なくとも一部と重畳するように配置され、前記ソース電極、前記ドレイン電極および前記ゲート電極により、前記第２薄膜トランジスタを形成する直列接続および／または並列接続された複数の薄膜トランジスタが形成され、前記ゲート電極は前記複数の薄膜トランジスタの共通電極となっていることを特徴とする平板表示装置。 - 前記重畳するように配置された前記ソース電極と、前記絶縁層と、前記ゲート電極とにより、キャパシタが構成されることを特徴とする請求項４に記載の平板表示装置。
- 前記絶縁層に前記半導体層が露出するようにコンタクトホールが形成され、前記コンタクトホールを介して前記ソース電極および前記ドレイン電極が前記半導体層に接続されていることを特徴とする請求項４に記載の平板表示装置。
- 前記第２薄膜トランジスタの前記ソース電極が電源電圧に接続され、前記ドレイン電極が前記発光素子に接続されることを特徴とする請求項４に記載の平板表示装置。
- 前記発光素子は、アノード電極と、有機発光層と、カソード電極とを含み、前記アノード電極が前記第２薄膜トランジスタの前記ドレイン電極に接続されることを特徴とする請求項７に記載の平板表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0010388 | 2012-02-01 | ||
| KR1020120010388A KR20130089044A (ko) | 2012-02-01 | 2012-02-01 | 반도체 장치 및 그를 구비하는 평판표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013162120A JP2013162120A (ja) | 2013-08-19 |
| JP6125155B2 true JP6125155B2 (ja) | 2017-05-10 |
Family
ID=46940315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012110492A Active JP6125155B2 (ja) | 2012-02-01 | 2012-05-14 | 半導体装置およびそれを備える平板表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9053986B2 (ja) |
| EP (1) | EP2624299A1 (ja) |
| JP (1) | JP6125155B2 (ja) |
| KR (1) | KR20130089044A (ja) |
| CN (1) | CN103247690B (ja) |
| TW (1) | TWI603134B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101672091B1 (ko) * | 2014-02-25 | 2016-11-02 | 엘지디스플레이 주식회사 | 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 |
| KR102354377B1 (ko) * | 2014-11-24 | 2022-01-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102300026B1 (ko) * | 2015-01-08 | 2021-09-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102328678B1 (ko) * | 2015-02-09 | 2021-11-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
| CN106373996B (zh) * | 2015-07-21 | 2019-12-31 | 台达电子工业股份有限公司 | 半导体装置 |
| KR102430819B1 (ko) * | 2015-08-19 | 2022-08-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| WO2017066601A1 (en) | 2015-10-16 | 2017-04-20 | Huang Yiren Ronnie | Method and apparatus for providing hybrid mode to access ssd drive |
| CN105185793A (zh) * | 2015-10-28 | 2015-12-23 | 武汉华星光电技术有限公司 | 一种薄膜晶体管基板及其显示装置 |
| CN105552085B (zh) * | 2015-12-25 | 2019-04-30 | 昆山国显光电有限公司 | 一种像素驱动电路及其制备方法 |
| CN105655347A (zh) * | 2016-01-04 | 2016-06-08 | 昆山国显光电有限公司 | 一种tft背板、其制备方法及显示装置 |
| KR102483956B1 (ko) | 2016-03-31 | 2023-01-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR20180047540A (ko) | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102508468B1 (ko) * | 2018-02-08 | 2023-03-10 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN108320705B (zh) | 2018-02-14 | 2021-04-27 | 京东方科技集团股份有限公司 | 像素单元及其制作方法和阵列基板 |
| JP2019032557A (ja) * | 2018-11-06 | 2019-02-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR20220148999A (ko) * | 2021-04-29 | 2022-11-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2690067B2 (ja) | 1991-06-14 | 1997-12-10 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH07302912A (ja) | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3783786B2 (ja) * | 1995-01-26 | 2006-06-07 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| CN100477247C (zh) * | 1994-06-02 | 2009-04-08 | 株式会社半导体能源研究所 | 有源矩阵显示器和电光元件 |
| JP3329206B2 (ja) | 1996-09-05 | 2002-09-30 | セイコーエプソン株式会社 | カラー液晶表示装置および画素配列方法 |
| US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| JP4675005B2 (ja) * | 2000-08-18 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器 |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4137454B2 (ja) * | 2001-01-17 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器及び発光装置の作製方法 |
| JP5025057B2 (ja) | 2001-05-10 | 2012-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100426031B1 (ko) | 2001-12-29 | 2004-04-03 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 및 그의 제조 방법 |
| JP3706107B2 (ja) * | 2002-01-18 | 2005-10-12 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| US6909240B2 (en) * | 2002-01-18 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| KR20030069347A (ko) | 2002-02-20 | 2003-08-27 | 일진다이아몬드(주) | 액정표시장치와 그 제조방법 |
| KR100444030B1 (ko) * | 2002-07-16 | 2004-08-12 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자 |
| KR100611746B1 (ko) | 2004-02-24 | 2006-08-10 | 삼성에스디아이 주식회사 | 노이즈가 방지되는 표시장치 |
| KR100699988B1 (ko) * | 2004-03-19 | 2007-03-26 | 삼성에스디아이 주식회사 | 평판표시장치 |
| US20070229408A1 (en) * | 2006-03-31 | 2007-10-04 | Eastman Kodak Company | Active matrix display device |
| WO2011064819A1 (ja) * | 2009-11-27 | 2011-06-03 | パナソニック株式会社 | 発光表示装置 |
| KR101710179B1 (ko) * | 2010-06-03 | 2017-02-27 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| KR101783352B1 (ko) * | 2010-06-17 | 2017-10-10 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
-
2012
- 2012-02-01 KR KR1020120010388A patent/KR20130089044A/ko not_active Application Discontinuation
- 2012-05-14 JP JP2012110492A patent/JP6125155B2/ja active Active
- 2012-06-21 US US13/528,976 patent/US9053986B2/en active Active
- 2012-08-29 CN CN201210311792.5A patent/CN103247690B/zh active Active
- 2012-08-30 TW TW101131471A patent/TWI603134B/zh active
- 2012-09-11 EP EP12183869.2A patent/EP2624299A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| CN103247690B (zh) | 2017-12-19 |
| TW201333588A (zh) | 2013-08-16 |
| TWI603134B (zh) | 2017-10-21 |
| CN103247690A (zh) | 2013-08-14 |
| US9053986B2 (en) | 2015-06-09 |
| JP2013162120A (ja) | 2013-08-19 |
| KR20130089044A (ko) | 2013-08-09 |
| US20130193439A1 (en) | 2013-08-01 |
| EP2624299A1 (en) | 2013-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6125155B2 (ja) | 半導体装置およびそれを備える平板表示装置 | |
| US10128322B2 (en) | Organic light-emitting display device including conductive layer and manufacturing method thereof | |
| TWI425634B (zh) | 有機發光顯示裝置及其製造方法 | |
| JP6756560B2 (ja) | 表示装置 | |
| CN107464819B (zh) | 发光面板 | |
| US8835929B2 (en) | Pixel structure and thin film transistor | |
| CN105789266A (zh) | 一种oled阵列基板及其制备方法、显示装置 | |
| US8896044B1 (en) | Organic light emitting diode display | |
| TW201930983A (zh) | 顯示背板及其製作方法、顯示面板和顯示裝置 | |
| JP2011053711A (ja) | 表示装置 | |
| US20130119362A1 (en) | Organic light emitting diode display | |
| TWI584319B (zh) | 電容器及包括彼之有機發光二極體顯示器 | |
| US8669700B2 (en) | Organic light emitting diode display including source and drain electrodes separated from a gate electrode | |
| KR100846968B1 (ko) | 유기전계발광표시장치 | |
| US8686446B2 (en) | Capacitor device and display apparatus having the same | |
| US20210399142A1 (en) | Thin Film Transistor Array Substrate and Display Device | |
| KR20160053383A (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
| TWI703735B (zh) | 半導體基板、陣列基板、逆變器電路及開關電路 | |
| CN110649003A (zh) | 半导体基板、阵列基板、逆变器电路及开关电路 | |
| US20240194126A1 (en) | Display apparatus including light emitting device and pixel driving circuit | |
| JP2004264634A (ja) | エレクトロルミネッセンス表示装置 | |
| US20240074235A1 (en) | Display Apparatus Having an Oxide Semiconductor | |
| JP2022146789A (ja) | 薄膜トランジスタ基板 | |
| JP2009059640A (ja) | 有機ｅｌ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170405 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6125155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |