KR102483956B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102483956B1
KR102483956B1 KR1020160039328A KR20160039328A KR102483956B1 KR 102483956 B1 KR102483956 B1 KR 102483956B1 KR 1020160039328 A KR1020160039328 A KR 1020160039328A KR 20160039328 A KR20160039328 A KR 20160039328A KR 102483956 B1 KR102483956 B1 KR 102483956B1
Authority
KR
South Korea
Prior art keywords
data line
data
pixel
line
display
Prior art date
Application number
KR1020160039328A
Other languages
English (en)
Other versions
KR20170114026A (ko
Inventor
김선광
강기녕
최종현
심수연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160039328A priority Critical patent/KR102483956B1/ko
Priority to US15/284,562 priority patent/US10418434B2/en
Priority to CN201710036730.0A priority patent/CN107275336B/zh
Priority to CN202310671141.5A priority patent/CN116705801A/zh
Publication of KR20170114026A publication Critical patent/KR20170114026A/ko
Priority to US16/570,945 priority patent/US11367769B2/en
Priority to US17/845,497 priority patent/US11968867B2/en
Application granted granted Critical
Publication of KR102483956B1 publication Critical patent/KR102483956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3262—
    • H01L27/3265—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Abstract

본 발명의 일 실시예는 기판과, 기판 상에 배치되고, 제1방향으로 연장된 복수의 주사선들, 제1방향과 교차하는 제2방향으로 연장된 복수의 데이터선들, 및 복수의 주사선들 및 복수의 데이터선들에 연결된 복수의 화소들을 포함하는 디스플레이부, 및 기판 및 디스플레이부를 관통하는 관통부를 포함하고, 복수의 데이터선들은, 관통부에 의해 단선된 제1데이터선 및 제2데이터선, 및 제1방향을 따라 관통부로부터 이격된 제3데이터선을 포함하고, 제1데이터선은 제3데이터선과 전기적으로 연결된 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 관통부를 구비한 디스플레이 장치에 관한 것이다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 배치되고, 제1방향으로 연장된 복수의 주사선들, 상기 제1방향과 교차하는 제2방향으로 연장된 복수의 데이터선들, 및 상기 복수의 주사선들 및 상기 복수의 데이터선들의 교차 영역에 위치하는 복수의 화소들을 포함하는 디스플레이부; 및 상기 기판 및 상기 디스플레이부를 관통하는 관통부;을 포함하고, 상기 복수의 데이터선들은, 상기 관통부에 의해 단선된 제1데이터선 및 제2데이터선; 및 상기 제1방향을 따라 상기 관통부로부터 이격된 제3데이터선;을 포함하고, 상기 제1데이터선은 상기 제3데이터선과 전기적으로 연결된, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제1데이터선 및 상기 제2데이터선은 상기 관통부를 사이에 두고 상기 제2방향을 따라 서로 이격되도록 배치될 수 있다.
본 실시예에 있어서, 상기 기판은, 상기 디스플레이부가 배치되는 표시영역; 및 상기 표시영역을 둘러싸는 비표시영역;을 포함할 수 있다.
본 실시예에 있어서, 상기 제1데이터선과 상기 제3데이터선을 연결하는 데이터 연결선을 더 포함할 수 있다.
본 실시예에 있어서, 상기 데이터 연결선은, 상기 제1데이터선 및 상기 제3데이터선과 일체를 이루고 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 데이터 연결선은 상기 비표시영역에서 만곡될 수 있다.
본 실시예에 있어서, 상기 비표시영역의 적어도 일부 영역은, 상기 표시영역에 대하여 절곡될 수 있다.
본 실시예에 있어서, 상기 데이터 연결선은, 상기 제1데이터선 및 상기 제3데이터선과의 사이에 절연층을 개재한 채 서로 다른 층에 배치되며, 상기 절연층을 관통하는 콘택을 통해 상기 제1데이터선 및 상기 제3데이터선에 각각 연결될 수 있다.
본 실시예에 있어서, 상기 데이터 연결선은 상기 표시영역에 위치할 수 있다.
본 실시예에 있어서, 상기 복수의 데이터선들은, 상기 관통부와의 사이에 상기 제3데이터선이 위치하도록 상기 제1방향을 따라 상기 관통부로부터 이격된 제4데이터선을 더 포함하고, 상기 제4데이터선은 상기 디스플레이부를 지나 상기 디스플레이부의 외측으로 연장될 수 있다.
본 실시예에 있어서, 상기 제4데이터선의 연장 부분과의 사이에 기생 커패시턴스를 유도하는 금속층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 화소들은, 상기 제1데이터선에 연결된 제1화소; 상기 제2데이터선에 연결된 제2화소; 및 상기 제3데이터선에 연결되며, 상기 제1화소와 동일한 행에 배열되는 제3화소;를 포함하고, 상기 제1화소의 데이터신호와 상기 제3화소의 데이터신호는 동일할 수 있다.
본 실시예에 있어서, 상기 제1화소와 연결된 주사선 및 상기 제3화소와 연결된 주사선은, 절연층을 사이에 두고 서로 다른 층에 위치할 수 있다.
본 실시예에 있어서, 상기 제1화소 및 상기 제3화소 각각은, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 포함하며, 상기 제1화소의 박막트랜지스터의 게이트 전극과 상기 제3화소의 박막트랜지스터의 게이트 전극은 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제1화소의 주사신호와 상기 제3화소의 주사신호는 서로 독립적일 수 있다.
본 실시예에 있어서, 상기 복수의 데이터선들과 연결된 데이터 구동부를 더 포함하고, 상기 제2데이터선은 상기 제1데이터선 보다 상기 데이터 구동부에 인접하게 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 화소들 각각은, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로; 및 상기 화소회로에 연결된 표시소자;를 포함할 수 있다.
본 실시예에 있어서, 상기 표시소자는 유기발광소자일 수 있다.
본 실시예에 있어서, 상기 관통부의 외측 가장자리는, 상기 복수의 화소들에 의해 적어도 부분적으로 둘러싸일 수 있다.
본 실시예에 있어서, 상기 관통부는 상기 기판의 가장자리를 향해 연장될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 데드영역의 비율을 감소시킬 수 있는 관통부가 구비된 디스플레이 장치를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예예 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일 화소를 나타낸 등가회로도이다.
도 3은 도 1의 III-III선에 따른 단면도이다.
도 4는 도 1의 IV- IV선에 따른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.
도 7은 도 5의 관통부 주변을 발췌하여 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치 중 제1화소 및 제3화소의 화소회로의 일부를 도시한 평면도이다.
도 9는 도 8의 IXa- IXa선 및 IXb- IXb선에 따른 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치 중 제1화소 및 제3화소의 화소회로의 일부를 도시한 평면도이다.
도 11은 도 10의 XI-XI선에 따른 단면도이다.
도 12 및 도 13은 본 발명의 또 다른 실시예들에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 14 및 도 15는 본 발명의 또 다른 실시예들에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 16 및 도 17은 본 발명의 비교예들에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예예 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일 화소를 나타낸 등가회로도이며, 도 3은 도 1의 III-III선에 따른 단면도이고, 도 4는 도 1의 IV- IV선에 따른 단면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 기판(100), 기판(100) 상의 디스플레이부(200), 및 디스플레이부(200)를 관통하는 관통부(TH)를 포함한다.
기판(100)은 표시영역(DA) 및 비표시영역(NDA)을 포함한다. 표시영역(DA)은 이미지를 제공하는 영역으로, 디스플레이부(200)가 표시영역(DA) 상에 배치된다.
디스플레이부(200)는 제1방향으로 연장된 주사선(SL), 제1방향과 교차하는 제2방향을 따라 연장된 데이터선(DL), 및 주사선(SL)과 데이터선(DL)의 교차 영역에 각각에 위치하는 화소(PX)들을 포함한다. 디스플레이부(200)는 화소(PX)의 발광소자에서 방출되는 빛을 통해 소정의 이미지를 제공한다. 디스플레이부(200)의 화소(PX)들은 표시영역(DA)을 정의한다.
도 2를 참조하면, 일 실시예에 따른 화소(PX)는 스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC), 및 표시소자인 유기발광소자(organic light emitting diode, OLED)를 포함한다.
스위칭 박막트랜지스터(Ts)는 주사선(SL) 및 데이터선(DL)에 연결된다. 스위칭 박막트랜지스터(Ts)는 주사선(SL)으로부터 입력되는 스위칭 전압에 따라 데이터선(DL)으로부터 입력된 데이터 전압을 구동 박막트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts)와 구동전원선(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전송받은 전압과 구동전원선(PL)에 공급되는 전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(Td)는 구동전원선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전원선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소(PX)의 등가회로를 나타낼 뿐 박막트랜지스터의 개수, 스토리지 커패시터의 개수는 변경 가능하다. 예컨대, 해상도에 따라 박막트랜지스터는 전술한 구동 및 스위칭 박막트랜지스터(Td, Ts) 이외에 보상 신호나 초기화 신호와 같은 다른 신호를전달하는 박막트랜지스터들을 더 포함할 수 있다.
다시 도 1을 참조하면, 관통부(TH)는 표시영역(DA)의 내측에 위치한다. 관통부(TH)의 외측 가장자리는 화소(PX)들에 의해 전체적으로 둘러싸인다. 관통부(TH)는 두께 방향을 따라 기판(100) 및 디스플레이부(200)를 이루는 층들을 뚫고 지나가는 홀이며, 관통부(TH)에는 카메라, 센서, 스피커, 마이크 등이 장착될 수 있다. 또는 관통부(TH)는 디스플레이 장치(1)의 기능을 위한 별도의 부재 혹은 새로운 기능을 추가할 수 이는 별도의 부재를 위한 공간이 될 수 있다. 도 1에서 관통부(TH)가 사각형인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로, 관통부(TH)는 삼각형과 같은 다각형, 원형, 또는 타원형 등 다양한 형상을 가질 수 있다. 또한, 관통부(TH)의 개수 및 위치도 다양하게 변경 가능하다.
비표시영역(NA)은 이미지를 제공하지 않는 영역으로, 표시영역(DA)의 외측 가장자리를 둘러싸는 제1서브-비표시영역(NDA1) 및 관통부(TH)의 외측가장자리를 둘러싸는 제2서브-비표시영역(NDA2)을 포함한다.
제1서브-비표시영역(NDA1)에는 표시영역(DA)의 각 화소(PX)에 소정의 신호를 전달하기 위한 주사 구동부(미도시) 및 데이터 구동부(미도시)와 같은 구동부가 위치할 수 있다. 제2서브-비표시영역(NDA2)은 관통부(TH)와 표시영역(DA) 사이에 개재된다.
먼저, 도 3을 참조하여 제1서브-비표시영역(NDA1) 및 표시영역(DA)의 적층 구조를 살펴본 후, 도 4를 참조하여 제2서브-비표시영역(NDA2) 및 표시영역(DA)의 적층 구조를 살펴본다.
도 3을 참조하면, 기판(100) 상에 디스플레이부(200)가 위치하고, 디스플레이부(200)는 봉지막(300)에 의해 커버된다.
기판(100)은 유리, 금속 또는 유기물과 같은 재질로 형성할 수 있다. 일 실시예에 따르면, 기판(100)은 유연한 재료로 형성될 수 있다. 예컨대, 기판(100)은 가요성을 갖는 폴리이미드(PI)와 같은 재질로 형성될 수 있으나, 이는 예시적인 것일 뿐 본 발명은 이에 제한되지 않는다.
디스플레이부(200)는 전술한 구동 및 스위칭 박막트랜지스터(Td, Ts)과 스토리지 커패시터(Cst) 및 배선들을 포함하는 화소회로층 및 유기발광소자(OLED)를 포함하는 소자층을 포함하며, 이들 사이에 개재되는 복수의 절연층을 포함한다. 디스플레이부(200)의 층들을 적층 순서에 따라 설명한다.
버퍼층(201)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100)상에 평탄면을 제공할 수 있다. 버퍼층(201)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
구동 박막트랜지스터(Td)는 반도체층(A1), 게이트 전극(G1), 소스 전극(S1), 드레인 전극(D1)을 포함하며, 스위칭 박막트랜지스터(Td)는 반도체층(A2), 게이트 전극(G2), 소스 전극(S2), 드레인 전극(D2)을 포함한다. 도 3에서는 구동 및 스위칭 박막트랜지스터(Ts, Td)의 게이트 전극(G1, G2)이 반도체층(A1, A2)의 위에 배치된 탑 게이트(top gate) 타입인 예를 도시하고 있으나, 본 발명은 이에 한하지 않는다. 다른 실시예로, 구동 및 스위칭 박막트랜지스터(Td, Ts)는 바텀 게이트(bottom gate) 타입일 수 있다.
일 실시예로 반도체층(A1, A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트 절연층(203)이 반도체층(A1, A2)를 덮도록 반도체층(A1, A2) 상에 위치할 수 있다. 게이트 절연층(203)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 게이트 절연층(203)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
게이트 전극(G1, G2)은 저항이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 게이트 전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다.
일 실시예에 따르면, 구동 박막트랜지스터(Td)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1전극(CE1)일 수 있다.
제1층간 절연층(205)은 제1전극(CE1)을 덮도록 제1전극(CE1) 상에 위치할 수 있다. 예컨대, 제1층간 절연층(205)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제2전극(CE2)은 제1층간 절연층(205)을 사이에 두고 제1전극(CE1)과 중첩하도록 제1층간 절연층(205) 상에 위치한다. 제2전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2층간 절연층(207)은 제2전극(CE2)을 덮도록 제2전극(CE2) 상에 위치한다. 예컨대, 제2층간 절연층(207)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
소스 전극(S1, S2)과 드레인 전극(D1, D2)은 컨택홀을 통해 각각 반도체층(A1, A2)의 소스 영역 및 드레인 영역과 접할 수 있다. 소스 전극(S1, S2) 및 드레인 전극(D1, D2)은 전도성이 우수한 재료를 포함할 수 있다. 예컨대, 소스 전극(S1, S2) 및 드레인 전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스 전극(S1, S2)과 드레인 전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
평탄화층(209)은 소스 전극(S1, S2)과 드레인 전극(D1, D2)을 덮는다. 평탄화층(209)은 유기물로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 예컨대, 평탄화층(209)은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(209)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
화소전극(221)은 평탄화층(209)의 비아홀을 통해 구동 박막트랜지스터(Td)와 연결될 수 있다. 화소전극(221)은 화소정의막(212)에 구비된 개구를 통해 노출되며, 화소전극(221)의 가장자리는 화소정의막(212)에 의해 커버될 수 있다. 일 실시예로서, 화소전극(221)은 반사전극으로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켓(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함할 수 있다.
중간층(222)은 유기 발광층을 포함하며, 화소정의막(212)에 의해 노출된 화소전극(221) 상에 위치한다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다. 중간층(222)은 유기 발광층 이외에 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
상대전극(223)은 투명 또는 반투명 전극일 수 있다. 예컨대, 상대전극(223)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또는 상대전극(223)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)와 같은 투광성 도전층(TCO, transparent conductive oxide)일 수 있다. 또는, 상대전극(223)은 전술한 금속 박막에 전술한 투광성 도전층이 적층된 다층 구조일 수 있다. 본 발명의 비제한적인 실시예로, 상대전극(223)은 은(Ag)과 마그네슘(Mg)을 함유하는 박막 금속층을 포함할 수 있다.
봉지막(300)은 디스플레이부(200)를 덮어 외부의 습기 및 산소가 디스플레이부(200)로 침투하는 것을 방지한다. 봉지막(300)은 무기층(310, 330) 및 유기층(320)을 포함하는 다층 막일 수 있다.
봉지막(300)의 유기층(320)과 무기층(310, 330)은 서로 교번적으로 적층될 수 있다. 도 3에서는, 봉지막(300)이 두 개의 무기층(310, 330)과 한 개의 유기층(320)을 포함하는 예를 도시하고 있으나, 본 발명은 이에 한하지 않는다. 즉, 봉지막(300)은 교대로 배치된 복수 개의 추가적인 무기층 및 유기층을 더 포함할 수 있으며, 적층 횟수는 제한되지 않는다.
무기층(310, 330)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물 중 적어도 어느 하나의 물질을 포함할 수 있다. 무기층(310, 330)은 예컨대 화학기상증착법(CVD) 공정에 의해 형성될 수 있다.
유기층(320)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다. 일 실시예로, 유기층(320)은 액상의 모노머를 증착한 후 열이나 자외선과 같은 빛을 이용하여 경화시킴으로써 형성될 수 있다. 여기서, 액상의 모노머가 기판(100)의 단부를 향해 흘러 유기층(320)의 에지 테일이 형성되는 것을 방지하기 위해, 제1서브-비표시영역(NDA1)에는 댐(D)이 배치될 수 있다. 댐(D)은 평탄화층(209) 및/또는 화소정의막(212)과 동일한 재질로 형성될 수 있다.
무기층(310, 330)은 유기층(320) 보다 더 큰 면적을 가지도록 형성될 수 있다. 따라서, 무기층(310, 330)은 서로 접할 수 있고, 이에 의해 외부의 산소 또는 수분의 침투를 더욱 효과적으로 방지할 수 있다.
도 4를 참조하면, 기판(100)의 표시영역(DA) 상에 디스플레이부(200)가 위치하고, 디스플레이부(200)가 봉지막(300)에 의해 덮인 구조는 도 3을 참조하여 설명한 적층 구조와 실질적으로 동일하므로, 전술한 설명으로 갈음한다.
관통부(TH)는 기판(100)의 제2서브-비표시영역(NDA2)과 대응하게 위치하며, 관통부(TH)와 디스플레이부(200)의 화소(PX) 사이에는 댐(D)이 배치될 수 있다. 댐은 전술한 바와 같이 유기층(320)의 에지 테일이 형성되는 것을 방지하기 위한 구조이며, 무기층(310, 330)은 유기층(320) 보다 관통부(TH)를 향해 연장되어 관통부(TH)와 인접한 영역에서 서로 접할 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이고, 도 6은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.
도 5를 참조하면, 디스플레이 장치(1A)의 표시영역(DA)에는 디스플레이부(200)가 위치하고, 기판(100) 및 디스플레이부(200)를 관통하는 관통부(TH)가 표시영역(DA) 내측에 위치한다. 비표시영역(NDA)은 앞서 설명한 바와 같이 제1서브-비표시영역(NDA1) 및 관통부(TH)를 둘러싸는 제2서브-비표시영역(NDA2)을 포함한다. 이하, 동일한 설명은 전술한 내용으로 갈음하고 이하 차이점을 중심으로 설명한다.
제1서브-비표시영역(NDA1)에는 제1 내지 제4주사 구동부(20a, 20b, 20c, 20d) 및 데이터 구동부(30)가 위치한다. 제1 내지 제4주사 구동부(20a, 20b, 20c, 20d)와 연결된 주사선(SLa, SLb, SLc, SLd) 및 데이터 구동부(30)와 연결된 데이터선(DL)은 표시영역(DA)에 배치된 화소(PX)들에 각각 연결된다.
화소(PX)들 중 일부는 주사선(SLa)에 의해 제1주사 구동부(20a)로부터 주사신호를 제공받고, 일부는 주사선(SLb)에 의해 제2주사 구동부(20b)로부터 주사신호를 제공받으며, 일부는 제3주사 구동부(20c)에 의해 주사신호를 제공받고, 나머지는 제4주사 구동부(20d)에 의해 주사신호를 제공받는다.
제1 내지 제4주사 구동부(20a, 20b, 20c, 20d)는 디스플레이부(200)의 양측에 배치될 수 있다. 예컨대, 제1 및 제2주사 구동부(20a, 20b)는 제1서브-비표시영역(NDA1) 상에서 디스플레이부(200)를 사이에 두고 서로 이격되고, 제3 및 제4주사 구동부(20c, 20d)는 제1서브-비표시영역(NDA1) 상에서 디스플레이부(200)를 사이에 두고 서로 이격될 수 있다.
데이터 구동부(30)는 IC 칩 형태로, 기판(100) 상에 구비된 패드부(미도시)에 실장될 수 있으며, 데이터선(DL)을 통해 데이터신호를 각 화소(PX)에 제공한다.
제어부(40)는 외부에서 전달받은 영상 신호를 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달할 수 있다. 또한, 제어부(40)는 동기 신호, 및 클럭 신호를 전달받아 제1 내지 제4주사 구동부(20a, 20b, 20c, 20d)를 제어하기 위한 제어 신호(SCS1, SCS2, SCS3, SCS4)를 생성하여 각각에 전달할 수 있다.
데이터선(DL)들은 데이터 구동부(30)로부터 제2방향을 따라 연장되며, 데이터선(DL)들 중 일부는 관통부(TH)에 의해 단선된다. 예컨대, 데이터선(DL)들 중 관통부(TH)로부터 제1방향을 따라 이격된 데이터선(DL)은 단선없이 표시영역(DA)을 가로지르도록 연장된 데 반해, 관통부(TH)와 중첩하게 배치된 데이터선(DL)은 관통부(TH)에 의해 단선된다. 즉, 도 5의 평면도 상에서 관통부(TH)의 위쪽에 위치하는 데이터선(DL1, 이하 제1데이터선이라 함)은 관통부(TH)의 아래쪽에 위치하는 데이터선(DL2, 이하 제2데이터선이라 함)과 단선되어 있다.
제2데이터선(DL2)은 데이터 구동부(30)와 연결되며, 제2데이터선(DL2)과 연결된 해당 화소(PX)에 소정의 데이터신호를 전달한다. 반면, 제1데이터선(DL1)은, 데이터 연결선(DCL)에 의해 데이터선(DL) 중 제1방향을 따라 관통부(TH)로부터 이격된 데이터선(DL3, 이하 제3데이터선이라 함)과 연결된다.
데이터 연결선(DCL)은 제1서브-비표시영역(NDA1)의 일 영역에 배치된다. 데이터 연결선(DCL)이 위치하는 제1서브-비표시영역(NDA1)의 일 영역은 표시영역(DA)에 대하여 절곡될 수 있다.
도 6을 참조하면, 기판(100)이 가요성을 갖는 재질을 포함하는 경우, 데이터 연결선(DCL)과 대응하는 기판(100)의 일 영역은 기판(100)의 표시영역(DA)에 대하여 절곡될 수 있다.
도 7은 도 5의 관통부 주변을 발췌하여 나타낸 평면도이다.
도 7을 참조하면, 데이터선(DL)들은 제2방향을 따라 연장되되, 관통부(TH)에 의해 단선된 제1 및 제2데이터선(DL1, DL2)과, 관통부(TH)로부터 제1방향을 따라 이격되어 표시영역(DA)을 가로지르는 제3데이터선(DL3)을 포함한다.
제1데이터선(DL1)은 관통부(TH)를 사이에 두고 데이터 구동부(30, 도 5 참조)로부터 먼쪽(관통부의 위쪽)에 배치된다. 제1데이터선(DL1)은 데이터 연결선(DCL)에 의해 제3데이터선(DL3)과 연결된다. 데이터 구동부(30)에서 생성된 데이터신호는 제3데이터선(DL3), 데이터 연결선(DCL) 및 제1데이터선(DL1)을 따라 이동하므로, 제1데이터선(DL1)과 연결된 화소(PX1, 이하 제1화소라 함) 및 제3데이터선(DL3)과 연결된 화소(PX3, 이하 제3화소라 함)는 동일한 데이터신호를 제공 받는다.
데이터 연결선(DCL)은 제1서브-비표시영역(NDA1)에서 만곡된다. 일 예로, 데이터 연결선(DCL)은 제1 및 제3데이터선(DL1, DL3)와 일체로 형성되어 동일한 물질을 포함할 수 있다. 또 다른 실시예로, 데이터 연결선(DCL)은 제1 및 제3데이터선(DL1, DL3)와 다른 층에 위치하여 콘택을 통해 제1 및 제3데이터선(DL1, DL3)과 각각 전기적으로 연결될 수 있다.
제2데이터선(DL2)은 데이터 구동부(30)와 연결되어 데이터 구동부(30)로부터 직접 데이터 신호를 제공받는다. 데이터 구동부(30)에서 생성된 신호는 제2데이터선(DL2)을 통해 제2데이터선(DL2)과 연결된 화소(PX2, 이하 제2화소라 함)에 제공된다.
제1화소(PX1)에 인가되는 데이터신호는 제2화소(PX2)에 인가되는 데이터 신호와 서로 다르고, 제3화소(PX3)에 인가되는 데이터신호와 동일하다. 만약, 동일한 행에 배치되는 제1화소(PX1)와 제3화소(PX3)가 동일한 주사선을 통해 동일한 주사 신호를 제공받는다면, 제1화소와 제3화소(PX3)는 서로 독립적인 제어가 불가능하므로 다양한 이미지 구현이 어려워진다. 이를 방지하기 위해, 동일한 행에 배치되는 제1화소(PX1) 및 제3화소(PX3)는 서로 다른 주사선에 연결되어 서로 독립적으로 온/오프(on/off)될 수 있다.
제1화소(PX1)들 중 일부는 주사선(SLc)을 통해 제3주사 구동부(20c)로부터 주사신호를 제공받아 온/오프되고, 나머지는 주사선(SLd)을 통해 제4주사 구동부(20d)로부터 주사신호를 제공받아 온/오프된다.
제2화소(PX2)들 중 일부는 주사선(SLa)을 통해 제1주사 구동부(20a)로부터 주사신호를 제공받아 온/오프되고, 나머지는 주사선(SLb)을 통해 제2주사 구동부(20b)로부터 주사신호를 제공받아 온/오프된다.
제3화소(PX3)들 중 일부는 주사선(SLa)을 통해 제1주사 구동부(20a)로부터 주사신호를 제공받아 온/오프되고, 나머지는 주사선(SLb)을 통해 제2주사 구동부(20b)로부터 주사신호를 제공받아 온/오프된다.
전술한 바와 같이, 제1화소(PX1)와 제3화소(PX3)는 서로 다른 주사선을 통해 서로 다른 주사신호를 제공받으므로, 동일한 데이터신호를 제공받는다 하더라도 독립적으로 발광할 수 있다.
일 실시예에 따르면, 주사신호는 제1주사 구동부(20a)에서 제3주사 구동부(20c)로, 그리고 제2주사 구동부(20b)에서 제4주사 구동부(20d)의 순으로 제공될 수 있다. 예컨대, 관통부(TH)의 중심을 지나는 가상 선에 대해 우측에 배치된 화소들에 인가되는 주사 신호는, 20a1, …, 20aj, 20aj+1, 20aj+2, 20c3, 20c2, 20c1의 순으로 제공될 수 있다. 마찬가지로, 관통부(TH)의 중심을 지나는 가상 선에 대해 좌측에 배치된 화소들에 인가되는 주사신호는, 20b1, …, 20bj, 20bj+1, 20bj+2, 20d3, 20d2, 20d1의 순으로 제공될 수 있다.
전술한 실시예의 경우, 제3화소(PX)와 제1화소(PX1)에 인가되는 주사신호 간 시간 지연이 발생하므로, 이를 해소하기 위해 본 발명의 또 다른 실시예에 따르면 주사선들의 배열 순서에 따라 신호가 인가될 수 있다. 예컨대, 관통부(TH)의 중심을 지나는 가상 선에 대해 우측에 배치된 화소들에 인가되는 주사 신호는, 20a1, …, 20aj, 20c1, 20aj+1, 20c2, 20aj+2, 20c3의 순으로 제공될 수 있다. 마찬가지로, 관통부(TH)의 중심을 지나는 가상 선에 대해 좌측에 배치된 화소들에 인가되는 주사 신호는, 20b1, …, 20bj, 20d1, 20bj+1, 20d2, 20bj+2, 20d3의 순으로 제공될 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치 중 제1화소 및 제3화소의 화소회로의 일부를 도시한 평면도이고, 도 9는 도 8의 IXa- IXa선 및 IXb- IXb선에 따른 단면도이다. 도 8에서는 설명의 편의를 위하여 제1 및 제3화소(PX1, PX3)의 화소회로 중 스캔선 및 데이터선에 연결된 박막트랜지스터만을 발췌하여 도시하였다.
도 8 및 도 9를 참조하면, 제1화소(PX1)의 박막트랜지스터(TFTa)는 주사선(SLc) 및 제1데이터선(DL1)에 연결되고, 제3화소(PX3)의 박막트랜지스터(TFTb)는 주사선(SLc) 및 제3데이터선(DL3)에 연결된다.
제1화소(PX1)의 박막트랜지스터(TFTa)는 반도체층(Aa), 게이트 전극(Ga), 소스 전극(Sa) 및 드레인 전극(Da)을 포함하고, 제3화소(PX3)의 박막트랜지스터(TFTb)는 반도체층(Ab), 게이트 전극(Gb), 소스 전극(Sb) 및 드레인 전극(Db)을 포함한다. 박막트랜지스터(TFTa, TFTb)의 반도체층(Aa, Ab)은 동일 층에 동일한 물질로 형성되고, 게이트 전극(Ga, Gb)은 동일 층에 동일한 물질로 형성된다. 마찬가지로, 소스 및 드레인 전극(Sa, Sb, Da, Db)도 동일 층에 동일한 물질로 형성된다.
제1데이터선(DL1) 및 제3데이터선(DL3)은 동일 층에 동일한 물질로 형성된다. 제1 및 제3데이터선(DL3)은 이들과 일체로 동일한 물질로 형성된 데이터 연결선(DCL)에 의해 전기적으로 연결된다.
제1화소(PX1)에 연결된 주사선(SLc)과 제3화소(PX3)에 연결된 주사선(SLa)은 절연층(예, 제1층간 절연층(205))을 사이에 두고 서로 다른 층에 배치된다. 예컨대, 제1화소(PX1)의 주사선(SLc)은 제1층간 절연층(205)을 관통하는 콘택(CNT)을 통해 박막트랜지스터(TFTa)의 게이트 전극(Ga)에 전기적으로 접속된다. 제3화소(PX3)의 주사선(SLa)의 일부가 제3화소(PX3)의 박막트랜지스터(TFTb)의 게이트 전극(Gb)이 될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치 중 제1화소 및 제3화소의 화소회로의 일부를 도시한 평면도이고, 도 11은 도 10의 XI-XI선에 따른 단면도이다. 도 10에서는 설명의 편의를 위하여 제1 및 제3화소(PX1, PX3)의 화소회로 중 스캔선 및 데이터선에 연결된 박막트랜지스터만을 발췌하여 도시하였다.
도 10을 참조하면, 제1 및 제3화소(PX1, PX3) 각각의 박막트랜지스터(TFTa, TFTb), 주사선(SLa, SLc), 및 제1 및 제3데이터선(DL1, DL3)이 앞서 도 8 및 도 9를 참조하여 설명한 구조와 동일하다. 설명의 편의를 위하여 이하에서는, 차이점을 중심으로 설명한다.
도 10 및 도 11을 참조하면, 제1 및 제3데이터선(DL1, DL3)은 동일 층에 동일한 물질로 형성된다. 그러나, 데이터 연결선(DCL)은 제1 및 제3데이터선(DL1, DL3)과 서로 다른 층에 배치된다.
데이터 연결선(DCL)은 절연층(예, 제2층간 절연층(208))을 사이에 두고 제1 및 제3데이터선(DL1, DL3)과 다른 층에 배치되며, 제2층간 절연층(208)을 관통하는 콘택(CNT)을 통해 제1 및 제3데이터선(DL1, DL3)에 각각에 접촉한다.
데이터 연결선(DCL)은 표시영역(DA)에 배치될 수 있다. 이 경우, 제1서브-비표시영역(NDA1)에는 데이터 연결선(DCL)이 차지하는 공간이 필요 없으므로, 제1서브-비표시영역(NDA1)의 면적을 줄일 수 있다.
도 12 및 도 13은 본 발명의 또 다른 실시예들에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 12 및 도 13을 참조하면, 디스플레이 장치(1B, 1C)는 앞서 도 5를 참조하여 설명한 디스플레이 장치(1A)와 마찬가지로 관통부(TH)에 의해 단선된 제1 및 제2데이터선(DL1, DL2), 및 관통부(TH)로부터 제1방향을 따라 이격된 제3데이터선(DL3)을 포함한다. 설명의 편의를 위하여 이하에서는 차이점을 중심으로 설명한다.
디스플레이 장치(1B, 1C)는 관통부(TH)로부터 제1방향을 따라 이격된 제4데이터선(DL4)을 더 포함한다. 제4데이터선(DL4)은 제3데이터선(DL3)을 사이에 두고 관통부(TH)의 반대편에 위치하며, 제4데이터선(DL4)은 제3데이터선(DL3)과 달리 다른 데이터선과 전기적으로 연결되지 않는다.
제3데이터선(DL3)이 데이터 연결선(DCL)을 통해 제1데이터선(DL1)과 연결되므로, 데이터선들 간의 RC 불균형이 발생한다.
이를 개선하기 위해 제4데이터선(DL4)의 일 단부(DL4-a)는 도 12에 도시된 바와 같이 디스플레이부(200)를 지나 디스플레이부(200)의 외측으로 연장될 수 있다. 제4데이터선(DL4)의 일 단부(DL4-a)는 제1서브-비표시영역(NDA1) 상에서 소정의 길이만큼 연장되므로 제4데이터선(DL4)의 저항이 증가하여 데이터선들 간의 RC 불균형을 개선할 수 있다.
또 다른 실시예로, 도 13에 도시된 바와 같이 제4데이터선(DL4)의 일 단부(DL4-a)는 제1서브-비표시영역(NDA1) 상에서 소정의 길이만큼 연장되며, 금속층(400)과 중첩된다. 금속층(400)은 제4데이터선(DL4)의 일 단부(DL4-a)와 중첩되며 소정의 전압, 예컨대 전원(ELVSS)이 인가되어, 기생 커패시턴스를 유도할 수 있다. 제4데이터선(DL4)과 금속층(400) 사이에서 유도되는 기생 커패시턴스에 의해 RC 불균형을 개선할 수 있다.
도 14 및 도 15는 본 발명의 비교예들에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 14를 참조하면, 디스플레이 장치(1D)는, 관통부(TH)와 디스플레이부(200)와의 관계를 제외하고, 앞서 도 1 내지 도 4를 참조하여 설명한 디스플레이 장치(1)와 동일한 구조를 포함한다. 디스플레이 장치(1D)의 디스플레이부(200)는 관통부(TH)를 부분적으로 둘러싸도록 배치될 수 있다.
도 15를 참조하면, 디스플레이 장치(1E)는, 관통부(TH)와 기판(100) 및 디스플레이부(200)와의 관계를 제외하고, 앞서 도 1 내지 도 4를 참조하여 설명한 디스플레이 장치(1)와 동일한 구조를 포함한다. 디스플레이 장치(1E)의 디스플레이부(200)는 관통부(TH)를 부분적으로 둘러싸도록 배치될 수 있으며, 평면상에서 관통부(TH)는 기판의 가장자리까지 연장될 수 있다. 즉, 기판(100)도 관통부(TH)에 해당하는 영역만큼 패터닝될 수 있다.
도 14 및 도 15에 도시된 바와 같이, 데이터선(DL)들은 데이터 구동부(30)로부터 제2방향을 따라 연장되며, 데이터선(DL)들 중 일부는 관통부(TH)에 의해 단선된다. 도 14의 평면도 상에서 관통부(TH)의 위쪽에 위치하는 제1데이터선(DL1)과 관통부(TH)의 아래쪽에 위치하는 제2데이터선(DL2)은 단선된다.
제2데이터선(DL2)은 데이터 구동부(30)와 연결되며, 제2데이터선(DL2)과 연결된 해당 화소(PX)에 소정의 데이터신호를 전달한다. 반면, 제1데이터선(DL1)은, 데이터 연결선(DCL)에 의해 데이터선(DL) 중 제1방향을 따라 관통부(TH)로부터 이격된 제3데이터선(DL3)과 연결되는 점은 앞서 설명한 바와 같다.
제2 및 제3 데이터선(DL2, DL3)에 연결된 화소(PX)들은 제1주사 구동부(20a)와 연결된 주사선(SLa)으로부터 주사신호를 제공받는다. 제1데이터선(DL1)에 연결된 화소(PX)들은 제2주사 구동부(20b)와 연결된 주사선(SLb)으로부터 주사신호를 제공받는다.
각 화소(PX)별 데이터선(DL)들 및 주사선(SLa, SLb)의 연결관계는 앞서 도 8 내지 11을 참조하여 설명한 바와 같으므로, 중복 설명은 생략한다.
도 16 및 도 17은 본 발명의 비교예들에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 16을 참조하면, 관통부(TH)에 의해 단선된 제1데이터선(DL1')은 제1서브-비표시영역(NDA1)을 지나는 데이터 연결선(DCL')을 이용하여 제2데이터선(DL2')에 연결될 수 있다.
데이터 연결선(DCL')은 제1서브-비표시영역(NDA1)을 지나 제1 및 제2데이터선(DL1', DL2')을 연결할 수 있다. 이 경우, 도 16에 도시된 바와 같이 제1서브-비표시영역(NDA1)의 면적이 증가하는 문제가 있다. 뿐만 아니라, 주사 구동부 및 데이터 구동부의 배치 공간이 줄어들며, 데이터 연결선(DCL')과 주사선 및 다른 데이터선들 간의 중첩이 발생하는 문제가 있다.
또 다른 비교예로서, 관통부(TH)에 의해 단선된 제1데이터선(DL1')은 제2서브-비표시영역(NDA2)을 지나는 데이터 연결선(DCL')을 이용하여 제2데이터선(DL2')에 연결될 수 있다.
도 17을 참조하면, 데이터 연결선(DCL')은 제2서브-비표시영역(NDA2)을 지나 제1 및 제2데이터선(DL1', DL2')을 연결할 수 있다. 이 경우, 도 17에 도시된 바와 같이, 관통부(TH)의 가장자리를 우회하는 데이터 연결선(DCL')들의 공간을 확보하기 위해 제2서브-비표시영역(NDA2)의 면적이 증가하는 문제가 있다.
그러나, 본 발명의 실시예들에 따르면, 관통부(TH)에 의해 단선된 제1데이터선(DL1)이 제3데이터선(DL3)과 전기적으로 연결되며, 이 때 데이터 연결선(DCL)이 제1서브-비표시영역(NDA1)의 일부에만 배치되거나, 표시영역(DA)상에 배치되므로 디스플레이 장치에서 데드영역, 예컨대 제1서브-비표시영역(NDA1)이나 제2서브-비표시영역(NDA2)차지하는 면적을 줄일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1, 1A, 1B, 1C, 1D, 1E: 디스플레이 장치
100: 기판
200: 디스플레이부
SL, SLa, SLb, SLc, SLd: 주사선
DL1: 제1데이터선
DL2: 제2데이터선
DL3: 제3데이터선
DL4: 제4데이터선
TH: 관통부

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고, 제1방향으로 연장된 복수의 주사선들, 상기 제1방향과 교차하는 제2방향으로 연장된 복수의 데이터선들, 및 상기 복수의 주사선들 및 상기 복수의 데이터선들에 전기적으로 연결된 복수의 화소들을 포함하는 디스플레이부; 및
    상기 기판 및 상기 디스플레이부를 관통하는 관통부;를 포함하고,
    상기 복수의 데이터선들은,
    상기 관통부에 의해 단선된 제1데이터선 및 제2데이터선; 및
    상기 제1방향을 따라 상기 관통부로부터 이격된 제3데이터선;을 포함하고,
    상기 복수의 화소들은,
    상기 제1데이터선에 전기적으로 연결된 제1화소회로 및 상기 제1화소회로에 전기적으로 연결된 제1표시소자를 포함하는 제1화소;
    상기 제2데이터선에 전기적으로 연결된 제2화소회로 및 상기 제2화소회로에 전기적으로 연결된 제2표시소자를 포함하는 제2화소; 및
    상기 제3데이터선에 전기적으로 연결되며 상기 제1화소회로와 동일한 행에 배열되는 제3화소회로 및 상기 제3화소회로에 전기적으로 연결된 제3표시소자를 포함하는 제3화소;를 포함하고,
    상기 제1방향을 따라 상호 이격된 상기 제1데이터선과 상기 제3데이터선은 전기적으로 연결된, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1데이터선 및 상기 제2데이터선은 상기 관통부를 사이에 두고 상기 제2방향을 따라 서로 이격되도록 배치된, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 기판은,
    상기 디스플레이부가 배치되는 표시영역; 및
    상기 표시영역을 둘러싸는 비표시영역;을 포함하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1데이터선과 상기 제3데이터선을 연결하는 데이터 연결선을 더 포함하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 데이터 연결선은, 상기 제1데이터선 및 상기 제3데이터선과 일체를 이루고 동일한 물질을 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 데이터 연결선은 상기 비표시영역에서 만곡된, 디스플레이 장치.
  7. 제3항 또는 제6항에 있어서,
    상기 비표시영역의 적어도 일부 영역은, 상기 표시영역에 대하여 절곡된, 디스플레이 장치.
  8. 제4항에 있어서,
    상기 데이터 연결선은, 상기 제1데이터선 및 상기 제3데이터선과의 사이에 절연층을 개재한 채 서로 다른 층에 배치되며, 상기 절연층을 관통하는 콘택을 통해 상기 제1데이터선 및 상기 제3데이터선에 각각 연결된, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 데이터 연결선은 상기 표시영역에 위치하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 복수의 데이터선들은,
    상기 관통부와의 사이에 상기 제3데이터선이 위치하도록 상기 제1방향을 따라 상기 관통부로부터 이격된 제4데이터선을 더 포함하고,
    상기 제4데이터선은 상기 디스플레이부를 지나 상기 디스플레이부의 외측으로 연장된, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제4데이터선의 연장 부분과의 사이에 기생 커패시턴스를 유도하는 금속층을 더 포함하는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 제1화소회로의 데이터신호와 상기 제3화소회로의 데이터신호는 동일한, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1화소와 연결된 주사선 및 상기 제3화소와 연결된 주사선은, 절연층을 사이에 두고 서로 다른 층에 위치하는, 디스플레이 장치.
  14. 제12항 또는 제13항에 있어서,
    상기 제1화소 및 상기 제3화소 각각은, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 포함하며,
    상기 제1화소의 박막트랜지스터의 게이트 전극과 상기 제3화소의 박막트랜지스터의 게이트 전극은 동일한 물질을 포함하는, 디스플레이 장치.
  15. 제12항에 있어서,
    상기 제1화소의 주사신호와 상기 제3화소의 주사신호는 서로 독립적인, 디스플레이 장치.
  16. 제1항에 있어서,
    상기 복수의 데이터선들과 연결된 데이터 구동부를 더 포함하고,
    상기 제2데이터선은 상기 제1데이터선 보다 상기 데이터 구동부에 인접하게 배치된, 디스플레이 장치.
  17. 제1항에 있어서,
    상기 복수의 화소들 각각은,
    박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로; 및
    상기 화소회로에 연결된 표시소자;를 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 표시소자는 유기발광소자인, 디스플레이 장치.
  19. 제1항에 있어서,
    상기 관통부의 외측 가장자리는, 상기 복수의 화소들에 의해 적어도 부분적으로 둘러싸인, 디스플레이 장치.
  20. 제1항에 있어서,
    상기 관통부는 상기 기판의 가장자리를 향해 연장된, 디스플레이 장치.
KR1020160039328A 2016-03-31 2016-03-31 디스플레이 장치 KR102483956B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160039328A KR102483956B1 (ko) 2016-03-31 2016-03-31 디스플레이 장치
US15/284,562 US10418434B2 (en) 2016-03-31 2016-10-04 Display device including data line arrangement around a through portion
CN201710036730.0A CN107275336B (zh) 2016-03-31 2017-01-18 显示装置
CN202310671141.5A CN116705801A (zh) 2016-03-31 2017-01-18 显示装置
US16/570,945 US11367769B2 (en) 2016-03-31 2019-09-13 Display device comprising data line arrangement around a through portion
US17/845,497 US11968867B2 (en) 2016-03-31 2022-06-21 Display device having a data connection line in the display area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160039328A KR102483956B1 (ko) 2016-03-31 2016-03-31 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170114026A KR20170114026A (ko) 2017-10-13
KR102483956B1 true KR102483956B1 (ko) 2023-01-03

Family

ID=59959782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160039328A KR102483956B1 (ko) 2016-03-31 2016-03-31 디스플레이 장치

Country Status (3)

Country Link
US (3) US10418434B2 (ko)
KR (1) KR102483956B1 (ko)
CN (2) CN116705801A (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107275349A (zh) * 2017-07-18 2017-10-20 深圳市华星光电半导体显示技术有限公司 Amoled器件的阵列基板的制作方法
JP6938312B2 (ja) * 2017-09-28 2021-09-22 株式会社ジャパンディスプレイ 表示装置
JP7002908B2 (ja) * 2017-10-13 2022-01-20 株式会社ジャパンディスプレイ 表示装置
CN110190087B (zh) 2018-02-22 2021-08-24 群创光电股份有限公司 显示设备
JP2019160174A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 液晶表示パネル
US10783825B2 (en) * 2018-05-14 2020-09-22 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Driving substrates and display panels
KR102592652B1 (ko) * 2018-06-11 2023-10-24 엘지전자 주식회사 이동 단말기
KR102576994B1 (ko) * 2018-06-28 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치
CN108806513B (zh) * 2018-06-29 2021-06-29 厦门天马微电子有限公司 显示面板及显示装置
US10852607B2 (en) * 2018-08-21 2020-12-01 Apple Inc. Displays with data lines that accommodate openings
US11852938B2 (en) 2018-08-21 2023-12-26 Apple Inc. Displays with data lines that accommodate openings
JP7057740B2 (ja) * 2018-08-30 2022-04-20 株式会社ジャパンディスプレイ 表示装置
US11903239B2 (en) * 2018-09-27 2024-02-13 Sharp Kabushiki Kaisha Display device, and method for manufacturing display device
CN109118967A (zh) * 2018-09-30 2019-01-01 武汉天马微电子有限公司 显示面板和显示装置
CN109256099A (zh) * 2018-09-30 2019-01-22 惠科股份有限公司 一种显示面板的驱动电路和驱动方法
KR20200051108A (ko) * 2018-11-02 2020-05-13 삼성디스플레이 주식회사 표시 패널
KR102583232B1 (ko) * 2018-11-02 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
CN110176474B (zh) * 2018-11-16 2022-04-15 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102627937B1 (ko) * 2018-11-27 2024-01-23 삼성디스플레이 주식회사 표시 패널
KR20200066503A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR20200066501A (ko) 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
KR20200066473A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 장치
KR102643634B1 (ko) * 2018-12-04 2024-03-06 삼성디스플레이 주식회사 표시 패널
KR20200097371A (ko) * 2019-02-07 2020-08-19 삼성디스플레이 주식회사 표시 장치
KR20200098742A (ko) * 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
KR20200099251A (ko) * 2019-02-13 2020-08-24 삼성디스플레이 주식회사 표시 장치
KR20200109435A (ko) 2019-03-12 2020-09-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200110489A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 플렉시블 표시 장치와 그를 포함한 증강 현실 제공 장치
US20220190289A1 (en) * 2019-03-29 2022-06-16 Sharp Kabushiki Kaisha Display device
KR20200131397A (ko) * 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치
KR20200144627A (ko) * 2019-06-18 2020-12-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR20210014810A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시 장치
KR20210022217A (ko) 2019-08-19 2021-03-03 삼성디스플레이 주식회사 표시 장치
KR20210025748A (ko) 2019-08-27 2021-03-10 삼성디스플레이 주식회사 표시 장치
US11302895B2 (en) * 2019-09-25 2022-04-12 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having separation pillar in the peripheral area, display apparatus, and method of fabricating display substrate having the same
KR20210050621A (ko) 2019-10-28 2021-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210052623A (ko) 2019-10-29 2021-05-11 삼성디스플레이 주식회사 표시 장치
CN112863414A (zh) * 2019-11-26 2021-05-28 上海和辉光电有限公司 显示面板及其驱动方法
KR20210069786A (ko) 2019-12-03 2021-06-14 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 기기
KR20210122364A (ko) * 2020-03-30 2021-10-12 삼성디스플레이 주식회사 디스플레이 장치
KR20210127270A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
WO2021227029A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US20230276667A1 (en) * 2020-07-22 2023-08-31 Sharp Kabushiki Kaisha Display device
KR20220020478A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 표시장치
KR20220054508A (ko) * 2020-10-23 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20240004210A (ko) * 2021-04-30 2024-01-11 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 패널 및 디스플레이 장치
CN114677925A (zh) * 2022-03-07 2022-06-28 云谷（固安）科技有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009047902A (ja) * 2007-08-20 2009-03-05 Hitachi Displays Ltd 表示装置
JP2010032760A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置
KR101212172B1 (ko) * 2012-07-31 2012-12-13 한국기계연구원 표시 장치

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654970A (en) * 1995-12-22 1997-08-05 Xerox Corporation Array with redundant integrated self-testing scan drivers
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
US7724216B2 (en) * 2003-04-07 2010-05-25 Samsung Electronics Co., Ltd. Display panel
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR101189275B1 (ko) * 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4142066B2 (ja) * 2006-06-01 2008-08-27 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US7554789B2 (en) * 2006-06-29 2009-06-30 Mediatek Inc. Capacitor array management
US7830591B2 (en) * 2006-11-20 2010-11-09 Seiko Epson Corporation Active-matrix circuit board and display
JP4281840B2 (ja) 2007-03-15 2009-06-17 セイコーエプソン株式会社 アクティブマトリクス回路基板及び表示装置
US20080225216A1 (en) * 2007-03-15 2008-09-18 Seiko Epson Corporation Active matrix circuit substrate and display device
KR101501699B1 (ko) * 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP5293364B2 (ja) * 2009-04-15 2013-09-18 ソニー株式会社 表示装置および駆動制御方法
CN104656977B (zh) 2009-10-28 2018-01-26 伊英克公司 具有触摸传感器的电光显示器
CN102959708B (zh) * 2010-06-29 2016-05-04 柯立芝照明有限公司 具有易弯曲基板的电子装置
KR101800669B1 (ko) 2011-09-07 2017-12-20 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
TWI459477B (zh) * 2011-11-16 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
KR20130089044A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
CN102608815A (zh) 2012-03-22 2012-07-25 深圳市华星光电技术有限公司 液晶显示面板以及其制造方法
US20140030083A1 (en) * 2012-07-24 2014-01-30 General Electric Company Article of manufacture for turbomachine
KR101980768B1 (ko) * 2012-12-28 2019-05-21 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
TWI490829B (zh) * 2013-01-11 2015-07-01 Au Optronics Corp 顯示面板與顯示裝置
KR102022396B1 (ko) * 2013-02-20 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR20150006726A (ko) 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102084177B1 (ko) * 2013-11-07 2020-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
JP6320782B2 (ja) * 2014-02-06 2018-05-09 株式会社ジャパンディスプレイ アレイ基板
CN104064568B (zh) * 2014-06-30 2017-05-17 上海天马微电子有限公司 一种薄膜晶体管阵列基板、其制造方法及显示装置
KR20160017261A (ko) * 2014-08-01 2016-02-16 삼성디스플레이 주식회사 표시 장치
KR102255199B1 (ko) * 2014-08-04 2021-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
KR101968666B1 (ko) * 2014-09-01 2019-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102476563B1 (ko) * 2015-12-01 2022-12-12 엘지디스플레이 주식회사 표시장치
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102504948B1 (ko) * 2016-06-14 2023-03-03 삼성디스플레이 주식회사 디스플레이 장치
CN107221281B (zh) * 2017-07-17 2021-02-02 厦门天马微电子有限公司 显示面板和显示装置
CN107870492B (zh) * 2017-10-31 2020-06-05 上海天马微电子有限公司 阵列基板、显示面板及其显示装置
KR102549692B1 (ko) * 2018-05-25 2023-06-30 삼성전자 주식회사 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
KR102583232B1 (ko) * 2018-11-02 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR20210064498A (ko) * 2019-11-25 2021-06-03 삼성디스플레이 주식회사 표시장치
KR20220089795A (ko) * 2020-12-21 2022-06-29 삼성디스플레이 주식회사 표시 장치
KR20230027356A (ko) * 2021-08-18 2023-02-28 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009047902A (ja) * 2007-08-20 2009-03-05 Hitachi Displays Ltd 表示装置
JP2010032760A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置
KR101212172B1 (ko) * 2012-07-31 2012-12-13 한국기계연구원 표시 장치

Also Published As

Publication number Publication date
CN107275336B (zh) 2023-06-30
US20170288003A1 (en) 2017-10-05
US20200013849A1 (en) 2020-01-09
US20220320257A1 (en) 2022-10-06
CN116705801A (zh) 2023-09-05
CN107275336A (zh) 2017-10-20
KR20170114026A (ko) 2017-10-13
US11968867B2 (en) 2024-04-23
US10418434B2 (en) 2019-09-17
US11367769B2 (en) 2022-06-21

Similar Documents

Publication Publication Date Title
KR102483956B1 (ko) 디스플레이 장치
KR102490891B1 (ko) 표시 장치
KR102516058B1 (ko) 표시 패널
US10347699B2 (en) Organic light emitting diode display and method of manufacturing the same
KR102203104B1 (ko) 플렉서블 디스플레이 장치
US9245934B2 (en) Organic light-emitting display apparatus having bi-directional light emission and method of manufacturing the same
EP2674977B1 (en) Organic light-emitting display device and method of manufacturing the same
TWI604597B (zh) 有機發光二極體顯示器
KR20170114028A (ko) 표시 장치
KR102119159B1 (ko) 유기 발광 표시 장치
KR102295537B1 (ko) 유기 발광 표시 장치
US11574975B2 (en) Light emitting diode display device with channel region covered by drain electrode
CN112530992A (zh) 显示装置
US9705108B2 (en) Display panel
CN112635519A (zh) 显示装置
KR20190118221A (ko) 유기 발광 표시 장치
KR20210032598A (ko) 표시 패널
US11227900B2 (en) Display device with dummy metallic pattern
KR102531674B1 (ko) 표시 패널
CN113889513A (zh) 显示设备
US11903242B2 (en) Display apparatus including multi-layered upper encapsulation layer
KR20210113537A (ko) 표시 장치 및 그 제조 방법
KR20210103632A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant