KR102465379B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102465379B1
KR102465379B1 KR1020150170668A KR20150170668A KR102465379B1 KR 102465379 B1 KR102465379 B1 KR 102465379B1 KR 1020150170668 A KR1020150170668 A KR 1020150170668A KR 20150170668 A KR20150170668 A KR 20150170668A KR 102465379 B1 KR102465379 B1 KR 102465379B1
Authority
KR
South Korea
Prior art keywords
display area
light emitting
data line
thin film
pixel
Prior art date
Application number
KR1020150170668A
Other languages
English (en)
Other versions
KR20170065059A (ko
Inventor
강기녕
최종현
김선광
심수연
윤주선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150170668A priority Critical patent/KR102465379B1/ko
Priority to US15/210,842 priority patent/US10186191B2/en
Priority to EP16185776.8A priority patent/EP3176772B1/en
Priority to CN201610959982.6A priority patent/CN107025875B/zh
Publication of KR20170065059A publication Critical patent/KR20170065059A/ko
Priority to US16/223,054 priority patent/US10482811B2/en
Priority to US16/655,025 priority patent/US20200051497A1/en
Application granted granted Critical
Publication of KR102465379B1 publication Critical patent/KR102465379B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Compounds Of Unknown Constitution (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

본 발명의 일 실시예는, 기판, 상기 기판 상에 배치되고, 표시 영역을 구비한 디스플레이부 및 상기 디스플레이부와 상기 기판을 관통하는 적어도 하나의 홀을 포함하고, 상기 디스플레이부는, 상기 표시 영역을 제1 방향으로 가로지르는 복수의 스캔 라인들과, 상기 표시 영역을 상기 제1 방향과 상이한 제2 방향으로 가로지르는 복수의 데이터 라인들을 포함하고, 상기 표시 영역은, 서로 다른 해상도를 가지는 제1 표시 영역과 제2 표시 영역을 포함하고, 상기 적어도 하나의 홀은 상기 제2 표시 영역 내에 위치하며, 상기 제1 표시 영역에는, 복수의 제1 화소 회로들과 상기 제1 화소 회로들에 의해 구동되는 복수의 제1 발광소자들이 위치하고, 상기 제2 표시 영역에는, 복수의 제2 화소 회로들과 상기 제2 화소 회로들에 의해 구동되는 복수의 제2 발광소자들이 위치하며, 상기 제1 화소 회로 하나에 의해 구동되는 상기 제1 발광소자들의 수와 상기 제2 화소 회로 하나에 의해 구동되는 상기 제2 발광소자들의 수는 서로 상이한 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 특히, 근래에 디스플레이 장치는 평판 형태의 표시 장치로도 많이 연구 및 제조되고 있는 추세이다.
디스플레이 장치를 평판 형태로 형성할 수 있음에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 표시 영역에 적어도 하나의 홀을 구비한 디스플레이 장치를 제공한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 기판, 상기 기판 상에 배치되고, 표시 영역을 구비한 디스플레이부 및 상기 디스플레이부와 상기 기판을 관통하는 적어도 하나의 홀을 포함하고, 상기 디스플레이부는, 상기 표시 영역을 제1 방향으로 가로지르는 복수의 스캔 라인들과, 상기 표시 영역을 상기 제1 방향과 상이한 제2 방향으로 가로지르는 복수의 데이터 라인들을 포함하고, 상기 표시 영역은, 서로 다른 해상도를 가지는 제1 표시 영역과 제2 표시 영역을 포함하고, 상기 적어도 하나의 홀은 상기 제2 표시 영역 내에 위치하며, 상기 제1 표시 영역에는, 복수의 제1 화소 회로들과 상기 제1 화소 회로들에 의해 구동되는 복수의 제1 발광소자들이 위치하고, 상기 제2 표시 영역에는, 복수의 제2 화소 회로들과 상기 제2 화소 회로들에 의해 구동되는 복수의 제2 발광소자들이 위치하며, 상기 제1 화소 회로 하나에 의해 구동되는 상기 제1 발광소자들의 수와 상기 제2 화소 회로 하나에 의해 구동되는 상기 제2 발광소자들의 수는 서로 상이할 수 있다.
본 실시예에 있어서, 상기 제1 화소 회로 하나에 의해 구동되는 상기 제1 발광소자들의 수는 상기 제2 화소 회로 하나에 의해 구동되는 상기 제2 발광소자들의 수보다 적을 수 있다.
본 실시예에 있어서, 단위 면적당 상기 제1 발광소자들의 수와 상기 제2 발광소자들의 수는 동일할 수 있다.
본 실시예에 있어서, 상기 복수의 데이터 라인들은 상기 적어도 하나의 홀에 의해 단절되고 상기 제2 표시 영역 내에 위치하는 제1 데이터 라인과, 상기 제1 표시 영역과 상기 제2 표시 영역에서 연속적으로 연장된 제2 데이터 라인을 포함하고, 상기 제1 데이터 라인과 상기 제2 데이터 라인은 제1 연결 배선에 의해 서로 전기적으로 연결되며, 상기 제1 데이터 라인은 상기 제2 화소 회로에만 연결되고, 상기 제2 데이터 라인은 상기 제1 화소 회로에만 연결될 수 있다.
본 실시예에 있어서, 상기 복수의 데이터 라인들은 상기 제1 데이터 라인과 동일선 상에 위치하고, 상기 적어도 하나의 홀에 의해 상기 제1 데이터 라인과 단절된 제3 데이터 라인을 포함하고, 상기 제2 데이터 라인과 상기 제3 데이터 라인은 제2 연결 배선에 의해 서로 전기적으로 연결되며, 상기 제1 데이터 라인과 상기 제3 데이터 라인에는 동일한 데이터 신호가 인가될 수 있다.
본 실시예에 있어서, 상기 제2 데이터 라인은 상기 제1 표시 영역과 제2 표시 영역의 경계 영역에서 절단될 수 있다.
본 실시예에 있어서, 상기 제2 화소 회로들 각각은 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한 박막 트랜지스터와, 상기 게이트 전극과 동일한 제1 전극과 제2 전극을 구비한 스토리지 커패시터를 포함하고, 상기 제1 연결 배선 및 상기 제2 연결 배선은 상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 및 상기 제2 전극 중 어느 하나와 동일한 층에 위치할 수 있다.
본 실시예에 있어서, 상기 복수의 제2 발광소자들 각각은 화소 전극과 상기 화소 전극 상의 유기 발광층을 구비한 중간층을 포함하고, 상기 복수의 제2 발광소자들 중 적어도 두 개의 제2 발광소자들은 상기 제2 화소 회로 하나의 의해 동시에 구동되고, 동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 화소 전극들은 서로 전기적으로 연결될 수 있다.
본 실시예에 있어서, 동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 중간층들은 동일한 색을 발광할 수 있다.
본 실시예에 있어서, 상기 제1 화소 회로는 제1 박막 트랜지스터를 포함하고, 상기 제2 화소 회로는 제2 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터의 구동 전류의 크기와 상기 제2 박막 트랜지스터의 구동 전류의 크기는 서로 상이할 수 있다.
본 실시예에 있어서, 상기 디스플레이부를 밀봉하며 적어도 하나의 유기막과 적어도 하나의 무기막을 구비한 박막 봉지층을 더 포함하고, 상기 디스플레이부는 상기 적어도 하나의 홀의 가장자리에 상기 적어도 하나의 홀을 에워싸는 비표시영역을 포함하며, 상기 박막 봉지층은 상기 비표시영역까지 연장될 수 있다.
본 실시예에 있어서, 상기 비표시영역에는 상기 홀을 에워싸는 댐부가 배치되고, 상기 유기막은 상기 댐부의 측면들 중 상기 표시 영역을 향하는 측면과 접하고, 상기 무기막은 상기 댐부를 덮고, 상기 무기막의 단부는 상기 댐부보다 상기 적어도 하나의 홀에 더 근접하게 배치될 수 있다.
본 실시예에 있어서, 상기 무기막은 상기 적어도 하나의 홀에 의해 노출된 상기 기판의 측면과 접할 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 기판, 상기 기판 상에 배치된 디스플레이부, 상기 디스플레이부와 상기 기판을 관통하는 적어도 하나의 홀, 및 상기 디스플레이부를 밀봉하며 유기막과 무기막을 구비한 박막 봉지층을 포함하고, 상기 디스플레이부는, 서로 해상도가 상이한 제1 표시 영역과 제2 표시 영역을 구비한 표시 영역, 상기 적어도 하나의 홀의 가장자리에서 상기 적어도 하나의 홀을 에워싸는 비표시 영역 및 상기 비표시영역에서 상기 홀을 에워싸는 댐부를 포함하고, 상기 유기막은 상기 댐부의 측면들 중 상기 표시 영역을 향하는 측면과 접하고, 상기 무기막은 상기 댐부를 덮고, 상기 적어도 하나의 홀에 의해 노출된 상기 기판의 측면과 접할 수 있다.
본 실시예에 있어서, 상기 제1 표시 영역에는, 복수의 제1 화소 회로들과 상기 제1 화소 회로들에 의해 구동되는 복수의 제1 발광소자들이 위치하고, 상기 제2 표시 영역에는, 복수의 제2 화소 회로들과 상기 제2 화소 회로들에 의해 구동되는 복수의 제2 발광소자들이 위치하며, 상기 제1 화소 회로 하나에 의해 구동되는 상기 제1 발광소자들의 수는 상기 제2 화소 회로 하나에 의해 구동되는 상기 제2 발광소자들의 수보다 적을 수 있다.
본 실시예에 있어서, 상기 적어도 하나의 홀은 상기 제2 표시 영역 내에 위치할 수 있다.
본 실시예에 있어서, 상기 디스플레이부는, 상기 표시 영역을 제1 방향으로 가로지르는 복수의 스캔 라인들과, 상기 표시 영역을 상기 제1 방향과 상이한 제2 방향으로 가로지르는 복수의 데이터 라인들을 포함하고, 상기 복수의 데이터 라인들은, 상기 적어도 하나의 홀에 의해 단절되고 상기 제2 표시 영역 내에 위치하는 제1 데이터 라인과, 상기 제1 표시 영역과 상기 제2 표시 영역에서 연속적으로 연장된 제2 데이터 라인을 포함하고, 상기 제1 데이터 라인과 상기 제2 데이터 라인은 제1 연결 배선에 의해 서로 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 데이터 라인은 상기 제2 화소 회로에만 연결되고, 상기 제2 데이터 라인은 상기 제1 화소 회로에만 연결될 수 있다.
본 실시예에 있어서, 상기 복수의 데이터 라인들은 상기 제1 데이터 라인과 동일선 상에 위치하고, 상기 적어도 하나의 홀에 의해 상기 제1 데이터 라인과 단절된 제3 데이터 라인을 포함하고, 상기 제2 데이터 라인과 상기 제3 데이터 라인은 제2 연결 배선에 의해 서로 전기적으로 연결되며, 상기 제2 데이터 라인은 상기 제1 표시 영역과 제2 표시 영역의 경계 영역에서 절단될 수 있다.
본 실시예에 있어서, 상기 제2 화소 회로들 각각은 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한 박막 트랜지스터를 포함하고, 상기 제1 연결 배선 및 상기 제2 연결 배선은 상기 활성층, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 동일한 층에 위치할 수 있다.
본 실시예에 있어서, 상기 복수의 제2 발광소자들 각각은 화소 전극과 상기 화소 전극 상의 유기 발광층을 구비한 중간층을 포함하고, 상기 복수의 제2 발광소자들 중 적어도 두 개의 제2 발광소자들은 상기 제2 화소 회로 하나의 의해 동시에 구동되고, 동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 화소 전극들은 서로 전기적으로 연결될 수 있다.
본 실시예에 있어서, 동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 중간층들은 동일한 색을 발광할 수 있다.
본 실시예에 있어서, 상기 제1 화소 회로는 제1 박막 트랜지스터를 포함하고, 상기 제2 화소 회로는 제2 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터의 구동 전류의 크기와 상기 제2 박막 트랜지스터의 구동 전류의 크기는 서로 상이할 수 있다.
본 발명의 실시예들에 의하면, 카메라 등이 설치될 수 있는 홀이 표시 영역 내에 위치함으로써, 디스플레이 장치의 화상을 구현하는 표시 영역이 넓어질 수 있다.
또한, 홀을 우회하기 위해 홀을 지나는 데이터 라인들이 만곡 형상을 가지지 않아도 되는바, 홀 주변의 비표시 영역을 최소화할 수 있고, 디스플레이 장치의 제조 효율이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 디스플레이부를 개략적으로 도시한 평면도이다.
도 3은 도 2의 디스플레이부의 제1 표시영역에 포함된 제1 화소의 등가회로의 일 예를 도시한 회로도이다.
도 4는 도 1의 I-I 단면의 일 예를 개략적으로 도시한 단면도이다.
도 5는 도 2의 A부분의 일 예를 확대하여 개략적으로 도시한 평면도이다.
도 6는 도 2의 A부분의 다른 예를 확대하여 개략적으로 도시한 평면도이다.
도 7은 도 2의 디스플레이부의 제2 표시영역에 포함된 제2 화소의 등가회로의 일 예를 도시한 회로도이다.
도 8은 도 1의 II-II 단면의 일 예를 개략적으로 도시한 단면도이다.
도 9는 도 2의 A부분의 또 다른 예를 확대하여 개략적으로 도시한 평면도이다.
도 10은 도 1의 디스플레이 장치의 표시영역에서 발광 소자들이 배열된 일 예를 개략적으로 도시한 평면도들이다.
도 11은 도 1의 디스플레이 장치의 표시영역에서 발광 소자들이 배열된 다른 예를 개략적으로 도시한 평면도들이다.
도 12는 도 1의 디스플레이 장치의 변형예를 개략적으로 도시한 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 각 도면에서, 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
각 구성요소의 설명에 있어서, 상(on)에 또는 하(under)에 형성되는 것으로 기재되는 경우에 있어, 상(on)과 하(under)는 직접 또는 다른 구성요소를 개재하여 형성되는 것을 모두 포함하며, 상(on) 및 하(under)에 대한 기준은 도면을 기준으로 설명한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 디스플레이 장치의 디스플레이부를 개략적으로 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 기판(100), 기판(100) 상의 디스플레이부(200), 디스플레이부(200)와 기판(100)을 관통하는 적어도 하나의 홀(H)을 포함할 수 있다.
디스플레이부(200)는 화상을 구현하는 표시 영역(DA)과, 표시 영역(DA)을 제1 방향으로 가로지르는 복수의 스캔 라인(SL)들과, 표시 영역(DA)을 제1 방향과 상이한 제2 방향으로 가로지르는 복수의 데이터 라인(DL)들을 포함할 수 있다. 일 예로, 제1 방향과 제2 방향은 서로 수직일 수 있다. 복수의 화소들(Px1, Px2)은 복수의 데이터 라인(DL)들과 복수의 스캔 라인(SL)들의 교차영역(CA)들에 위치할 수 있다.
복수의 스캔 라인(SL)들은 일 예로, 제1 스캔 구동부(20)와 제2 스캔 구동부(30)로부터 인가 받은 스캔 신호를 복수의 화소들(Px1, Px2)로 전달할 수 있다. 예를 들어, 복수의 스캔 라인(SL)들 중 일부 스캔 라인(SL)들은 제1 스캔 구동부(20)로부터 스캔 신호를 인가 받고, 복수의 스캔 라인(SL)들 중 나머지 스캔 라인(SL)들은 제2 스캔 구동부(30)로부터 스캔 신호를 인가 받을 수 있다. 제1 스캔 구동부(20)와 제2 스캔 구동부(30)는 동기 처리된 클럭 신호에 의해 동기화될 수 있다.
복수의 데이터 라인(DL)들은 데이터 구동부(10)로부터 데이터 신호를 인가 받아 이를 복수의 화소들(Px1, Px2)로 전달할 수 있다.
제어부(40)는 외부에서 전달받은 영상 신호를 영상 데이터 신호로 변경하여 데이터 구동부(10)에 전달할 수 있다. 또한, 제어부(40)는 동기 신호, 및 클럭 신호를 전달받아 제1 스캔 구동부(20), 제2 스캔 구동부(30) 및 데이터 구동부(10)를 제어하기 위한 제어 신호를 생성하여 각각에 전달할 수 있다.
표시 영역(DA)은 서로 다른 해상도를 가지는 제1 표시 영역(DA1)과 제2 표시 영역(DA2)을 포함할 수 있으며, 제1 표시 영역(DA1)에는 제1 화소(Px1)들이 위치하고, 제2 표시 영역(DA2)에는 제2 화소(Px2)들이 위치할 수 있다. 일 예로, 제1 표시 영역(DA1)의 해상도는 제2 표시 영역(DA2)의 해상도보다 높을 수 있다. 즉, 동일면적 내의 제1 화소(Px1)의 수가 제2 화소(Px2)의 수보다 많을 수 있다.
적어도 하나의 홀(H)은 제2 표시 영역(DA2) 내에 위치할 수 있다. 적어도 하나의 홀(H)에는 카메라, 센서 등이 장착될 수 있다. 또한, 홀(H)은 디스플레이 장치(1)의 기능을 위한 별도의 부재 또는 디스플레이 장치(1)에 새로운 기능을 추가할 수 있는 별도의 부재를 위한 공간이 될 수 있다. 제2 표시 영역(DA2)과 홀(H)은 도 1에 도시된 예에 한정되지 않는다. 즉, 제2 표시 영역(DA2)은 표시 영역(DA)의 중앙부 또는 하단부 등 다양한 위치에 배치될 수 있으며, 크기 또한 다양하게 설정될 수 있다. 또한, 홀(H)도 원형뿐만 아니라, 삼각형, 다각형 등 다양한 형상을 가질 수 있으며, 제1 표시 영역(DA)과 인접하게 배치되는 등 홀(H)의 형상, 크기 및 위치는 다양하게 설정될 수 있다.
한편, 복수의 데이터 라인(DL)들과 복수의 스캔 라인(SC)들 중 일부는 홀(H)과 중첩하도록 배치되는바, 홀(H)에 의해 단선이 발생하게 된다. 복수의 스캔 라인(SC)들은 제1 스캔 구동부(20)와 제2 스캔 구동부(30)에 의해 스캔 신호를 전달받으므로 홀(H)에 의한 단선이 문제가 되지 않는다. 그러나 홀(H)에 의해 데이터 라인(DL)이 단선된 경우는, 홀(H)을 기준으로 데이터 구동부(10)와 반대측에 위치한 제2 화소(Px2)들에게 데이터 신호가 전달되지 않는바, 제2 표시 영역(DA2)의 품질이 저하될 수 있다.
이를 방지하기 위해 홀(H)과 중첩하는 데이터 라인(DL)은 홀을 우회하기 위해 만곡 형상을 가지도록 형성될 수 있으나, 데이터 라인(DL)이 만곡 형상을 가지고 홀(H)의 외주부를 따라 배치되면, 홀(H)의 외곽에서 만곡 형상을 가지는 데이터 라인(DL)이 배치될 추가 공간이 요구되므로, 홀(H)의 주변에서 비표시 영역(도 8의 NDA')의 면적이 증가하게 된다.
그러나, 본 발명에 의하면, 제2 표시 영역(DA2)에서 복수의 데이터 라인(DL)들 중 일부는 제2 화소(Px2)와 직접 연결되지 않으므로, 홀(H)에 의해 단선된 데이터 라인(DL)은, 제1 연결 배선(도 5의 CL1)에 의해 제2 화소(Px2)와 직접 연결되지 않은 다른 데이터 라인(DL)과 연결되어 데이터 신호를 인가받을 수 있다.
따라서, 기 존재하고 있는 데이터 라인(DL)을 홀(H)을 우회하기 위한 통로로 사용하므로, 홀(H) 주위에서 비표시 영역(도 8의 NDA')의 면적을 최소화할 수 있으며, 디스플레이 장치(1)의 제조 효율이 향상될 수 있다. 이와 관련하여서는 도 5 이하를 참조하여 보다 자세하게 후술하기로 한다.
도 3은 도 2의 디스플레이부의 제1 표시영역에 포함된 제1 화소의 등가회로의 일 예를 도시한 회로도이며, 도 4는 도 1의 I-I 단면의 일 예를 개략적으로 도시한 단면도이다.
먼저, 도 3을 참조하면, 제1 화소(Px1)는 제1 화소 회로(C1)와 제1 발광소자(OLED1)를 포함할 수 있다. 제1 발광소자(OLED1)는 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
제1 화소 회로(C1)는, 일 예로 복수의 박막 트랜지스터(T1 내지 T7)와 적어도 하나의 스토리지 커패시터(storage capacitor, Cst)를 포함할 수 있다. 제1 화소 회로(C1)는 제1 발광소자(OLED1)와 전기적으로 연결되며, 제1 발광소자(OLED1)는 제1 화소 회로(C1)를 통해 구동 전류를 전달받아 발광할 수 있다.
복수의 박막 트랜지스터(T1 내지 T7)는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 제1 초기화 박막 트랜지스터(T4), 제1 발광 제어 박막 트랜지스터(T5), 제2 발광 제어 박막 트랜지스터(T6) 및 제2 초기화 박막 트랜지스터(T7)를 포함할 수 있다.
제1 화소 회로(C1)에는 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)에 제1 스캔 신호(Sn)를 전달하는 제1 스캔 라인(14), 제1 초기화 박막 트랜지스터(T4)에 제2 스캔 신호(Sn-1)를 전달하는 제2 스캔 라인(24), 제2 초기화 박막 트랜지스터(T7)에 제3 스캔 신호(Sn+1)를 전달하는 제3 스캔 라인(34), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(15), 데이터 신호(Dm)를 전달하는 데이터 라인(16), 제1 전원전압(ELVDD)을 전달하는 구동 전압선(26), 구동 박막 트랜지스터(T1)를 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선(22)이 포함될 수 있다.
구동 박막 트랜지스터(T1)의 드레인 전극은 제2 발광 제어 박막 트랜지스터(T6)를 경유하여 제1 발광소자(OLED1)와 전기적으로 연결될 수 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 제1 발광소자(OLED1)에 구동 전류를 공급할 수 있다.
스위칭 박막 트랜지스터(T2)의 게이트 전극은 제1 스캔 라인(14)과 연결될 수 있다. 스위칭 박막 트랜지스터(T2)의 소스 전극은 데이터 라인(16)과 연결될 수 있다. 스위칭 박막 트랜지스터(T2)의 드레인 전극은 구동 박막 트랜지스터(T1)의 소스 전극과 연결되어 있으면서 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결될 수 있다.
스위칭 박막 트랜지스터(T2)는 제1 스캔 라인(14)을 통해 전달받은 제1 스캔 신호(Sn)에 따라 턴 온 되어 데이터 라인(16)으로 전달된 데이터 신호(Dm)를 구동 박막 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막 트랜지스터(T3)의 게이트 전극은 제1 스캔 라인(14)에 연결될 수 있다. 보상 박막 트랜지스터(T3)의 소스 전극은 구동 박막 트랜지스터(T1)의 드레인 전극과 연결되어 있으면서 제2 발광 제어 박막 트랜지스터(T6)를 경유하여 제1 발광소자(OLED1)의 화소 전극(도 4의 221)과 연결될 수 있다. 보상 박막 트랜지스터(T3)의 드레인 전극은 스토리지 커패시터(Cst)의 제1 전극(도 4의 CE1), 제1 초기화 박막 트랜지스터(T4)의 소스 전극 및 구동 박막 트랜지스터(T1)의 게이트 전극과 함께 연결되어 있다. 보상 박막 트랜지스터(T3)는 제1 스캔 라인(14)을 통해 전달받은 제1 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막 트랜지스터(T1)의 게이트 전극과 드레인 전극을 서로 연결하여 구동 박막 트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1 초기화 박막 트랜지스터(T4)의 게이트 전극은 제2 스캔 라인(24)과 연결될 수 있다. 제1 초기화 박막 트랜지스터(T4)의 드레인 전극은 초기화 전압선(22)과 연결될 수 있다. 제1 초기화 박막 트랜지스터(T4)의 소스 전극은 스토리지 커패시터(Cst)의 제1 전극(도 4의 CE1), 보상 박막 트랜지스터(T3)의 드레인 전극 및 구동 박막 트랜지스터(T1)의 게이트 전극과 함께 연결될 수 있다. 제1 초기화 박막 트랜지스터(T4)는 제2 스캔 라인(24)을 통해 전달받은 제2 스캔 신호(Sn-1)에 따라 턴 온 되어 초기화 전압(VINT)을 구동 박막 트랜지스터(T1)의 게이트 전극에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제1 발광 제어 박막 트랜지스터(T5)의 게이트 전극은 발광 제어선(15)과 연결될 수 있다. 제1 발광 제어 박막 트랜지스터(T5)의 소스 전극은 구동 전압선(26)과 연결될 수 있다. 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극은 구동 박막 트랜지스터(T1)의 소스 전극 및 스위칭 박막 트랜지스터(T2)의 드레인 전극과 연결되어 있다.
제2 발광 제어 박막 트랜지스터(T6)의 게이트 전극은 발광 제어선(15)과 연결될 수 있다. 제2 발광 제어 박막 트랜지스터(T6)의 소스 전극은 구동 박막 트랜지스터(T1)의 드레인 전극 및 보상 박막 트랜지스터(T3)의 소스 전극과 연결될 수 있다. 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극은 제1 발광소자(OLED1)의 화소 전극(도 4의 221)과 전기적으로 연결될 수 있다. 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)는 발광 제어선(15)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 제1 전원전압(ELVDD)이 제1 발광소자(OLED1)에 전달되어 제1 발광소자1(OLED1)에 구동 전류가 흐르게 된다.
제2 초기화 박막 트랜지스터(T7)의 게이트 전극은 제3 스캔 라인(34)에 연결될 수 있다. 제2 초기화 박막 트랜지스터(T7)의 소스 전극은 제1 발광소자(OLED1)의 화소 전극(도 4의 221)과 연결될 수 있다. 제2 초기화 박막 트랜지스터(T7)의 드레인 전극은 초기화 전압선(22)과 연결될 수 있다. 제2 초기화 박막 트랜지스터(T7)는 제3 스캔 라인(34)을 통해 전달받은 제3 스캔 신호(Sn+1)에 따라 턴 온 되어 제1 발광소자(OLED1)의 화소 전극(도 4의 221)을 초기화시킬 수 있다.
스토리지 커패시터(Cst)의 제2 전극(도 4의 CE2)은 구동 전압선(26)과 연결될 수 있다. 스토리지 커패시터(Cst)의 제1 전극(도 4의 CE1)은 구동 박막 트랜지스터(T1)의 게이트 전극, 보상 박막 트랜지스터(T3)의 드레인 전극 및, 제1 초기화 박막 트랜지스터(T4)의 소스 전극에 함께 연결될 수 있다.
제1 발광소자(OLED1)의 대향 전극(도 4의 223)은 제2 전원전압(ELVSS)과 연결될 수 있다. 제1 발광소자(OLED1)는 구동 박막 트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.
도 3은 제1 화소(Px1)를 구동하는 회로의 일 예를 도시할 뿐이며, 제1 발광소자(OLED1)는 다양한 다른 회로 구성에 의해 동작될 수 있다.
도 4는 제1 화소(Px1)의 단면의 일 예를 개략적으로 도시한 단면도로써, 도 4에서는 설명의 편의상 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 및 스토리지 커패시터(Cst)만을 제1 화소 회로(C1)에 도시하고 있다.
도 4를 참조하면, 기판(100) 상에는 버퍼층(201)이 위치한다.
기판(100)은 다양한 소재를 포함할 수 있다. 예를 들어, 기판(100)은 SiO2를 주성분으로 하는 유리 재질로 이루어질 수 있다. 그러나, 기판(100)은 반드시 이에 한정되는 것은 아니며, 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyether imide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 환형 올레핀 고분자(Cyclic olefin polymer), 환형 올레핀 공중합체(Cyclic olefin copolymer) 등일 수 있다.
버퍼층(201)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100)상에 평탄면을 제공할 수 있다. 버퍼층(201)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
제1 박막 트랜지스터(T1)는 구동 박막 트랜지스터일 수 있으며, 활성층(A1), 게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함할 수 있다. 제2 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터일 수 있으며, 활성층(A2), 게이트전극(G2), 소스전극(S2), 드레인전극(D2)을 포함할 수 있다.
도 4에서는 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 게이트 전극들(G1, G2)이 각각 게이트 절연막(203)을 가운데 두고 활성층들(A1, A2) 상에 배치된 탑 게이트(top gate) 타입인 예를 도시하고 있으나, 본 발명은 이에 한하지 않으며 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)는 바텀 게이트(bottom gate) 타입일 수도 있다.
제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 활성층들(A1, A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 활성층들(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 활성층들(A1, A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
활성층들(A1, A2) 상에는 게이트 절연막(203)이 위치할 수 있다. 게이트 절연막(203)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 게이트 절연막(203)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
게이트 절연막(203) 상에는 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 게이트 전극들(G1, G2)이 위치할 수 있다. 게이트 전극들(G1, G2)은 저항이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 게이트 전극들(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다.
한편, 제1 박막 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(CE1)을 이룰 수 있다.
게이트 전극들(G1, G2) 상의 제1 층간 절연막(205)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예를 들어, 제1 층간 절연막(205)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제1 층간 절연막(205) 상에는 제1 전극(CE1)과 중첩하도록 스토리지 커패시터(Cst)의 제2 전극(CE2)이 위치한다. 제1 전극(CE1)은 제1 박막 트랜지스터(T1)의 게이트 전극(G1)과 동일한 전극이므로, 스토리지 커패시터(Cst)는 제1 박막 트랜지스터(T1)와 중첩되게 위치할 수 있다.
제2 전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2 전극(CE2) 상에는 제2 층간 절연막(207)이 위치하며, 제2 층간 절연막(207) 상에는 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 소스 전극들(S1, S2)과 드레인 전극들(D1, D2)이 위치한다.
제2 층간 절연막(207)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)의 소스 전극들(S1, S2)과 드레인 전극들(D1, D2)은 전도성이 우수한 재료를 포함할 수 있다. 예를 들어, 소스 전극들(S1, S2) 및 드레인 전극들(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스 전극들(S1, S2)과 드레인 전극들(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 데이터 라인(DL)은 소스 전극들(S1, S2) 및 드레인 전극들(D1, D2)과 동일한 층에 형성될 수 있다.
소스 전극들(S1, S2)과 드레인 전극들(D1, D2)은 컨택홀을 통해 각각 활성층들(A1, A2)의 소스 영역 및 드레인 영역과 접할 수 있다.
소스 전극들(S1, S2)과 드레인 전극들(D1, D2) 상에는 평탄화막(208)이 위치하며, 평탄화막(208) 상에는 제1 발광소자(OLED1)가 위치할 수 있다.
평탄화막(208)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화막(208)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
제1 발광소자(OLED1)는 화소 전극(221), 대향 전극(223) 및 화소 전극(221)과 대향 전극(223) 사이의 중간층(222)을 포함할 수 있다.
화소 전극(221)은 제2 발광 제어 박막 트랜지스터(도 3의 T6)를 경유하여 제1 박막 트랜지스터(T1)의 드레인 전극(D1)과 전기적으로 연결될 수 있다. 화소 전극(221)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
화소 전극(221) 일 예로, 반사 전극일 수 있다. 예를 들어, 화소 전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
화소 전극(221)상에는 절연물로 화소 정의막(212)이 형성된다. 화소 정의막(212)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 화소 정의막(212)은 화소 전극(221)의 소정의 영역을 노출하며, 노출된 영역에 유기 발광층을 포함하는 중간층(222)이 위치한다.
중간층(222)에 포함된 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 중간층(222)은 유기 발광층 이외에 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
대향 전극(223)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다. 따라서, 대향 전극(223)은 중간층(222)에 포함된 유기 발광층에서 방출된 광을 투과시킬 수 있다. 즉, 유기 발광층에서 방출되는 광은 직접 또는 반사 전극으로 구성된 화소 전극(221)에 의해 반사되어, 대향 전극(223) 측으로 방출될 수 있다.
대향 전극(223) 상에는 박막 봉지층(300)이 배치된다. 박막 봉지층(300)은 디스플레이부(200)를 전체적으로 덮도록 형성되어, 외부의 습기 및 산소가 디스플레이부(200)로 침투하는 것을 방지한다.
박막 봉지층(300)은 적어도 하나의 유기막(320)과 적어도 하나의 무기막(310, 330)을 구비할 수 있다. 적어도 하나의 유기막(320)과 적어도 하나의 무기막(310, 330)은 서로 교번적으로 적층될 수 있다. 도 4에서는, 박막 봉지층(300)이 두 개의 무기막(310, 330)과 한 개의 유기막(320)을 포함하는 예를 도시하고 있으나, 본 발명은 이에 한하지 않는다. 즉, 박막 봉지층(300)은 교대로 배치된 복수 개의 추가적인 무기막 및 유기막을 더 포함할 수 있으며, 무기막 및 유기막의 적층 횟수는 제한되지 않는다.
무기막들(310, 330)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물(SiON)로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
유기막(320)은 화소 정의막(212)에 의한 단차를 평탄화하며, 무기막들(310,330)에 발생한 스트레스를 완화시킬 수 있다. 유기막(320)은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리스티렌(PS), 아크릴계 수지, 에폭시계 수지, 폴리이미드, 폴리에틸렌 등을 포함할 수 있다.
무기막들(310, 330)은 유기막(320) 보다 더 큰 면적을 가지도록 형성될 수 있다. 따라서, 유기막(320)의 외곽에서 무기막들(320, 340)은 서로 접할 수 있고, 이에 의해 외부의 산소 또는 수분의 침투를 더욱 효과적으로 방지할 수 있다.
디스플레이 장치(1)는 표시 영역(DA) 외곽의 비표시 영역(NDA)에 표시 영역(DA)을 에워싸는 댐부(D)를 더 포함할 수 있다.
댐부(D)는 박막 봉지층(300)의 유기막(320)의 형성시, 유기막(320)을 형성하기 위한 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기막 (320)의 에지 테일이 형성되는 것을 방지할 수 있다. 댐부(D)는 표시 영역(DA)을 에워싸도록 형성될 수 있다.
댐부(D)는 평탄화막(208) 및 화소 정의막(212) 중 적어도 어느 하나와 동일한 재질로 형성될 수 있다. 일 예로, 댐부(D)는 평탄화막(208)과 동일한 재질로 형성된 제1 층과, 제1 층 상에 화소 정의막(212)과 동일한 재질로 형성된 제2 층을 포함할 수 있다. 다만, 본 발명은 이에 한하지 않으며, 댐부(D)는 한 층으로 구성될 수 있다. 또한, 댐부(D)는 두 개 이상의 복수 개로 구성될 수 있다. 댐부(D)가 복수 개로 구성되는 경우, 기판(100)의 외곽으로 갈수록 댐부(D)의 높이가 증가할 수 있다.
도 5는 도 2의 A부분의 일 예를 확대하여 개략적으로 도시한 평면도, 도 6은 도 2의 A부분의 다른 예를 확대하여 개략적으로 도시한 평면도, 도 7은 도 2의 디스플레이부의 제2 표시영역에 포함된 제2 화소의 등가회로의 일 예를 도시한 회로도, 그리고 도 8은 도 1의 II-II 단면의 일 예를 개략적으로 도시한 단면도이다.
먼저, 도 2 및 도 5를 함께 참조하면, 표시 영역(DA)은 서로 해상도가 상이한 제1 표시 영역(DA1)과 제2 표시 영역(DA2)을 포함할 수 있다.
제1 표시 영역(DA1)은 복수의 데이터 라인(DL)들과 복수의 스캔 라인(SL)들의 교차영역(CA)들 중, 스캔 라인(SL)과 나란한 제1 방향 및 데이터 라인(DL)과 나란한 제2 방향을 따라 제1 화소(Px1)들이 연속하여 배치된 영역이며, 제2 표시 영역(DA2)은 그 외 나머지 영역으로 정의될 수 있다.
상술한 바와 같이, 제1 화소(Px1)들은 제1 화소 회로(도 3의 C1)와 제1 발광소자(도 3의 OLED1)를 각각 포함하므로, 제1 표시 영역(DA1)은 복수의 데이터 라인(DL)들과 복수의 스캔 라인(SL)들의 교차영역(CA)들 중, 제1 방향 및 제2 방향을 따라 제1 화소 회로(도 3의 C1)들이 연속하여 배치된 영역으로 정의될 수도 있다.
일 예로, 도 2에 도시된 바와 같이, 제2 표시 영역(DA2)이 표시 영역(DA)의 일측에서 스캔 라인(SL)과 나란한 방향으로 전체적으로 형성된 경우는, 복수의 데이터 라인(DL)들과의 교차영역(CA)들 모두에서 제1 화소 회로(도 3의 C1)들과 연결되고, 홀(H)과 가장 인접하게 배치된 제1 스캔 라인(SL1)에 의해 제1 표시 영역(DA1)과 제2 표시 영역(DA2)이 설정될 수 있다. 즉, 제1 스캔 라인(SL1)과 복수의 데이터 라인(DL)들과의 교차영역(CA)들이 제1 표시 영역(DA1)의 외곽이 되며, 이에 의해 제1 표시 영역(DA1)과 제2 표시 영역(DA2)이 구획될 수 있다.
다만, 본 발명은 이에 한정되는 것은 아니며, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)은 다양한 형태로 구획될 수 있다. 다른 예로, 도 6에 도시하는 바와 같이, 제1 방향을 따라 연속적으로 제1 화소(Px1)들이 배치된 교차영역(CA)들이 홀(H)의 외곽에서 제2 방향을 따라 연장될 수 있다. 이에 따라, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계는 계단 형태를 가지고 형성되며, 제1 표시 영역(DA1)은 홀(H)의 일부를 감싸는 형태를 가질 수 있다.
제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도 보다 낮을 수 있다. 제2 표시 영역(DA2)은 복수의 제2 화소(Px2)들을 포함하며, 복수의 제2 화소(Px)들 각각은 하나의 제2 화소 회로(도 7의 C2)와 복수 개의 제2 발광 소자(OLED2)들을 포함할 수 있다. 한편, 도 5 및 도 6에서, 제2 화소(Px2)들은 제1 스캔 라인(SL1)과 홀(H) 사이에 더 배치될 수 있다.
제2 표시 영역(DA2)에서 복수의 데이터 라인(DL)들 중 일부는 제2 화소(Px2)와 직접 연결되지 않는다. 따라서, 복수의 데이터 라인(DL)들과 복수의 스캔 라인(SL)들의 교차영역(CA)들 중 일부 영역에서는 제2 화소 회로(도 7의 C2)가 형성되지 않는다. 따라서, 단위 면적당 제2 화소 회로(도 7의 C2)의 수는 제1 화소 회로(도 3의 C1)의 수보다 적게 된다.
그러나, 제1 표시 영역(DA1)에 포함된 제1 발광소자(도 4의 OLED1)와 제2 표시 영역(DA2)에 포함된 제2 발광소자(OLED2)는 서로 동일하게 형성될 수 있다. 즉, 단위 면적당 제1 발광소자(도 3의 OLED1)의 수와 제2 발광소자(OLED2)의 수는 동일하며, 이에 의해 제1 화소 회로(도 3의 C1) 하나에 의해 구동되는 제1 발광소자(도 3의 OLED1)의 수와 제2 화소 회로(도 7의 C2) 하나에 의해 구동되는 제2 발광소자(OLED2)의 수는 서로 상이할 수 있다.
일 예로, 도 5에서는 하나의 제2 화소(Px2)가 두 개의 제2 발광소자(OLED2)들을 포함하는 예를 도시하고 있다. 이에 반해, 제1 화소(Px1)는 하나의 제1 발광소자(도 3의 OLED1)를 포함하는바, 제1 화소 회로(도 3의 C1) 하나에 의해 구동되는 제1 발광소자(도 3의 OLED1)의 수는 제2 화소 회로(도 7의 C2) 하나에 의해 구동되는 제2 발광소자(OLED2)의 수보다 적고, 그 결과 동일면적 내의 제2 화소(Px2)의 수는 제1 화소(Px1)의 수보다 적게 되는바, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮아질 수 있다. 또한, 제2 표시 영역(DA2)에서 스캔은 스캔 라인(SL) 두 개 당 하나씩 사용될 수 있다.
제2 화소 회로(도 7의 C2) 하나와 연결된 두 개 이상의 제2 발광소자(OLED2)들은 동시에 구동될 수 있다. 이와 관련하여서는 도 7 및 도 8을 참조하여 후술하기로 한다.
도 5 및 도 6을 참조하면, 복수의 데이터 라인(DL)들은 적어도 하나의 홀(H)에 의해 단절되고 제2 표시 영역(DA2) 내에 위치하는 제1 데이터 라인(DL1)과, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에서 연속적으로 연장된 제2 데이터 라인(DL2)을 포함할 수 있다. 한편, 도 5 및 도 6에서는 설명의 편의상 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)을 하나씩 도시하고 있으나, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)은 복수 개로 이해되어야 한다.
제1 데이터 라인(DL1)은 제2 화소(Px2)와 연결된다. 이에 반해, 제2 데이터 라인(DL2)은 제1 표시 영역(DA1)에서 제1 화소(Px1)와 연결되며, 제2 표시 영역(DA2)에서는 제2 화소(Px2)와 연결되지 않을 수 있다.
제1 데이터 라인(DL1)은, 제2 표시 영역(DA2)에서, 제1 연결 배선(CL1)에 의해 제2 데이터 라인(DL2)과 전기적으로 연결될 수 있다. 이에 따라, 제1 데이터 라인(DL1)에는 제2 데이터 라인(DL2)과 동일한 데이터 신호가 인가될 수 있으며, 제1 데이터 라인(DL1)과 연결된 제2 화소(Px)는 정상적으로 구동될 수 있다.
제1 연결 배선(CL1)은 게이트 전극(도 4의 G1, G2), 소스 및 드레인 전극(도 4의 S1, S2, D1, D2), 및 스토리지 커패시터(도 4의 Cst)의 제2 전극(도 4의 CE2) 중 어느 하나와 동일한 층에 형성될 수 있다. 따라서, 제1 연결 배선(CL1)을 형성하기 위한 추가적인 공정이 필요하지 않으며, 기 존재하는 제2 데이터 라인(DL2)을 홀(H)을 우회하기 위한 통로로 사용하는바, 홀(H) 주위에서 비표시 영역(도 8의 NDA')의 면적을 최소화할 수 있고, 디스플레이 장치(1)의 제조 효율이 향상될 수 있다.
한편, 제1 연결 배선(CL1)은 표시 영역(DA)을 가로지르도록 형성될 수도 있고, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)을 연결하기 위해 필요한 길이를 가지도록 형성될 수도 있다. 또한, 제2 데이터 라인(DL2)도 제2 방향을 따라 길게 연장될 수도 있고, 제1 연결 배선(CL1)과의 접속을 위한 최소한의 길이를 가지도록 형성될 수도 있다.
도 7은 도 5의 제2 화소(Px2)의 등가회로를 도시하고, 도 8은 도 5의 제2 화소(Px2)의 단면을 개략적으로 도시하고 있다. 도 5, 도 7 및 도 8은 설명의 편의상 하나의 제2 화소(Px2)가 두 개의 제2 발광소자(OLED2)들을 포함한 예를 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 하나의 제2 화소(Px2)는 동시에 구동되는 세 개 이상의 제2 발광소자(OLED2)들을 포함할 수도 있다.
제2 화소 회로(C2)는 제1 화소 회로(도 3의 C1)와 동일할 수 있다. 즉, 제2 화소 회로(C2)는 구동 박막 트랜지스터(T1'), 스위칭 박막 트랜지스터(T2'), 보상 박막 트랜지스터(T3'), 제1 초기화 박막 트랜지스터(T4'), 제1 발광 제어 박막 트랜지스터(T5'), 제2 발광 제어 박막 트랜지스터(T6'), 제2 초기화 박막 트랜지스터(T7') 및 적어도 하나의 스토리지 커패시터(storage capacitor, Cst')를 포함할 수 있다.
구동 박막 트랜지스터(T1')는 제2 발광 제어 박막 트랜지스터(T6')를 경유하여 제2 발광소자(OLED2)들과 전기적으로 연결됨으로써, 구동 전류를 공급할 수 있다. 제2 발광소자(OLED2)들은 화소 전극(도 8의 221')들이 서로 연결될 수 있다.
제2 화소 회로(C2)에 흐르는 구동 전류의 크기는 제1 화소 회로(도 3의 C1)에 흐르는 구동 전류의 크기와 상이할 수 있다. 즉, 제2 화소 회로(C2)는 두 개 이상의 제2 발광소자(OLED2)들을 동시에 구동하여야 하므로, 제2 화소 회로(C2)에는 제1 화소 회로(도 3의 C1)에 흐르는 구동 전류보다 큰 구동 전류가 흐를 수 있다.
이를 위해, 일 예로, 제2 화소 회로(C2)에 포함된 복수의 박막 트랜지스터(T1' 내지 T7')들의 채널의 폭은 제1 화소 회로(도 3의 C1)에 포함된 복수의 박막 트랜지스터(도 3의 T1 내지 T7)의 채널의 폭보다 크게 형성될 수 있다. 또는, 제2 화소 회로(C2)에 포함된 복수의 박막 트랜지스터(T1' 내지 T7')들의 채널의 길이는 제1 화소 회로(도 3의 C1)에 포함된 복수의 박막 트랜지스터(도 3의 T1 내지 T7)의 채널의 길이보다 짧게 형성될 수 있다. 다른 예로, 제2 화소 회로(C2)에 포함된 복수의 박막 트랜지스터(T1' 내지 T7')들의 채널은 제1 화소 회로(도 3의 C1)에 포함된 복수의 박막 트랜지스터(도 3의 T1 내지 T7)의 채널보다 전하 이동도가 큰 재질로 형성될 수 있다. 또 다른 예로, 제2 화소 회로(C2)에 포함된 복수의 박막 트랜지스터(T1' 내지 T7')들의 채널 상에 위치하는 게이트 절연막(도 4의 203)의 두께가 제1 화소 회로(도 3의 C1)에 포함된 복수의 박막 트랜지스터(도 3의 T1 내지 T7)의 채널 상에 위치하는 게이트 절연막(도 4의 203)의 두께보다 얇게 형성될 수 있다.
도 8은 설명의 편의상 구동 박막 트랜지스터(T1'), 스위칭 박막 트랜지스터(T2'), 및 스토리지 커패시터(Cst')만을 제2 화소 회로(C2)에 도시하고 있다. 구동 박막 트랜지스터(T1'), 스위칭 박막 트랜지스터(T2'), 및 스토리지 커패시터(Cst')는 도 4에서 도시하고 설명한 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 및 스토리지 커패시터(Cst)와 동일할 수 있다. 다만, 구동 박막 트랜지스터(T1') 등의 채널은 도 4의 구동 박막 트랜지스터(T1)의 채널보다 큰 전류가 흐르도록 구성될 수 있다.
두 개의 제2 발광 소자(OLED2)들 각각은 화소 전극(221'), 대향 전극(223') 및 화소 전극(221')과 대향 전극(223') 사이의 중간층(222')을 포함할 수 있다.
두 개의 제2 발광 소자(OLED2)들의 화소 전극(221')들은 서로 전기적으로 연결되어 하나의 제2 화소 회로(C2)에 의해 두 개의 제2 발광 소자(OLED2)들이 동시에 구동될 수 있다. 두 개의 제2 발광 소자(OLED2)들이 인접하게 배치된 경우는, 두 개의 제2 발광 소자(OLED2)들의 화소 전극(221')들은 일체로 형성될 수 있다. 또는, 두 개의 제2 발광 소자(OLED2)들의 화소 전극(221')들은 추가적인 배선에 의해 전기적으로 연결될 수 있다.
추가적인 배선은 제1 연결 배선(CL1)은 활성층(도 4의 A1, A2), 게이트 전극(도 4의 G1, G2), 소스 및 드레인 전극(도 4의 S1, S2, D1, D2), 및 스토리지 커패시터(도 4의 Cst)의 제2 전극(도 4의 CE2) 중 어느 하나와 동일한 층에 형성될 수 있다.
동시에 구동되는 두 개의 제2 발광소자(OLED2)들의 중간층(222')들은 동일한 색을 발광할 수 있다. 따라서, 제2 화소(Px2)는 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다.
한편, 홀(H)과 표시 영역(DA) 사이는 비표시 영역(NDA')이 된다. 즉, 비표시영역(NDA')은 홀을 에워쌀 수 있는데, 이때, 박막 봉지층(300)은 비표시 영역(NDA')까지 연장될 수 있다.
디스플레이 장치(1)는 비표시 영역(NDA')에 홀(H)을 에워싸는 댐부(D')를 더 포함할 수 있다. 댐부(D')는 도 4에서 도시하고 설명한 댐부(도 4의 D)와 동일한바, 댐부(D')는 박막 봉지층(300)의 유기막(320)이 홀(H) 측으로 유출되는 것을 방지할 수 있다.
즉, 유기막(320)은 댐부(D')의 측면들 중 표시 영역(DA)을 향하는 측면과 마주하거나 접하여, 홀(H) 방향으로 이동되는 것이 방지된다. 반면, 무기막들(310,330)은 댐부(D')를 덮고, 무기막들(310, 330)의 단부는 댐부(D')보다 홀(H)에 더 근접하게 배치될 수 있다. 무기막들(310, 330) 중 적어도 하나는 홀(H)에 의해 노출된 기판(100)의 측면(S)과 접할 수 있다. 따라서, 비표시 영역(NDA')에서 무기막들(310, 330)의 가장자리가 박리되어 박막 봉지층(300)의 봉지 특성이 약화 및 제거되는 것을 방지할 수 있다.
도 9는 도 2의 A부분의 또 다른 예를 확대하여 개략적으로 도시한 평면도이다.
도 2와 도 9를 함께 참조하면, 복수의 데이터 라인(DL)들은 적어도 하나의 홀(H)에 의해 단절되고 제2 표시 영역(DA2) 내에 위치하는 제1 데이터 라인(DL1), 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에서 연속적으로 연장된 제2 데이터 라인(DL2), 그리고 제1 데이터 라인(DL1)과 동일선 상에 위치하고, 홀(H)에 의해 제1 데이터 라인(DL1)과 단절된 제3 데이터 라인(DL3)을 포함할 수 있다.
도 9에서는 편의상 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제3 데이터 라인(DL3)을 하나씩 도시하고 있으나, 제1 데이터 라인(DL1) 내지 제3 데이터 라인(DL3)은 복수 개로 이해되어야 한다.
제1 데이터 라인(DL1)은 제2 화소(Px2)와 연결된다. 이에 반해, 제2 데이터 라인(DL2)은 제1 표시 영역(DA1)에서 제1 화소(Px1)와 연결되며, 제2 표시 영역(DA2)에서는 제2 화소(Px2)와 연결되지 않을 수 있다.
제1 연결 배선(CL1)은 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)을 전기적으로 연결하며, 제2 데이터 라인(DL2)은 제2 연결 배선(CL2)에 의해 제3 데이터 라인(DL3)과 전기적으로 연결될 수 있다. 이에 의해, 제1 데이터 라인(DL1)에는 제3 데이터 라인(DL3)과 동일한 데이터 신호가 인가되어, 제1 데이터 라인(DL1)과 연결된 제2 화소(Px)는 정상적으로 발광할 수 있다.
제1 연결 배선(CL1)과 제2 연결 배선(CL2)은 게이트 전극(도 4의 G1, G2), 소스 및 드레인 전극(도 4의 S1, S2, D1, D2), 및 스토리지 커패시터(도 4의 Cst)의 제2 전극(도 4의 CE2) 중 어느 하나와 동일한 층에 형성될 수 있다.
한편, 제1 데이터 라인(DL1)이 제3 데이터 라인(DL3)과 전기적으로 연결된 경우는, 제2 데이터 라인(DL2)과 제3 데이터 라인(DL3) 간의 단락을 방지하기 위해 제2 데이터 라인(DL2)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계부에서 절단되어야 한다.
제2 데이터 라인(DL2)은 제2 표시 영역(DA2)에서 제2 화소(Px2)들에 연결되어 있지 않으므로, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계 영역에서 절단되어도 아무 문제가 없으며, 절단되어 제2 데이터 신호가 인가되지 않는 제2 데이터 라인(DL2)의 부분은 홀(H)을 우회하기 위한 통로로 사용되는바, 홀(H) 주위에서 비표시 영역(도 8의 NDA')의 면적이 최소화하고, 디스플레이 장치(1)의 제조 효율이 향상될 수 있다.
한편, 제2 화소(Px2)는 동시에 구동되며 동일한 색을 발광하는 복수 개의 제2 발광소자(OLED2)들을 포함하므로, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮아질 수 있다.
도 10과 도 11은 각각 도 1의 디스플레이 장치의 표시영역에서 발광 소자들이 배열된 예를 각각 도시한 평면도들이다.
도 10은 발광 소자들이 팬타일 방식으로 배열된 예를 도시하고 있다. 발광 소자들의 배열 방식은 제1 표시 영역(도 1의 DA1)과 제2 표시 영역(도 1의 DA2)에서 동일할 수 있다.
제1 표시 영역(도 1의 DA1)에서는 하나의 발광 소자가 하나의 제1 화소 회로(도 3의 C1)에 연결되어 하나의 제1 화소(Px1)를 형성할 수 있다. 이에 반해, 제2 표시 영역(도 1의 DA2)에서는 복수의 발광 소자들이 하나의 제2 화소 회로(도 7의 C2)와 연결될 수 있다. 하나의 제2 화소 회로(도 7의 C2)와 연결된 복수의 발광 소자들은 동일한 색을 발할 수 있다.
일 예로, 도 10에 도시된 바와 같이, 발광 소자들이 팬타일 방식으로 배열된 경우, 네 개의 녹색(G) 발광소자들은 하나의 제2 화소 회로(도 7의 C2)에 의해 동시에 구동되고, 두 개의 적색(B) 발광소자들은 다른 하나의 제2 화소 회로(도 7의 C2)에 의해 동시에 구동되며, 두 개의 청색(B) 발광소자들은 또 다른 하나의 제2 화소 회로(도 7의 C2)에 의해 동시에 구동될 수 있다. 따라서, 8개의 발광소자들은 세 개의 제2 화소 회로(도 7의 C2)에 의해 구동될 수 있다. 그러나, 본 발명은 이에 한정되는 것이 아니며, 하나의 제2 화소 회로(도 7의 C2)에 의해 동시에 구동되는 발광 소자들의 개수는 다양하게 설정될 수 있다. 다른 예로, 동일한 팬타일 구조에서, 두 개의 녹색(G) 발광소자들은 하나의 제2 화소 회로(도 7의 C2)에 의해 동시에 구동될 수 있다. 즉, 8개의 발광소자들은 네 개의 제2 화소 회로(도 7의 C2)에 의해 구동될 수 있다.
도 11은 발광 소자들이 스트라이프 방식으로 배열된 예를 도시하고 있다. 도 11은 적색(R), 청색(G), 녹색(G)을 발광하는 발광소자들이 각각 두 개씩 연결된 예를 도시하고 있다. 즉, 세 개의 제2 화소 회로(도 7의 C2)에 의해 6개의 발광 소자들이 구동되는 예를 도시한다. 그러나, 본 발명은 이에 한정되는 것이 아니며, 하나의 제2 화소 회로(도 7의 C2)에 의해 동시에 구동되는 발광 소자들의 개수는 다양하게 설정될 수 있다. 다른 예로, 동일한 스트라이프 방식으로 발광 소자들이 배열된 경우, 적색(R), 청색(G), 녹색(G)을 발광하는 발광소자들은 각각 네 개씩 연결될 수 있다.
도 12는 도 1의 디스플레이 장치의 변형예를 개략적으로 도시한 평면도이다.
도 12에서는 도 1에서 도시하고 설명한 디스플레이 장치(1)와 중복되는 내용의 설명을 생략하고, 차이점만을 설명하기로 한다.
도 12의 디스플레이 장치(2)는 기판(100) 상의 디스플레이부(200)를 포함하고, 디스플레이부(200)는 서로 다른 해상도를 가지는 제1 표시 영역(DA1)과 제2 표시 영역(DA2)을 구비한 표시 영역(DA)을 포함할 수 있다. 제2 표시 영역(DA2)에는 기판(100)과 디스플레이부(200)를 관통하는 적어도 하나의 홀(H)이 형성될 수 있다. 제2 표시 영역(DA2)에 배치된 데이터 라인들 중 일부는 홀(H)을 우회하기 위한 경로로 사용하기 위해 직접 제2 화소 회로(도 7의 C2)와 연결되지 않는 바, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도 보다 낮게 설정될 수 있다.
한편, 제2 표시 영역(DA2)은 홀(H)을 에워싸는 최소한의 면적을 가질 수 있다. 제2 표시 영역(DA2)의 면적은 홀(H)에 의해 단절되는 데이터 라인의 개수에 따라 다양하게 설정될 수 있다. 따라서, 도 12의 디스플레이 장치(2)는 해상도가 높은 제1 표시 영역(DA1)의 면적이 증가할 수 있다.
홀(H)에는 카메라, 센서, LED 등이 장착될 수 있다. 즉, 카메라, 센서, LED 등이 제2 표시 영역(DA2)에 형성된 홀(H)에 배치되므로, 디스플레이 장치(2)의 화상을 구현하는 표시 영역(DA)이 넓어질 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (23)

  1. 기판;
    상기 기판 상에 배치되고, 표시 영역을 구비한 디스플레이부; 및
    상기 디스플레이부와 상기 기판을 관통하는 적어도 하나의 홀;을 포함하고,
    상기 디스플레이부는, 상기 표시 영역을 제1 방향으로 가로지르는 복수의 스캔 라인들과, 상기 표시 영역을 상기 제1 방향과 상이한 제2 방향으로 가로지르는 복수의 데이터 라인들을 포함하고,
    상기 표시 영역은, 서로 다른 해상도를 가지는 제1 표시 영역과 제2 표시 영역을 포함하고, 상기 적어도 하나의 홀은 상기 제2 표시 영역 내에 위치하며,
    상기 제1 표시 영역에는, 복수의 제1 화소 회로들과 상기 제1 화소 회로들에 의해 구동되는 복수의 제1 발광소자들이 위치하고,
    상기 제2 표시 영역에는, 복수의 제2 화소 회로들과 상기 제2 화소 회로들에 의해 구동되는 복수의 제2 발광소자들이 위치하며,
    상기 제1 화소 회로 하나에 의해 구동되는 상기 제1 발광소자들의 수는 상기 제2 화소 회로 하나에 의해 구동되는 상기 제2 발광소자들의 수보다 적은 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서,
    단위 면적당 상기 제1 발광소자들의 수와 상기 제2 발광소자들의 수는 동일한 디스플레이 장치.
  4. 제1항에 있어서,
    상기 복수의 데이터 라인들은 상기 적어도 하나의 홀에 의해 단절되고 상기 제2 표시 영역 내에 위치하는 제1 데이터 라인과, 상기 제1 표시 영역과 상기 제2 표시 영역에서 연속적으로 연장된 제2 데이터 라인을 포함하고,
    상기 제1 데이터 라인과 상기 제2 데이터 라인은 제1 연결 배선에 의해 서로 전기적으로 연결되며,
    상기 제1 데이터 라인은 상기 제2 화소 회로에만 연결되고, 상기 제2 데이터 라인은 상기 제1 화소 회로에만 연결된 디스플레이 장치.
  5. 제4항에 있어서,
    상기 복수의 데이터 라인들은 상기 제1 데이터 라인과 동일선 상에 위치하고, 상기 적어도 하나의 홀에 의해 상기 제1 데이터 라인과 단절된 제3 데이터 라인을 포함하고,
    상기 제2 데이터 라인과 상기 제3 데이터 라인은 제2 연결 배선에 의해 서로 전기적으로 연결되며, 상기 제1 데이터 라인과 상기 제3 데이터 라인에는 동일한 데이터 신호가 인가되는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2 데이터 라인은 상기 제1 표시 영역과 제2 표시 영역의 경계 영역에서 절단된 디스플레이 장치.
  7. 제5항에 있어서,
    상기 제2 화소 회로들 각각은 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한 박막 트랜지스터와, 상기 게이트 전극과 동일한 제1 전극과 제2 전극을 구비한 스토리지 커패시터를 포함하고,
    상기 제1 연결 배선 및 상기 제2 연결 배선은 상기 게이트 전극, 상기 소스 전극, 상기 드레인 전극 및 상기 제2 전극 중 어느 하나와 동일한 층에 위치하는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 복수의 제2 발광소자들 각각은 화소 전극과 상기 화소 전극 상의 유기 발광층을 구비한 중간층을 포함하고,
    상기 복수의 제2 발광소자들 중 적어도 두 개의 제2 발광소자들은 상기 제2 화소 회로 하나의 의해 동시에 구동되고, 동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 화소 전극들은 서로 전기적으로 연결된 디스플레이 장치.
  9. 제8항에 있어서,
    동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 중간층들은 동일한 색을 발광하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1 화소 회로는 제1 박막 트랜지스터를 포함하고, 상기 제2 화소 회로는 제2 박막 트랜지스터를 포함하며,
    상기 제1 박막 트랜지스터의 구동 전류의 크기와 상기 제2 박막 트랜지스터의 구동 전류의 크기는 서로 상이한 디스플레이 장치.
  11. 제1항에 있어서,
    상기 디스플레이부를 밀봉하며 적어도 하나의 유기막과 적어도 하나의 무기막을 구비한 박막 봉지층을 더 포함하고,
    상기 디스플레이부는 상기 적어도 하나의 홀의 가장자리에 상기 적어도 하나의 홀을 에워싸는 비표시영역을 포함하며, 상기 박막 봉지층은 상기 비표시영역까지 연장된 디스플레이 장치.
  12. 제11항에 있어서,
    상기 비표시영역에는 상기 홀을 에워싸는 댐부가 배치되고,
    상기 유기막의 단부는 상기 댐부의 측면들 중 상기 표시 영역을 향하는 측면과 마주하거나 접하고,
    상기 무기막은 상기 댐부를 덮고, 상기 무기막의 단부는 상기 댐부보다 상기 적어도 하나의 홀에 더 근접하게 배치되는 디스플레이 장치.
  13. 제11항에 있어서,
    상기 무기막은 상기 적어도 하나의 홀에 의해 노출된 상기 기판의 측면과 접하는 디스플레이 장치.
  14. 기판;
    상기 기판 상에 배치된 디스플레이부;
    상기 디스플레이부와 상기 기판을 관통하는 적어도 하나의 홀; 및
    상기 디스플레이부를 밀봉하며 유기막과 무기막을 구비한 박막 봉지층;을 포함하고,
    상기 디스플레이부는,
    서로 해상도가 상이한 제1 표시 영역과 제2 표시 영역을 구비한 표시 영역;
    상기 적어도 하나의 홀의 가장자리에서 상기 적어도 하나의 홀을 에워싸는 비표시 영역; 및
    상기 비표시영역에서 상기 홀을 에워싸는 댐부;를 포함하고,
    상기 유기막은 상기 댐부의 측면들 중 상기 표시 영역을 향하는 측면과 마주하거나 접하고,
    상기 무기막은 상기 댐부를 덮고, 상기 적어도 하나의 홀에 의해 노출된 상기 기판의 측면과 접하며,
    상기 제1 표시 영역에는, 복수의 제1 화소 회로들과 상기 제1 화소 회로들에 의해 구동되는 복수의 제1 발광소자들이 위치하고,
    상기 제2 표시 영역에는, 복수의 제2 화소 회로들과 상기 제2 화소 회로들에 의해 구동되는 복수의 제2 발광소자들이 위치하며,
    상기 제1 화소 회로 하나에 의해 구동되는 상기 제1 발광소자들의 수는 상기 제2 화소 회로 하나에 의해 구동되는 상기 제2 발광소자들의 수보다 적은 디스플레이 장치.
  15. 삭제
  16. 제14항에 있어서,
    상기 적어도 하나의 홀은 상기 제2 표시 영역 내에 위치하는 디스플레이 장치.
  17. 제14항에 있어서,
    상기 디스플레이부는, 상기 표시 영역을 제1 방향으로 가로지르는 복수의 스캔 라인들과, 상기 표시 영역을 상기 제1 방향과 상이한 제2 방향으로 가로지르는 복수의 데이터 라인들을 포함하고,
    상기 복수의 데이터 라인들은, 상기 적어도 하나의 홀에 의해 단절되고 상기 제2 표시 영역 내에 위치하는 제1 데이터 라인과, 상기 제1 표시 영역과 상기 제2 표시 영역에서 연속적으로 연장된 제2 데이터 라인을 포함하고,
    상기 제1 데이터 라인과 상기 제2 데이터 라인은 제1 연결 배선에 의해 서로 전기적으로 연결된 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제1 데이터 라인은 상기 제2 화소 회로에만 연결되고, 상기 제2 데이터 라인은 상기 제1 화소 회로에만 연결된 디스플레이 장치.
  19. 제18항에 있어서,
    상기 복수의 데이터 라인들은 상기 제1 데이터 라인과 동일선 상에 위치하고, 상기 적어도 하나의 홀에 의해 상기 제1 데이터 라인과 단절된 제3 데이터 라인을 포함하고,
    상기 제2 데이터 라인과 상기 제3 데이터 라인은 제2 연결 배선에 의해 서로 전기적으로 연결되며,
    상기 제2 데이터 라인은 상기 제1 표시 영역과 제2 표시 영역의 경계 영역에서 절단된 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제2 화소 회로들 각각은 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한 박막 트랜지스터를 포함하고,
    상기 제1 연결 배선 및 상기 제2 연결 배선은 상기 활성층, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 동일한 층에 위치하는 디스플레이 장치.
  21. 제17항에 있어서,
    상기 복수의 제2 발광소자들 각각은 화소 전극과 상기 화소 전극 상의 유기발광층을 구비한 중간층을 포함하고,
    상기 복수의 제2 발광소자들 중 적어도 두 개의 제2 발광소자들은 상기 제2 화소 회로 하나의 의해 동시에 구동되고, 동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 화소 전극들은 서로 전기적으로 연결된 디스플레이 장치.
  22. 제21항에 있어서,
    동시에 구동되는 상기 적어도 두 개의 제2 발광소자들의 상기 중간층들은 동일한 색을 발광하는 디스플레이 장치.
  23. 제14항에 있어서,
    상기 제1 화소 회로는 제1 박막 트랜지스터를 포함하고, 상기 제2 화소 회로는 제2 박막 트랜지스터를 포함하며,
    상기 제1 박막 트랜지스터의 구동 전류의 크기와 상기 제2 박막 트랜지스터의 구동 전류의 크기는 서로 상이한 디스플레이 장치.
KR1020150170668A 2015-12-02 2015-12-02 디스플레이 장치 KR102465379B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150170668A KR102465379B1 (ko) 2015-12-02 2015-12-02 디스플레이 장치
US15/210,842 US10186191B2 (en) 2015-12-02 2016-07-14 Display apparatus
EP16185776.8A EP3176772B1 (en) 2015-12-02 2016-08-25 Display apparatus
CN201610959982.6A CN107025875B (zh) 2015-12-02 2016-11-03 显示装置
US16/223,054 US10482811B2 (en) 2015-12-02 2018-12-17 Display apparatus
US16/655,025 US20200051497A1 (en) 2015-12-02 2019-10-16 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150170668A KR102465379B1 (ko) 2015-12-02 2015-12-02 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170065059A KR20170065059A (ko) 2017-06-13
KR102465379B1 true KR102465379B1 (ko) 2022-11-10

Family

ID=56801452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170668A KR102465379B1 (ko) 2015-12-02 2015-12-02 디스플레이 장치

Country Status (4)

Country Link
US (3) US10186191B2 (ko)
EP (1) EP3176772B1 (ko)
KR (1) KR102465379B1 (ko)
CN (1) CN107025875B (ko)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11711958B2 (en) * 2014-09-11 2023-07-25 Boe Technology Group Co., Ltd. Display panel and display device
GB2552090B (en) 2017-06-29 2021-06-16 Inodyn Newmedia Gmbh Front-facing camera and maximized display screen of a mobile device
KR102483956B1 (ko) 2016-03-31 2023-01-03 삼성디스플레이 주식회사 디스플레이 장치
KR102103962B1 (ko) 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
CN107808892B (zh) * 2016-09-08 2020-06-26 群创光电股份有限公司 显示设备
WO2019012583A1 (ja) * 2017-07-10 2019-01-17 シャープ株式会社 Ｅｌデバイス、ｅｌデバイスの製造方法、及びｅｌデバイスの製造装置
CN107393458B (zh) * 2017-07-28 2019-11-15 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及装置
US20190037063A1 (en) * 2017-07-31 2019-01-31 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display panel and electronic device
CN107300814B (zh) * 2017-07-31 2023-10-13 Oppo广东移动通信有限公司 阵列基板、显示面板和电子设备
KR102400648B1 (ko) * 2017-08-18 2022-05-23 삼성디스플레이 주식회사 표시장치 및 그 제조방법
EP3660821A4 (en) 2017-09-07 2020-07-29 Huawei Technologies Co., Ltd. ORGANIC LIGHT-EMITTING DISPLAY (OLED) AND TERMINAL
KR102352312B1 (ko) * 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
CN108389879B (zh) * 2017-09-30 2021-06-15 云谷（固安）科技有限公司 显示屏以及电子设备
JP7002908B2 (ja) 2017-10-13 2022-01-20 株式会社ジャパンディスプレイ 表示装置
CN112908238B (zh) * 2017-10-27 2023-06-23 武汉天马微电子有限公司 一种显示面板和电子设备
CN107845663B (zh) * 2017-10-27 2020-12-08 武汉天马微电子有限公司 一种显示面板及显示装置
USD907034S1 (en) 2017-11-03 2021-01-05 Inodyn Newmedia Gmbh Mobile electronic device
USD898023S1 (en) 2017-11-03 2020-10-06 Inodyn Newmedia Gmbh Mobile electronic device
KR102444215B1 (ko) 2017-11-09 2022-09-20 삼성디스플레이 주식회사 표시 장치
CN108122528A (zh) * 2017-12-13 2018-06-05 广东欧珀移动通信有限公司 显示控制方法及相关产品
KR102550732B1 (ko) * 2017-12-13 2023-07-03 삼성디스플레이 주식회사 표시장치
KR102527993B1 (ko) 2018-01-05 2023-05-04 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
KR102572136B1 (ko) 2018-01-08 2023-08-29 삼성디스플레이 주식회사 윈도우를 갖는 전계 발광 장치
KR102413113B1 (ko) * 2018-01-08 2022-06-27 삼성전자주식회사 디스플레이에 형성된 개구를 통해 입사된 빛을 이용하여, 이미지 데이터를 생성하기 위한 센서를 포함하는 전자 장치
CN110021640A (zh) 2018-01-08 2019-07-16 三星显示有限公司 电致发光装置
CN110034152B (zh) * 2018-01-12 2023-08-04 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN108122497B (zh) * 2018-02-02 2023-11-14 京东方科技集团股份有限公司 一种柔性阵列基板、柔性显示装置及组装方法
CN110134182A (zh) * 2018-02-08 2019-08-16 深圳富泰宏精密工业有限公司 便携式电子装置及其操作方法
CN108417605B (zh) * 2018-02-27 2020-08-25 上海天马微电子有限公司 显示面板和显示装置
KR102527230B1 (ko) * 2018-03-09 2023-05-02 삼성디스플레이 주식회사 디스플레이 장치
JP2019160174A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 液晶表示パネル
US11114031B2 (en) * 2018-03-28 2021-09-07 Sharp Kabushiki Kaisha Display device and method for driving same
WO2019199139A1 (ko) * 2018-04-13 2019-10-17 삼성전자 주식회사 표시 영역에 의해 둘러싸인 홀 영역을 우회하는 복수의 배선들을 포함하는 디스플레이 및 이를 포함하는 전자 장치
USD913267S1 (en) 2018-04-16 2021-03-16 Inodyn Newmedia Gmbh Smartphone
USD913266S1 (en) 2018-04-16 2021-03-16 Inodyn Newmedia Gmbh Smartphone
USD914003S1 (en) 2018-04-16 2021-03-23 Inodyn Newmedia Gmbh Smartphone
USD911321S1 (en) 2018-04-16 2021-02-23 Inodyn Newmedia Gmbh Smartphone
US11201307B2 (en) 2018-04-17 2021-12-14 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same
CN108417731B (zh) * 2018-05-09 2020-02-07 京东方科技集团股份有限公司 一种薄膜封装结构及其封装方法、oled显示装置
KR102610254B1 (ko) 2018-05-18 2023-12-07 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법
KR102549692B1 (ko) * 2018-05-25 2023-06-30 삼성전자 주식회사 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
CN108732841A (zh) * 2018-05-31 2018-11-02 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
KR102592652B1 (ko) * 2018-06-11 2023-10-24 엘지전자 주식회사 이동 단말기
WO2019240332A1 (ko) * 2018-06-11 2019-12-19 엘지전자 주식회사 이동 단말기
KR102580450B1 (ko) 2018-06-22 2023-09-20 삼성디스플레이 주식회사 표시모듈, 표시패널 및 그 제조방법
KR102649144B1 (ko) * 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
CN108847415B (zh) * 2018-06-29 2020-08-11 厦门天马微电子有限公司 一种阵列基板、栅极驱动电路以及显示面板
WO2020027418A1 (ko) * 2018-07-31 2020-02-06 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102581242B1 (ko) 2018-08-01 2023-09-22 삼성디스플레이 주식회사 표시장치
KR102548987B1 (ko) 2018-08-09 2023-06-29 삼성디스플레이 주식회사 디스플레이 장치
CN109037298B (zh) * 2018-08-15 2021-06-29 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
US11852938B2 (en) 2018-08-21 2023-12-26 Apple Inc. Displays with data lines that accommodate openings
US10852607B2 (en) * 2018-08-21 2020-12-01 Apple Inc. Displays with data lines that accommodate openings
JP7132032B2 (ja) * 2018-08-23 2022-09-06 株式会社ジャパンディスプレイ 表示装置
KR102602191B1 (ko) 2018-08-24 2023-11-15 삼성디스플레이 주식회사 디스플레이 장치
CN208848933U (zh) * 2018-08-29 2019-05-10 昆山国显光电有限公司 显示面板以及显示装置
US10541380B1 (en) 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
KR20200036137A (ko) * 2018-09-27 2020-04-07 삼성디스플레이 주식회사 표시 장치
KR102612036B1 (ko) 2018-09-27 2023-12-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함한 전자 장치
KR102624512B1 (ko) 2018-09-28 2024-01-15 삼성디스플레이 주식회사 표시패널 제조방법
KR20200037029A (ko) * 2018-09-28 2020-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109378316B (zh) * 2018-09-30 2020-10-20 厦门天马微电子有限公司 一种显示面板、显示装置及显示面板的制作方法
KR20200038371A (ko) 2018-10-02 2020-04-13 삼성디스플레이 주식회사 표시 장치
KR102602670B1 (ko) * 2018-10-05 2023-11-17 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치
KR20200041420A (ko) 2018-10-11 2020-04-22 삼성디스플레이 주식회사 표시 패널
TWI674572B (zh) * 2018-10-12 2019-10-11 友達光電股份有限公司 非矩形顯示裝置
KR102601689B1 (ko) 2018-10-12 2023-11-15 삼성디스플레이 주식회사 전자 장치
KR102615640B1 (ko) * 2018-10-23 2023-12-20 삼성디스플레이 주식회사 디스플레이 장치
US11095762B2 (en) * 2018-10-23 2021-08-17 International Business Machines Corporation Display device with camera embedded beneath screen
CN110767166B (zh) * 2018-10-31 2021-03-30 昆山国显光电有限公司 显示屏及显示终端
KR20200051075A (ko) 2018-11-02 2020-05-13 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR20200057140A (ko) 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
KR20200073544A (ko) * 2018-12-14 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102648723B1 (ko) 2018-12-31 2024-03-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US11258041B2 (en) * 2019-01-04 2022-02-22 Samsung Display Co., Ltd. Display apparatus, method of manufacturing the same, and electronic device
CN109742117B (zh) * 2019-01-08 2021-10-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR20200087384A (ko) * 2019-01-10 2020-07-21 삼성디스플레이 주식회사 표시 장치
US11282474B1 (en) * 2019-01-15 2022-03-22 Rockwell Collins, Inc. Systems and methods for multi-region displays
CN114823812A (zh) 2019-01-15 2022-07-29 武汉天马微电子有限公司 显示面板以及显示装置
KR20200091050A (ko) 2019-01-21 2020-07-30 삼성디스플레이 주식회사 디스플레이 장치
CN109584794A (zh) * 2019-01-25 2019-04-05 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20200097371A (ko) * 2019-02-07 2020-08-19 삼성디스플레이 주식회사 표시 장치
KR20200108212A (ko) 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 패널
KR20200109435A (ko) 2019-03-12 2020-09-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200110489A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 플렉시블 표시 장치와 그를 포함한 증강 현실 제공 장치
US20220190290A1 (en) * 2019-03-29 2022-06-16 Sharp Kabushiki Kaisha Display device
CN110767834B (zh) * 2019-03-29 2020-09-22 昆山国显光电有限公司 显示装置及其显示面板
CN111180483B (zh) * 2019-04-04 2021-02-26 昆山国显光电有限公司 Oled阵列基板、显示面板及显示装置
US20220190287A1 (en) * 2019-04-05 2022-06-16 Sharp Kabushiki Kaisha Display device
TWI696988B (zh) * 2019-05-02 2020-06-21 友達光電股份有限公司 顯示面板
KR20200130544A (ko) 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 패널
US20200357869A1 (en) * 2019-05-10 2020-11-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20200145902A (ko) 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 패널
KR20210000350A (ko) * 2019-06-24 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20210002171A (ko) * 2019-06-26 2021-01-07 삼성디스플레이 주식회사 표시 장치
KR20210005446A (ko) 2019-07-05 2021-01-14 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
KR20210016152A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치
KR20210025160A (ko) 2019-08-26 2021-03-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210027605A (ko) 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 패널 구동 방법
KR20210028302A (ko) 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치
CN110543050B (zh) * 2019-09-30 2021-11-23 上海天马微电子有限公司 一种显示面板、显示装置及显示装置的补偿方法
KR20210040230A (ko) 2019-10-02 2021-04-13 삼성디스플레이 주식회사 표시 장치
KR20210050058A (ko) * 2019-10-25 2021-05-07 삼성디스플레이 주식회사 디스플레이 장치
KR20210052728A (ko) 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치
CN114144827B (zh) * 2019-10-31 2023-09-22 Oppo广东移动通信有限公司 显示装置及电子设备
CN110783487A (zh) * 2019-10-31 2020-02-11 Oppo广东移动通信有限公司 显示装置及电子设备
KR20210078003A (ko) * 2019-12-18 2021-06-28 엘지디스플레이 주식회사 디스플레이 장치
KR20210081571A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 유기발광 표시장치
KR20210081568A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 유기발광 표시장치
KR20210081573A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 발광표시패널
KR20210086338A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치
CN111161673B (zh) * 2019-12-31 2022-08-16 Oppo广东移动通信有限公司 电子设备及其显示屏
KR20210096728A (ko) * 2020-01-28 2021-08-06 삼성디스플레이 주식회사 표시 장치
US11687126B2 (en) 2020-02-18 2023-06-27 Google Llc Reducing hole bezel region in displays
KR20210127270A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
KR20210138211A (ko) * 2020-05-11 2021-11-19 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
JP2023106646A (ja) * 2020-06-15 2023-08-02 ソニーセミコンダクタソリューションズ株式会社 画像表示装置及び電子機器
CN111834430B (zh) * 2020-07-09 2022-03-08 昆山国显光电有限公司 显示面板及显示装置
KR20220020478A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 표시장치
KR20220025990A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 패널 및 표시 장치
CN111983843B (zh) * 2020-08-31 2022-03-08 武汉华星光电技术有限公司 显示面板和电子设备
CN112038380B (zh) * 2020-09-08 2023-04-07 京东方科技集团股份有限公司 显示基板及显示装置
CN212847514U (zh) * 2020-09-30 2021-03-30 京东方科技集团股份有限公司 一种显示面板及显示装置
EP4203046A4 (en) 2020-09-30 2023-11-01 BOE Technology Group Co., Ltd. DISPLAY BOARD AND DISPLAY DEVICE
CN114566519A (zh) * 2020-11-27 2022-05-31 京东方科技集团股份有限公司 显示基板以及显示装置
CN112542121B (zh) * 2020-12-03 2023-01-31 Oppo广东移动通信有限公司 显示结构、显示屏及电子设备
KR20220095400A (ko) * 2020-12-29 2022-07-07 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN112908247B (zh) * 2021-03-01 2022-04-15 成都辰显光电有限公司 像素电路及其驱动方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014141893A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386744B (zh) 2004-12-14 2013-02-21 Samsung Display Co Ltd 薄膜電晶體面板以及使用該薄膜電晶體面板之液晶顯示器
KR101122230B1 (ko) * 2004-12-14 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 이용한 액정 표시 장치
KR101122233B1 (ko) * 2004-12-23 2012-03-19 삼성전자주식회사 감지 소자를 내장한 표시 장치
KR20070073105A (ko) 2006-01-03 2007-07-10 삼성전자주식회사 표시 기판
JP4661875B2 (ja) * 2008-01-15 2011-03-30 ソニー株式会社 表示装置及び表示装置の輝度調整方法
JP5287676B2 (ja) 2009-11-13 2013-09-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US8988331B2 (en) * 2009-06-29 2015-03-24 Seiko Epson Corporation Optical recording display device, driving method of the optical recording display device, electro-optical device and electronic apparatus
JP2012022226A (ja) * 2010-07-16 2012-02-02 Panasonic Corp 画像表示装置
US8947627B2 (en) * 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
CN202855256U (zh) * 2012-10-08 2013-04-03 杜玉锋 一种可调节显示面积的显示屏
KR102060788B1 (ko) * 2012-12-31 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150006726A (ko) 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102376966B1 (ko) 2015-08-11 2022-03-22 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014141893A1 (ja) * 2013-03-15 2014-09-18 シャープ株式会社 電子機器

Also Published As

Publication number Publication date
KR20170065059A (ko) 2017-06-13
US10186191B2 (en) 2019-01-22
EP3176772B1 (en) 2019-04-17
CN107025875B (zh) 2021-08-24
US20190122608A1 (en) 2019-04-25
EP3176772A1 (en) 2017-06-07
US20170162111A1 (en) 2017-06-08
US20200051497A1 (en) 2020-02-13
CN107025875A (zh) 2017-08-08
US10482811B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
KR102465379B1 (ko) 디스플레이 장치
EP3664145B1 (en) Display panel
KR102516058B1 (ko) 표시 패널
US11569335B2 (en) Display device
KR102504129B1 (ko) 표시 장치
US10777771B2 (en) Display apparatus
KR102631254B1 (ko) 표시 패널
US11088232B2 (en) Display device
US11844242B2 (en) Organic light-emitting display device
KR20200066505A (ko) 표시 패널
KR102569929B1 (ko) 디스플레이 장치
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
US20240147757A1 (en) Display apparatus
KR20200078806A (ko) 디스플레이 장치
US20210126065A1 (en) Organic light-emitting display apparatus
KR20200133095A (ko) 유기발광표시장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20200108212A (ko) 표시 패널
KR20210032598A (ko) 표시 패널
KR20210007084A (ko) 표시 패널
KR20220070135A (ko) 표시 장치
KR20210103632A (ko) 표시 장치
KR20220134839A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right