KR20200130544A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20200130544A
KR20200130544A KR1020190053901A KR20190053901A KR20200130544A KR 20200130544 A KR20200130544 A KR 20200130544A KR 1020190053901 A KR1020190053901 A KR 1020190053901A KR 20190053901 A KR20190053901 A KR 20190053901A KR 20200130544 A KR20200130544 A KR 20200130544A
Authority
KR
South Korea
Prior art keywords
conductive line
substrate
display
display area
display panel
Prior art date
Application number
KR1020190053901A
Other languages
English (en)
Inventor
조민준
고재경
박용승
원성근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190053901A priority Critical patent/KR20200130544A/ko
Priority to US16/824,533 priority patent/US11257895B2/en
Priority to EP20165049.6A priority patent/EP3736861B1/en
Priority to CN202010353781.8A priority patent/CN111916476A/zh
Publication of KR20200130544A publication Critical patent/KR20200130544A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H01L27/3258—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H01L2251/53—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 개구영역, 표시영역, 및 비표시영역을 포함하는 제1기판과, 표시영역에 배치된 복수의 표시요소들과, 복수의 표시요소들을 사이에 두고 상기 제1기판과 마주보는 제2기판; 제1기판과 상기 제2기판 사이에 개재되는 실링부재와, 비표시영역에 위치하되 개구영역과 표시영역 사이의 제1도전라인과, 비표시영역에 위치하는 제2도전라인, 및 제1도전라인과 상기 제2도전라인 사이에 개재되는 적어도 하나의 절연층을 더 포함하는, 표시 패널을 개시한다.

Description

표시 패널 {Display panel}
본 발명의 실시예들은 표시 패널에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다.
표시영역이 차지하는 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서, 표시영역의 일부 영역에 개구영역을 형성하는 것과 같이 다양한 구조의 표시 패널이 개발되고 있다. 표시 패널의 형상이 다양화 됨에 따라, 표시 패널의 제조 공정 중 또는 제조 이후에 표시 패널의 에지를 통해 표시요소에 열이 전달되는 경우 표시 패널의 품질이 저하될 수 있다. 본 발명은 전술한 문제를 포함하여 여러 문제를 해결하기 위한 표시 패널로서 전술한 과제는 예시적인 것일 뿐 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 개구영역, 표시영역, 및 비표시영역을 포함하는 제1기판; 상기 표시영역에 배치된 복수의 표시요소들; 상기 복수의 표시요소들을 사이에 두고 상기 제1기판과 마주보는 제2기판; 상기 제1기판과 상기 제2기판 사이에 개재되며, 상기 비표시영역에 위치하는 실링부재; 상기 비표시영역에 위치하되, 상기 개구영역과 상기 표시영역 사이의 제1도전라인; 상기 비표시영역에 위치하는 제2도전라인; 및 상기 제1도전라인과 상기 제2도전라인 사이에 개재되는 적어도 하나의 절연층을 포함할 수 있다.
상기 제1도전라인과 상기 제2도전라인은 서로 다른 금속을 포함하며, 상기 제1도전라인의 열전도율은 상기 제2도전라인의 열전도율 보다 작을 수 있다.
상기 제1도전라인은 상기 제1기판과 상기 실링부재의 제1부분 사이에 개재되고, 상기 제2도전라인은 상기 제1기판과 상기 실링부재의 제2부분 사이에 개재될 수 있다.
상기 제1도전라인의 단부와 상기 제2도전라인의 단부는 서로 중첩할 수 있다.
상기 제1도전라인의 상기 단부와 상기 제2도전라인의 상기 단부는 상기 적어도 하나의 절연층에 정의된 콘택홀을 통해 서로 접속될 수 있다.
상기 제1도전라인과 상기 제2도전라인은 상호 이격되어 배치될 수 있다.
상기 실링부재의 상기 제1부분은 상기 개구영역을 전체적으로 둘러싸고, 상기 실링부재의 상기 제2부분은 상기 제1부분과 상호 이격되며 상기 표시영역을 전체적으로 둘러쌀 수 있다.
상기 표시요소들 각각은, 순차적으로 적층된 화소전극, 중간층, 및 대향전극을 포함하며, 상기 제2도전라인은 상기 대향전극과 전기적으로 연결될 수 있다.
상기 제1도전라인은 복수의 서브라인들을 포함할 수 있다.
상기 제1도전라인은, 상기 복수의 서브라인들을 연결하는 브릿지라인을 더 포함할 수 있다.
본 발명의 다른 실시예는 복수의 표시요소들을 사이에 두고 서로 마주보는 제1기판 및 제2기판; 상기 제1기판과 상기 제2기판 사이의 실링부재; 상기 제1기판과 상기 실링부재 사이에 개재되는 적어도 하나의 절연층; 상기 실링부재의 제1부분 아래에 배치되는 제1도전라인; 및 상기 실링부재의 제2부분의 아래에 배치되는 제2도전라인;을 포함하며, 상기 제1도전라인과 상기 제2도전라인은 서로 다른 물질을 포함하는 표시 패널을 개시한다.
상기 복수의 표시요소들 각각에 전기적으로 연결되는 박막트랜지스터 및 스토리지 커패시터를 더 포함하고, 상기 제1도전라인은 상기 복수의 표시요소들 각각의 화소전극, 상기 박막트랜지스터의 게이트전극, 및 상기 스토리지 커패시터의 전극들 중 어느 하나와 동일한 물질을 포함하되, 상기 제1도전라인의 열전도율은 상기 제2도전라인의 열전도율보다 작을 수 있다.
상기 제1도전라인과 상기 제2도전라인 중 어느 하나는 상기 적어도 하나의 절연층의 아래에 위치하고, 상기 제1도전라인과 상기 제2도전라인 중 다른 하나는 상기 적어도 하나의 절연층의 위에 위치할 수 있다.
상기 제1도전라인의 단부와 상기 제2도전라인의 단부는 서로 중첩할 수 있다.
상기 제1도전라인의 단부와 상기 제2도전라인의 단부는, 상기 적어도 하나의 절연층에 정의된 콘택홀을 통해 서로 접속할 수 있다.
상기 제2도전라인은 상기 복수의 표시요소들에 전압을 제공하는 전원공급라인일 수 있다.
상기 제1도전라인은 복수의 서브라인들 및 상기 복수의 서브라인들을 연결하는 브릿지라인을 포함할 수 있다.
상기 제1기판과 상기 제2기판은 각각, 표시영역 및 개구영역을 포함하고, 상기 제1도전라인은 상기 표시영역과 상기 개구영역 사이에 위치할 수 있다.
상기 제1도전라인과 상기 제2도전라인은 부분적으로 중첩할 수 있다.
상기 제1도전라인과 상기 제2도전라인은 상호 이격되도록 분리될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 표시 패널의 기구 강도를 충분히 확보하면서 표시 패널의 제조 공정시 또는 제조 이후에 발생하는 열에 의한 표시요소의 손상을 방지할 수 있다. 그러나 이러한 효과는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2c는 각각 본 발명의 실시예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널 중 어느 하나의 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 표시영역과 제2비표시영역을 보여준다.
도 6은 본 발명의 일 실시예에 따른 표시 패널 중 제1도전라인과 제2도전라인을 발췌하여 나타낸 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 8a 내지 도 8c는 각각 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 9a 내지 도 9c은 각각 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 도시한 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA)과 비표시영역(NDA)을 포함할 수 있다. 표시 장치(1)는 표시영역(DA)에 배치된 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 표시 장치(1)는 개구영역(OA)을 포함할 수 있다. 개구영역(OA)은 표시영역(DA)의 가장자리(edge)에 위치하며, 표시영역(DA)에 의해 부분적으로 둘러싸일 수 있다. 표시 장치(1)는 개구영역(OA)에 위치하는 홀(1H)을 포함한다. 홀(1H)은 전술한 바와 같이 표시 장치(1)를 관통하며 표시영역(DA)의 가장자리에 위치하는 에지 홀(edge hole)로 이해할 수 있다.
비표시영역(NDA)은 화소들이 배치되지 않은 영역으로서, 표시영역(DA)을 둘러쌀 수 있다. 비표시영역(NDA)의 일부는 표시영역(DA)과 개구영역(OA) 사이에 위치할 수 있다. 이하에서는 설명의 편의를 위하여, 비표시영역(NDA) 중 표시영역(DA)과 개구영역(OA) 사이의 영역을 제1비표시영역(NDA1)이라 하고, 나머지 영역을 제2비표시영역(NDA2)이라 한다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display), 액정 표시 장치(Liquid Crystal Display) 등과 같은 다양한 종류의 표시 장치가 사용될 수 있다. 일부 실시예에서, 표시 장치(1)의 각 화소는 발광층을 포함할 수 있으며, 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다. 표시 장치(1)가 액정 표시 장치인 경우 각 화소는 액정 분자를 포함할 수 있다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 표시 장치의 단면도로서, 도 의 II- II'선에 따른 단면도에 해당할 수 있다.
도 2a 내지 도 2c를 참조하면, 표시 장치(1)는 표시 패널(10), 입력감지 부재(20), 및 광학적 기능부재(30)를 포함할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 이용하여 이미지를 디스플레이할 수 있다.
입력감지 부재(20)는 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지 부재(20)는 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스 라인(trace line, 또는 신호배선)들을 포함할 수 있다. 입력감지 부재(20)는 표시 패널(10) 위에 배치될 수 있다. 또는, 도시되지는 않았으나 입력감지 부재(20)는 광학적 기능부재(30) 위에 배치될 수 있다.
입력감지 부재(20)를 형성하는 공정은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 이루어질 수 있으며, 이 경우 도 2a, 및 도 2c에 도시된 바와 같이 표시 패널(10)과 입력감지 부재(20) 사이에 접착부재가 개재되지 않을 수 있다. 다른 실시예로, 입력감지 부재(20)를 형성하는 공정은 표시 패널(10)을 형성하는 공정과 별도로 진행될 수 있으며, 이 경우 도 2b에 도시된 바와 같이 입력감지 부재(20)와 표시 패널(10) 사이에는 광학 투명 접착부재(OCA)와 같은 접착층이 개재될 수 있다.
광학적 기능부재(30)는 외부로부터 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있고, 및/또는 표시 패널(10)에서 방출되는 빛의 색 순도를 향상시킬 수 있다.
일 실시예로, 광학적 기능부재(30)는 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 광학적 기능부재(30)의 베이스층으로 정의될 수 있다.
다른 실시예로, 광학적 기능부재(30)는 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 광학적 기능부재(30)는 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학적 기능부재(30)는 입력감지 부재(20) 위에 배치될 수 있다. 광학적 기능부재(30)를 형성하는 공정은 입력감지 부재(20)를 형성하는 공정과 별도로 진행될 수 있으며, 이 경우 도 2a 및 도 2b에 도시된 바와 같이 광학적 기능부재(30)와 입력감지 부재(20) 사이에는 광학 투명 접착제(OCA)와 같은 접착 부재가 개재될 수 있다. 다른 실시예로, 광학적 기능부재(30)를 형성하는 공정은 입력감지 부재(20)를 형성하는 공정 이후에 연속적으로 이루어질 수 있으며, 이 경우 도 2c에 도시된 바와 같이 광학적 기능부재(30)와 입력감지 부재(20) 사이에 접착부재가 개재되지 않을 수 있다.
도 2a 내지 도 2c는 광학적 기능부재(30)가 입력감지 부재(20) 위에 배치될 것을 도시하고 있으나, 다른 실시예로서 광학적 기능부재(30)는 입력감지 부재(20)의 아래에 배치될 수 있다.
표시 패널(10), 입력감지 부재(20) 및 광학적 기능부재(30)는 각각 개구영역(OA)에 대응하는 개구를 포함할 수 있다. 표시 패널(10)의 홀(10H), 입력감지 부재(20)의 홀(20H), 및 광학적 기능부재(30)의 홀(30H)은 각각 개구영역(OA)에서 서로 중첩하며, 표시 장치(1)의 홀(1H, 또는 에지 홀)을 이룰 수 있다.
개구영역(OA)은 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(CMP)가 위치하는 일종의 컴포넌트 영역일 수 있다. 컴포넌트(CMP)는 전자요소를 포함할 수 있다. 컴포넌트(CMP)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 출력하거나 또는/및 수신하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광과 같이 특정한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 개구영역(OA)은 컴포넌트(CMP)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
표시 장치(1)가 스마트 워치나 차량용 계기판과 같이 특정 정보를 제공하는 경우, 컴포넌트(CMP)는 소정의 정보(예, 차량 속도, 주유량, 시간 등)를 지시하는 바늘과 같은 부재일 수 있다. 또는, 컴포넌트(CMP)는 표시 장치(10의 심미감을 증가시키는 램프나 악세서리와 같은 구성요소를 포함할 수 있다.
도 2a 내지 도 2c에는 도시되지 않았으나, 광학적 기능부재(30) 상에는 윈도우가 배치될 수 있으며, 윈도우와 광학적 기능부재(30) 사이에는 접착층이 개재될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA), 개구영역(OA), 제1비표시영역(NDA1) 및 제2비표시영역(NDA2)을 포함할 수 있다. 개구영역(OA)은 표시 패널(10)의 일 측에 위치할 수 있으며, 개구영역(OA)은 표시영역(DA)에 의해 부분적으로 둘러싸일 수 있다. 표시영역(DA)에 배치된 복수의 화소(P)들 중 제1화소(P1)와 제2화소(P2)는 개구영역(OA)을 가운데 두고 상호 이격될 수 있다.
표시 패널(10)은 개구영역(OA)에 위치하며 표시 패널(10)을 관통하는 홀(10H)을 포함할 수 있다. 홀(10H)은 표시 패널(10)의 구성요소 중 개구영역(OA)에 해당하는 부분이 제거되면서 형성될 수 있다. 표시 패널(10)은 제1에지(10E1) 및 제1에지(10E1)와 연결된 오목한 에지(concave edge, 10C)를 포함할 수 있다. 표시 패널(10)의 홀(10H)의 경계(boundary)는 오목한 에지(concave edge, 10C)에 의해 정의될 수 있다. 도 3에는 표시 패널(10)이 제1에지(first edge, 10E1)와 제2에지(10E2), 및 전술한 제1에지(10E1)와 제2에지(10E2) 보다 길고 제1에지(10E1)와 제2에지(10E2)를 연결하는 제3에지(10E3)와 제4에지(10E4)를 포함하는 것을 도시하나 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 표시 패널(10)은 5개 이상의 에지를 포함할 수 있으며, 표시 패널(10)은 이웃한 에지들 사이에 위치하는 코너부를 포함하되, 코너부는 도 3에 도시된 바와 달리 둥글게 형성될 수 있다.
표시 패널(10)은 서로 중첩하는 제1기판(100)과 제2기판(300), 그리고 제1기판(100)과 제2기판(300) 사이에 개재되는 실링부재(350)를 포함할 수 있다.
실링부재(350)는 표시영역(DA)을 둘러싸도록 표시영역(DA)의 에지(edge)들을 따라 연장될 수 있다. 실링부재(350)의 제1부분(350A)은 개구영역(OA)과 표시영역(DA) 사이, 예컨대 제1비표시영역(NDA1)에 위치하며, 표시 패널(10)의 오목한 에지(10C)를 따라 연장될 수 있다. 실링부재(350)의 제2부분(350B)은 제2비표시영역(NDA2)에 위치할 수 있으며, 전술한 오목한 에지(10C)를 제외한 표시 패널(10)의 나머지 에지들을 따라 연장될 수 있다. 제1비표시영역(NDA1) 및 제2비표시영역(NDA2)은 서로 연결될 수 있으며, 실링부재(3500의 제1부분(350A)과 제2부분(350B)은 일체로 연결될 수 있다.
도 3은 표시 패널(10) 중 제1기판(100) 및/또는 제2기판(300)의 모습으로 이해될 수 있다. 예컨대, 제1기판(100) 및/또는 제2기판(300)이 개구영역(OA), 표시영역(DA), 제1비표시영역(NDA1) 및 제2비표시영역(NDA2)을 포함하는 것으로 이해할 수 있다. 개구영역(OA)에 해당하는 제1기판(100) 및 제2기판(300)의 일 부분들은 각각 제거되며, 제1기판(100) 및 제2기판(300)은 각각 오목한 에지(10C)를 이루는 에지 또는 측면을 포함할 수 있다.
제1기판(100)은 제 비표시영역(NDA2)에 위치하는 패드부(PAD)를 포함할 수 있다. 패드부(PAD)는 제2기판(300)으로 커버되지 않는다. 패드부(PAD)는 배선들을 통해 표시영역(DA)을 지나는 라인(예컨대, 도 4를 참조하여 후술할 데이터라인, 구동전압선 등)들과 연결될 수 있다. 패드부(PAD)상에는 데이터 구동부를 포함하는 드라이버 IC가 배치되거나, 데이터 구동부가 배치된 연성회로기판의 일단부가 위치할 수 있다. 드라이버 IC는 패드부(PAD)와의 사이에 개재되는 이방성 도전필름을 통해 패드부(PAD)와 전기적으로 연결될 수 있다. 연성회로기판은 다양한 종류의 전도성 부재를 통해 패드부(PAD)와 전기적으로 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널 중 어느 하나의 화소의 등가 회로도이다.
각 화소(P)는 도 4에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소, 예컨대 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 표시영역과 제2비표시영역을 보여준다. 도 5는 도 3의 V-V'선에 따른 단면에 해당할 수 있다.
먼저 도 5의 표시영역(DA)을 살펴보면, 제1기판(100) 상에는 표시층(200)이 위치한다. 표시층(200)은 화소들을 포함할 수 있다. 각 화소는 화소회로(PC) 및 이와 연결된 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1기판(100)과 박막트랜지스터(TFT) 사이에는 버퍼층(201)이 배치된다. 버퍼층(201)은 제1기판(100)을 통하여 침투하는 이물 또는 습기를 차단할 수 있다. 버퍼층(201)은 무기절연물, 예컨대 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있으며, 전술한 물질의 단일 층 또는 다층을 포함할 수 있다.
박막트랜지스터(TFT)는 반도체층(Act) 및 게이트전극(GE)을 포함할 수 있다. 반도체층(Act)은 예컨대 폴리실리콘을 포함할 수 있다. 반도체층(Act)은 게이트전극(GE)과 중첩하는 채널영역(C), 및 채널영역(C)의 양측에 배치되고 채널영역(C)보다 고농도의 불순물을 포함하는 소스영역(S) 및 드레인영역(D)을 포함할 수 있다. 소스영역(S) 및 드레인영역(D)은 박막트랜지스터(TFT)의 소스전극과 드레인전극으로 이해할 수 있다. 다른 실시예로, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다.
게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 게이트전극(GE)은 몰리브데넘(Mo)을 포함하는 금속층일 수 있다.
반도체층(Act)과 게이트전극(GE) 사이에는 게이트절연층(203)이 배치될 수 있다. 게이트절연층(203)은 무기절연물, 예컨대 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있으며, 전술한 물질의 단일 층 또는 다층을 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1전극(CE1) 및 제2전극(CE2)을 포함할 수 있다. 제1전극(CE1) 및 제2전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 무기절연물, 예컨대 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있으며, 전술한 물질의 단일 층 또는 다층을 포함할 수 있다. 제2전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 제2전극(CE2)은 몰리브데넘(Mo)을 포함하는 금속층일 수 있다.
도 5는 스토리지 커패시터(Cst)가 박막트랜지스터(TFT)와 중첩하며, 제1전극(CE1)이 박막트랜지스터(TFT)의 게이트전극(GE)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 제1전극(CE1)은 박막트랜지스터(TFT)의 게이트전극(GE)과 별개의 독립된 구성요소일 수 있다.
스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다. 제2층간절연층(207)은 무기절연물, 예컨대 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있으며, 전술한 물질의 단일 층 또는 다층을 포함할 수 있다.
데이터라인(DL) 및 구동전압선(PL)은 제2층간절연층(207) 상에 배치될 수 있으며, 평탄화 절연층(209)으로 커버될 수 있다. 평탄화 절연층(209)은 유기절연물을 포함한다. 예컨대, 평탄화 절연층(209)은 폴리이미드를 포함할 수 있다.
데이터라인(DL) 및 구동전압선(PL)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 데이터라인(DL) 및 구동전압선(PL)은 티타늄층, 알루미늄층, 및 티타늄층이 순차적으로 적층된 다층(Ti/Al/Ti)으로 형성될 수 있다.
화소전극(210)은 평탄화 절연층(209) 상에 위치할 수 있다. 화소전극(210)은 평탄화 절연층(209)을 관통하는 콘택홀을 통해 화소회로(PC)와 전기적으로 연결될 수 있다.
화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr)등을 포함하는 반사막을 포함할 수 있다. 화소전극(210)은 전술한 반사막의 위 및/또는 아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소정의막(211)은 화소전극(210) 상에 위치하며, 화소전극(210)의 중심부분을 노출하는 개구를 갖는다. 화소정의막(211)은 화소전극(210)의 단부와 대향전극(230) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(211)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(220)은 발광층을 포함한다. 중간층(220)은 발광층의 아래에 배치된 제1기능층 및/또는 발광층의 위에 배치된 제2기능층을 더 포함할 수 있다. 중간층은 저분자 또는 고분자 물질을 포함할 수 있다. 제1기능층은 홀 주입층(HIL: Hole Injection Layer) 및/또는 홀 수송층(HTL: Hole Transport Layer)을 포함할 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 중간층(220)을 이루는 층들 중 적어도 어느 하나는 표시영역(DA)에서 일체(一體, single body)로 형성될 수 있다. 예컨대, 중간층(220) 중 발광층은 화소전극 각각에 중첩하도록 위치하는데 반해, 제1기능층 및/또는 제2기능층은 복수개의 화소들에 대응하도록 일체로 형성될 수 있다.
대향전극(230)은 중간층(220) 상에 배치된다. 대향전극(230)은 복수개의 화소들을 커버하도록 일체로 형성될 수 있다. 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 투광성의 도전막일 수 있다.
캐핑층(CPL)은 대향전극(230) 상에 위치할 수 있다. 캐핑층(CPL)은 LiF를 포함하거나, 무기절연물을 포함하거나, 유기절연물을 포함할 수 있다. 일 실시예로서, 캐핑층(CPL)은 생략될 수 있다.
도 5의 제2비표시영역(NDA2)을 참조하면, 제1기판(100)과 제2기판(300) 사이에 실링부재(350)가 배치된다. 제1기판(100)의 제1내측면(first inner surface)은 제2기판(300)의 제2내측면(second inner surface)과 서로 마주보도록 배치될 수 있으며, 이들 사이에 실링부재(350)가 위치할 수 있다. 제1기판(100)은 전술한 제1내측면의 반대편에 위치하는 제1외측면, 그리고 제1내측면과 제1외측면을 연결하는 제1측면(first side surface, 100E1)을 포함하며, 제1기판(100)의 제1측면(100E1)은 표시 패널(10)의 제1에지(10E)와 대응할 수 있다. 마찬가지로, 제2기판(300)은 전술한 제2내측면의 반대편에 위치하는 제2외측면, 그리고 제2내측면과 제2외측면을 연결하는 제2측면(300E1)을 포함하며, 제2측면은 제2기판(300)의 측면(300E1)에 해당한다. 제1기판(100)의 측면(100E1)와 제2기판(300)의 측면(300E1)는 앞서 도 3을 참조하여 설명한 표시 패널(10)의 제1에지(10E)를 정의할 수 있다.
실링부재(350)는 예컨대 프릿(frit)을 포함할 수 있다. 프릿은 유리원료가 되는 글라스 재질의 부재로서, 레이저빔의 노광 이후 경화되는 특성을 가질 수 있다. 이와 같은 프릿은 V2O5 15~40wt%, TeO2 10~30wt%, P2O5 1~15wt%, BaO 1~15wt%, ZnO 1~20wt%, ZrO2 5~30wt%, WO3 5~20wt%, BaO 1~15wt%를 주성분으로 포함하고, Fe2O3, CuO, MnO, Al2O3, Na2O, Nb2O5 중 적어도 하나 이상을 첨가제로 함유한 조성을 가질 수 있다. 다른 실시예로, 실링부재(350)는 에폭시와 같은 재료를 포함할 수 있다.
실링부재(350)의 아래, 예컨대 제1기판(100)과 실링부재(350) 사이에는 도전라인이 배치될 수 있다. 이와 관련하여, 도 5는 제2비표시영역(NDA2)에서 실링부재(350)의 제2부분(350B) 아래에 제2도전라인(160)이 배치된 것을 도시한다.
제2도전라인(160)은 표시영역(DA)에 배치된 화소들에 전원을 인가하는 전원공급라인일 수 있다. 제2도전라인(160)은 도 5에 도시된 바와 같이 데이터라인(DL) 또는 구동전압선(PL)과 동일한 층(제2층간 절연층, 207) 상에 배치될 수 있으며, 연결전극층(260)을 매개로 대향전극(230)과 전기적으로 연결될 수 있다. 대향전극(230)은 더미화소(DPX)들을 지나 연장되어 연결전극층(260)에 접촉하고, 연결전극층(260)은 실링부재(350)를 향해 연장되어 제2도전라인(160)과 접촉할 수 있다. 제2도전라인(160)은 앞서 도 4를 참조하여 설명한 제2전원전압(ELVSS)을 대향전극(230)에 제공할 수 있다.
제2도전라인(160)은 금속라인으로서, 데이터라인(DL) 또는 구동전압선(PL)과 동일한 물질을 포함할 수 있으며, 표시 패널(10)의 기구 강도를 충분히 확보할 수 있다.
실링부재(350)의 제2부분(350B)은 제2도전라인(160)의 일부를 커버하도록 제2도전라인(160)과 중첩할 수 있다. 제2도전라인(160)의 끝단(160E)은 실링부재(350), 예컨대 실링부재(350)의 제2부분(350B)의 외측면(350Bb) 및 내측면(350Ba) 사이에 위치할 수 있다. 일 실시예로, 실링부재(350), 예컨대 제2부분(350B)은 200~800um의 폭을 가질 수 있으며, 2~10um의 두께를 가질 수 있다.
실링부재(350)의 제2부분(350B)의 외측면(350Bb)은 제1기판(100)의 측면(100E1)와 제2기판(300)의 측면(300E1)와 동일한 수직 선상에 위치하지 않을 수 있다. 즉, 실링부재(350)의 제2부분(350B)의 외측면(350Bb)은 제1기판(100)의 측면(100E1)와 제2기판(300)의 측면(300E1)와 서로 다른 면 상에 위치할 수 있다. 또는, 실링부재(350)의 제2부분(350B)의 외측면(350Bb)은 제1기판(100)의 측면(100E1)와 제2기판(300)의 측면(300E1)와 연속적으로 연결되어 하나의 면을 이룰 수 있다.
표시 패널(10)은 모기판에 복수의 표시 패널(10)들을 형성한 후, 각각의 표시 패널(10)을 커팅하여 형성할 수 있는데, 이 때 표시 패널(10)의 오목한 에지(10C)를 형성하는 공정은 레이저 어블레이션 공정을 포함할 수 있다. 일 실시예로, 모기판에서 각각의 표시 패널(10)이 절단된 후, 각 표시 패널(10) 중 개구영역(OA)에 해당하는 부분이 제거될 수 있다. 표시 패널(10) 중 개구영역(OA)에 해당하는 부분은 1차적으로 레이저 어블레이션 공정에 의해 제거되고, 2차적으로 연마 공정을 통해 다듬어져 오목한 에지(10C)를 형성할 수 있다. 전술한 바와 같이 2차에 걸쳐 서로 다른 공정을 진행하는 경우에 연마 공정에서 사용되는 툴의 마모를 최소화할 수 있다.
전술한 바와 같이 표시 패널(10)의 오목한 에지(10C)를 형성하는 공정은, 표시 패널(10)의 직선형 에지를 형성하는 공정과 서로 다를 수 있다. 이 경우 표시 패널(10)의 직선형 에지(예컨대 제1 내지 제4에지)에 해당하는 제1기판(100)과 제2기판(300) 각각의 측면은, 표시 패널(10)의 오목한 에지(10C)에 해당하는 제1기판(100)과 제2기판(300) 각각의 측면과 서로 다른 형상을 가질 수 있다. 예컨대, 도 5 및 도 7에 도시된 바와 같이 표시 패널(10)의 직선형 에지(예, 제4에지, 10E4)와 오목한 에지(10C)에 해당하는 제1기판(100)의 측면들과 제2기판(300)의 측면들은 서로 다른 형상일 수 있다.
전술한 레이저 어블레이션 공정시 발생하는 열에 의해 표시 패널(10)의 유기발광다이오드(OLED)가 손상될 수 있는데, 본 발명의 실시예들에 따르면 제1비표시영역(NDA1)에 제1도전라인(150)을 배치함으로써 전술한 문제를 방지하거나 최소화할 수 있다. 예컨대, 제2비표시영역(NDA2)에 배치된 제2도전라인(160)과 다른 층에 위치하며 다른 물질을 포함하는 제1도전라인(150)을 제1비표시영역(NDA1)에 배치하는 경우, 표시 패널(10)의 기구 강도를 충분히 확보함과 동시에 전술한 레이저 빔의 이용시 발생되는 열에 의해 유기발광다이오드(OLED)가 손상되는 것을 방지할 수 있다. 제1비표시영역(NDA1)의 제1도전라인(150)과 제2비표시영역(NDA2)의 제2도전라인(160)을 포함하는 표시 패널(10)은, 제2비표시영역(NDA2) 뿐만 아니라 제1비표시영역(NDA1)까지 제2도전라인과 같은 물질의 금속층이 배치되는 경우와 비교할 때, 레이저 빔에 의한 유기발광다이오드(OELD)의 최대 온도를 약 25% (약 30도) 이상 감소시킬 수 있다. 전술한 효과는 제1비표시영역(NDA1)의 폭이 제2비표시영역(NDA2) 보다 작은 경우에 두드러지게 나타날 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널 중 제1도전라인과 제2도전라인을 발췌하여 나타낸 평면도이고, 도 7은 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 도 6의 VII- VII'선에 따른 단면에 해당한다.
도 6을 참조하면, 제1도전라인(150)은 제1비표시영역(NDA1)에 배치되고, 제2도전라인(160)은 제2비표시영역(NDA2)에 배치될 수 있다. 제2비표시영역(NDA2)에는 제3도전라인(170)이 배치될 수 있으며, 제3도전라인(170)은 각 화소에 제1전원전압(ELVDD, 도 4)를 제공할 수 있다. 제3도전라인(170)은 각 화소의 구동전압선(PL, 도 4)과 전기적으로 연결될 수 있다.
제1도전라인(150)은 제1비표시영역(NDA1)에서 개구영역(OA)을 부분적으로 둘러싸도록 표시 패널(10)의 오목한 에지(10C)를 따라 연장된다. 제2도전라인(160)은 도 6에서 표시영역(DA)의 제1에지(좌측변), 제2에지(우측변) 및 제3에지(상측변)를 따라 연장되되, 제2도전라인(160) 중 제3에지에 해당하는 부분은 개구영역(OA)을 사이에 두고 분리될 수 있다.
제1도전라인(150)과 제2도전라인(160)은 서로 다른 층 상에 위치할 수 있으며, 제1도전라인(150)과 제2도전라인(160) 사이에는 적어도 하나의 절연층이 개재될 수 있다. 앞서 도 5를 참조하여 설명한 바와 같이 제2도전라인(160)은 제2층간절연층(207) 상에 배치되며, 도 7을 참조하면 제1도전라인(150)은 게이트절연층(203) 상에 위치할 수 있다.
제1도전라인(150)과 제2도전라인(160)은 서로 다른 물질을 포함할 수 있으며, 제1도전라인(150)의 열전도율(단위: W/(m·K))과 제2도전라인(160)의 열전도율은 서로 다를 수 있다. 예컨대, 제1도전라인(150)의 열전도율은 제2도전라인(160)의 열전도율 보다 작을 수 있다. 제1도전라인(150)은 금속라인으로서, 앞서 도 5를 참조하여 설명한 화소회로(PC)의 게이트전극(GE) 또는/및 스토리지 커패시터(Cst)의 제1전극(CE1)과 동일한 물질을 포함할 수 있다. 제2도전라인(160)은 앞서 도 5를 참조하여 설명한 바와 같이 데이터라인(DL) 또는 구동전압선(PL)과 동일한 물질을 포함할 수 있다.
제1도전라인(150)의 끝단(150E)은 실링부재(350), 예컨대 실링부재(350)의 제1부분(350A)의 외측면(350Ab) 및 내측면(350Aa) 사이에 위치할 수 있다. 도 7에 도시된 제1기판(100)의 측면(100E2)와 제2기판(300)의 측면(300E2)는 앞서 도 3을 참조하여 설명한 표시 패널(10)의 오목한 에지(10C)를 정의할 수 있다. 제1기판(100)의 주면에 수직한 방향에서 보았을 때, 도 7에 도시된 제1기판(100)의 측면(100E2)와 제2기판(300)의 측면(300E2)는 각각 앞서 도 5를 참조하여 설명한 제1기판(100)의 측면(100E1) 및 제2기판(300)의 측면(300E1)와 연속적으로 연결될 수 있다.
표시 패널(10)의 오목한 에지(10C)에 해당하는 제1기판(100)의 측면(100E2)와 제2기판(300)의 측면(300E2)은 도 7에 도시된 바와 같이 경사면을 포함할 수 있다. 전술한 경사면은 연마 공정에 의해 형성될 수 있다. 반면, 표시 패널(10)의 직선형 에지에 해당하는 제1기판(100)의 측면(100E1)과 제2기판(300)의 측면(300E1)은 도 5에 도시된 바와 같다. 도 7 및 도 5는 표시 패널(10)의 에지에 따라 제1기판(100)의 측면과 제2기판(300)의 측면이 서로 다른 형상을 갖는 것을 도시하지만 본 발명은 이에 한정되지 않는다. 다른 실시예로, 표시 패널(10)의 직선형 에지에 해당하는 제1기판(100)의 측면(100E1) 및 제2기판(300)의 측면(300E1)은, 표시 패널(10)의 오목한 에지(10C)에 해당하는 제1기판(100)의 측면(100E2) 및 제2기판(300)의 측면(300E2)과 각각 동일한 형상을 가질 수 있다.
도 8a는 본 발명의 일 실시예에 따른 표시 패널의 단면도로서, 도 6의 VIII- VIII'선에 따른 단면에 해당하며, 도 8b 및 도 8c는 각각 본 발명의 다른 실시예에 다른 표시 패널의 단면도로서, 도 6의 VIII- VIII'선에 따른 단면에 해당할 수 있다.
도 8a를 참조하면, 제1도전라인(150)과 제2도전라인(160)은 서로 중첩할 수 있다. 제1도전라인(150)의 단부와 제2도전라인(160)의 단부의 중첩 폭(OW)은 약 10㎛ 이거나 그 보다 클 수 있다. 도 8a는 제1도전라인(150)과 제2도전라인(160)이 이들 사이에 개재된 적어도 하나의 절연층, 예컨대 제1층간절연층(205) 및 제2층간절연층(207)을 사이에 두고 전기적으로 연결되지 않은 것을 도시하나 본 발명은 이에 한정되지 않는다.
다른 실시예로, 제1도전라인(150)과 제2도전라인(160)은 이들 사이에 개재된 적어도 하나의 절연층의 콘택홀을 통해 전기적으로 연결될 수 있다. 예컨대, 도 8b 및 도 8c에 도시된 바와 같이, 제2도전라인(160)은 제1층간절연층(205) 및 제2층간절연층(207)에 정의된 콘택홀(205h, 207h)들을 통해 제1도전라인(150)과 전기적으로 연결될 수 있다. 제1층간절연층(205) 및 제2층간절연층(207)에 각각 정의된 콘택홀(205h, 207h)은 제1도전라인(150)과 제2도전라인(160)의 중첩 영역(예컨대, 폭(OW)을 갖는 범위)에서 하나씩 구비되거나(도 8b), 복수 개(도 8c) 구비될 수 있다.
도 9a는 본 발명의 다른 실시예에 따른 표시 패널의 단면도로서, 도 6의 VIII- VIII'선에 따른 단면에 해당하며, 도 9b 및 도 9c는 각각 본 발명의 다른 실시예에 따른 표시 패널의 단면도로서, 도 6의 VIII- VIII'선에 따른 단면에 해당할 수 있다.
도 9a 내지 도 9c를 참조하면, 제1도전라인(150')과 제2도전라인(160)은 서로 다른 층 상에 위치한다. 제1도전라인(150')은 제1층간절연층(205) 상에 배치되고, 제2도전라인(160)은 제2층간절연층(207) 상에 배치될 수 있다. 제1도전라인(150')은 도 5를 참조하여 설명한 스토리지 커패시터(Cst)의 제2전극(CE2)과 동일한 물질을 포함할 수 있다.
제1도전라인(150')의 일부와 제2도전라인(160)의 일부는 서로 중첩할 수 있다. 제1도전라인(150')과 제2도전라인(160)의 중첩 폭(OW)은 앞서 설명한 바와 같이 약 10㎛ 이거나 그 보다 클 수 있다. 제1도전라인(150')과 제2도전라인(160)은 도 9a에 도시된 바와 같이, 제2층간절연층(207)에 의해 전기적으로 절연될 수 있다. 또는, 제1도전라인(150')과 제2도전라인(160)은 도 9b 및 도 9c에 도시된 바와 같이 제2층간절연층(207)의 콘택홀(207h)을 통해서 전기적으로 연결될 수 있다. 제2층간절연층(207)에 정의된 콘택홀(207h)은 제1도전라인(150)과 제2도전라인(160)의 중첩 영역(예컨대, 폭(OW)을 갖는 범위)에서 하나씩 구비되거나(도 9b), 복수 개(도 9c) 구비될 수 있다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 10을 참조하면, 제1도전라인(150'')과 제2도전라인(160) 사이에는 절연층이 개재되지 않을 수 있다. 제2도전라인(160)은 제2층간절연층(207) 상에 배치되고, 제1도전라인(150'')은 제2도전라인(160) 바로 위에 위치할 수 있다. 제1도전라인(150'')은 앞서 도 5를 참조하여 설명한 화소전극(210) 또는/및 연결전극층(260)과 동일한 물질을 포함할 수 있다.
제1도전라인(150'')의 일부는 제2도전라인(160)의 일부와 직접 접촉한 채 중첩할 수 있다. 제1도전라인(150'')과 제2도전라인(160)의 중첩 폭(OW)은 앞서 설명한 바와 같이 약 10㎛ 이거나 그 보다 클 수 있다. 제1도전라인(150'')의 일부는 제2도전라인(160)의 일부와 중첩한 채 직접 접촉함으로써, 전기적으로 연결될 수 있다.
도 11 내지 도 13은 각각 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
앞서 도 6을 참조하여 설명한 제1도전라인(150)과 달리, 도 11에 도시된 제1도전라인(1150)은 복수의 서브라인들을 포함할 수 있다. 예컨대, 제1도전라인(1150)은 제1서브라인(1150L1) 및 제2서브라인(1150L2)을 포함할 수 있다. 외부의 정전기에 의한 표시 패널(10)을 보호하기 위하여, 제1서브라인(1150L1) 및 제2서브라인(1150L2)은 브릿지라인(1150B)에 의해 전기적으로 연결될 수 있다.
제1도전라인(1150)은 도 11에 도시된 2개의 서브라인 보다 많은 수의 서브라인들을 포함할 수 있다. 예컨대, 도 12에 도시된 바와 같이 제1도전라인(1150)은 제1서브라인(1150L1), 제2서브라인(1150L2), 및 제3서브라인(1150L3)을 포함할 수 있다. 제1서브라인(1150L1), 제2서브라인(1150L2), 및 제3서브라인(1150L3)은 브릿지라인(1150B)에 의해 서로 전기적으로 연결될 수 있다. 다른 실시예로서, 제1도전라인(1150)은 4개 이상의 서브라인들을 포함할 수 있다.
도 11 및 도 12의 구조는 앞서 도 8 내지 도 10을 참조하여 설명한 제1도전라인의 실시예들, 도 13을 참조하여 후술할 제1도전라인의 실시예, 및/또는 이들로부터 파생되는 실시예들에도 적용될 수 있음은 물론이다.
도 6 내지 도 12를 참조하여 설명한 제1도전라인은 각각 개구영역(OA)을 부분적으로 둘러싸도록 배치된 것을 도시하며, 여기서, 개구영역(OA)은 그 폭이 외측을 향해 점차 증가하는 형상을 가질 수 있다. 예컨대, 도 12에 도시된 바와 같이 내측인 제1지점에서의 폭(Wa)이 외측인 제2지점에서의 폭(Wb) 보다 작을 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 도 13을 참조하면, 개구영역(OA)은 그 폭이 외측을 향해 점차 증가하다가 줄어들었다가 다시 점차 증가하는 형상을 가질 수 있다. 예컨대, 도 13에 도시된 바와 같이 상대적으로 내측인 제1지점에서의 폭(Wa')이 상대적으로 외측인 제2지점에서의 폭(Wb') 클 수 있다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널을 개략적으로 도시한 평면도이다.
도 14를 참조하면, 표시 패널(10')은 표시영역(DA), 개구영역(OA), 제1비표시영역(NDA1) 및 제2비표시영역(NDA2)을 포함한다. 앞서 도 3 등을 참조하여 설명한 표시 패널(10)은 표시 패널(10)을 관통하는 홀(10H)이 표시 패널(10)의 가장자리에 위치하는 에지 홀이며, 제1비표시영역(NDA1) 및 제2비표시영역(NDA2)이 서로 연결된 데 반해, 도 14에 도시된 바와 같이 개구영역(OA)에 위치하는 표시 패널(10')의 홀(10H')은 표시영역(DA)의 내측에 배치되며, 따라서 제1비표시영역(NDA1)과 제2비표시영역(NDA2)은 서로 분리될 수 있다. 제1비표시영역(NDA1)은 개구영역(OA)과 표시영역(DA) 사이에 위치하되, 개구영역(OA)을 전체적으로 둘러쌀 수 있다. 제2비표시영역(NDA2)은 개구영역(OA)을 전체적으로 둘러쌀 수 있다. 예컨대, 표시영역(DA)에 배치된 복수의 화소(P)들 중 x방향으로 배치된 제1화소(P1)와 제2화소(P2)는 개구영역(OA) 또는 홀(10H')을 가운데 두고 상호 이격될 수 있고, y방향으로 배치된 제3화소(P3)와 제4화소(P4)는 개구영역(OA) 또는 홀(10H')을 가운데 두고 상호 이격될 수 있다. 홀(10H')은 복수의 화소들로 둘러싸인 아일랜드 타입, 예컨대 아일랜드 홀(island hole)로 이해될 수 있다.
실링부재(350)는 제1비표시영역(NDA1)에 배치된 제1부분(350A), 및 제2비표시영역(NDA2)에 배치된 제2부분(350B)을 포함할 수 있으며, 제1부분(350A)과 제2부분(350B)은 서로 분리될 수 있다. 실링부재(350)의 제2부분(350B)의 아래에는 제2도전라인(2160)이 배치되며, 제2도전라인(2160)이 표시영역(DA)의 좌측변, 상측변 및 우측변을 따라 연속적으로 연장된 점을 제외한 다른 특징은 앞서 설명한 제2도전라인(160)의 특징들과 유사하므로 이하에서는 차이점을 중심으로 설명한다.
실링부재(350)의 제1부분(350A)의 아래에는 제1도전라인(2150)이 배치되며, 제1도전라인(2150)은 복수의 서브라인들을 포함할 수 있다. 예컨대, 도 14의 확대도를 참조하면, 제1도전라인(2150)은 제1서브라인(2150L1) 및 제2서브라인(2150L2)을 포함할 수 있으며, 제1서브라인(2150L1)과 제2서브라인(2150L2)은 브릿지라인(2150B)으로 연결될 수 있다.
제1도전라인(2150)은 앞서 도 5와 도 7을 참조하여 설명한 바와 같이, 제2도전라인(2160)과 다른 층 상에 배치될 수 있으며, 다른 물질을 포함할 수 있다. 예컨대, 제1도전라인(2150)은 제2도전라인(2160) 보다 열전도율이 작은 물질을 포함할 수 있다.
제1도전라인(2150)과 제2도전라인(2160)은 공간적으로 서로 분리되어 있다. 일 실시예로서, 제1도전라인(2150)은 제2도전라인(2160)과 전기적으로 연결되지 않을 수 있다. 다른 실시예로서, 제1도전라인(2150)은 제2도전라인(2160)과 전기적으로 연결될 수 있다. 예컨대, 제2도전라인(2160)이 앞서 도 5를 참조하여 설명한 것과 같이 제2비표시영역(NDA2)에서 대향전극과 전기적으로 연결된 것과 유사하게, 제1도전라인(2150)은 제1비표시영역(NDA1)에서 대향전극과 전기적으로 연결될 수 있다. 따라서, 제1도전라인(2150)은 제2도전라인(2160)과 동일한 전압 레벨을 가질 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10, 10': 표시 패널
100: 제1기판
300: 제2기판
350: 실링부재
150, 150', 150", 1150, 2150: 제1도전라인
160, 2160: 제2도전라인
170: 제3도전라인

Claims (20)

  1. 개구영역, 표시영역, 및 비표시영역을 포함하는 제1기판;
    상기 표시영역에 배치된 복수의 표시요소들;
    상기 복수의 표시요소들을 사이에 두고 상기 제1기판과 마주보는 제2기판;
    상기 제1기판과 상기 제2기판 사이에 개재되며, 상기 비표시영역에 위치하는 실링부재;
    상기 비표시영역에 위치하되, 상기 개구영역과 상기 표시영역 사이의 제1도전라인;
    상기 비표시영역에 위치하는 제2도전라인; 및
    상기 제1도전라인과 상기 제2도전라인 사이에 개재되는 적어도 하나의 절연층을 포함하는, 표시 패널.
  2. 제1항에 있어서,
    상기 제1도전라인과 상기 제2도전라인은 서로 다른 금속을 포함하며, 상기 제1도전라인의 열전도율은 상기 제2도전라인의 열전도율 보다 작은, 표시 패널.
  3. 제1항에 있어서,
    상기 제1도전라인은 상기 제1기판과 상기 실링부재의 제1부분 사이에 개재되고, 상기 제2도전라인은 상기 제1기판과 상기 실링부재의 제2부분 사이에 개재되는, 표시 패널.
  4. 제3항에 있어서,
    상기 제1도전라인의 단부와 상기 제2도전라인의 단부는 서로 중첩하는, 표시 패널.
  5. 제4항에 있어서,
    상기 제1도전라인의 상기 단부와 상기 제2도전라인의 상기 단부는 상기 적어도 하나의 절연층에 정의된 콘택홀을 통해 서로 접속된, 표시 패널.
  6. 제3항에 있어서,
    상기 제1도전라인과 상기 제2도전라인은 상호 이격되어 배치된, 표시 패널.
  7. 제6항에 있어서,
    상기 실링부재의 상기 제1부분은 상기 개구영역을 전체적으로 둘러싸고, 상기 실링부재의 상기 제2부분은 상기 제1부분과 상호 이격되며 상기 표시영역을 전체적으로 둘러싸는, 표시 패널.
  8. 제1항에 있어서,
    상기 표시요소들 각각은, 순차적으로 적층된 화소전극, 중간층, 및 대향전극을 포함하며,
    상기 제2도전라인은 상기 대향전극과 전기적으로 연결된, 표시 패널.
  9. 제1항에 있어서,
    상기 제1도전라인은 복수의 서브라인들을 포함하는, 표시 패널.
  10. 제9항에 있어서,
    상기 제1도전라인은, 상기 복수의 서브라인들을 연결하는 브릿지라인을 더 포함하는, 표시 패널.
  11. 복수의 표시요소들을 사이에 두고 서로 마주보는 제1기판 및 제2기판;
    상기 제1기판과 상기 제2기판 사이의 실링부재;
    상기 제1기판과 상기 실링부재 사이에 개재되는 적어도 하나의 절연층;
    상기 실링부재의 제1부분 아래에 배치되는 제1도전라인; 및
    상기 실링부재의 제2부분의 아래에 배치되는 제2도전라인;을 포함하며,
    상기 제1도전라인과 상기 제2도전라인은 서로 다른 물질을 포함하는, 표시 패널.
  12. 제11항에 있어서,
    상기 복수의 표시요소들 각각에 전기적으로 연결되는 박막트랜지스터 및 스토리지 커패시터를 더 포함하고,
    상기 제1도전라인은 상기 복수의 표시요소들 각각의 화소전극, 상기 박막트랜지스터의 게이트전극, 및 상기 스토리지 커패시터의 전극들 중 어느 하나와 동일한 물질을 포함하되,
    상기 제1도전라인의 열전도율은 상기 제2도전라인의 열전도율보다 작은, 표시 패널.
  13. 제11항에 있어서,
    상기 제1도전라인과 상기 제2도전라인 중 어느 하나는 상기 적어도 하나의 절연층의 아래에 위치하고, 상기 제1도전라인과 상기 제2도전라인 중 다른 하나는 상기 적어도 하나의 절연층의 위에 위치하는, 표시 패널.
  14. 제13항에 있어서,
    상기 제1도전라인의 단부와 상기 제2도전라인의 단부는 서로 중첩하는, 표시 패널.
  15. 제14항에 있어서,
    상기 제1도전라인의 단부와 상기 제2도전라인의 단부는, 상기 적어도 하나의 절연층에 정의된 콘택홀을 통해 서로 접속하는, 표시 패널.
  16. 제11항에 있어서,
    상기 제2도전라인은 상기 복수의 표시요소들에 전압을 제공하는 전원공급라인인, 표시 패널.
  17. 제11항에 있어서,
    상기 제1도전라인은 복수의 서브라인들 및 상기 복수의 서브라인들을 연결하는 브릿지라인을 포함하는, 표시 패널.
  18. 제11항에 있어서,
    상기 제1기판과 상기 제2기판은 각각, 표시영역 및 개구영역을 포함하고,
    상기 제1도전라인은 상기 표시영역과 상기 개구영역 사이에 위치하는, 표시 패널.
  19. 제18항에 있어서,
    상기 제1도전라인과 상기 제2도전라인은 부분적으로 중첩하는, 표시 패널.
  20. 제18항에 있어서,
    상기 제1도전라인과 상기 제2도전라인은 상호 이격되도록 분리된, 표시 패널.
KR1020190053901A 2019-05-08 2019-05-08 표시 패널 KR20200130544A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190053901A KR20200130544A (ko) 2019-05-08 2019-05-08 표시 패널
US16/824,533 US11257895B2 (en) 2019-05-08 2020-03-19 Display panel comprising a sealing member, a first conductive line, and a second conductive line
EP20165049.6A EP3736861B1 (en) 2019-05-08 2020-03-23 Display panel
CN202010353781.8A CN111916476A (zh) 2019-05-08 2020-04-29 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190053901A KR20200130544A (ko) 2019-05-08 2019-05-08 표시 패널

Publications (1)

Publication Number Publication Date
KR20200130544A true KR20200130544A (ko) 2020-11-19

Family

ID=69960300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190053901A KR20200130544A (ko) 2019-05-08 2019-05-08 표시 패널

Country Status (4)

Country Link
US (1) US11257895B2 (ko)
EP (1) EP3736861B1 (ko)
KR (1) KR20200130544A (ko)
CN (1) CN111916476A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022220476A1 (ko) * 2021-04-13 2022-10-20 삼성디스플레이 주식회사 표시 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210032598A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 표시 패널
CN112582452B (zh) * 2020-12-04 2023-05-30 武汉天马微电子有限公司 显示面板和显示装置
TWI811053B (zh) * 2022-08-04 2023-08-01 矽品精密工業股份有限公司 承載結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101800669B1 (ko) 2011-09-07 2017-12-20 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101998096B1 (ko) 2012-09-03 2019-07-09 엘지디스플레이 주식회사 액정패널 및 이를 이용한 액정표시장치
KR101990554B1 (ko) 2012-11-15 2019-06-19 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
US9825253B2 (en) * 2013-06-28 2017-11-21 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR20160046072A (ko) * 2014-10-17 2016-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102491875B1 (ko) * 2015-11-26 2023-01-27 삼성디스플레이 주식회사 디스플레이 장치
KR102465379B1 (ko) 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
CN107634072B (zh) 2017-10-25 2020-04-03 厦门天马微电子有限公司 阵列基板及显示面板
CN109119447B (zh) 2018-08-29 2020-11-13 武汉天马微电子有限公司 一种显示面板及显示装置
CN109147572B (zh) * 2018-09-30 2020-12-01 武汉天马微电子有限公司 显示面板和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022220476A1 (ko) * 2021-04-13 2022-10-20 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3736861B1 (en) 2023-01-18
EP3736861A1 (en) 2020-11-11
US20200357878A1 (en) 2020-11-12
CN111916476A (zh) 2020-11-10
US11257895B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US10910441B2 (en) Organic light emitting display device
KR102426607B1 (ko) 표시 장치
KR20200130544A (ko) 표시 패널
US8766533B2 (en) Display device
KR20170115153A (ko) 표시 장치
KR20190130707A (ko) 유기 발광 표시 장치
TWI768594B (zh) 透明顯示裝置
KR20210081598A (ko) 투명 표시 장치
KR20200046222A (ko) 표시 장치
KR20210027715A (ko) 표시장치
KR20170031847A (ko) 유기 발광 표시 장치
WO2019187151A1 (ja) 表示デバイス
KR20220060607A (ko) 표시 장치
US20220199729A1 (en) Display device
CN111834407A (zh) 显示装置
KR20200104978A (ko) 표시 패널
US11450831B2 (en) Display device with input sensing member and resin layer therein
WO2018220683A1 (ja) 表示装置及び表示装置の製造方法
KR20210018591A (ko) 표시 장치
KR20200139301A (ko) 표시장치
JP6500443B2 (ja) 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器
KR20210086897A (ko) 표시 패널
KR20220134840A (ko) 표시 장치
JP2020087911A (ja) 表示装置
US11825708B2 (en) Display panel and display device including first and second wirings

Legal Events

Date Code Title Description
A201 Request for examination