TWI811053B - 承載結構 - Google Patents

承載結構 Download PDF

Info

Publication number
TWI811053B
TWI811053B TW111129375A TW111129375A TWI811053B TW I811053 B TWI811053 B TW I811053B TW 111129375 A TW111129375 A TW 111129375A TW 111129375 A TW111129375 A TW 111129375A TW I811053 B TWI811053 B TW I811053B
Authority
TW
Taiwan
Prior art keywords
positioning
positioning holes
traces
carrying structure
area
Prior art date
Application number
TW111129375A
Other languages
English (en)
Other versions
TW202407900A (zh
Inventor
許晉瑋
王瑞坤
柯淑玉
張芳瑋
簡秀芳
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW111129375A priority Critical patent/TWI811053B/zh
Priority to CN202210986714.9A priority patent/CN117558711A/zh
Priority to US17/979,262 priority patent/US20240049382A1/en
Application granted granted Critical
Publication of TWI811053B publication Critical patent/TWI811053B/zh
Publication of TW202407900A publication Critical patent/TW202407900A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Abstract

一種承載結構，係定義有相鄰接之主體區與外圍區，以將複數封裝基板陣列排設於該主體區，且於該外圍區配置複數定位孔，並沿該複數定位孔之部分邊緣佈設形成複數定位跡線，使該複數定位跡線形成有缺口，俾藉由該複數定位跡線之設計，使機台上的複數定位接腳易於對位插入該複數定位孔中。

Description

承載結構
本發明係有關一種半導體封裝製程，尤指一種可提升製程可靠性之承載結構。
於半導體封裝發展中，早期使用導線架(lead frame)作為承載主動元件之承載件，其主要原因係其具有較低製造成本與較高可靠度之優點。然而，隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，在功能上則朝高性能、高功能、高速化的研發方向。因此，為滿足半導體裝置之高積集度(Integration)及微型化(Miniaturization)需求，現階段封裝製程漸以具有高密度及細間距之線路的封裝基板取代導線架。
如圖1所示，於傳統封裝製程中，係將複數封裝基板10陣列排設成一基板條(strip)1，其中，於各該封裝基板10之間連結有隔離部11，並於各該封裝基板10與該隔離部11外圍形成有移除部12，且該移除部12上具有複數定位孔100。
然而，習知基板條1上之定位孔100之尺寸極小，不利於機台上的定位接腳(PIN)對位該定位孔100，致使該定位接腳容易碰撞該基板條1而損壞。
再者，若增大該定位孔100之尺寸，雖有利於該定位接腳插入該定位孔100中，但會增加該定位孔100於該基板條1上之佈設面積，致使需該定位孔100之佈設會超出該移除部12之範圍，而勢必影響該封裝基板10之佈設區域，導致需減少該封裝基板10之數量，造成該基板條1於固定體積規格之要求下，其排版利用率不佳。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種承載結構，係定義有相鄰接之主體區與外圍區，該承載結構係包括：複數封裝基板，係位於該主體區；複數定位孔，係位於該外圍區；以及複數定位跡線，係位於該外圍區且僅沿該複數定位孔之部分邊緣佈設。
前述之承載結構中，該複數定位跡線未環繞該複數定位孔之全部邊緣，以形成缺口。例如，該定位跡線之缺口係朝向該主體區。
前述之承載結構中，該定位跡線係佈設於該定位孔遠離該主體區之側之邊緣。
前述之承載結構中，該定位孔係為圓形，且該定位跡線係環繞該定位孔之半圓形邊緣而呈半圓形弧線。
前述之承載結構中，該定位孔係為圓形，且該定位跡線係環繞該定位孔之1/4圓形邊緣而呈1/4圓形弧線。
前述之承載結構中，該定位孔係為圓形，且該定位跡線環繞該定位孔之邊緣而僅未佈設於該定位孔之弧頂處。
前述之承載結構中，復包括覆蓋該外圍區與該主體區之絕緣保護層，且該絕緣保護層係形成有開孔，以令該定位孔與該定位跡線外露於該開孔。例如，該開孔之形狀係對應該定位孔及其邊緣上之該定位跡線所形成的輪廓形狀。或者，該開孔之形狀係呈對稱形式或非對稱形式。
由上可知，本發明之承載結構中，主要藉由該定位孔之邊緣佈設該定位跡線，以利於機台上的定位接腳對位插入微小之定位孔中，故相較於習知技術，本發明之承載結構能避免定位接腳碰撞其表面而損壞之問題。
再者，藉由該定位跡線具有缺口之設計，使該定位跡線無需形成環形，以減少該定位跡線於該外圍區上之佔用面積，因而不會影響該主體區之使用面積，故相較於習知技術，本發明之承載結構能於極小化定位跡線之需求下，可依需求增加該封裝基板之數量，以提升排版利用率。
1:基板條
10,20:封裝基板
100,200:定位孔
11:隔離部
12:移除部
2:承載結構
21,31a,31b:定位跡線
210,310:缺口
22:絕緣保護層
220:開孔
A:主體區
B:外圍區
圖1係為習知基板條之上視平面示意圖。
圖2A係為本發明之承載結構之上視平面示意圖。
圖2B係為圖2A之局部放大上視平面示意圖。
圖3A及圖3B係為圖2B之不同態樣之上視平面示意圖。
圖4A、圖4B及圖4C係為本發明之承載結構之不同實施例之局部上視平面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之入士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A係為係為本發明之承載結構的上視平面示意圖。如圖2A所示，所述之承載結構2係定義有相鄰接之主體區A與外圍區B(兩者交界如圖2A所示之虛線)，且該承載結構2係包括：複數位於該主體區A之封裝基板20、複數位於該外圍區B之定位孔200以及複數位於該外圍區B之定位跡線21。
於本實施例中，該承載結構2係為整版面型式，如基板條(strip)，以陣列排設複數封裝基板20。
所述之封裝基板20係為具有核心層之線路結構或無核心層(coreless)之線路結構，其具有至少一介電層與設於該介電層上之線路層，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。
於本實施例中，形成該介電層之主要材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。應可理解地，該封裝基板20亦可 為其它承載晶片之承載件，如有機板材、半導體材、或其他具有金屬佈線(routing)之載板，並不限於上述。
再者，該主體區A係於各該封裝基板20之間定義有作為切單製程之切割路徑，其構造係可依據該封裝基板20之製程及構造製作。例如，該切割路徑可由該介電層構成，而無需形成線路層。
又，該外圍區B係連結該主體區A，以於後續切單製程中一併移除。於本實施例中，該外圍區B之構造係可依據該封裝基板20之製程及構造製作。例如，該外圍區B可由該介電層構成，而無需形成線路層。
所述之定位孔200係用於容置機台上的定位接腳(PIN)，並使該定位接腳接觸該定位跡線21以供接地及抗靜電。
於本實施例中，該定位孔200係為圓形，其形成於該外圍區B且對應該封裝基板20之角落處。應可理解地，有關該定位孔200之形狀及佈設位置之種類繁多，可依需求設計，並無特別限制。
再者，該定位孔200亦可作為後續製程中之對位機制。例如，當置放電子元件(圖略)於該封裝基板20上時，該電子元件可藉由該些定位孔200進行對位；或者，當進行壓合(lamination)製程或模壓(molding)製程時，上、下模具可藉由該些定位孔200準確設於該承載結構2上，以利於形成包覆該電子元件之包覆層(圖略)。
又，該電子元件係依所需之數量佈設於各該封裝基板20上，其可為主動元件、被動元件或其組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該電子元件係為半導體晶片，其可藉由打線方式電性連接該封裝基板20；或者，該電子元件可藉由覆晶方式設於該封裝基板20上；亦或，該電子元件可嵌埋於該封裝 基板20中。應可理解地，有關該電子元件之配置及電性連接該封裝基板20之方式繁多，並不限於上述。
另外，該包覆層係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，或並無特別限制。
所述之定位跡線21係為如金屬材之導電跡線，其僅沿該定位孔200之部分邊緣佈設而未環繞該定位孔200之全部邊緣，以形成一缺口210。
於本實施例中，該定位跡線21之缺口210係朝向該主體區A，而使該定位跡線21佈設於該定位孔200遠離該主體區A之側之邊緣。
再者，如圖2B所示，該定位跡線21係環繞該定位孔200之半圓形邊緣而呈半圓形弧線。或者，如圖3A所示，該定位跡線31a係環繞該定位孔200之1/4圓形邊緣而呈1/4圓形弧線，以增大缺口。甚至於，如圖3B所示，該定位跡線31b可環繞該定位孔200之大部分邊緣而未佈設於該定位孔200之弧頂處(或該定位孔200之切線處)，使該定位跡線31b具有最大的分佈面積且不影響該封裝基板20之排版利用率。
請配合參閱圖4A，該承載結構2可配合該封裝基板20之需求而形成一如防銲材之絕緣保護層22，以覆蓋該外圍區B與該主體區A，且該絕緣保護層22係形成有複數開孔220，以令該定位孔200與該定位跡線21外露於該開孔220。例如，當該定位孔200為圓形時，該開孔220之形狀係對應該定位孔200及其邊緣上之該定位跡線21所形成的輪廓形狀，使該開孔220於對應該定位跡線21處的半徑係大於該開孔220於對應無該定位跡線21處的半徑。
另外，該絕緣保護層22可依需求形成各種形狀之開孔220，如圖4B所示之圓形，而無需對應該定位孔200與該定位跡線21所形成的輪廓形狀，故該開孔220之形狀亦可呈非對稱形式，如圖4C所示。
因此，本發明之承載結構2主要藉由該定位孔200之邊緣佈設金屬定位跡線21，以利於機台上的定位接腳對接微小之定位孔200，故相較於習知技術，本發明之承載結構2能避免封裝件損壞且可提升該封裝基板20的排版利用率。
再者，藉由該定位跡線21具有缺口210之設計，使該定位跡線21無需形成環形，以減少該定位跡線21於該外圍區B上之佔用面積，且該定位跡線21佈設於該定位孔200遠離該主體區A之側之邊緣，因而能不影響該主體區A之使用面積，故相較於習知技術，本發明之承載結構2能於極小化該定位跡線21之需求下，依需求增加該封裝基板20之數量，以提升排版利用率。
綜上所述，本發明之承載結構於符合輕薄短小之需求下，藉由該定位跡線之設計，能有利於半導體封裝製程中在機台上進行對半導體元件之保護及排版利用率的提升，因而能大幅提升半導體封裝製程之良率及產量。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:承載結構
20:封裝基板
200:定位孔
21:定位跡線
210:缺口
A:主體區
B:外圍區

Claims (9)

  1. 一種承載結構，係定義有相鄰接之主體區與外圍區，該承載結構係包括：複數封裝基板，係位於該主體區；複數定位孔，係位於該外圍區；以及複數定位跡線，係位於該外圍區且僅沿該複數定位孔之部分邊緣佈設，而未環繞該複數定位孔之全部邊緣，以形成有朝向該主體區之缺口。
  2. 如請求項1所述之承載結構，其中，該複數定位跡線係佈設於該複數定位孔遠離該主體區之側之邊緣。
  3. 如請求項1所述之承載結構，其中，該複數定位孔係為圓形，且該複數定位跡線係環繞該複數定位孔之半圓形邊緣而呈半圓形弧線。
  4. 如請求項1所述之承載結構，其中，該複數定位孔係為圓形，且該複數定位跡線係環繞該複數定位孔之1/4圓形邊緣而呈1/4圓形弧線。
  5. 如請求項1所述之承載結構，其中，該複數定位孔係為圓形，且該複數定位跡線環繞該複數定位孔之邊緣而僅未佈設於該定位孔之弧頂處。
  6. 如請求項1所述之承載結構，復包括覆蓋該外圍區與該主體區之絕緣保護層，且該絕緣保護層係形成有複數開孔，以令該複數定位孔與該複數定位跡線外露於該複數開孔。
  7. 如請求項6所述之承載結構，其中，該複數開孔之形狀係對應該複數定位孔及其邊緣上之該複數定位跡線所形成的輪廓形狀。
  8. 如請求項6所述之承載結構，其中，該複數開孔之形狀係呈對稱形式。
  9. 如請求項6所述之承載結構，其中，該複數開孔之形狀係呈非對稱形式。
TW111129375A 2022-08-04 2022-08-04 承載結構 TWI811053B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111129375A TWI811053B (zh) 2022-08-04 2022-08-04 承載結構
CN202210986714.9A CN117558711A (zh) 2022-08-04 2022-08-17 承载结构
US17/979,262 US20240049382A1 (en) 2022-08-04 2022-11-02 Carrier structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111129375A TWI811053B (zh) 2022-08-04 2022-08-04 承載結構

Publications (2)

Publication Number Publication Date
TWI811053B true TWI811053B (zh) 2023-08-01
TW202407900A TW202407900A (zh) 2024-02-16

Family

ID=88585692

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129375A TWI811053B (zh) 2022-08-04 2022-08-04 承載結構

Country Status (3)

Country Link
US (1) US20240049382A1 (zh)
CN (1) CN117558711A (zh)
TW (1) TWI811053B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201299B1 (en) * 1999-06-23 2001-03-13 Advanced Semiconductor Engineering, Inc. Substrate structure of BGA semiconductor package
TW200733330A (en) * 2006-02-22 2007-09-01 Advanced Semiconductor Eng Punch type substrate strip
TWM374151U (en) * 2009-08-28 2010-02-11 Asia Tech Image Inc Circuit board of contact-type image sensor
TWM556409U (zh) * 2017-10-27 2018-03-01 日月光半導體製造股份有限公司 基板結構
US20200234975A1 (en) * 2018-06-07 2020-07-23 Texas Instruments Incorporated Pre-cut plating lines on lead frames and laminate substrates for saw singulation
CN111916476A (zh) * 2019-05-08 2020-11-10 三星显示有限公司 显示面板
CN211907430U (zh) * 2020-05-13 2020-11-10 东莞市诚信兴智能卡有限公司 非接触芯片倒封装基板条带

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201299B1 (en) * 1999-06-23 2001-03-13 Advanced Semiconductor Engineering, Inc. Substrate structure of BGA semiconductor package
TW200733330A (en) * 2006-02-22 2007-09-01 Advanced Semiconductor Eng Punch type substrate strip
TWM374151U (en) * 2009-08-28 2010-02-11 Asia Tech Image Inc Circuit board of contact-type image sensor
TWM556409U (zh) * 2017-10-27 2018-03-01 日月光半導體製造股份有限公司 基板結構
US20200234975A1 (en) * 2018-06-07 2020-07-23 Texas Instruments Incorporated Pre-cut plating lines on lead frames and laminate substrates for saw singulation
CN111916476A (zh) * 2019-05-08 2020-11-10 三星显示有限公司 显示面板
CN211907430U (zh) * 2020-05-13 2020-11-10 东莞市诚信兴智能卡有限公司 非接触芯片倒封装基板条带

Also Published As

Publication number Publication date
TW202407900A (zh) 2024-02-16
US20240049382A1 (en) 2024-02-08
CN117558711A (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
US10734367B2 (en) Semiconductor package and method of fabricating the same
TWI645527B (zh) 電子封裝件及其製法
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US20220392846A1 (en) Semiconductor package
US11610850B2 (en) Electronic package and fabrication method thereof
US10811378B2 (en) Electronic package and manufacturing method thereof
TWI723414B (zh) 電子封裝件及其製法
TWI811053B (zh) 承載結構
US20230163082A1 (en) Electronic package and manufacturing method thereof
US20220344319A1 (en) Fan-out type semiconductor package and method of manufacturing the same
TWI637536B (zh) 電子封裝結構及其製法
TW201721813A (zh) 半導體元件及其製造方法
TW201814877A (zh) 電子封裝件及其製法
US20240088054A1 (en) Carrier structure
TW201838134A (zh) 電子封裝件及其製法
TWI834356B (zh) 承載結構
CN113594105A (zh) 电子封装件及其制法
TW202029448A (zh) 電子封裝件及其封裝基板與製法
US20230307339A1 (en) Electronic package and manufacturing method thereof
US20240145398A1 (en) Carrier structure
TWI819582B (zh) 電子封裝件及其基板結構
US20240079301A1 (en) Electronic package and manufacturing method thereof
TWI841111B (zh) 半導體封裝
US20240145372A1 (en) Electronic package and manufacturing method thereof, and substrate structure
TW202412195A (zh) 承載結構