KR20210016152A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210016152A
KR20210016152A KR1020190093556A KR20190093556A KR20210016152A KR 20210016152 A KR20210016152 A KR 20210016152A KR 1020190093556 A KR1020190093556 A KR 1020190093556A KR 20190093556 A KR20190093556 A KR 20190093556A KR 20210016152 A KR20210016152 A KR 20210016152A
Authority
KR
South Korea
Prior art keywords
wiring
layer
electrode
transistor
wirings
Prior art date
Application number
KR1020190093556A
Other languages
English (en)
Inventor
홍성진
김상훈
양태훈
이승찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190093556A priority Critical patent/KR20210016152A/ko
Priority to US16/927,697 priority patent/US20210036090A1/en
Priority to CN202010756391.5A priority patent/CN112310170A/zh
Publication of KR20210016152A publication Critical patent/KR20210016152A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/153—Constructional details
    • G02F1/155—Electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • H01L27/3225—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시영역과, 복수의 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판, 투과부의 가장자리를 따라 배치되고, 복수의 보조 화소들을 전기적으로 연결하는 복수의 배선들을 포함한다. 복수의 배선들은, 제1 방향으로 연장되는 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 배선들을 포함하고, 제1 방향으로 연장되는 복수의 배선들 중 투과부의 중앙 영역과 가장 인접하게 배치된 배선들은 일부 영역에 제1 연장부를 구비한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 모니터 및 TV와 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시장치(Field Emission Display Device), 유기 발광 표시장치(Organic Light Emitting Display Device), 양자점 발광 표시장치(Quantum Dot Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다.
최근, 표시 장치의 표시 영역 대비 비표시 영역을 최소화할 수 있는 다양한 방법이 연구되고 있다. 표시 장치에 포함되는 각종 센서들을 표시 패널에 홀을 형성하여 배치하는 방법이 아닌 표시 패널 아래에 배치하는 방법도 이중 하나이며, 표시 패널 아래에 센서들을 배치되는 표시 장치는 화상을 구현하는 화소 영역 및 센서 등이 배치될 수 있는 투과부를 구비한 센서영역을 포함할 수 있다.
본 발명이 해결하고자 하는 과제는 투과부 주변에 배치되는 배선의 형상을 팔각형 형상 또는 원형 형상 등으로 형성하여, 투과부 하부에 배치되는 센서부의 수광량 및 수광품질을 향상시킨 표시장치를 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시영역과, 복수의 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판, 상기 투과부의 가장자리를 따라 배치되고, 상기 복수의 보조 화소들을 전기적으로 연결하는 복수의 배선들을 포함하한다.
상기 복수의 배선들은, 제1 방향으로 연장되는 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 배선들을 포함하고, 상기 제1 방향으로 연장되는 복수의 배선들 중 상기 투과부의 중앙 영역과 가장 인접하게 배치된 배선들은 일부 영역에 제1 연장부를 구비한다.
상기 투과부는 평면상 팔각형 형상을 포함하는 다각형 형상, 원형 및 타원형 형상 중 어느 하나를 가질 수 있다.
상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함할 수 있다.
상기 제1 방향으로 연장되는 배선들은, 제1 배선 내지 제4 배선을 포함하고, 상기 제1 배선 내지 제4 배선이 상기 제2 방향으로 순차적으로 배치되고, 상기 제2 방향으로 연장되는 배선들은, 제5 배선 및 제6 배선을 포함하고, 상기 제5 배선 및 제6 배선이 상기 제1 방향으로 순차적으로 배치될 수 있다.
상기 제1 배선은 초기화 전압 라인, 상기 제2 배선은 제1 스캔 라인, 상기 제3 배선은 제2 스캔 라인, 상기 제4 배선은 발광 제어 라인, 상기 제5 배선은 데이터 라인 및 상기 제6 배선은 전원 전압라인일 수 잇다.
상기 보조화소들 상에서, 상기 제2 내지 제4 배선은 제1 게이트층으로 형성되고, 상기 제1 배선은 상기 제1 게이트층과 제1 절연막에 의해 절연된 제2 게이트층으로 형성되고, 상기 투과부들 상에서, 상기 제1 배선 및 상기 제3 배선은 제2 게이트층으로 형성되고, 상기 제2 배선 및 제4 배선의 연결배선은 상기 제1 게이트층으로 형성될 수 있다.
상기 제3 배선의 연결배선은 상기 제1 절연층에 형성된 제1 컨택홀을 통해 상기 제3 배선과 연결될 수 있다.
상기 보조화소들 상에서, 상기 제5 배선 및 상기 제6 배선은 제1 데이터 금속층으로 형성되고, 상기 투과부 상에서, 상기 제5 배선은 상기 제1 데이터 금속층으로 형성되고, 제6 배선의 연결배선은 상기 제1 데이터 금속층과 제2 절연층에 의해 절연된 제2 데이터 금속층으로 형성될 수 있다.
상기 제6 배선의 연결배선은 상기 제2 절연층에 형성된 제2 컨택홀을 통해 상기 제6 배선과 연결될 수 있다.
상기 제1 내지 제6 배선은 상기 투과부의 가장자리에서 직각으로 구부러지는 절곡점을 구비하고, 상기 제4 배선은 상기 절곡점에서 삼각형 형상의 제1 연장부를 포함할 수 있다.
상기 제1 연장부는 상기 절곡점과 마주하는 제1 빗변을 포함하고, 상기 제1 방향을 기준으로, 상기 제1 빗변이 기울어진 각도는, 상기 복수의 투과부들 마다 상이할 수 있다.
상기 제2 방향으로 연장되는 복수의 배선들 중 상기 투과부의 중앙 영역과 가장 인접하게 배치된 배선들은 일부 영역에 제2 연장부를 더 구비할 수 있다.
상기 제6 배선은 상기 절곡점에서 삼각형 형상의 제2 연장부를 포함할 수 있다.
상기 제1 연장부는 상기 제4 배선과 동일한 물질로 동시에 형성되고, 상기 제2 연장부는 상기 제6 배선과 동일한 물질로 동시에 형성될 수 있다.
상기 제2 연장부는 상기 절곡점과 마주하는 제2 빗변을 포함하고, 상기 제1 방향을 기준으로, 상기 제2 빗변이 기울어진 각도는, 상기 제1 빗변이 기울어진 각도와 상이할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 표시영역과, 복수의 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판, 상기 투과부의 가장자리를 따라 배치되고, 상기 복수의 보조 화소들을 전기적으로 연결하는 복수의 배선들을 포함하한다.
상기 복수의 배선들은, 제1 방향으로 연장되는 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 배선들을 포함하고, 상기 제1 방향으로 연장되는 복수의 배선들 및 상기 제2 방향으로 연장되는 복수의 배선들은, 상기 투과부의 가장자리에서 적어도 2 개 이상의 변곡점을 포함한다.
상기 투과부는 평면상 팔각형 형상을 포함하는 다각형 형상, 원형 및 타원형 형상 중 어느 하나를 가질 수 있다.
상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 클 수 있다.
상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함할 수 있다.
상기 제1 방향으로 연장되는 복수의 배선들과 상기 제2 방향으로 연장되는 복수의 배선들은 상기 변곡점 근처 영역에서 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 중첩되게 배치될 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
본 발명의 실시예들에 의하면 투과부 주변에서 빛의 회절현상을 감소시킴으로써, 투과부 하부에 배치되는 센서부의 수광량 및 수광품질을 향상시킨 표시장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 4는 일 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다.
도 5a 및 도 5b는 투과부가 사각형 형상을 가지는 경우, 컴포넌트에서 방출된 빛의 회절 정도를 나타낸 도면이다.
도 6a 및 도 6b는 투과부가 원형 형상을 가지는 경우, 컴포넌트에서 방출된 빛의 회절 정도를 나타낸 도면이다.
도 7은 일 실시예에 따른 표시 장치의 표시 영역에 배치될 수 있는 능동 매트릭스 구동을 하는 화소의 등가 회로도이다.
도 8은 일 실시예에 따른 보조 화소를 상세히 보여주는 평면도이다.
도 9는 도 8의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
도 10은 일 실시예에 따른 도 4의 A 영역을 확대하여 나타낸 도면이다.
도 11은 도 10의 III-III'의 일 예를 보여주는 단면도이다.
도 12는 도 10의 IV-IV'의 일 예를 보여주는 단면도이다.
도 13은 다른 실시예에 따른 도 4의 A 영역을 확대하여 나타낸 도면이다.
도 14A 및 도 14B는 다른 실시예에 따른 도 4의 A 영역을 확대하여 나타낸 도면이다.
도 15는 다른 실시예에 따른 도 4의 B 영역을 확대하여 나타낸 도면이다.
도 16은 다른 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다.
도 17은 다른 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다.
도 18은 도 17의 C 영역을 확대하여 나타낸 도면이다.
도 19는 다른 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다.
도 20은 도 19의 D 영역을 확대하여 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", 하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)"등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소 들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여 질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 메인 화소(Pm)들에서 방출되는 빛을 이용하여 메인 이미지를 제공할 수 있다.
표시 장치(1)는 센서영역(SA)을 포함한다. 센서영역(SA)은 도 2를 참조하여 후술할 바와 같이 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 센서와 같은 컴포넌트가 배치되는 영역일 수 있다. 센서영역(SA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다.
보조 화소(Pa)들이 배치될 수 있으며, 상기 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 센서영역(SA)에서 제공되는 이미지는 보조 이미지로 표시영역(DA)에서 제공하는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 센서영역(SA)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 구비하는 바, 단위 면적 당 배치될 수 있는 보조 화소(Pa)들의 수가 표시영역(DA)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
센서영역(SA)은 표시영역(DA)의 일측에 배치될 수 있으며, 일 실시예로서 도 1은 센서영역(SA)은 표시영역(DA)의 상측에 배치되어, 센서영역(SA)이 비표시영역(NDA)와 표시영역(DA) 사이에 배치되는 것을 도시한다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display Apparutus), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display Apparatus) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 1에서는 센서영역(SA)이 사각형인 표시영역(DA)의 상측에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 센서영역(SA)의 위치 및 개수도 다양하게 변경될 수 있음은 물론이다.
도 2는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 A-A'선에 따른 단면에 대응할 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(PN), 및 센서영역(SA)에 대응하는 컴포넌트(SS)를 포함할 수 있다.
표시 패널(PN)은 기판(SUB1), 기판(SUB1) 상에 배치된 표시요소층(DE), 상기 표시요소층(DE)을 밀봉하는 밀봉부재로써 박막봉지층(TFE)을 포함할 수 있다. 또한, 표시 패널(PN)은 기판(SUB1)에 하부에 배치된 커버패드(CP)을 더 포함할 수 있다.
기판(SUB1)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(SUB1)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(SUB1)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시요소층(DE)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소로서 유기발광다이오드(OLED), 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다.
표시영역(DA)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 메인 화소(Pm)가 배치되며, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 보조 화소(Pa)가 배치될 수 있다.
또한, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(SS)로부터 방출되는 빛/신호나 컴포넌트(SS)로 입사되는 빛/신호가 투과(tansmission)되는 영역으로 이해할 수 있다.
컴포넌트(SS)는 센서영역(SA)에 위치할 수 있다. 컴포넌트(SS)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 컴포넌트(SS)는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커, 이미지를 촬상하는 카메라 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다. 센서영역(SA)에 배치된 컴포넌트(SS)의 수는 복수로 구비될 수 있다. 예컨대, 컴포넌트(SS)로써 발광소자 및 수광소자가 하나의 센서영역(SA)에 함께 구비될 수 있다. 또는, 하나의 컴포넌트(SS)에 발광부 및 수광부가 동시에 구비될 수 있다. 설명의 편의를 위해 하나의 컴포넌트(SS)가 하나의 보조 화소(Pa) 및 투과부(TA)와 대응되는 것으로 도시하였으나, 하나의 컴포넌트(SS)는 복수의 보조 화소(Pa)들 및 투과부(TA)들과 대응되도록 배치될 수 있다.
센서영역(SA)에는 하부금속층(BSM)이 배치될 수 있다. 하부금속층(BSM)은 보조 박막트랜지스터(TFT')의 하부에 대응하도록 배치될 수 있다. 이러한 하부금속층(BSM)은 외부 광이 보조 박막트랜지스터(TFT') 등이 포함된 보조 화소(Pa)에 도달하는 것을 차단할 수 있다. 예컨대, 하부금속층(BSM)은 컴포넌트(SS)로부터 출사되는 광이 보조 화소(Pa)에 도달하는 것을 차단할 수 있다.
일부 실시예에서, 하부 금속층(BSM)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다.
박막봉지층(TFE)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2는 제1 및 제2무기봉지층(TFE1, TFE3)과 이들 사이의 유기봉지층(TFE2)을 나타낸다.
제1 및 제2무기봉지층(TFE1, TFE3)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(TFE2)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
커버패드(CP)는 기판(SUB1)의 하부에 부착될 수 있다. 커버패드(CP)는 센서영역(SA)에 대응하는 개구(CP_OP)를 구비할 수 있다. 커버패드(CP)에 개구(CP_OP)를 구비함으로써, 센서영역(SA)의 광 투과율을 향상시킬 수 있다. 커버패드(CP)
도시하지 않았으나, 커버패드(CP)은 보호층 및 쿠션층 등을 포함할 수 있다.
보호층은 기판(SUB1)의 하부에서 발생하는 외부 충격으로부터 기판(SUB1)을 보호할 수 있다. 예를 들어, 보호층은 표시 장치의 공정상 발생할 수 있는 오염, 스크래치 및 충격으로부터 기판(SUB1)을 보호할 수 있다. 보호층은 미세분말 실리카(silica), 실리콘계 소포제, 첨가제, 대전 방지제, 석유 나프타(naphtha) 용제, 디에칠렌글리콜모노 및 에틸에테르아세테이트 등의 성분을 함유할 수 있다.
쿠션층은 보호층의 하부면에 배치될 수 있다. 쿠션층은 적어도 일면에 접착층을 가져, 이를 통해 보호층의 하부면에 부착될 수 있다.
쿠션층은 외부의 충격을 흡수할 수 있는 완충 부재를 포함할 수 있다. 완충 부재는 완충 부재는 충격 흡수가 가능한 재질을 포함할 수 있다. 완충 부재는 일 실시예로 탄성이 있는 고분자 수지, 고무액, 우레탄 계열 물질 또는 아크릴 계열 물질을 발포한 스폰지(sponge)로 형성될 수 있다.
쿠션층은 상술한 완충 부재 이외에 기판(SUB1)에서 방출된 광이 기판(SUB1)의 하부로 새는 것을 차단하는 차광 부재 및/또는 표시 장치(1)에서 발생되는 열을 발산시킬 수 있는 방열 부재를 더 포함할 수 있다. 상기 방열 부재는 열 전도성이 우수한 구리(Cu), 은(Ag), 구리 합금, 알루미늄(Al) 등의 금속을 포함할 수 있으며, 또는 흑연(graphite), 그래핀(graphene) 등의 카본계 물질을 포함할 수도 있다. 상술한 완충 부재, 차광 부재, 방열 부재는 두께 방향으로 적층될 수 있다.
도시하지 않았으나, 기판(100)과 커버패드(175) 사이에는 기판을 지지하고 보호하는 역할을 수행하는 하부보호필름을 더 포함할 수 있다. 하부보호필름은 센서영역(SA)의 전 영역과 중첩되게 배치될 수 있고, 하부보호필름은 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
센서영역(SA)의 면적은 컴포넌트(SS)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 커버패드(CP)에 구비된 개구(CP_OP)의 면적은 상기 센서영역(SA)의 면적과 일치하지 않을 수 있다. 예컨대, 개구(CP_OP)의 면적은 센서영역(SA)의 면적에 비해 작게 구비될 수 있다.
또한, 센서영역(SA)에는 복수의 컴포넌트(SS)가 배치될 수 있다. 상기 복수의 컴포넌트(SS)는 서로 기능을 달리할 수 있다.
도시되지는 않았으나, 표시 패널(PN) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
한편, 본 실시예에서 표시요소층(DE)을 밀봉하는 봉지부재로 박막봉지층(TFE)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시요소층(DE)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(SUB1)과 합착되는 밀봉기판을 이용할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 표시 패널(PN)은 표시영역(DA)에 배치되며, 복수의 메인 화소(Pm)들을 포함한다. 메인 화소(Pm)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 메인 화소(Pm)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 메인 화소(Pm)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 부화소로 이해할 수 있다. 표시영역(DA)은 앞서 도 2를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
센서영역(SA)은 표시영역(DA)의 일측에 배치될 수 있으며, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치된다. 보조 화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 보조 화소(Pa)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 보조 화소(Pa)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 부화소로 이해할 수 있다. 한편, 센서영역(SA)에는 보조 화소(Pa)들 사이에 배치되는 투과부(TA)가 구비될 수 있다. 표시 패널(PN)의 센서영역(SA)의 하부 대응하여 적어도 하나의 컴포넌트(SS)가 배치될 수 있다.
일 실시예에서, 하나의 메인 화소(Pm)와 하나의 보조 화소(Pa)는 동일한 화소 회로를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 메인 화소(Pm)에 포함되는 화소 회로와 보조 화소(Pa)에 포함되는 화소 회로는 서로 다를 수 있음은 물론이다.
센서영역(SA)은 투과부(TA)를 구비하고 있는 바, 센서영역(SA)의 해상도는 표시영역(DA) 보다 작을 수 있다. 예컨대, 센서영역(SA)의 해상도는 표시영역(DA)의 약 1/2일 수 있다.
각 화소(Pm, Pa)는 비표시영역에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1스캔 구동회로(DC1), 제2스캔 구동회로(DC2), 단자(TM), 데이터 구동회로(DD), 제1전원공급배선(PSL1), 및 제2전원공급배선(PSL2)이 배치될 수 있다.
제1스캔 구동회로(DC1)는 스캔라인(SL)을 통해 각 화소(Pm, Pa)에 스캔 신호를 제공할 수 있다. 제1스캔 구동회로(DC1)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2스캔 구동회로(DC2)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(DC1)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(Pm, Pa)들 중 일부는 제1스캔 구동회로(DC1)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(DC2)에 연결될 수 있다. 다른 실시예로, 제2스캔 구동회로(DC2)는 생략될 수 있다.
단자(TM)는 기판(SUB1)의 일 측에 배치될 수 있다. 단자(TM)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 패널(PN)의 단자(TM)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 패널(PN)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(DC1, DC2)에 각각 전달될 수 있다. 제어부는 제1 및 제2연결배선(PBL1, PBL2)을 통해 제1 및 제2전원공급배선(PSL1, PSL2)에 각각 제1 및 제2 전원(VDDL, VSSL, 후술할 도 7 참조)을 제공할 수 있다. 제1전원전압(VDD)은 제1전원공급배선(PSL1)과 연결된 구동전압선(PL)을 통해 각 화소(Pm, Pa)에 제공되고, 제2전원전압(ELVSS)은 제2전원공급배선(PSL2)과 연결된 각 화소(Pm, Pa)의 대향전극에 제공될 수 있다.
데이터 구동회로(DD)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(DD)의 데이터 신호는 단자(TM)에 연결된 연결배선(DBL) 및 연결배선(DBL)과 연결된 데이터선(DL)을 통해 각 화소(Pm, Pa)에 제공될 수 있다. 도 3은 데이터 구동회로(DD)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(DD)는 기판(SUB1) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(DD)는 단자(TM)와 제1전원공급배선(PSL1) 사이에 배치될 수 있다.
제1전원공급배선(PSL1, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1서브배선(SBL1) 및 제2서브배선(SBL2)을 포함할 수 있다. 제2전원공급배선(PSL2, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 4는 일 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다.
도 4를 참조하면, 센서영역(SA)에는 복수의 보조화소들(Pa), 투과부들(TA) 및 복수의 보조화소들(Pa)을 연결하는 복수의 배선들(VIL, SLK-1, SLK, ELK, DL, VDDL2)을 포함할 수 있다.
화소그룹(Pg)에는 적어도 하나의 화소(Pa)가 포함될 수 있다. 도 4에 있어서, 하나의 화소그룹(Pg)에는 2행 4열로 배치된 8개의 보조화소들(Pa)이 포함된 것으로 도시하고 있다. 그러나, 본 발명은 이에 한정되지 않는다. 하나의 화소그룹(Pg)에 포함되는 화소(Pa, Pm)의 개수 및 배치는 다양하게 변형될 수 있다. 예컨대, 하나의 화소그룹(Pg)에는 1행 3열로 나란히 배치된 3개의 보조화소들(Pa)이 포함되거나, 2행 2열로 배치된 4개의 보조화소들(Pa)이 포함될 수 있다. 본 명세서에서, 보조화소들(Pa)은 적색, 녹색, 청색 및 흰색을 내는 부화소를 의미할 수 있다.
투과부(TA)는 표시요소가 배치되지 않아 광 투과율이 높은 영역으로, 센서영역(SA)에 복수로 구비될 수 있다. 투과부(TA)는 제1방향(x) 및/또는 제2방향(y)을 따라 화소그룹(Pg)과 교번적으로 배치될 수 있다. 또는, 투과부(TA)들은 화소그룹(Pg)을 둘러싸도록 배치될 수 있다. 또는, 보조 화소(Pa)들은 투과부(TA)를 둘러싸도록 배치될 수 있다.
투과부(TA)의 크기는 적어도 하나의 보조화소(Pa)의 발광영역에 비해서 크게 구비될 수 있다. 일부 실시예에서, 투과부(TA)의 크기는 하나의 화소그룹(Pg)의 크기와 같거나 더 크게 구비될 수 있다.
복수의 화소그룹들(Pg)은 복수의 배선들(VIL, SLK-1, SLK, ELK, DL, VDDL2)에 의해 상호 전기적으로 연결될 수 있다. 예를 들어, 매트릭스 형태로 배치되는 화소그룹들(Pg)은 제1 방향(X 방향)으로 연장되는 4 개의 배선들(VIL, SLK-1, SLK, ELK) 및 제2 방향(Y 방향)으로 연장되는 2 개의 배선들(DL, VDDL2)에 의해 상호 전기적으로 연결될 수 있다.
일 실시예에 따르면, 제1 방향(X 방향)으로 연장되는 4 개의 배선들(VIL, SLK-1, SLK, ELK)은 초기화 전압 라인(VIL), 제K-1 스캔라인(SLK-1), 제K 스캔라인(SLK) 및 발광 제어라인(ELK)을 포함할 수 있다. 제2 방향(Y 방향)으로 연장되는 2 개의 배선들(DL, VDDL2)은 데이터 라인(DL) 및 구동전압라인(VDDL2)을 포함할 수 있다.
복수의 배선들(VIL, SLK-1, SLK, ELK, DL, VDDL2)은 투과부(TA) 상에 형성되는 경우, 투과부(TA)의 광투과율을 위해 투과부(TA)의 가장자리의 형상을 따라 배치될 수 있다. 예를 들어, 복수의 화소그룹들(Pg)에 의해 둘러싸인 투과부(TA)의 형상은 사각형 형상일 수 있고, 복수의 배선들(VIL, SLK-1, SLK, ELK, DL, VDDL2)은 사각형의 4 개의 꼭짓점 부근에서 직각으로 구부러진 형태로 형성될 수 있다.
복수의 배선들(VIL, SLK-1, SLK, ELK, DL, VDDL2) 중 일부 배선들은 제3 방향(Z 방향)으로 중첩되게 배치될 수 있다. 도 4에 도시된 바와 같이, 중앙에 배치된 직사각형 형상의 투과부(TA)를 기준으로, 상변에 인접하게 배치되는 2행 4열의 보조화소들(Pa) 중 1열에 배치된 2 개의 보조화소들(Pa) 상에서 제2 방향(Y 방향)으로 연장되는 데이터 라인(DL)은 제1 방향(X 방향)으로 연장되고 제2 방향(Y 방향)으로 순차적으로 배치된 초기화 전압 라인(VIL), 제K-1 스캔라인(SLK-1), 제K 스캔라인(SLK) 및 발광 제어라인(ELK)과 일부 영역에서 제3 방향(Z 방향)으로 중첩되게 배치될 수 있다.
또한, 투과부(TA)의 중심 영역과 가장 인접하게 배치된 배선들(ELK)은 일부 영역에 연장부(ELK_EX)를 포함할 수 있다. 예를 들어, 연장부(ELK_EX)는 제어라인(ELK)의 일 영역에 삼각형 형상으로 형성될 수 있다. 제어라인(ELK)의 일 영역은 직사각형 형상의 투과부(TA)의 4 개의 꼭짓점에서 직각으로 구부러져 형성된 절곡 지점일 수 있다. 즉, 직사각형 형상의 투과부(TA)는 4 개의 꼭짓점에서 각각 연장부(ELK_EX)를 포함함에 따라, 결과적으로 8각형 형상을 가질 수 있다.
도 2를 참조하면, 복수의 투과부들(TA)의 하부에는 적외선, 가시광선이나 음향 등을 이용하는 센서와 같은 컴포넌트가 배치될 수 있다. 즉, 복수의 투과부(TA)들을 통해, 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과될 수 있다. 일 실시예에 따르면, 투과부(TA) 상에 불투명한 금속 성분의 증착물질이 증착되는 경우 투과도가 약 30% 이상 감소될 수 있다. 투과부(TA) 상에 배치되는 복수의 배선들(VIL, SLK-1, SLK, ELK, DL, VDDL2) 및 연장부(ELK_EX)는 불투명한 금속들을 포함할 수 있다. 이하, 도 5 및 도 6을 통해 투과부(TA)의 투과도가 감소됨에도 투과부(TA) 상에 연장부(ELK_EX)를 배치하는 이유에 대해 설명한다.
도 5a 및 도 5b는 투과부가 사각형 형상을 가지는 경우, 컴포넌트에서 방출된 빛의 회절 정도를 나타낸 도면이다. 도 6a 및 도 6b는 투과부가 원형 형상을 가지는 경우, 컴포넌트에서 방출된 빛의 회절 정도를 나타낸 도면이다.
도 5a, 도 5b, 도 6a 및 도 6b를 참조하면, 도 5a 및 도 6a에 도시된 바와 같이, 검은색으로 표시된 부분은 상술한 표시요소들이 배치되는 영역에 대비될 수 있고, 흰색으로 표시된 사각형 및 원형 형상 부분은 투과부들(TA)이 배치되는 영역에 대비될 수 있다.
도 5b 및 도 6b에 도시된 바와 같이, 사각형 및 원형 형상의 개구부 하부로부터 광이 방출되는 것으로 가정 시, 사각형 형상의 개구부를 통과한 광은 십자 형상으로 회절되는 반면, 원형 형상의 개구부를 통과한 광은 상하좌우 차이가 크지 않다. 즉, 사각형 형상의 개구부와 원형 형상의 개구부의 개구비가 동일하더라도, 회절 현상은 사각형 형상의 개구보다 원형 형상의 개구부에서 적게 발생할 수 있다.
회절 현상은 대표적인 파동 현상 중의 하나로서, 빛 파동 또는/및 음향 파동 등이 장애물이나 좁은 틈을 통과할 때, 파동이 그 뒤편까지 전파되는 현상이다. 입자의 진행 경로에 틈이 있는 장애물이 있으면 입자는 그 틈을 지나 직선으로 진행하는 반면 파동의 경우, 틈을 지나는 직선 경로뿐 아니라 그 주변의 일정 범위까지 돌아 들어간다. 이처럼 파동이 입자로서는 갈 수 없는 영역까지 휘어져 도달하는 현상이 회절이다.
투과부(TA)의 하부에 배치된 센서와 같은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과될 수 있다. 이 경우, 상술한 회절 현상이 클 수록 센서와 같은 컴포넌트의 검출력이 저하될 수 있다. 왜냐하면, 회절 현상이 클 수록 빛 또는/및 음향이 직선 경로뿐만 아니라 주변의 일정 범위까지 돌아 들어가므로, 직선 경로로 진행하는 빛 또는/및 음향의 양이 줄어들 수 있다. 즉, 센서와 같은 컴포넌트가 센싱하기 위해 이용하는 빛 또는/및 음향의 출사량과 입사량이 감소될 수 있다. 따라서, 투과부(TA)의 하부에 배치된 센서와 같은 컴포넌트의 검출력을 양호하게 유지하기 위해서는 투과부(TA)의 회절 현상을 최소화시킬 필요가 있다.
이하, 도 7 내지 도 12를 통해, 복수의 보조화소들(Pa) 및 투과부들(TA) 상에 배치된 복수의 배선들의 배치관계를 구체적으로 설명한다.
도 7은 일 실시예에 따른 서브 화소를 상세히 보여주는 회로도이다.
도 7을 참조하면, 화소 회로(PC)는 제k-1(k는 2 이상의 양의 정수) 스캔 라인(SLK-1), 제k 스캔 라인(SLK), 및 제j(j는 양의 정수) 데이터 라인(Dj)에 접속될 수 있다. 또한, 화소 회로(PC)는 제1 구동 전압이 공급되는 제1 구동 전압 라인(VDDL), 초기화 전압(Vini)이 공급되는 초기화 전압 라인(VIL), 및 제2 구동 전압이 공급되는 제2 구동 전압 라인(VSSL)에 접속될 수 있다.
화소 회로(PC)는 구동 트랜지스터(transistor, DT), 발광 소자(Light Emitting Element, LE), 스위치 소자들, 및 커패시터(C) 등을 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)을 포함한다.
구동 트랜지스터(DT)는 게이트 전극, 제1 전극, 및 제2 전극을 포함할 수 있다. 게이트 전극은 구동 트랜지스터(DT)의 액티브층의 상부에 배치되는 상부 게이트 전극일 수 있다.
구동 트랜지스터(DT)의 게이트 전극은 커패시터(C)의 제1 전극에 연결되어 있고, 구동 트랜지스터(DT)의 제1 전극은 제5 트랜지스터(ST5)를 경유하여 제1 구동 전압 라인(VDDL)에 연결되어 있으며, 구동 트랜지스터(DT)의 제2 전극은 제6 트랜지스터(ST6)를 경유하여 메인 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 트랜지스터(DT)는 제2 트랜지스터(ST2)의 스위칭 동작에 따라 데이터신호를 전달받아 메인 유기발광소자(EL)에 구동전류(IDS)를 공급한다.
발광 소자(EL)는 구동 전류(Ids)에 따라 발광한다. 발광 소자(EL)의 발광량은 구동 전류(Ids)에 비례할 수 있다.
발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(EL)는 마이크로 발광 다이오드(micro light emitting diode)일 수 있다.
발광 소자(EL)의 애노드 전극은 제4 트랜지스터(ST4)의 제1 전극과 제6 트랜지스터(ST6)의 제2 전극에 접속되며, 캐소드 전극은 제2 구동 전압 라인(VSSL)에 접속될 수 있다.
제1 트랜지스터(ST1)는 제1-1 트랜지스터(ST1-1)와 제1-2 트랜지스터(ST1-2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제1-1 트랜지스터(ST1-1)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제1-2 트랜지스터(ST1-2)의 제1 전극에 접속될 수 있다. 제1-2 트랜지스터(ST1-2)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 제1-1 트랜지스터(ST1-1)의 제2 전극에 접속되며, 제2 전극은 초기화 전압 라인(VIL)에 접속될 수 있다.
제2 트랜지스터(ST2)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제j 데이터 라인(Dj)을 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제1 전극에 접속되며, 제2 전극은 데이터 라인(Dj)에 접속될 수 있다.
제3 트랜지스터(ST3)는 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 접속시킨다. 즉, 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 접속되므로, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제3-1 트랜지스터(ST3-1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 제3-2 트랜지스터(ST3-2)의 제2 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속될 수 있다. 제2-2 트랜지스터(ST2-1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 제3-2 트랜지스터(ST3-2)의 제1 전극에 접속될 수 있다.
제4 트랜지스터(ST4)는 제k+1 스캔 라인(Sk+1)의 스캔 신호에 의해 턴-온되어 발광 소자(EL)의 애노드 전극과 초기화 전압 라인(VIL)을 접속시킨다. 발광 소자(EL)의 애노드 전극은 초기화 전압으로 방전될 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 제k+1 스캔 라인(Sk+1)에 접속되고, 제1 전극은 발광 소자(EL)의 애노드 전극에 접속되며, 제2 전극은 초기화 전압 라인(Vini)에 접속된다.
제5 트랜지스터(ST5)는 제k 발광 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제1 구동 전압 라인(VDDL)을 접속시킨다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 라인(Ek)에 접속되고, 제1 전극은 제1 구동 전압 라인(VDDL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속된다.
제6 트랜지스터(ST6)는 구동 트랜지스터(DT)의 제2 전극과 발광 소자(EL)의 애노드 전극 사이에 접속된다. 제6 트랜지스터(ST6)는 제k 발광 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극과 발광 소자(EL)의 애노드 전극을 접속한다. 제6 트랜지스터(ST6)의 게이트 전극은 제k 발광 라인(Ek)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 발광 소자(EL)의 애노드 전극에 접속된다. 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 모두 턴-온되는 경우, 구동 전류(Ids)는 발광 소자(EL)에 공급될 수 있다.
제1 커패시터(C1)는 구동 트랜지스터(DT)의 게이트 전극과 제1 구동 전압 라인(VDDL) 사이에 형성된다. 제1 커패시터(C1)의 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되고, 제2 전극은 제1 구동 전압 라인(VDDL)에 접속될 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 액티브층 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 반도체층이 폴리 실리콘으로 형성되는 경우, 그를 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.
또한, 도 7에서는 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다.
제1 구동 전압 라인(VDDL)의 제1 구동 전압, 제2 구동 전압 라인(VSSL)의 제2 구동 전압, 초기화 전압 라인(Vini)의 초기화 전압은 구동 트랜지스터(DT)의 특성, 발광 소자(EL)의 특성 등을 고려하여 설정될 수 있다. 예를 들어, 초기화 전압과 구동 트랜지스터(DT)의 소스 전극에 공급되는 데이터 전압 간의 전압 차는 구동 트랜지스터(DT)의 문턱전압보다 작도록 설정될 수 있다.
도 8은 일 실시예에 따른 화소 회로를 상세히 보여주는 평면도이다.
도 8을 참조하면, 화소 회로(PC)는 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터들(ST1~ST6), 및 제1 커패시터(C1)를 포함할 수 있다.
구동 트랜지스터(DT)는 액티브층(DT_ACT), 게이트 전극(DT_G), 제1 전극(DT_S), 및 제2 전극(DT_D)을 포함할 수 있다. 구동 트랜지스터(DT)의 액티브층(DT_ACT)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 중첩할 수 있다. 게이트 전극(DT_G)은 구동 트랜지스터(DT)의 액티브층(DT_ACT) 상에 배치될 수 있다.
구동 트랜지스터(DT)의 제1 전극(DT_S)은 제2 트랜지스터(ST2)의 제1 전극(S2)에 접속될 수 있다. 구동 트랜지스터(DT)의 제2 전극(DT_D)은 제3-1 트랜지스터(ST3-1)의 제1 전극(S3-1)과 제6 트랜지스터(ST6)의 제1 전극(S6)에 접속될 수 있다.
제1 트랜지스터(ST1)는 듀얼 트랜지스터로 형성될 수 있다. 제1 트랜지스터(ST1)는 제1-1 트랜지스터(ST1-1)와 제1-2 트랜지스터(ST1-2)를 포함할 수 있다.
제1-1 트랜지스터(ST1-1)는 액티브층(ACT1-1), 게이트 전극(G1-1), 제1 전극(S1-1), 및 제2 전극(D1-1)을 포함할 수 있다. 제1-1 트랜지스터(ST1-1)의 게이트 전극(G1-1)은 제k-1 스캔 라인(Sk-1)의 일 부분으로, 제1-1 트랜지스터(ST1-1)의 액티브층(ACT1-1)과 제k-1 스캔 라인(Sk-1)의 중첩 영역일 수 있다. 제1-1 트랜지스터(ST1-1)의 제1 전극(S1-1)은 제2 콘택홀(CNT2)을 통해 구동 트랜지스터(DT)의 연결 전극(BE)에 접속될 수 있다. 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)은 제1-2 트랜지스터(ST1-2)의 제1 전극(S1-2)에 접속될 수 있다.
제1-2 트랜지스터(ST1-2)는 액티브층(ACT1-2), 게이트 전극(G1-2), 제1 전극(S1-2), 및 제2 전극(D1-2)을 포함할 수 있다. 제1-2 트랜지스터(ST1-2)의 게이트 전극(G1-2)은 제k-1 스캔 라인(Sk-1)의 일 부분으로, 제1-2 트랜지스터(ST1-2)의 액티브층(ACT1-2)과 제k-1 스캔 라인(Sk-1)의 중첩 영역일 수 있다. 제1-2 트랜지스터(ST1-2)의 제1 전극(S1-2)은 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)에 접속될 수 있다. 제1-2 트랜지스터(ST1-2)의 제2 전극(D1-2)은 제4 콘택홀(CNT4)을 통해 초기화 연결 전극(VIE)에 접속될 수 있다.
제2 트랜지스터(ST2)는 액티브층(ACT2), 게이트 전극(G2), 제1 전극(S2), 및 제2 전극(D2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(G2)은 제k 스캔 라인(Sk, k는 2 이상의 양의 정수)의 일 부분으로, 제2 트랜지스터(ST2)의 액티브층(ACT2)과 제k 스캔 라인(Sk)의 중첩 영역일 수 있다. 제2 트랜지스터(ST2)의 제1 전극(S2)은 구동 트랜지스터(DT)의 제1 전극(DT_S)에 접속될 수 있다. 제2 트랜지스터(ST2)의 제2 전극(D2)은 제3 콘택홀(CNT3)을 통해 제j 데이터 라인(Dj)과 접속될 수 있다.
제3 트랜지스터(ST3)는 듀얼 트랜지스터로 형성될 수 있다. 제3 트랜지스터(ST3)는 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)를 포함할 수 있다.
제3-1 트랜지스터(ST3-1)는 액티브층(ACT3-1), 게이트 전극(G3-1), 제1 전극(S3-1), 및 제2 전극(D3-1)을 포함할 수 있다. 제3-1 트랜지스터(ST3-1)의 게이트 전극(G3-1)은 제k 스캔 라인(Sk)의 일 부분으로, 제3-1 트랜지스터(ST3-1)의 액티브층(ACT3-1)과 제k 스캔 라인(Sk)의 중첩 영역일 수 있다. 제3-1 트랜지스터(ST3-1)의 제1 전극(S3-1)은 제3-2 트랜지스터(ST3-2)의 제2 전극(S3-2)에 접속될 수 있다. 제3-1 트랜지스터(ST3-1)의 제1 전극(S3-1)은 구동 트랜지스터(DT)의 제2 전극(DT_D)에 접속될 수 있다. 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)은 제3-2 트랜지스터(ST3-2)의 제1 전극(S3-2)에 접속될 수 있다.
제3-2 트랜지스터(ST3-2)는 액티브층(ACT3-2), 게이트 전극(G3-2), 제1 전극(S3-2), 및 제2 전극(D3-2)을 포함할 수 있다. 제3-2 트랜지스터(ST3-2)의 게이트 전극(G3-2)은 제k 스캔 라인(Sk)의 일 부분으로, 제3-2 트랜지스터(ST3-2)의 액티브층(ACT3-2)과 제k 스캔 라인(Sk)의 중첩 영역일 수 있다. 제3-2 트랜지스터(ST3-2)의 제2 전극(D3-2)은 제2 콘택홀(CNT2)을 통해 연결 전극(BE)에 접속될 수 있다.
제4 트랜지스터(ST4)는 액티브층(ACT4), 게이트 전극(G4), 제1 전극(S4), 및 제2 전극(D4)을 포함할 수 있다. 제4 트랜지스터(ST4)의 게이트 전극(G4)은 제k-1 스캔 라인(Sk-1)의 일 부분으로, 제4 트랜지스터(ST4)의 액티브층(ACT4)과 제k-1 스캔 라인(Sk-1)의 중첩 영역일 수 있다. 제4 트랜지스터(ST4)의 제1 전극(S4)은 제6 콘택홀(CNT6)을 통해 애노드 연결 전극(ANDE)에 접속될 수 있다. 발광 소자의 애노드 전극(AND)은 애노드 콘택홀(AND_CNT)을 통해 애노드 연결 전극(ANDE)에 접속될 수 있다. 제4 트랜지스터(ST4)의 제2 전극(D4)은 제4 콘택홀(CNT4)을 통해 초기화 연결 전극(VIE)에 접속될 수 있다. 초기화 전압 라인(VIL)은 제5 콘택홀(CNT5)을 통해 초기화 연결 전극(VIE)에 접속되고, 초기화 연결 전극(VIE)은 제4 콘택홀(CNT4)을 통해 제1-2 트랜지스터(ST1-2)의 제2 전극(D3-2)과 제4 트랜지스터(ST4)의 제2 전극(D4)에 접속될 수 있다. 초기화 연결 전극(VIE)은 제k-1 스캔 라인(Sk-1)과 교차하도록 배치될 수 있다.
제5 트랜지스터(ST5)는 액티브층(ACT5), 게이트 전극(G5), 제1 전극(S5), 및 제2 전극(D5)을 포함할 수 있다. 제5 트랜지스터(ST5)의 게이트 전극(G5)은 제k 발광 제어 라인(ELk)의 일 부분으로, 제5 트랜지스터(ST5)의 액티브층(ACT5)과 제k 발광 제어 라인(ELk)의 중첩 영역일 수 있다. 제5 트랜지스터(ST5)의 제1 전극(S5)은 제7 콘택홀(CNT7)을 통해 제2 구동 전압 라인(VDDL2)에 접속될 수 있다. 제5 트랜지스터(ST5)의 제2 전극(D5)은 구동 트랜지스터(DT)의 제1 전극(DT_S)에 접속될 수 있다.
제6 트랜지스터(ST6)는 액티브층(ACT6), 게이트 전극(G6), 제1 전극(S6), 및 제2 전극(D6)을 포함할 수 있다. 제6 트랜지스터(ST6)의 게이트 전극(G6)은 제k 발광 제어 라인(ELk)의 일 부분으로, 제6 트랜지스터(ST6)의 액티브층(ACT6)과 제k 발광 제어 라인(ELk)의 중첩 영역일 수 있다. 제6 트랜지스터(ST6)의 제1 전극(S6)은 구동 트랜지스터(DT)의 제2 전극(DT_D)에 접속될 수 있다. 제6 트랜지스터(ST6)의 제2 전극(D6)은 제6 콘택홀(CNT6)을 통해 발광 소자의 애노드 전극(AND)에 접속될 수 있다.
제1 커패시터(C1)의 제1 전극(CE11)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)의 일 부분이며, 제1 커패시터(C1)의 제2 전극(CE12)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 중첩하는 제1 구동 전압 라인(VDDL1)일 수 있다. 제1 구동 전압 라인(VDDL1)은 제8 콘택홀(CNT8)을 통해 제2 구동 전압 라인(VDDL2)에 접속될 수 있다. 제2 구동 전압 라인(VDDL2)은 제j 데이터 라인(Dj)과 나란하게 배치되며, 제1 구동 전압 라인(VDDL1)은 제k 스캔 라인(Sk)과 나란하게 배치될 수 있다.
도 9는 도 8의 I-I'의 일 예를 보여주는 단면도이다.
도 8 및 도 9를 참조하면, 제1 기판(SUB1) 상에는 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE)이 순차적으로 형성될 수 있다.
박막 트랜지스터층(TFTL)은 하부금속층(BSM), 버퍼막(BF), 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 게이트 절연막(130), 제1 층간 절연막(141), 제1 데이터 금속층(DTL1), 제2 층간 절연막(142), 제2 데이터 금속층(DTL2), 보호막(150), 및 평탄화막(160)을 포함한다.
제1 기판(SUB1)의 일면 상에는 하부금속층(BSM)이 형성될 수 있다. 하부금속층(BSM)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 일 실시예에 따르면, 하부금속층(BSM)은 박막트랜지스터의 하부에 배치되어, 컴포넌트(SS) 등으로부터 방출되는 빛에 의해서 박막트랜지스터의 특성이 열화되는 것을 방지할 수 있다.
하부금속층(BSM) 상에는 버퍼막(BF)이 형성될 수 있다. 버퍼막(BF)은 투습에 취약한 제1 기판(SUB1)을 통해 침투하는 수분으로부터 박막 트랜지스터(120)들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 제1 기판(SUB1)의 일면 상에 형성될 수 있다. 버퍼막(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(BF)은 생략될 수 있다.
제1 기판(SUB1) 또는 버퍼막(BF) 상에는 액티브층(ACT)이 형성될 수 있다. 액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 액티브층(ACT)이 다결정 실리콘으로 이루어지는 경우, 이온 도핑된 액티브층(ACT)은 도전성을 가질 수 있다. 이로 인해, 액티브층(ACT)은 구동 트랜지스터(DT)와 제1 내지 제6 스위칭 트랜지스터들(ST1~ST6)의 액티브층들(DT_ACT, ACT1~ACT6) 뿐만 아니라 소스 전극들(DT_S, S1, S2-1, S2-2, S3-1, S3-2, S4, S5, S6)과 드레인 전극들(DT_D, D1, D2-1, D2-2, D3-1, D3-2, D4, D5, D6)을 포함할 수 있다.
액티브층(ACT) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 게이트층(GTL1)이 형성될 수 있다. 제1 게이트층(GTL1)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 제1 내지 제6 스위칭 트랜지스터들(ST1~ST6)의 게이트 전극들(G1~G6) 뿐만 아니라, 스캔 라인들(SLK-1, SLK), 및 발광 제어 라인(ELK)들을 포함할 수 있다. 제1 게이트층(GTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트층(GTL1) 상에는 제1 층간 절연막(141)이 형성될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 제2 게이트층(GTL2)이 형성될 수 있다. 제2 게이트층(GTL2)은 초기화 전압 라인(VIL)과 제1 구동 전압 라인(VDDL1)을 포함할 수 있다. 제2 게이트층(GTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트층(GTL2) 상에는 제2 층간 절연막(142)이 형성될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 재1 데이터 금속층(DTL1)이 형성될 수 있다. 제1 데이터 금속층(DTL1)은 데이터 라인(DL)들, 제2 구동 전압 라인(VDDL2)들, 연결 전극(BE), 애노드 연결 전극(ANDE), 및 초기화 연결 전극(VIE)을 포함할 수 있다. 제1 데이터 금속층(DTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 데이터 금속층(DTL1) 상에는 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 및 제1 데이터 금속층(DTL1)으로 인한 단차를 평탄하게 하기 위한 평탄화막(160)이 형성될 수 있다. 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
한편, 제1 데이터 금속층(DTL1)과 평탄화막(160) 사이에는 보호막(150)이 추가로 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
도 11 및 도 12를 참조하면, 보호막(150) 상에는 제2 데이터 금속층(DTL2)이 형성될 수 있다. 제2 데이터 금속층(DTL2)은 후술할 제2 구동 전압 라인의 연결배선(VDDL2_Br)을 포함할 수 있다. 제2 데이터 금속층(DTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
다시, 도 8 및 도 9를 참조하면, 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1~ST6)은 도 8과 같이 게이트 전극이 액티브층의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1~ST6)은 게이트 전극이 액티브층의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극이 액티브층의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제2 연결 콘택홀(BCNT2)은 도 9와 같이 제1 층간 절연막(141)과 제2 층간 절연막(142)을 관통하여 구동 트랜지스터(DT)의 게이트 전극(DT_G)을 노출하는 홀일 수 있다.
제2 콘택홀(CNT2)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)을 노출하는 홀일 수 있다. 연결 전극(BE)은 제2 콘택홀(CNT2)을 통해 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)에 접속될 수 있다.
제3 콘택홀(CNT3)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제2 트랜지스터(ST2)의 제1 전극(S2)을 노출하는 홀일 수 있다. 제j 데이터 라인(Dj)은 제3 콘택홀(CNT3)을 통해 제2 트랜지스터(ST2)의 제1 전극(S2)에 접속될 수 있다.
제4 콘택홀(CNT4)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제1 트랜지스터(ST1)의 제2 전극(D1)과 제4 트랜지스터(ST4)의 제2 전극(D4)을 노출하는 홀일 수 있다. 초기화 연결 전극(VIE)은 제4 콘택홀(CNT4)을 통해 제1-2 트랜지스터(ST1-2)의 제1-2 전극(D1-2)과 제4 트랜지스터(ST4)의 제2 전극(D4)에 접속될 수 있다.
제5 콘택홀(CNT5)은 제2 층간 절연막(142)을 관통하여 초기화 전압 라인(VIL)을 노출하는 홀일 수 있다. 초기화 연결 전극(VIE)은 제5 콘택홀(CNT5)을 통해 초기화 전압 라인(VIL)에 접속될 수 있다.
제6 콘택홀(CNT6)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제6 트랜지스터(ST6)의 제2 전극(D6)을 노출하는 홀일 수 있다. 애노드 연결 전극(ANDE)은 제6 콘택홀(CNT6)을 통해 제6 트랜지스터(ST6)의 제2 전극(D6)에 접속될 수 있다.
제7 콘택홀(CNT7)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제5 트랜지스터(ST5)의 제1 전극(S5)을 노출하는 홀일 수 있다. 제2 구동 전압 라인(VDDL2)은 제7 콘택홀(CNT7)을 통해 제5 트랜지스터(ST5)의 제1 전극(S5)에 접속될 수 있다.
제8 콘택홀(CNT8)은 제2 층간 절연막(142)을 관통하여 제1 구동 전압 라인(VDDL1)을 노출하는 홀일 수 있다. 제2 구동 전압 라인(VDDL2)은 제8 콘택홀(CNT8)을 통해 제1 구동 전압 라인(VDDL1)에 접속될 수 있다.
애노드 콘택홀(AND_CNT)은 보호막(150)과 평탄화막(160)을 관통하여 애노드 연결 전극(ANDE)을 노출하는 홀일 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(170)들과 화소 정의막(180)을 포함한다.
발광 소자(170)들과 화소 정의막(180)은 평탄화막(160) 상에 형성된다. 발광 소자(170)들 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)을 포함할 수 있다.
제1 전극(171)은 평탄화막(160) 상에 형성될 수 있다. 제1 전극(171)은 보호막(150)과 평탄화막(160)을 관통하는 애노드 콘택홀(AND_CNT)을 통해 애노드 연결 전극(ANDE)에 접속될 수 있다.
유기 발광층(172)을 기준으로 제2 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
화소 정의막(180)은 보조화소들(Pa) 각각의 발광 영역(EA)을 정의하는 역할을 하기 위해 평탄화막(160) 상에서 제1 전극(171)을 구획하도록 형성될 수 있다. 화소 정의막(180)은 제1 전극(171)의 가장자리를 덮도록 형성될 수 있다. 화소 정의막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
보조화소들(Pa) 각각의 발광 영역(EA)은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)이 순차적으로 적층되어 제1 전극(171)으로부터의 정공과 제2 전극(173)으로부터의 전자가 유기 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다.
제1 전극(171)과 화소 정의막(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다.
제2 전극(173)은 유기 발광층(172) 상에 형성된다. 제2 전극(173)은 유기 발광층(172)을 덮도록 형성될 수 있다. 제2 전극(173)은 서브 화소들(SP1, SP2, SP3)에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층(EML) 상에는 봉지층(TFE)이 형성될 수 있다. 봉지층(TFE)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지층(TFE)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다.
또는, 발광 소자층(EML) 상에는 봉지층(TFE) 대신에 제2 기판이 배치되며, 발광 소자층(EML)과 제2 기판 사이의 공간은 진공 상태로 비어 있거나 충전 필름이 배치될 수 있다. 충전 필름은 에폭시 충전필름 또는 실리콘 충전 필름일 수 있다.
도 10은 일 실시예에 따른 도 4의 A 영역을 확대하여 나타낸 도면이다. 도 11은 도 10의 III-III'의 일 예를 보여주는 단면도이다. 도 12는 도 10의 IV-IV'의 일 예를 보여주는 단면도이다.
도 4 및 도 10 내지 도 12를 참조하면, 어느 하나의 투과부(TA)는 복수의 보조화소들(Pa)에 의해 둘러싸여 배치될 수 있다. 복수의 보조화소들(Pa)는 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)에 의해 상호 전기적으로 연결될 수 있다.
일 실시예에 따르면, 투과부(TA)는 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)이 배치되기 전에는 사각형 형상을 가질 수 있고, 복수의 보조화소들(Pa)은 2행 4열로 배치된 화소일 수 있다. 도 10에 도시된 바와 같이, 사각형 형상을 갖는 투과부(TA)의 일 꼭짓점 근처에 제1 그룹화소(Pg1)의 2행 1열에 해당하는 보조화소(Pa1), 2행 2열에 해당하는 보조화소(Pa2) 및 제2 그룹화소(Pg2)의 1행 4열에 해당하는 보조화소(Pa3)가 배치될 수 있다.
제1 그룹화소(Pg1)의 2행 1열에 해당하는 보조화소(Pa1) 상에는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)이 제2 방향(Y 방향)으로 연장될 수 있고, 제1 그룹화소(Pg1)의 2행 2열에 해당하는 보조화소(Pa2) 상에도 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)이 제2 방향(Y 방향)으로 연장될 수 있다. 제2 그룹화소(Pg2)의 1행 4열에 해당하는 보조화소(Pa3)상에는 초기화 전압라인(VIL), 제1 스캔라인(SLK-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK)이 제1 방향(X 방향)으로 연장될 수 있다.
투과부(TA)의 투과율을 최대로 확보하기 위해, 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)은 투과부(TA)의 가장자리를 따라 배치될 수 있다. 한편, 투과부(TA) 상에는 제2 전극(173)이 배치되지 않을 수 있다. 설명의 편의를 위해, 제1 방향(X 방향)으로 연장되는 초기화 전압라인(VIL), 제1 스캔라인(SLK-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK) 상호간에 일정 간격 이격되게 배치된 것으로 도시하였으나, 평면상 복수의 배선들 (VIL, SLK-1, SLK, ELK, DL1, VDDL2)은 상호간에 이격되지 않고 배치될 수 있다.
일 실시예에 따르면, 초기화 전압라인(VIL)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 제1 층간절연막(141) 상에 형성되는 제2 게이트 층(GTL2)으로 형성될 수 있다. 제1 스캔라인(SLK-1)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 게이트 절연막(130) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있다. 제2 스캔라인(SLK)은 보조화소(Pa3) 상에서는 게이트 절연막(130) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있고, 제2 스캔라인 연결배선(SLK_Br)은 투과부(TA) 상에서 제1 층간절연막(141) 상에 형성되는 제2 게이트 층(GTL2)으로 형성될 수 있다. 제2 스캔라인 연결배선(SLK_Br)은 제1 층간절연막(141)에 형성되는 제9 컨택홀(CNT9)을 통해 제2 스캔라인(SLK)과 전기적 및/또는 물리적으로 연결되 수 있다. 발광 제어라인(ELK)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 게이트 절연막(130) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있다.
대체로 제1 방향(X 방향)으로 연장되는 초기화 전압라인(VIL), 제1 스캔라인(SLK-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK)은 투과부(TA)의 일 꼭짓점 근처에서 제1 방향(X 방향)과 교차하는 제2 방향(Y 방향)으로 연장되는 절곡점을 포함할 수 있다.
발광 제어라인(ELK)은 절곡점 근처 영역에서, 삼각형 형상의 제1 연장부(ELK_Ex)를 포함할 수 있다. 제1 연장부(ELK_Ex)는 발광 제어라인(ELK)과 동일한 물질로 동시에 형성될 수 있다. 예를 들어, 제1 연장부(ELK_Ex)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연장부(ELK_Ex)는 절곡점과 마주하는 제1 빗변을 포함할 수 있다. 제1 방향(X 방향)을 기준으로, 상기 제1 빗변이 이루는 각도(θ1)는 복수의 투과부(TA)에서 동일할 수 있다. 예를 들어, 상기 제1 빗변이 이루는 각도(θ1)는 약 45도 일 수 있다.
일 실시예에 따르면, 데이터 라인(DL)은 보조화소(Pa1, Pa2) 및 투과부(TA) 상 모두에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인(VDDL2)은 보조화소(Pa1, Pa2) 상에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인의 연결배선(VDDL2_Br)은 투과부(TA) 상에서, 보호막(150) 상에 형성되는 제2 데이터 금속층(DTL2)으로 형성될 수 있다. 제2 구동 전압 라인의 연결배선(VDDL2_Br)은 보호막(150)에 형성되는 제10 컨택홀(CNT10)을 통해 제2 구동 전압 라인(VDDL2)와 전기적 및/또는 물리적으로 연결될 수 있다.
대체로 제2 방향(Y 방향)으로 연장되는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)은 투과부(TA)의 일 꼭짓점 근처에서 제2 방향(Y 방향)과 교차하는 제1 방향(X 방향)으로 연장되는 절곡점을 포함할 수 있다.
보조화소(Pa1) 상에 배치되는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)은 각각 절곡점에서 초기화 전압라인(VIL) 및 제1 스캔라인(SLK-1)과 제3 방향(Z 방향)으로 중첩되게 배치될 수 있고, 보조화소(Pa2) 상에 배치되는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)은 각각 절곡점에서 제2 스캔라인(SLK), 및 발광 제어라인(ELK)과 제3 방향(Z 방향)으로 중첩되게 배치될 수 있다. 특히, 보조화소(Pa2) 상에 배치되는 제2 구동 전압 라인(VDDL2)은 절곡점에서 발광 제어라인(ELK)의 제1 연장부(ELK_Ex)와 제3 방향(Z 방향)으로 중첩되게 배치될 수 있다.
투과부(TA)의 다른 꼭짓점에서 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)의 배치는 상술한 내용과 대칭되므로, 이하 자세한 설명은 생략한다. 사각형 형상의 투과부(TA)의 4 개의 꼭짓점 각각에 삼각형 형상의 제1 연장부(ELK_Ex)가 배치됨으로써, 결과적으로 투과부(TA)는 평면상 팔각형 형상을 가질 수 있다. 사각형 형상의 투과부(TA)에 비해 팔각형 형상의 투과부(TA)는 상술한 회절 현상이 감소할 수 있다. 이로 인해, 별도의 추가 공정 없이, 기존의 복수의 배선들을 형성하는 과정에서 제1 연장부(ELK_Ex)를 더 형성함으로써, 투과부(TA)의 하부에 배치된 센서와 같은 컴포넌트의 검출력을 양호하게 유지할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 13은 다른 실시예에 따른 도 4의 A 영역을 확대하여 나타낸 도면이다.
도 11 내지 도 13을 참조하면, 발광 제어라인(ELK)의 제1 연장부(ELK_Ex1)가 곡선 형태의 빗변을 포함한다는 점에서, 직선 형태의 빗변을 포함하는 도 12의 제1 연장부(ELK_Ex)와 차이점이 있다.
더욱 구체적으로 설명하면, 발광 제어라인(ELK)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 게이트 절연막(130)상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있다. 대체로 제1 방향(X 방향)으로 연장되는 발광 제어라인(ELK)은 투과부(TA)의 일 꼭짓점 근처에서 제1 방향(X 방향)과 교차하는 제2 방향(Y 방향)으로 연장되는 절곡점을 포함할 수 있다.
발광 제어라인(ELK)은 절곡점 근처 영역에서, 제1 연장부(ELK_Ex1)를 포함할 수 있다. 제1 연장부(ELK_Ex1)는 발광 제어라인(ELK)과 동일한 물질로 동시에 형성될 수 있다. 예를 들어, 제1 연장부(ELK_Ex)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연장부(ELK_Ex1)는 절곡점과 마주하는 곡선 형상의 변을 포함할 수 있다. 상기 곡선 형상의 변의 곡률은 복수의 투과부(TA)에서 동일할 수 있다.
제2 구동 전압 라인(VDDL2)은 절곡점에서 발광 제어라인(ELK)의 제1 연장부(ELK_Ex1)와 제3 방향(Z 방향)으로 중첩되게 배치될 수 있다.
사각형 형상의 투과부(TA)의 4 개의 꼭짓점 각각에 곡선 형상의 변을 포함하는 제1 연장부(ELK_Ex1)가 배치됨으로써, 결과적으로 투과부(TA)는 평면상 타원형 또는 원형의 형상을 가질 수 있다. 사각형 형상의 투과부(TA)에 비해 타원형 또는 원형 형상의 투과부(TA)는 상술한 회절 현상이 감소할 수 있다. 이로 인해, 별도의 추가 공정 없이, 기존의 복수의 배선들을 형성하는 과정에서 제1 연장부(ELK_Ex1)를 더 형성함으로써, 투과부(TA)의 하부에 배치된 센서와 같은 컴포넌트의 검출력을 양호하게 유지할 수 있다.
도 14A 및 도 14B는 다른 실시예에 따른 도 4의 A 영역을 확대하여 나타낸 도면이다.
도 11, 도 12, 도 14A 및 도 14B를 참조하면, 발광제어라인(ELK)이 아닌 하부금속층(BSL)을 이용하여, 도 10 및 도 13에 나타낸 제1 연장부(ELK_Ex, ELK_Ex1)와 같은 구조를 형성한다는 점에서 차이점이 있다.
더욱 구체적으로 설명하면, 투과부(TA)는 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)이 배치되기 전에는 사각형 형상을 가질 수 있고, 복수의 보조화소들(Pa)은 2행 4열로 배치된 화소일 수 있다. 도 14A 및 도 14B에 도시된 바와 같이, 사각형 형상을 갖는 투과부(TA)의 일 꼭짓점 근처에 제1 그룹화소(Pg1)의 2행 1열에 해당하는 보조화소(Pa1), 2행 2열에 해당하는 보조화소(Pa2) 및 제2 그룹화소(Pg2)의 1행 4열에 해당하는 보조화소(Pa3)가 배치될 수 있다.
제1 그룹화소(Pg1)의 2행 1열에 해당하는 보조화소(Pa1) 상에는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)이 제2 방향(Y 방향)으로 연장될 수 있고, 제1 그룹화소(Pg1)의 2행 2열에 해당하는 보조화소(Pa2) 상에도 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)이 제2 방향(Y 방향)으로 연장될 수 있다. 제2 그룹화소(Pg2)의 1행 4열에 해당하는 보조화소(Pa3)상에는 초기화 전압라인(VIL), 제1 스캔라인(SLK-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK)이 제1 방향(X 방향)으로 연장될 수 있다.
투과부(TA)의 투과율을 최대로 확보하기 위해, 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)은 투과부(TA)의 가장자리를 따라 배치될 수 있다. 한편, 투과부(TA) 상에는 제2 전극(173)이 배치되지 않을 수 있다. 설명의 편의를 위해, 제1 방향(X 방향)으로 연장되는 초기화 전압라인(VIL), 제1 스캔라인(SLK-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK) 상호간에 일정 간격 이격되게 배치된 것으로 도시하였으나, 평면상 복수의 배선들 (VIL, SLK-1, SLK, ELK, DL1, VDDL2)은 상호간에 이격되지 않고 배치될 수 있다.
일 실시예에 따르면, 초기화 전압라인(VIL)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 제1 층간절연막(141) 상에 형성되는 제2 게이트 층(GTL2)으로 형성될 수 있다. 제1 스캔라인(SLK-1)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 게이트 절연막(130) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있다. 제2 스캔라인(SLK)은 보조화소(Pa3) 상에서는 게이트 절연막(130) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있고, 제2 스캔라인 연결배선(SLK_Br)은 투과부(TA) 상에서 제1 층간절연막(141) 상에 형성되는 제2 게이트 층(GTL2)으로 형성될 수 있다. 제2 스캔라인 연결배선(SLK_Br)은 제1 층간절연막(141)에 형성되는 제9 컨택홀(CNT9)을 통해 제2 스캔라인(SLK)과 전기적 및/또는 물리적으로 연결되 수 있다. 발광 제어라인(ELK)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 게이트 절연막(130) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있다.
대체로 제1 방향(X 방향)으로 연장되는 초기화 전압라인(VIL), 제1 스캔라인(SLK-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK)은 투과부(TA)의 일 꼭짓점 근처에서 제1 방향(X 방향)과 교차하는 제2 방향(Y 방향)으로 연장되는 절곡점을 포함할 수 있다.
하부금속층(BSM)은 기판(SUB1) 상에 배치될 수 있다. 일 실시예에 따르면, 하부금속층(BSM)은 센서 영역(SA)에서, 투과부(TA)의 일 영역을 제외한 전 영역에 배치될 수 있다. 예를 들어, 복수의 보조 화소(Pa)들, 투과부(TA)의 가장자리를 따라 배치된 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)과 제3 방향(Z 방향)으로 중첩되게 배치되는 하부금속층의 바디부(BSM_BD) 및 절곡점 근처 영역에서, 삼각형 형상의 하부금속층의 연장부(BSM_Ex)를 포함할 수 있다.
하부금속층의 바디부(BSM_BD) 및 연장부(BSM_Ex)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
하부금속층의 연장부(BSM_Ex)는 도 14A에 도시된 바와 같이, 절곡점과 마주하는 제1 빗변을 포함할 수 있다. 제1 방향(X 방향)을 기준으로, 상기 제1 빗변이 이루는 각도(θ1)는 복수의 투과부(TA)에서 동일할 수 있다. 예를 들어, 상기 제1 빗변이 이루는 각도(θ1)는 약 45도 일 수 있다.
또한, 하부금속층의 연장부(BSM_Ex1)는 도 14B에 도시된 바와 같이, 절곡점과 마주하는 곡선 형상의 변을 포함할 수 있다. 상기 곡선 형상의 변의 곡률은 복수의 투과부(TA)에서 동일할 수 있다.
일 실시예에 따르면, 데이터 라인(DL)은 보조화소(Pa1, Pa2) 및 투과부(TA) 상 모두에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인(VDDL2)은 보조화소(Pa1, Pa2) 상에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인의 연결배선(VDDL2_Br)은 투과부(TA) 상에서, 보호막(150) 상에 형성되는 제2 데이터 금속층(DTL2)으로 형성될 수 있다. 제2 구동 전압 라인의 연결배선(VDDL2_Br)은 보호막(150)에 형성되는 제10 컨택홀(CNT10)을 통해 제2 구동 전압 라인(VDDL2)와 전기적 및/또는 물리적으로 연결될 수 있다.
대체로 제2 방향(Y 방향)으로 연장되는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)은 투과부(TA)의 일 꼭짓점 근처에서 제2 방향(Y 방향)과 교차하는 제1 방향(X 방향)으로 연장되는 절곡점을 포함할 수 있다.
보조화소(Pa1) 상에 배치되는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)은 각각 절곡점에서 초기화 전압라인(VIL) 및 제1 스캔라인(SLK-1)과 제3 방향(Z 방향)으로 중첩되게 배치될 수 있고, 보조화소(Pa2) 상에 배치되는 데이터 라인(DL) 및 제2 구동 전압 라인(VDDL2)은 각각 절곡점에서 제2 스캔라인(SLK), 및 발광 제어라인(ELK)과 제3 방향(Z 방향)으로 중첩되게 배치될 수 있다.
투과부(TA)의 다른 꼭짓점에서 복수의 배선들(VIL, SLK-1, SLK, ELK, DL1, VDDL2)의 배치는 상술한 내용과 대칭되므로, 이하 자세한 설명은 생략한다.
사각형 형상의 투과부(TA)의 4 개의 꼭짓점 각각에 삼각형 형상의 하부금속층의 연장부(BSM_Ex)가 배치되는 경우, 투과부(TA)는 평면상 팔각형 형상을 가질 수 있고, 사각형 형상의 투과부(TA)의 4 개의 꼭짓점 각각에 곡선 형상의 변을 포함하는 하부금속층의 연장부(BSM_Ex1)가 배치되는 경우, 투과부(TA)는 평면상 타원형 또는 원형의 형상을 가질 수 있다.
사각형 형상의 투과부(TA)에 비해 팔각형 형상의 투과부(TA) 및 타원형 또는 원형 형상의 투과부(TA)는 상술한 회절 현상이 감소할 수 있다. 이로 인해, 별도의 추가 공정 없이, 기존의 하부금속층(BSM)을 형성하는 과정에서 하부금속층(BSM)의 바디부(BSM_BD) 및 연장부(BSM_Ex, BSM_Ex1)를 더 형성함으로써, 투과부(TA)의 하부에 배치된 센서와 같은 컴포넌트의 검출력을 양호하게 유지할 수 있다.
도 15는 다른 실시예에 따른 도 4의 B 영역을 확대하여 나타낸 도면이다.
도 15를 참조하면, 복수의 제2 구동 전압 라인(VDDL2)을 전기적으로 하나로 연결하는 제2 구동 전압 라인의 통합배선(VDDL2_BE)을 포함한다는 점에서 도 11에 도시된 실시예와 차이점이 있다.
더욱 구체적으로 설명하면, 복수의 보조화소들(Pa)은 2행 4열로 배치된 화소일 수 있다. 도 15에 도시된 바와 같이, 사각형 형상을 갖는 투과부(TA)의 일 꼭짓점 근처에 제1 그룹화소(Pg1)의 2행 1열에 해당하는 보조화소(Pa1), 2행 2열에 해당하는 보조화소(Pa2), 2행 3열에 해당하는 보조화소(Pa4), 및 2행 4열에 해당하는 보조화소(Pa5)가 배치될 수 있다. 또한, 제2 그룹화소(Pg2)의 1행 4열에 해당하는 보조화소(Pa3)가 배치될 수 있다.
대체로 제1 방향(X 방향)으로 연장되는 초기화 전압라인(VIL), 제1 스캔라인(SKJ-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK)은 투과부(TA)의 일 꼭짓점 근처에서 제1 방향(X 방향)과 교차하는 제2 방향(Y 방향)으로 연장되는 절곡점을 포함할 수 있다.
제1 그룹화소(Pg1)의 2행 1열에 해당하는 보조화소(Pa1) 상에는 데이터 라인(DL_a) 및 제2 구동 전압 라인(VDDL2_a)이 제2 방향(Y 방향)으로 연장될 수 있고, 제1 그룹화소(Pg1)의 2행 2열에 해당하는 보조화소(Pa2) 상에도 데이터 라인(DL_b) 및 제2 구동 전압 라인(VDDL2_b)이 제2 방향(Y 방향)으로 연장될 수 있고, 제1 그룹화소(Pg1)의 2행 3열에 해당하는 보조화소(Pa4) 상에는 데이터 라인(DL_c) 및 제2 구동 전압 라인(VDDL2_c)이 제2 방향(Y 방향)으로 연장될 수 있고, 제1 그룹화소(Pg1)의 2행 4열에 해당하는 보조화소(Pa5) 상에도 데이터 라인(DL_d) 및 제2 구동 전압 라인(VDDL2_d)이 제2 방향(Y 방향)으로 연장될 수 있다.
제2 그룹화소(Pg2)의 1행 4열에 해당하는 보조화소(Pa3)상에는 초기화 전압라인(VIL), 제1 스캔라인(SKJ-1), 제2 스캔라인(SLK), 및 발광 제어라인(ELK)이 제1 방향(X 방향)으로 연장될 수 있다.
일 실시예에 따르면, 데이터 라인(DL_a, DL_b, DL_c, DL_d)은 보조화소(Pa1, Pa2, Pa4, Pa5) 및 투과부(TA) 상 모두에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인(VDDL2_a, VDDL2_b, VDDL2_c, VDDL2_d)은 보조화소(Pa1, Pa2, Pa4, Pa5) 상에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인의 통합배선(VDDL2_BE)은 투과부(TA) 상에서, 보호막(150) 상에 형성되는 제2 데이터 금속층(DTL2)으로 형성될 수 있다. 제2 구동 전압 라인의 통합배선(VDDL2_BE)은 보호막(150)에 형성되는 제10 컨택홀(CNT10_a, CNT10_b, CNT10_c, CNT10_d)을 통해 제2 구동 전압 라인(VDDL2_a, VDDL2_b, VDDL2_c, VDDL2_d)과 전기적 및/또는 물리적으로 연결될 수 있다.
대체로 제2 방향(Y 방향)으로 연장되는 데이터 라인(DL_a, DL_b, DL_c, DL_d) 및 제2 구동 전압 라인의 통합배선(VDDL2_BE)은 투과부(TA)의 일 꼭짓점 근처에서 제2 방향(Y 방향)과 교차하는 제1 방향(X 방향)으로 연장되는 절곡점을 포함할 수 있다. 제2 구동 전압 라인의 통합배선(VDDL2_BE)은 상기 투과부(TA)의 일 꼭짓점 근처 영역에서 제1 스캔 라인(SLK-1)과 제3 방향(Z 방향)으로 중첩될 수 있다.
도 16은 다른 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다.
도 16을 참조하면, 복수의 투과부(TA)에 각각 배치된 발광 제어 라인의 연장부의 빗변이 제1 방향(X 방향)과 이루는 각도(θ1, θ2, θ3, θ4, θ5)가 각각 상이하다는 점에서 도 11에 도시된 실시예와 차이점이 있다.
더욱 구체적으로 설명하면, 복수의 투과부(TA)는 제1방향(x) 및/또는 제2방향(y)을 따라 복수의 화소그룹(Pg)과 교번적으로 배치될 수 있다. 또는, 투과부(TA)들은 화소그룹(Pg)을 둘러싸도록 배치될 수 있다.
복수의 발광 제어 라인(ELK_a, ELK_b, ELK_c, ELK_d, ELK_e, ELK_f)은 대체로 제1 방향(X 방향)으로 배치될 수 있고, 투과부(TA)의 꼭짓점에 삼각형 형상의 연장부(ELK_Ex)를 포함할 수 있다. 연장부(ELK_Ex)는 제1 방향(X 방향) 및 제2 방향(Y 방향) 사이의 제1 대각선 방향(DDR1)으로 연장되는 빗변을 포함할 수 있다. 빗변이 제1 방향(X 방향)과 이루는 각도(θ1, θ2, θ3, θ4, θ5)는 각각 상이할 수 있다. 예를 들어, 빗변이 제1 방향(X 방향)과 이루는 각도(θ1, θ2, θ3, θ4, θ5)는 0도 보다 크고 90도 보다 작은 예각일 수 있다. 빗변이 제1 방향(X 방향)과 이루는 각도(θ1, θ2, θ3, θ4, θ5)가 커질 수록 투과부(TA)의 투과량은 증가할 수 있다.
사각형 형상의 투과부(TA)의 꼭짓점에 삼각형 형상의 연장부(ELK_Ex)를 포함함에 따라, 투과부(TA)는 평면상 팔각형 형상을 가질 수 있고, 복수의 투과부(TA) 하부에는 센서와 같은 컴포넌트가 배치될 수 있다. 일 실시예에 따르면, 투과부(TA)의 한 변의 길이는 80㎛일 수 있고, 센서와 같은 컴포넌트(SS)의 한 변의 길이는 4㎜일 수 있다. 즉, 하나의 컴포넌트(SS)에 무수히 많은 투과부(TA)가 매치될 수 있다. 투과부(TA) 각각에 배치된 연장부(ELK_Ex)의 빗변이 제1 방향(X 방향)과 이루는 각도(θ1, θ2, θ3, θ4, θ5)가 모두 상이한 경우, 투과부(TA)를 통과하는 광은 조금씩 다르게 회절하게 되고, 평균적으로 원형의 투과부(TA)를 통과하는 광이 회절하는 경우와 비슷한 효과를 가질 수 있다.
도 17은 다른 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다. 도 18은 도 17의 C 영역을 확대하여 나타낸 도면이다.
도 17 및 도 18을 참조하면, 제2 구동 전압 라인의 연결배선(VDDL22_Br)의 절곡점 근처 영역에 삼각형 형상의 제2 연장부(VDDL2_Ex)를 더 포함한다는 점에서 도 11에서 도시된 실시예와 차이점이 있다.
더욱 구체적으로 설명하면, 발광 제어라인(ELK)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 제1 게이트 층(GTL1)으로 형성될 수 있다. 대체로 제1 방향(X 방향)으로 연장되는 발광 제어라인(ELK)은 투과부(TA)의 일 꼭짓점 근처에서 제1 방향(X 방향)과 교차하는 제2 방향(Y 방향)으로 연장되는 절곡점을 포함할 수 있다.
발광 제어라인(ELK)은 절곡점 근처 영역에서, 제1 연장부(ELK_Ex)를 포함할 수 있다. 제1 연장부(ELK_Ex)는 발광 제어라인(ELK)과 동일한 물질로 동시에 형성될 수 있다. 예를 들어, 제1 연장부(ELK_Ex)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 구동 전압 라인의 연결배선(VDDL22_Br)은 제10 컨택홀(CNT10)을 통해서 제2 구동 전압 라인(VDDL22)과 전기적 및/또는 물리적으로 연결될 수 있다. 제2 구동 전압 라인의 연결배선(VDDL22_Br)은 투과부(TA) 상에서, 보호막(150) 상에 형성되는 제2 데이터 금속층(DTL2)으로 형성될 수 있다.
제2 구동 전압 라인의 연결배선(VDDL22_Br)은 절곡점 근처 영역에서, 제2 연장부(VDDL2_Ex)를 포함할 수 있다. 제2 연장부(VDDL2_Ex)는 제2 구동 전압 라인의 연결배선(VDDL22_Br)과 동일한 물질로 동시에 형성될 수 있다. 예를 들어, 제2 연장부(VDDL2_Ex)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 연장부(VDDL2_Ex)는 제1 방향(X 방향) 및 제2 방향(Y 방향) 사이의 제1 대각선 방향(DDR1)으로 연장되는 빗변을 포함할 수 있다. 제2 연장부(VDDL2_Ex)의 빗변과 제1 방향(X 방향)이 이루는 각도(θ6)는 제1 연장부(ELK_Ex)의 빗변과 제1 방향(X 방향)이 이루는 각도(θ1)와 상이할 수 있다. 일 실시예에 따르면, 제2 연장부(VDDL2_Ex)의 빗변과 제1 방향(X 방향)이 이루는 각도(θ6)는 제1 연장부(ELK_Ex)의 빗변과 제1 방향(X 방향)이 이루는 각도(θ1)보다 클 수 있다. 이와 같은 경우, 제1 연장부(ELK_Ex)와 제2 연장부(VDDL2_Ex)는 제3 방향(DR3)으로 일부만 중첩될 수 있다.
사각형 형상의 투과부(TA)의 4 개의 꼭짓점 각각에 삼각형 형상의 제1 연장부(ELK_Ex) 및 제2 연장부(VDDL2_Ex)가 배치됨으로써, 결과적으로 투과부(TA)는 평면상 십이각형 형상을 가질 수 있다. 사각형 형상의 투과부(TA)에 비해 십이각형 형상의 투과부(TA)는 상술한 회절 현상이 감소할 수 있다. 이로 인해, 별도의 추가 공정 없이, 기존의 복수의 배선들을 형성하는 과정에서 제1 연장부(ELK_Ex) 및 제2 연장부(VDDL2_Ex)를 더 형성함으로써, 투과부(TA)의 하부에 배치된 센서와 같은 컴포넌트의 검출력을 양호하게 유지할 수 있다.
도 19는 다른 실시예에 따른 투과부 상에 배치된 배선들을 나타낸 도면이다. 도 20은 도 19의 D 영역을 확대하여 나타낸 도면이다.
도 19 및 도 20을 참조하면, 도 19에 도시된 화소그룹(Pg_1)이 도 4에 도시된 화소그룹(Pg)보다 작은 면적을 갖는다는 점, 및 복수의 화소 그룹들(Pg_1)을 연결하는 복수의 배선들(VIL_1, SLK-1_1, SLK_1, ELK_1, DL1_1, VDDL2_1)이 투과부(TA)의 꼭짓점 영역에서 2 개의 절곡점을 포함한다는 점에서 도 11에 도시된 실시예와 차이점이 있다.
더욱 구체적으로 설명하면, 도 4에 도시된 화소그룹(Pg)이 FHD의 화소 크기(약 400ppi)를 갖는 경우, 도 19 및 도 20에 도시된 화소그룹(Pg_1)은 UHD의 화소 크기(약 500ppi)를 가질 수 있다. 이에 따라, 화소그룹(Pg_1) 상호 간의 간격이 넓어질 수 있다. 즉, 투과부(TA)의 하나의 면적은 보조화소(Pg_1)의 하나의 면적보다 클 수 있다.
일 실시예에 따르면, 투과부(TA)는 복수의 배선들(VIL_1, SLK-1_1, SLK_1, ELK_1, DL1_1, VDDL2_1)이 배치되기 전에는 사각형 형상을 가질 수 있고, 복수의 보조화소들(Pa_1)은 2행 4열로 배치된 화소일 수 있다. 도 20에 도시된 바와 같이, 사각형 형상을 갖는 투과부(TA)의 일 꼭짓점 근처에 제1 그룹화소(Pg1_1)의 2행 1열에 해당하는 보조화소(Pa1_1), 2행 2열에 해당하는 보조화소(Pa2_1) 및 제2 그룹화소(Pg2_1)의 1행 4열에 해당하는 보조화소(Pa3_1)가 배치될 수 있다.
제1 그룹화소(Pg1_1)의 2행 1열에 해당하는 보조화소(Pa1_1) 상에는 데이터 라인(DL1_1) 및 제2 구동 전압 라인(VDDL21_1)이 제2 방향(Y 방향)으로 연장될 수 있고, 제1 그룹화소(Pg1_1)의 2행 2열에 해당하는 보조화소(Pa2_1) 상에도 데이터 라인(DL2_1) 및 제2 구동 전압 라인(VDDL22_1)이 제2 방향(Y 방향)으로 연장될 수 있다. 제2 그룹화소(Pg2_1)의 1행 4열에 해당하는 보조화소(Pa3_1)상에는 초기화 전압라인(VIL_1), 제1 스캔라인(SLK-1_1), 제2 스캔라인(SLK_1), 및 발광 제어라인(ELK_1)이 제1 방향(X 방향)으로 연장될 수 있다.
투과부(TA)의 투과율을 최대로 확보하기 위해, 복수의 배선들(VIL_1, SLK-1_1, SLK_1, ELK_1, DL1_1, VDDL2_1)은 투과부(TA)의 가장자리를 따라 배치될 수 있다. 설명의 편의를 위해, 제1 방향(X 방향)으로 연장되는 초기화 전압라인(VIL_1), 제1 스캔라인(SLK-1_1), 제2 스캔라인(SLK_1), 및 발광 제어라인(ELK_1) 상호간에 일정 간격 이격되게 배치된 것으로 도시하였으나, 평면상 복수의 배선들 (VIL_1, SLK-1_1, SLK_1, ELK_1, DL1_1, VDDL21_1, DL2_1, VDDL22_1)은 상호간에 이격되지 않고 배치될 수 있다.
일 실시예에 따르면, 초기화 전압라인(VIL_1)은 보조화소(Pa3_1) 및 투과부(TA) 상 모두에서, 게이트 절연막(130) 상에 형성되는 제2 게이트 층(GTL2)으로 형성될 수 있다. 제1 스캔라인(SLK-1_1)은 보조화소(Pa3) 및 투과부(TA) 상 모두에서, 버퍼막(BF) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있다. 제2 스캔라인(SLK_1)은 보조화소(Pa3) 상에서는 버퍼막(BF) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있고, 제2 스캔라인 연결배선(SLK_Br1)은 투과부(TA) 상에서 게이트 절연막(130) 상에 형성되는 제2 게이트 층(GTL2)으로 형성될 수 있다. 제2 스캔라인 연결배선(SLK_Br1)은 게이트 절연막(130)에 형성되는 제9 컨택홀(CNT9)을 통해 제2 스캔라인(SLK_1)과 전기적 및/또는 물리적으로 연결되 수 있다. 발광 제어라인(ELK_1)은 보조화소(Pa3_1) 및 투과부(TA) 상 모두에서, 버퍼막(BF) 상에 형성되는 제1 게이트 층(GTL1)으로 형성될 수 있다.
대체로 제1 방향(X 방향)으로 연장되는 초기화 전압라인(VIL_1), 제1 스캔라인(SLK-1_1), 제2 스캔라인(SLK_1), 및 발광 제어라인(ELK_1)은 투과부(TA)의 일 꼭짓점 근처에서 제1 방향(X 방향)과 제2 방향(Y 방향) 사이의 제1 대각선 방향(DDR1)으로 연장되는 구간을 포함할 수 있고, 이에 따라, 2 개의 절곡점을 포함할 수 있다.
일 실시예에 따르면, 데이터 라인(DL1_1, DL2_1)은 보조화소(Pa1_1, Pa2_1) 및 투과부(TA) 상 모두에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인(VDDL21_1, VDDL22_1)은 보조화소(Pa1_1, Pa2_1) 상에서, 제2 층간 절연막(142) 상에 형성되는 제1 데이터 금속층(DTL1)으로 형성될 수 있다. 제2 구동 전압 라인의 연결배선(VDDL21_Br1, VDDL22_Br1)은 투과부(TA) 상에서, 보호막(150) 상에 형성되는 제2 데이터 금속층(DTL2)으로 형성될 수 있다. 제2 구동 전압 라인의 연결배선(VDDL21_Br1, VDDL22_Br1)은 보호막(150)에 형성되는 제10 컨택홀(CNT10)을 통해 전기적 및/또는 물리적으로 연결될 수 있다.
대체로 제2 방향(Y 방향)으로 연장되는 데이터 라인(DL1, DL2) 및 제2 구동 전압 라인(VDDL21, VDDL22)은 투과부(TA)의 일 꼭짓점 근처에서 제1 방향(X 방향)과 제2 방향(Y 방향) 사이의 제1 대각선 방향(DDR1)으로 연장되는 구간을 포함할 수 있고, 이에 따라, 2 개의 절곡점을 포함할 수 있다.
보조화소(Pa1_1) 상에 배치되는 데이터 라인(DL1_1) 및 제2 구동 전압 라인(VDDL21_1)은 각각 2 개의 절곡점 및 근처 영역에서 초기화 전압라인(VIL_1) 및 제1 스캔라인(SLK-1_1)과 제3 방향(Z 방향)으로 중첩되게 배치될 수 있고, 보조화소(Pa2_1) 상에 배치되는 데이터 라인(DL2_1) 및 제2 구동 전압 라인(VDDL22_1)은 각각 2 개의 절곡점 및 근처 영역에서 제2 스캔라인(SLK_1), 및 발광 제어라인(ELK_1)과 제3 방향(Z 방향)으로 중첩되게 배치될 수 있다.
투과부(TA)의 다른 꼭짓점에서 복수의 배선들(VIL_1, SLK-1_1, SLK_1, ELK_1, DL1_1, VDDL21_1, DL2_1, VDDL22_1)의 배치는 상술한 내용과 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 대칭되므로, 이하 자세한 설명은 생략한다. 사각형 형상의 투과부(TA)의 4 개의 꼭짓점 각각에, 제1 방향으로 연장되는 배선들이 2 개의 절곡점에 의해 제1 대각선 방향(DDR1)으로 연장되는 구간을 포함함으로써, 결과적으로 투과부(TA)는 평면상 팔각형 형상을 가질 수 있다. 사각형 형상의 투과부(TA)에 비해 팔각형 형상의 투과부(TA)는 상술한 회절 현상이 감소할 수 있다. 이로 인해, 별도의 추가 공정 없이, 기존의 복수의 배선들을 형성하는 과정에서 2 개의 절곡점에 의해 제1 대각선 방향(DDR1)으로 연장되는 구간을 형성함으로써, 투과부(TA)의 하부에 배치된 센서와 같은 컴포넌트의 검출력을 양호하게 유지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 알 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
SUB1: 기판
BF: 버퍼막
130: 게이트 절연막
141, 142: 제1 및 제2 층간 절연막
150: 보호막
160: 평탄화막
180: 화소 정의막
VIL: 초기화 전압 라인
SLK-1, SLK: 제1 및 제2 스캔라인
SLK_Br: 제2 스캔라인의 연결배선
ELK: 발광 제어 라인
ELK_Ex: (발광 제어 라인의) 제1 연장부
DL: 데이터 라인
VDDL2: 제2 구동 전압 라인
VDDL2_Br: 제2 구동 전압 라인의 연결배선
VDDL2_Ex: (제2 구동 전압 라인의) 제2 연장부

Claims (20)

  1. 표시영역과, 복수의 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판;
    상기 투과부의 가장자리를 따라 배치되고, 상기 복수의 보조 화소들을 전기적으로 연결하는 복수의 배선들을 포함하되,
    상기 복수의 배선들은, 제1 방향으로 연장되는 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 배선들을 포함하고,
    상기 제1 방향으로 연장되는 복수의 배선들 중 상기 투과부의 중앙 영역과 가장 인접하게 배치된 배선들은 일부 영역에 제1 연장부를 구비하는 표시 장치.
  2. 제1 항에 있어서,
    상기 투과부는 평면상 팔각형 형상을 포함하는 다각형 형상, 원형 및 타원형 형상 중 어느 하나를 가지는 표시 장치.
  3. 제1 항에 있어서,
    상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 방향으로 연장되는 배선들은, 제1 배선 내지 제4 배선을 포함하고, 상기 제1 배선 내지 제4 배선이 상기 제2 방향으로 순차적으로 배치되고,
    상기 제2 방향으로 연장되는 배선들은, 제5 배선 및 제6 배선을 포함하고, 상기 제5 배선 및 제6 배선이 상기 제1 방향으로 순차적으로 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 배선은 초기화 전압 라인, 상기 제2 배선은 제1 스캔 라인, 상기 제3 배선은 제2 스캔 라인, 상기 제4 배선은 발광 제어 라인, 상기 제5 배선은 데이터 라인 및 상기 제6 배선은 전원 전압라인인 표시 장치.
  6. 제4 항에 있어서,
    상기 보조화소들 상에서, 상기 제2 내지 제4 배선은 제1 게이트층으로 형성되고, 상기 제1 배선은 상기 제1 게이트층과 제1 절연막에 의해 절연된 제2 게이트층으로 형성되고, 상기 투과부들 상에서, 상기 제1 배선 및 상기 제3 배선은 제2 게이트층으로 형성되고, 상기 제2 배선 및 제4 배선의 연결배선은 상기 제1 게이트층으로 형성되는 표시 장치.
  7. 제6 항에 있어서,
    상기 제3 배선의 연결배선은 상기 제1 절연층에 형성된 제1 컨택홀을 통해 상기 제3 배선과 연결되는 표시 장치.
  8. 제4 항에 있어서,
    상기 보조화소들 상에서, 상기 제5 배선 및 상기 제6 배선은 제1 데이터 금속층으로 형성되고, 상기 투과부 상에서, 상기 제5 배선은 상기 제1 데이터 금속층으로 형성되고, 제6 배선의 연결배선은 상기 제1 데이터 금속층과 제2 절연층에 의해 절연된 제2 데이터 금속층으로 형성되는 표시 장치.
  9. 제8 항에 있어서,
    상기 제6 배선의 연결배선은 상기 제2 절연층에 형성된 제2 컨택홀을 통해 상기 제6 배선과 연결되는 표시 장치.
  10. 제4항에 있어서,
    상기 제1 내지 제6 배선은 상기 투과부의 가장자리에서 직각으로 구부러지는 절곡점을 구비하고, 상기 제4 배선은 상기 절곡점에서 삼각형 형상의 제1 연장부를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 연장부는 상기 절곡점과 마주하는 제1 빗변을 포함하고, 상기 제1 방향을 기준으로, 상기 제1 빗변이 기울어진 각도는, 상기 복수의 투과부들 마다 상이한 표시 장치.
  12. 제10 항에 있어서,
    상기 제2 방향으로 연장되는 복수의 배선들 중 상기 투과부의 중앙 영역과 가장 인접하게 배치된 배선들은 일부 영역에 제2 연장부를 더 구비하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제6 배선은 상기 절곡점에서 삼각형 형상의 제2 연장부를 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 연장부는 상기 제4 배선과 동일한 물질로 동시에 형성되고, 상기 제2 연장부는 상기 제6 배선과 동일한 물질로 동시에 형성되는 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 연장부는 상기 절곡점과 마주하는 제2 빗변을 포함하고, 상기 제1 방향을 기준으로, 상기 제2 빗변이 기울어진 각도는, 상기 제1 빗변이 기울어진 각도와 상이한 표시 장치.
  16. 표시영역과, 복수의 보조 화소들 및 투과부들을 포함하는 센서영역을 포함하는 기판;
    상기 투과부의 가장자리를 따라 배치되고, 상기 복수의 보조 화소들을 전기적으로 연결하는 복수의 배선들을 포함하되,
    상기 복수의 배선들은, 제1 방향으로 연장되는 배선들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 배선들을 포함하고,
    상기 제1 방향으로 연장되는 복수의 배선들 및 상기 제2 방향으로 연장되는 복수의 배선들은, 상기 투과부의 가장자리에서 적어도 2 개 이상의 변곡점을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 투과부는 평면상 팔각형 형상을 포함하는 다각형 형상, 원형 및 타원형 형상 중 어느 하나를 가지는 표시 장치.
  18. 제16 항에 있어서,
    상기 투과부 하나의 면적은 상기 보조 화소 하나의 발광영역의 면적보다 큰 표시 장치.
  19. 제16 항에 있어서,
    상기 투과부의 하부에 배치되는 컴포넌트를 포함하되, 상기 컴포넌트는 적외선, 가시광선 및 음향 등을 이용하는 센서 중 적어도 하나를 포함하는 표시 장치.
  20. 제16 항에 있어서,
    상기 제1 방향으로 연장되는 복수의 배선들과 상기 제2 방향으로 연장되는 복수의 배선들은 상기 변곡점 근처 영역에서 상기 제1 방향 및 상기 제2 방향과 교차하는 제3 방향으로 중첩되게 배치되는 표시 장치.
KR1020190093556A 2019-07-31 2019-07-31 표시 장치 KR20210016152A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190093556A KR20210016152A (ko) 2019-07-31 2019-07-31 표시 장치
US16/927,697 US20210036090A1 (en) 2019-07-31 2020-07-13 Display device
CN202010756391.5A CN112310170A (zh) 2019-07-31 2020-07-31 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190093556A KR20210016152A (ko) 2019-07-31 2019-07-31 표시 장치

Publications (1)

Publication Number Publication Date
KR20210016152A true KR20210016152A (ko) 2021-02-15

Family

ID=74259562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093556A KR20210016152A (ko) 2019-07-31 2019-07-31 표시 장치

Country Status (3)

Country Link
US (1) US20210036090A1 (ko)
KR (1) KR20210016152A (ko)
CN (1) CN112310170A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574986B2 (en) 2020-03-04 2023-02-07 Samsung Display Co., Ltd. Display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057993A (ko) * 2019-11-13 2021-05-24 엘지디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20220041285A (ko) 2020-09-24 2022-04-01 삼성디스플레이 주식회사 표시 장치
KR20220051684A (ko) * 2020-10-19 2022-04-26 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR20220070124A (ko) 2020-11-20 2022-05-30 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR20170113066A (ko) * 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574986B2 (en) 2020-03-04 2023-02-07 Samsung Display Co., Ltd. Display device
US11825714B2 (en) 2020-03-04 2023-11-21 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20210036090A1 (en) 2021-02-04
CN112310170A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US10879316B2 (en) Organic light-emitting display device and method of manufacturing the same
US11038151B2 (en) Display device
KR20210016152A (ko) 표시 장치
US9209420B2 (en) Display device
US11385749B2 (en) Touch display device
US10153322B2 (en) Organic light emitting display device
US11183667B2 (en) Display device
US11803266B2 (en) Display device
US11079890B2 (en) Touch sensing unit and display device including the same
US11362153B2 (en) Display device
US11626456B2 (en) Display device including stepped section substrate with embedded camera
EP3792979A1 (en) Display device
KR20210056468A (ko) 센싱 유닛과 그를 포함하는 표시 장치
KR20210007062A (ko) 터치 유닛과 그를 포함하는 표시 장치
US11150753B2 (en) Display device including a touch detecting unit having an insulating pattern
CN114447034A (zh) 显示装置
US11599217B2 (en) Touch display device
CN113126804B (zh) 触摸显示装置
KR102587708B1 (ko) 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이 및 그의 제조방법
JP2020187234A (ja) 表示装置
US11387294B2 (en) Display device
US20220367585A1 (en) Display device
CN115207044A (zh) 显示装置及其制造方法
CN118231553A (zh) 显示装置
CN117158128A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination