KR20220134839A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220134839A
KR20220134839A KR1020210039778A KR20210039778A KR20220134839A KR 20220134839 A KR20220134839 A KR 20220134839A KR 1020210039778 A KR1020210039778 A KR 1020210039778A KR 20210039778 A KR20210039778 A KR 20210039778A KR 20220134839 A KR20220134839 A KR 20220134839A
Authority
KR
South Korea
Prior art keywords
data line
area
disposed
fan
display
Prior art date
Application number
KR1020210039778A
Other languages
English (en)
Inventor
조재범
이승찬
박범수
이왕조
임재익
최동희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210039778A priority Critical patent/KR20220134839A/ko
Priority to US17/564,622 priority patent/US20220310763A1/en
Priority to CN202210291302.3A priority patent/CN115132788A/zh
Publication of KR20220134839A publication Critical patent/KR20220134839A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치에 있어서, 표시영역, 제1 영역, 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치된 벤딩영역, 및 패드영역을 갖는 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치되는 표시부; 상기 비표시영역 상에 배치되는 구동회로부; 및 상기 표시부와 상기 구동회로부 사이의 상기 제1 영역, 상기 벤딩영역, 및 상기 제2 영역 상에 배치 상기 구동회로부로부터 인가된 데이터 신호를 상기 표시부로 전달하는 팬아웃부;를 구비하고, 상기 팬아웃부는 상기 제2 영역 상에 배치된 제1-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제1-1 데이터라인과 상이한 층에 배치되는 제1-2 데이터라인을 포함하는 제1 데이터라인을 포함하는, 표시 장치가 제공된다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것이다.
표시 장치들 중, 유기발광 표시 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 표시 장치로서 주목을 받고 있다.
일반적으로 유기발광 표시 장치는 기판 상에 박막트랜지스터, 및 유기발광다이오드를 형성하고, 유기발광다이오드가 스스로 빛을 발광하여 작동한다. 이러한 유기발광 표시 장치는 휴대폰 등과 같은 소형 제품의 표시부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 표시부로 사용되기도 한다.
이러한 유기발광 표시 장치와 같은 표시 장치는 기판 상에 위치한 표시부, 및 표시부 일측으로 배선이 연장된 팬아웃부를 갖는다. 이러한 표시 장치에 있어서 적어도 일부를 벤딩시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비표시영역의 면적을 줄일 수 있다.
본 발명은 비표시영역이 최소화되고 인접 화소 간 발광 균일도가 향상된 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시 장치에 있어서, 표시영역, 제1 영역, 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치된 벤딩영역, 및 패드영역을 갖는 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치되는 표시부; 상기 비표시영역 상에 배치되는 구동회로부; 상기 표시부와 상기 구동회로부 사이의 상기 제1 영역, 상기 벤딩영역, 및 상기 제2 영역 상에 배치 상기 구동회로부로부터 인가된 데이터 신호를 상기 표시부로 전달하는 팬아웃부;를 구비하고, 상기 팬아웃부는 상기 제2 영역 상에 배치된 제1-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제1-1 데이터라인과 상이한 층에 배치되는 제1-2 데이터라인을 포함하는 제1 데이터라인을 포함하는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 제1 데이터라인은 상기 벤딩영역 상에 배치된 제1-3 데이터라인을 더 포함하고, 상기 제1-3 데이터라인은 상기 제1-2 데이터라인과 상이한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1-1 데이터라인과 상기 제1-2 데이터라인은 서로 상이한 물질로 구비될 수 있다.
본 실시예에 있어서, 상기 팬아웃부는 상기 제2 영역 상에 배치된 제2-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제2-1 데이터라인과 상이한 층에 배치되는 제2-2 데이터라인을 포함하는 제2 데이터라인을 포함할 수 있다.
본 실시예에 있어서, 상기 제1-1 데이터라인과 상기 제2-1 데이터라인은 동일한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1-2 데이터라인과 상기 제2-2 데이터라인은 상이한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 팬아웃부는 제1 팬아웃부분, 제2 팬아웃부분, 및 상기 제1 팬아웃부분과 상기 제2 팬아웃부분 사이의 이격부분을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1-1 데이터라인과 상기 제1-2 데이터라인은 상기 제2 영역에 위치하는 제1 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 팬아웃부분 내에서 상기 제1 컨택홀의 위치는 상기 표시부와 점진적으로 가까워지거나 멀어질 수 있다.
본 실시예에 있어서, 상기 제2-1 데이터라인과 상기 제2-2 데이터라인은 상기 제2 영역에 위치하는 제2 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 이격부분을 사이에 두고 최인접하게 배치되는 상기 제2 데이터라인과 상기 제1 데이터라인에 있어서, 상기 제2 데이터라인의 상기 제2-1 데이터라인과 상기 제2-2 데이터라인을 전기적으로 연결시키는 상기 제2 컨택홀은 상기 제1 데이터라인의 상기 제1-1 데이터라인과 상기 제1-2 데이터라인을 전기적으로 연결시키는 상기 제1 컨택홀보다 상기 표시부에 가깝게 위치할 수 있다.
본 실시예에 있어서, 상기 표시 장치는 폴딩축을 중심으로 폴딩될 수 있다.
본 발명의 다른 관점에 따르면, 표시영역, 제1 영역, 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치된 벤딩영역, 및 패드영역을 갖는 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치되는 표시부; 상기 비표시영역 상에 배치되는 구동회로부; 상기 표시부와 상기 구동회로부 사이의 상기 제1 영역, 상기 벤딩영역, 및 상기 제2 영역 상에 배치 상기 구동회로부로부터 인가된 데이터 신호를 상기 표시부로 전달하는 팬아웃부;를 구비하고, 상기 팬아웃부는 상기 제2 영역 상에 배치되되 서로 상이한 층에 배치되는 제1 부분과 제2 부분을 포함하는 제1-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제1 부분 또는 상기 제2 부분과 동일한 층에 배치되는 제1-2 데이터라인을 포함하는 제1 데이터라인을 포함하는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 제1 부분과 상기 제2 부분에 동일한 신호가 인가될 수 있다.
본 실시예에 있어서, 상기 제1 부분과 상기 제2 부분은 적어도 일부 중첩될 수 있다.
본 실시예에 있어서, 상기 제1-2 데이터라인은 제1 폭을 갖고, 상기 제1 부분은 상기 제1 폭보다 큰 제2 폭을 가질 수 있다.
본 실시예에 있어서, 상기 팬아웃부는 상기 제2 영역 상에 배치된 제2-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제2-1 데이터라인과 상이한 층에 배치되는 제2-2 데이터라인을 포함하는 제2 데이터라인을 포함할 수 있다.
본 실시예에 있어서, 상기 제2-2 데이터라인은 상기 제1 부분, 또는 상기 제2 부분과 동일한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 제2-1 데이터라인은 상기 제1 부분과 적어도 일부 중첩될 수 있다.
본 실시예에 있어서, 상기 제1-1 데이터라인과 상기 제2-1 데이터라인 사이에 개재되는 차폐층을 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 폴딩축을 기준으로 폴딩되는 표시 장치에 있어서, 표시영역, 제1 영역, 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치된 벤딩영역, 및 패드영역을 갖는 비표시영역을 포함하는 기판; 상기 표시영역 상에 배치되는 표시부; 상기 비표시영역 상에 배치되는 구동회로부; 상기 표시부와 상기 구동회로부 사이의 상기 제1 영역, 상기 벤딩영역, 및 상기 제2 영역 상에 배치 상기 구동회로부로부터 인가된 데이터 신호를 상기 표시부로 전달하는 팬아웃부;를 구비하고, 상기 팬아웃부는 서로 상이한 층에 배치되는 제1-1 데이터라인과 제1-2 데이터라인을 포함하는 제1 데이터라인을 포함하는 표시 장치가 제공된다.
본 실시예에 있어서, 상기 제1-1 데이터라인은 상기 제2 영역 상에 배치되고, 상기 제1-2 데이터라인은 상기 패드영역 상에 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 비표시영역 축소되고 인접 화소 간 발광 균일도가 향상된 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a, 및 도 2b는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도들이다.
도 3, 및 도 4는 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 5는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 7은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 8, 및 도 9는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도들이다.
도 10a 내지 도 10d는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도들이다.
도 11은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 12는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 13은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 14, 및 도 15는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도들이다.
도 16은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이고, 도 2a 및 도 2b는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도들이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(1)는 표시영역(DA), 및 표시영역(DA) 주변의 비표시영역(NDA)을 포함할 수 있다. 비표시영역(NDA)은 비표시영역(NDA)의 일부가 벤딩된 벤딩영역(BA)을 포함할 수 있다. 벤딩영역(BA)을 제외한 나머지 영역은 대략 플랫(flat)한 면을 갖는 영역일 수 있다. 벤딩영역(BA)은 도 1에 도시된 것과 같이 제1 방향(X 방향)으로 연장된 벤딩축(BAX)을 기준으로 벤딩될 수 있다.
기판(100)은 플렉서블(flexible), 벤더블(bendable) 또는 롤러블(rollable) 특성을 갖는 다양한 물질을 포함할 수 있다. 예컨대, 기판(100)은 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트와 같은 고분자 수지를 포함할 수 있다.
물론, 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO) 등의 무기물을 포함하는 배리어층을 포함하는 다층 구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 일 실시예에서, 기판(100)이 벤딩될 필요가 없는 표시 장치의 경우에는 기판(100)은 글래스를 포함할 수도 있다.
기판(100)에 있어서, 벤딩영역(BA)을 포함하는 비표시영역(NDA)의 제1 방향(X 방향)의 폭은 표시영역(DA)이 위치한 부분의 제1 방향(X 방향)의 폭보다 작을 수 있다. 또한, 기판(100)의 가장자리의 코너부(100c)는 라운드 형상일 수 있다. 이러한 형상은 도 2a와 같이 표시영역(DA)에도 적용될 수 있다.
도 2a를 참조하면, 표시 장치(1)는 복수의 화소(P)들이 위치하는 표시영역(DA)과, 표시영역(DA) 외측에 위치하는 비표시영역(NDA)을 포함할 수 있다. 이는 기판(100)이 표시영역(DA), 및 비표시영역(NDA)을 갖는 것으로 이해될 수도 있다. 비표시영역(NDA)은 표시영역(DA) 일측에 집적회로(IC)와 같은 각종 전자 소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PDA)을 포함할 수 있다.
도 2a는 제조 과정 중의 기판(100) 등의 모습을 나타낸 평면도로 이해될 수도 있다. 최종적인 표시 장치나 표시 장치를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 비표시영역(NDA)의 면적을 최소화하기 위해, 도 1과 같이 기판(100) 등의 일부가 벤딩될 수 있다. 예컨대, 도 1, 및 도 2a에 도시된 것과 같이 기판(100)은 제1 방향(X 방향)으로의 폭이 상이한 부분을 가질 수 있으며, 폭이 좁은 부분에서 제1 방향(X 방향)과 평행한 벤딩축(BAX)을 중심으로(기준으로) 기판(100)이 벤딩될 수 있다.
이 경우, 패드영역(PDA)의 적어도 일부가 표시영역(DA)과 중첩되며 위치되도록 할 수 있다. 물론, 패드영역(PDA)이 표시영역(DA)을 가리는 것이 아니라 패드영역(PDA)이 표시영역(DA)의 뒤쪽에 위치되도록, 벤딩 방향이 설정될 수 있다. 이에 따라 사용자는 표시영역(DA)이 표시 장치(1)의 대부분을 차지하는 것으로 인식하게 될 수 있다.
표시영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 구체적으로, 표시영역(DA)은 상호 마주보는 제1 가장자리(E1)와 제2 가장자리(E2), 및 상호 마주보되 제1 가장자리(E1)와 제2 가장자리(E2) 사이에 위치한 제3 가장자리(E3)와 제4 가장자리(E4)를 포함할 수 있다. 패드영역(PDA)은 제1 가장자리(E1) 내지 제4 가장자리(E4) 중 제4 가장자리(E4)에 인접한 곳에 위치할 수 있다. 이때, 제1 가장자리(E1)와 제4 가장자리(E4)를 연결하는 제1 부분(F1)은 라운드 형상을 가질 수 있다. 물론, 표시영역(DA)은 제2 가장자리(E2)와 제4 가장자리(E4)를 연결하는 제2 부분(F2)에서도 라운드 형상을 가질 수 있다. 또한, 표시영역(DA)은 가장자리의 그 외의 부분에서도 라운드 형상을 가질 수도 있다.
표시영역(DA) 상에는 복수의 화소(P)를 포함하는 표시부(10)가 배치될 수 있다. 패드영역(PDA) 상에는 복수의 데이터라인을 포함하는 팬아웃부(20)가 배치될 수 있다. 팬아웃부(20)의 일측은 표시부(10)에 연결되고, 팬아웃부(20)의 타측은 구동회로부(30)에 연결될 수 있다. 구동회로부(30)는 집적회로(IC)와 같은 각종 전자 소자를 포함할 수 있다.
표시영역(DA)의 좌측 및/또는 우측에는 스캔구동회로가 더 배치될 수 있다. 스캔구동회로는 스캔라인을 통해 각 화소(P)에 스캔신호를 제공할 수 있고, 발광제어라인을 통해 각 화소(P)에 발광제어신호를 제공할 수 있다.
도 2b를 참조하면, 일 실시예에 따른 표시 장치(1)는 폴딩축(FAX)을 중심으로(기준으로) 폴딩될 수 있다. 구체적으로, 표시 장치(1)는 제1 방향(X 방향)과 평행한 폴딩축(FAX)을 중심으로(기준으로) 접힐 수 있다. 표시 장치(1)가 제1 방향(X 방향)과 평행한 폴딩축(FAX)을 중심으로(기준으로) 접힘으로써, 폴딩축(FAX)의 상부의 표시영역(DA)과 폴딩축(FAX) 하부의 표시영역(DA)이 서로 마주볼 수 있다. 일 실시예에서, 폴딩축(FAX)은 표시영역(DA)의 적어도 일부를 가로지를 수 있다.
도 2b에는 표시 장치(1)가 제1 방향(X 방향)과 평행한 폴딩축(FAX)을 중심으로(기준으로) 폴딩되는 것이 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 표시 장치(1)는 제1 방향(X 방향)과 교차하는 제2 방향(Y 방향)과 평행한 폴딩축(FAX)을 중심으로(기준으로) 폴딩될 수도 있다.
일 실시예에서, 표시 장치(1)는 표시영역(DA) 상에 배치되는 표시부(10)를 포함할 수 있다. 일 실시예에서, 표시부(10)는 복수의 화소(P)를 포함할 수 있다.
일 실시예에서, 화소(P)는 제1 화소(P1), 제2 화소(P2), 및 제3 화소(P3)를 포함할 수 있다. 일 실시예에서, 제1 화소(P1), 제2 화소(P2), 및 제3 화소(P3)는 각각 적색, 녹색, 청색의 빛을 방출할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 제1 화소(P1), 제2 화소(P2), 및/또는 제3 화소(P3)는 가로 방향(예컨대, 제1 방향(X 방향))의 길이가 세로 방향(예컨대, 제2 방향(Y 방향))의 길이보다 긴 랜드스케이프(Landscape) 형상으로 구비될 수 있다. 일 실시예에서, 제1 화소(P1), 제2 화소(P2), 및/또는 제3 화소(P3)는 세로 방향(예컨대, 제2 방향(Y 방향))의 길이가 가로 방향(예컨대, 제1 방향(X 방향))의 길이보다 긴 포트레이트(Portrait) 형상으로 구비될 수 있다.
또는, 일 실시예에서, 제1 화소(P1), 제2 화소(P2), 및/또는 제3 화소(P3)는 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 3, 및 도 4는 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 3을 참조하면, 화소회로(PC)는 유기발광다이오드(OLED)와 연결되어 화소(P)들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL), 및 데이터라인(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터라인(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2), 및 구동전압라인(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터, 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 4를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6), 제2 초기화 박막트랜지스터(T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 4에서는, 각 화소회로(PC) 마다 신호라인(SL, SL-1, SL+1, EL, DL)들, 초기화전압라인(VL), 및 구동전압라인(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 일 실시예에서, 신호라인(SL, SL-1, SL+1, EL, DL)들 중 적어도 어느 하나, 또는/및 초기화전압라인(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동 전류를 공급할 수 있다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔라인(SL)과 연결되고, 소스전극은 데이터라인(DL)과 연결될 수 있다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압라인(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온 되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1 초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1 초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔라인(SL-1)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압라인(VL)과 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광제어라인(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압라인(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광제어라인(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되며, 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제2 초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔라인(SL+1)에 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 소스전극은 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압라인(VL)과 연결될 수 있다. 제2 초기화 박막트랜지스터(T7)는 이후 스캔라인(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 4에서는, 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 각각 이전 스캔라인(SL-1), 및 이후 스캔라인(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 일 실시예에서, 제1 초기화 박막트랜지스터(T4), 및 제2 초기화 박막트랜지스터(T7)는 모두 이전 스캔라인(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압라인(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극, 및 제1 초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광할 수 있다.
화소회로(PC)는 도 4를 참조하여 설명한 박막트랜지스터, 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
도 5는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 5는 도 2a의 I-I' 선을 따라 취한 단면도에 해당한다.
도 5를 참조하면, 기판(100) 상에는 박막트랜지스터(TFT), 및 유기발광다이오드(OLED)가 배치될 수 있다.
기판(100) 상에는 버퍼층(101)이 배치될 수 있다. 버퍼층(101)은 기판(100) 상에 위치하여 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
일 실시예에서, 버퍼층(101)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 또는 버퍼층(101)은 폴리이미드, 실록산 등의 유기 절연물을 포함할 수 있다.
일 실시예에서, 버퍼층(101)은 50nm 이상 10㎛이하의 두께를 가질 수 있다.
버퍼층(101) 상에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(134), 반도체층(134)과 중첩하는 게이트전극(136), 및 반도체층(134)과 전기적으로 연결되는 연결전극을 포함할 수 있다. 박막트랜지스터(TFT)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동할 수 있다.
반도체층(134)은 버퍼층(101) 상에 배치되며, 게이트전극(136)과 중첩되는 채널영역(131), 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132), 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 연결전극과 전기적으로 연결될 수 있다.
반도체층(134)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 반도체층(134)이 산화물반도체로 형성되는 경우, 반도체층(134)은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(134)은 ITZO(InSnZnO), IGZO(InGaZnO) 등일 수 있다. 반도체층(134)이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
반도체층(134) 상에는 제1 절연층(103)이 배치될 수 있다. 제1 절연층(103)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제1 절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층으로 구비될 수 있다.
제1 절연층(103) 상에는 게이트전극(136)이 배치될 수 있다. 게이트전극(136)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트전극(136)은 게이트전극(136)에 전기적 신호를 인가하는 게이트라인과 연결될 수 있다.
일 실시예에서, 게이트전극(136)의 두께는 50nm 이상으로 구비될 수 있다.
게이트전극(136) 상에는 제2 절연층(105)이 배치될 수 있다. 제2 절연층(105)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제2 절연층(105)은 전술한 무기 절연물을 포함하는 단일층 또는 다층으로 구비될 수 있다.
제1 절연층(103) 상에는 스토리지 커패시터(Cst)가 배치될 수 있다. 스토리지 커패시터(Cst)는 하부전극(144), 및 하부전극(144)과 중첩되는 상부전극(146)을 포함할 수 있다. 스토리지 커패시터(Cst)의 하부전극(144)과 상부전극(146)은 제2 절연층(105)을 사이에 두고 중첩될 수 있다.
스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 중첩되며, 스토리지 커패시터(Cst)의 하부전극(144)이 박막트랜지스터(TFT)의 게이트전극(136)과 일체(一體)로서 배치될 수 있다. 일 실시예에서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩되지 않을 수 있으며, 스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
스토리지 커패시터(Cst)의 상부전극(146)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
일 실시예에서, 상부전극(146)의 두께는 50nm 이상으로 구비될 수 있다.
스토리지 커패시터(Cst)의 상부전극(146) 상에는 제3 절연층(107)이 배치될 수 있다. 제3 절연층(107)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제3 절연층(107)은 전술한 무기 절연물을 포함하는 단일층 또는 다층으로 구비될 수 있다.
제3 절연층(107) 상에는 연결전극인 소스전극(137), 및 드레인전극(138)이 배치될 수 있다. 소스전극(137), 및 드레인전극(138)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 소스전극(137), 및 드레인전극(138)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(137), 및 드레인전극(138) 상에는 제1 평탄화층(111)이 배치될 수 있다. 제1 평탄화층(111)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 제1 평탄화층(111)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Polymethylmethacrylate, PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 제1 평탄화층(111)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiOXNY), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO)등을 포함할 수 있다. 제1 평탄화층(111)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
제1 평탄화층(111) 상에는 컨택메탈층(CM)이 배치될 수 있다. 컨택메탈층(CM)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 컨택메탈층(CM)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
컨택메탈층(CM) 상에는 제2 평탄화층(113)이 배치될 수 있다. 일 실시예에서, 제2 평탄화층(113)은 제1 평탄화층(111)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 제2 평탄화층(113)은 제1 평탄화층(111)과 상이한 물질을 포함할 수 있다.
제2 평탄화층(113) 상에는 화소전극(210), 중간층(220), 및 대향전극(230)을 포함하는 유기발광다이오드(OLED)가 배치될 수 있다. 화소전극(210)은 제2 평탄화층(113)을 관통하는 컨택홀을 통해 컨택메탈층(CM)과 전기적으로 연결되고, 컨택메탈층(CM)은 제1 평탄화층(111)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)의 연결전극인 소스전극(137), 또는 드레인전극(138)과 전기적으로 연결되어, 유기발광다이오드(OLED)는 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
제2 평탄화층(113) 상에는 화소전극(210)이 배치될 수 있다. 화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 화소전극(210)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제2 평탄화층(113) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 화소전극(210)의 적어도 일부를 노출시키는 개구(OP)를 가질 수 있다. 화소정의막(180)의 개구(OP)에 의해 노출된 영역을 발광영역(EA)으로 정의할 수 있다. 발광영역(EA)들의 주변은 비발광영역(NEA)으로서, 비발광영역(NEA)은 발광영역(EA)들을 둘러쌀 수 있다. 즉, 표시영역(DA)은 복수의 발광영역(EA) 및 이들을 둘러싸는 비발광영역(NEA)을 포함할 수 있다. 화소정의막(180)은 화소전극(210)과 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써, 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에는 중간층(220)이 배치될 수 있다. 중간층(220)은 발광층(220b)을 포함할 수 있으며, 발광층(220b)의 아래 및 위에는, 제1 기능층(220a), 및/또는 제2 기능층(220c)이 선택적으로 배치될 수 있다.
일 실시예에서, 중간층(220)은 화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에 배치될 수 있다. 보다 구체적으로, 중간층(220)의 발광층(220b)은 화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에 배치될 수 있다.
제1 기능층(220a)은 정공 주입층(HIL: hole injection layer) 및/또는 정공 수송층(HTL: hole transport layer)을 포함할 수 있으며, 제2 기능층(220c)은 전자 수송층(ETL: electron transport layer) 및/또는 전자 주입층(EIL: electron injection layer)을 포함할 수 있다.
발광층(220b)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층(220b)은 저분자 유기물 또는 고분자 유기물을 포함할 수 있다.
발광층(220b)이 저분자 유기물을 포함할 경우, 중간층(220)은 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공 증착 방법으로 형성될 수 있다.
발광층(220b)이 고분자 유기물을 포함할 경우에는 중간층(220)은 대개 홀 수송층, 및 발광층(220b)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄 방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 중간층(220) 상에 배치되되, 중간층(220)의 전부를 덮는 형태로 배치될 수 있다. 대향전극(230)은 표시영역(DA) 상부에 배치되되, 표시영역(DA)의 전부를 덮는 형태로 배치될 수 있다. 즉, 대향전극(230)은 오픈 마스크를 이용하여 표시영역(DA)에 배치된 복수의 화소(P)를 커버하도록 표시 패널 전체에 일체(一體)로 형성될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다. 구체적으로, 도 6은 도 2a의 A 부분을 확대하여 도시하는 평면도이다.
도 6을 참조하면, 일 실시예에서, 비표시영역(NDA)은 제1 영역(1A), 벤딩영역(BA), 제2 영역(2A), 및 패드영역(PDA)을 포함할 수 있다. 제1 영역(1A)은 표시영역(DA)에 가장 인접한 영역일 수 있다. 예컨대, 제1 영역(1A)은 제4 가장자리(E4)와 벤딩영역(BA) 사이의 영역일 수 있다. 벤딩영역(BA)은 제1 영역(1A)과 제2 영역(2A)의 사이의 영역일 수 있다. 벤딩영역(BA)을 중심으로 제1 영역(1A)과 제2 영역(2A)이 정의될 수 있다. 제2 영역(2A)은 벤딩영역(BA)이 벤딩될 시 정면에서 시인되지 않는 영역으로 벤딩영역(BA)과 패드영역(PDA) 사이의 영역일 수 있다. 패드영역(PDA)은 구동회로부(30), 및 기타 회로들이 배치된 영역일 수 있다.
상술한 것과 같이, 제1 영역(1A)은 도 2a와 같이 표시영역(DA)의 제1 가장자리(E1) 내지 제3 가장자리(E3)와 접하는 비표시영역(NDA)과 같이, 최종적인 표시 장치(1)나 표시 장치(1)를 포함하는 스마트폰 등의 전자장치에 있어서 사용자에 의해 인식되는 영역일 수 있다. 이러한 제1 영역(1A) 상에는 팬아웃부(20)가 배치되므로, 다른 비표시영역(즉, 표시영역(DA)의 제1 가장자리(E1) 내지 제3 가장자리(E3)와 접하는 비표시영역)에 비해 영역의 폭 자체를 축소화시키는 것이 용이하지 않을 수 있다.
일 실시예에 따른 표시 장치(1)에서는, 팬아웃부(20)를 "복수의 구간"으로 나누어 설계함으로써 제1 영역(1A)의 폭(WA1)을 감소시킬 수 있다. 상기 "복수의 구간"은 팬아웃부(20)의 제1 팬아웃부분(21), 및 제2 팬아웃부분(22)에 각각 대응되는 것으로 이해될 수 있다. 따라서, 일 실시예에서, 제1 영역(1A)의 폭(WA1)은 제2 영역(2A)의 폭(WA2) 보다 작을 수 있다. 다만. 본 발명이 이에 한정되는 것은 아니다. 제1 영역(1A)의 폭(WA1)은 제2 영역(2A)의 폭(WA2)과 같거나, 클 수도 있다.
일 실시예에서, 팬아웃부(20)는 제1 팬아웃부분(21)과 제2 팬아웃부분(22)으로 구비될 수 있다. 일 실시예에서, 제1 팬아웃부분(21)은 제2 팬아웃부분(22)을 사이에 두고 양측에 위치할 수 있다. 일 실시예에서, 팬아웃부(20)는 전체적으로 대칭의 형상으로 구비될 수 있으며, 제1 팬아웃부분(21)은 제2 팬아웃부분(22)을 사이에 두고 대칭적으로 배치될 수 있다. 제2 팬아웃부분(22)은 대칭축(SAX)을 중심으로 대칭의 형상으로 구비되며, 제1 팬아웃부분(21)은 이러한 제2 팬아웃부분(22)을 사이에 두고 일측, 및 타측에 각각 배치될 수 있다. 예컨대, 제1 팬아웃부분(21)은 제2 팬아웃부분(22)의 외측에 배치될 수 있다. 본 발명에서 제1 팬아웃부분(21), 및 제2 팬아웃부분(22)은 이격부분(SA)에 의해 구분될 수 있다.
도 6에서는 팬아웃부(20)가 3개의 영역으로 구분된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 팬아웃부(20)는 4개, 5개 6개 등 다양한 개수의 영역으로 구분되어 구비될 수도 있다. 예를 들어, 팬아웃부(20)는 복수의 이격부분(SA)을 사이에 두고 5개의 영역으로 구분되어 구비될 수도 있다.
본 명세서에서는 제2 팬아웃부분(22)의 좌측에 배치된 제1 팬아웃부분(21)을 기준으로 설명하기로 한다.
일 실시예에서, 제1 팬아웃부분(21), 및 제2 팬아웃부분(22)에는 각각 복수의 데이터라인(DL)이 배치될 수 있다. 일 실시예에서, 복수의 데이터라인(DL)은 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)을 포함할 수 있다.
본 발명에 있어서, 발명의 특징을 설명하기 위해 데이터라인(DL)을 제1 데이터라인(DL1)과 제2 데이터라인(DL2)으로 지칭하였으나, 제1 데이터라인(DL1)과 제2 데이터라인(DL2)은 모두 데이터라인(DL)으로서, 동일한 역할을 수행할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 제1 팬아웃부분(21), 및 제2 팬아웃부분(22)에는 각각 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)이 배치될 수 있다. 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)은 구동회로부(30)로부터 인가된 데이터신호를 표시부(10)로 전달할 수 있다. 일 실시예에서, 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)은 서로 교번적으로(번갈아가면서) 배치될 수 있다. 예를 들어, 제1 데이터라인(DL1)과 제1 데이터라인(DL1) 사이에 제2 데이터라인(DL2)이 배치될 수 있다.
구체적으로, 제1 팬아웃부분(21)의 가장 좌측(제1 팬아웃부분(21)의 시작 부분)에는 제1 데이터라인(DL1)이 배치될 수 있고, 제1 데이터라인(DL1)과 제1 방향(X 방향)으로 이격되어 제2 데이터라인(DL2)이 배치될 수 있으며, 제2 데이터라인(DL2)과 제1 방향(X 방향)으로 이격되어 다시 제1 데이터라인(DL1)이 배치될 수 있다. 즉, 제1 데이터라인(DL1), 제2 데이터라인(DL2), 제1 데이터라인(DL1), 제2 데이터라인(DL2)이 순차적으로 배치될 수 있다. 제1 데이터라인(DL1)과 제2 데이터라인(DL2)이 순차적으로 배치되되, 제1 팬아웃부분(21)의 가장 우측(제1 팬아웃부분(21)의 끝 부분)에는 제2 데이터라인(DL2)이 배치될 수 있다. 또한, 제2 팬아웃부분(22)의 가장 좌측(제2 팬아웃부분(22)의 시작 부분)에는 제1 데이터라인(DL1)이 배치될 수 있고, 제1 데이터라인(DL1)과 제1 방향(X 방향)으로 이격되어 제2 데이터라인(DL2)이 배치될 수 있으며, 제2 데이터라인(DL2)과 제1 방향(X 방향)으로 이격되어 다시 제1 데이터라인(DL1)이 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 제1 팬아웃부분(21)의 가장 우측(제1 팬아웃부분(21)의 끝 부분)에는 제1 데이터라인(DL1)이 배치될 수 있고, 제2 팬아웃부분(22)의 가장 좌측(제2 팬아웃부분(22)의 시작 부분)에는 제2 데이터라인(DL2)이 배치될 수 있다. 또한, 제1 팬아웃부분(21)의 가장 우측(제1 팬아웃부분(21)의 끝 부분)에는 제1 데이터라인(DL1)이 배치될 수 있고, 제2 팬아웃부분(22)의 가장 좌측(제2 팬아웃부분(22)의 시작 부분)에는 제1 데이터라인(DL1)이 배치될 수 있는 등 다양한 변형이 가능하다.
제1 팬아웃부분(21)의 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)은 서로 다른 길이로 형성될 수 있다. 일 실시예에서, 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2) 각각의 길이는 제1 팬아웃부분(21)의 좌측에서 우측으로 갈수록 감소할 수 있다. 예를 들어, 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2) 각각의 길이는 제1 방향(X 방향)(예컨대, 표시 장치(1)의 중심부)으로 갈수록 감소할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
데이터라인들 간의 길이 차이는 데이터라인들 간에 저항 차이를 발생시킬 수 있고, 데이터라인들 간의 저항 차이는 데이터라인들에 각각 연결된 화소들 간에 RC Delay 차이를 유발할 수 있는데, 데이터라인의 저항의 크기가 제1 팬아웃부분(21)의 좌측에서 우측으로 갈수록 점진적으로 감소함에 따라, 화소들 간에 RC Delay 차이가 사용자에게 시인되지 않을 수 있다.
복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)은 제1 영역(1A), 벤딩영역(BA) 및 제2 영역(2A)을 순차적으로 지나도록 배치될 수 있다. 도 6과 같이 평면 상에서, 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)은 적어도 2회 이상 절곡될 수 있다. 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)이 절곡되는 부분은 제1 영역(1A), 및/또는 제2 영역(2A) 상에 위치할 수 있다. 벤딩영역(BA)은 스트레스가 집중되므로 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)이 절곡되는 부분은 단선의 위험이 높은 벤딩영역(BA)을 회피하여 형성되는 것으로 이해될 수 있다.
복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)은 제1 영역(1A), 및 제2 영역(2A) 상에서 제1 방향(X 방향) 및 제2 방향(Y 방향)과 교차하는 대각선 방향으로 연장될 수 있고, 벤딩영역(BA) 상에서 제2 방향(Y 방향)과 대략 평행한 방향으로 연장될 수 있다. 벤딩영역(BA) 상에 배치된 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)의 일부는 제1 영역(1A)과 제2 영역(2A)으로 적어도 일부 연장될 수도 있다.
일 실시예에서, 패드영역(PDA)에는 구동회로부(30)가 배치될 수 있다. 구동회로부(30)는 집적회로(IC)와 같은 각종 전자 소자를 포함할 수 있다. 또한, 패드영역(PDA)에는 검사회로부(35)가 더 배치될 수 있다. 검사회로부(35)는 점등 검사 회로, 정전기 방지 회로 등을 포함할 수 있다. 검사회로부(35)는 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)과 적어도 일부 중첩될 수 있다.
도 7은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 8, 및 도 9는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도들이다. 도 8은 도 7의 II-II' 선을 따라 취한 단면도이고, 도 9는 도 7의 III-III' 선을 따라 취한 단면도이다.
도 7에서는 제1 팬아웃부분(21) 상에 서로 인접하여 배치된 제1 데이터라인(DL1)과 제2 데이터라인(DL2), 및 제2 팬아웃부분(22) 상에 서로 인접하여 배치된 제1 데이터라인(DL1)과 제2 데이터라인(DL2)을 도시하였으며, 제1 팬아웃부분(21)과 제2 팬아웃부분(22)에 각각 연속하여 배치되는 나머지 데이터라인들은 설명의 편의를 위해 생략하였다. 이때, 제1 팬아웃부분(21)의 가장 우측에 배치된 제2 데이터라인(DL2)과 제2 팬아웃부분(22)의 가장 좌측에 배치된 제1 데이터라인(DL1)은 이격부분(SA)을 사이에 두고 서로 최인접하게 배치된 데이터라인(DL1, DL2)들일 수 있다.
제1 팬아웃부분(21)의 제2 데이터라인(DL2)과 제2 팬아웃부분(22)의 제1 데이터라인(DL1) 사이에는 이격부분(SA)이 형성될 수 있다. 이격부분(SA)은 벤딩영역(BA)과 중첩되며, 이격부분(SA)의 적어도 일부는 제1 영역(1A)과 제2 영역(2A)으로 연장될 수 있다. 또한, 도시되지는 않았으나 이격부분(SA)의 적어도 일부는 패드영역(PDA)으로 연장될 수도 있다.
도 7 내지 도 9를 참조하면, 일 실시예에서, 기판(100) 상에는 버퍼층(101), 제1 절연층(103), 및 제2 절연층(105), 제3 절연층, 및 제1 평탄화층(111)이 배치될 수 있다. 제1 평탄화층(111) 상에는 제2 평탄화층(113, 도 5) 및/또는 추가적인 층들이 더 배치될 수 있으나, 다만, 설명의 편의를 위해 생략하였다.
일 실시예에서, 제1 데이터라인(DL1)은 제1-1 데이터라인(DL1-1), 제1-2 데이터라인(DL1-2), 제1-3 데이터라인(DL1-3), 및 제1-4 데이터라인(DL1-4)을 포함할 수 있다. 도시되지는 않았으나, 제2 데이터라인(DL2)은 제2-1 데이터라인, 제2-2 데이터라인, 제2-3 데이터라인, 및 제2-4 데이터라인을 포함할 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)은 상이한 층에 배치될 수 있다. 또한, 제1-1 데이터라인(DL1-1)과 제1-3 데이터라인(DL1-3)은 상이한 층에 배치될 수 있다.
도시되지는 않았으나, 제2-1 데이터라인과 제2-2 데이터라인은 상이한 층에 배치될 수 있다. 또한, 제2-1 데이터라인과 제2-3 데이터라인은 상이한 층에 배치될 수 있다.
제1-1 데이터라인(DL1-1)과 제2-1 데이터라인은 제2 영역(2A) 상에 배치될 수 있고, 제1-2 데이터라인(DL1-2)과 제2-2 데이터라인은 패드영역(PDA) 상에 배치될 수 있으며, 제1-3 데이터라인(DL1-3)과 제2-3 데이터라인은 벤딩영역(BA) 상에 배치될 수 있고, 제1-4 데이터라인(DL1-4)과 제2-4 데이터라인은 제1 영역(1A) 상에 배치될 수 있다.
제1-2 데이터라인(DL1-2)은 패드영역(PDA) 상에 배치되되, 제1-2 데이터라인(DL1-2)의 적어도 일부는 제2 영역(2A)으로 연장될 수 있다. 일 실시예에서, 제1-2 데이터라인(DL1-2)은 제1 절연층(103) 상에 배치될 수 있다. 일 실시예에서, 제1-2 데이터라인(DL1-2)은 전술한 게이트전극(136, 도 5)과 동일한 층에 배치될 수 있고, 동일한 물질로 구비될 수 있다. 일 실시예에서, 제1-2 데이터라인(DL1-2)은 제2 절연층(105) 상에 배치될 수도 있다. 제1-2 데이터라인(DL1-2)이 제2 절연층(105) 상에 배치되는 경우, 제1-2 데이터라인(DL1-2)은 전술한 상부전극(146, 도 5)과 동일한 물질로 구비될 수 있다. 일 실시예에서, 제1-2 데이터라인(DL1-2)은 제1 절연층(103)과 제2 절연층(105) 상에 번갈아가며 배치될 수도 있다.
또한, 도시되지는 않았으나, 제2-2 데이터라인은 패드영역(PDA) 상에 배치되되, 제2-2 데이터라인의 적어도 일부는 제2 영역(2A)으로 연장될 수 있다. 일 실시예에서, 제2-2 데이터라인은 제2 절연층(105) 상에 배치될 수 있다. 일 실시예에서, 제2-2 데이터라인은 전술한 상부전극(146, 도 5)과 동일한 층에 배치될 수 있고, 동일한 물질로 구비될 수 있다. 일 실시예에서, 제2-2 데이터라인은 제1 절연층(103) 상에 배치될 수도 있다. 제2-2 데이터라인이 제1 절연층(103) 상에 배치되는 경우, 제2-2 데이터라인은 전술한 게이트전극(136, 도 5)과 동일한 물질로 구비될 수 있다. 일 실시예에서, 제2-2 데이터라인은 제1 절연층(103)과 제2 절연층(105) 상에 번갈아가며 배치될 수도 있다.
제1-1 데이터라인(DL1-1)은 제2 영역(2A) 상에 배치될 수 있다. 일 실시예에서, 제1-1 데이터라인(DL1-1)은 제3 절연층(107) 상에 배치될 수 있다. 제1-1 데이터라인(DL1-1)은 전술한 연결전극인 소스전극(137, 도 5), 또는 드레인전극(138, 도 5)과 동일한 층에 배치될 수 있고, 동일한 물질로 구비될 수 있다. 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)은 제2 절연층(105), 및 제3 절연층(107)에 정의된 컨택홀(예컨대, 제1 컨택홀(CNT1))을 통해 전기적으로 연결될 수 있다. 도 8에는 컨택홀(예컨대, 제1 컨택홀(CNT1))이 제2 절연층(105), 및 제3 절연층(107)에 정의된 것으로 도시되어 있으나, 제1-2 데이터라인(DL1-2)이 제2 절연층(105) 상에 배치되는 경우, 컨택홀(예컨대, 제1 컨택홀(CNT1))은 제3 절연층(107)에 정의될 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)을 전기적으로 연결시키는 컨택홀(예컨대, 제1 컨택홀(CNT1))은 제2 영역(2A) 상에 위치할 수 있다. 또는, 일 실시예에서, 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)을 전기적으로 연결시키는 컨택홀(예컨대, 제1 컨택홀(CNT1))은 패드영역(PDA)에 위치할 수도 있다.
또는, 도시되지는 않았으나, 제2-1 데이터라인은 제2 영역(2A) 상에 배치될 수 있다. 일 실시예에서, 제2-1 데이터라인은 제3 절연층(107) 상에 배치될 수 있다. 제2-1 데이터라인은 전술한 연결전극인 소스전극(137, 도 5), 또는 드레인전극(138, 도 5)과 동일한 층에 배치될 수 있고, 동일한 물질로 구비될 수 있다. 제2-1 데이터라인과 제2-2 데이터라인은 제2 절연층(105), 및/또는 제3 절연층(107)에 정의된 컨택홀을 통해 전기적으로 연결될 수 있다. 일 실시예에서, 제2-1 데이터라인과 제2-2 데이터라인을 전기적으로 연결시키는 컨택홀은 제2 영역(2A) 상에 위치할 수 있다. 또는, 일 실시예에서, 제2-1 데이터라인(DL1-1)과 제2-2 데이터라인을 전기적으로 연결시키는 컨택홀은 패드영역(PDA)에 위치할 수도 있다.
제1-3 데이터라인(DL1-3)은 벤딩영역(BA) 상에 배치될 수 있다. 일 실시예에서, 기판(100) 상에 배치된 버퍼층(101), 제1 절연층(103), 제2 절연층(105), 및 제3 절연층(107)은 기판(100)의 상면의 적어도 일부는 노출시키는 개구를 가질 수 있다. 예컨대, 상기 개구는 벤딩영역(BA)에 적어도 일부와 중첩(대응)될 수 있다. 일 실시예에서, 제1 절연층(103), 제2 절연층(105), 및 제3 절연층(107)에 개구가 정의될 수 있고, 버퍼층(101), 제1 절연층(103), 및 제2 절연층(105)에 개구가 정의될 수 있는 등 다양한 변형이 가능하다.
또는, 도시되지는 않았으나, 벤딩영역(BA) 상에 버퍼층(101), 제1 절연층(103), 제2 절연층(105), 및/또는 제3 절연층(107)의 적어도 일부가 배치될 수도 있다.
개구 내에는 유기절연층(115)이 배치될 수 있다. 일 실시예에서, 유기절연층(115)은 유기물을 포함할 수 있다. 무기막은 유기막에 비해 스트레스에 취약하므로, 벤딩영역(BA) 상에 배치된 무기막(즉, 버퍼층(101), 제1 절연층(103), 제2 절연층(105), 및 제3 절연층(107))의 일부를 제거한 후 개구에 유기물을 포함하는 유기절연층(115)을 채움으로써, 벤딩 시 벤딩영역(BA)에서의 스트레스를 완화시킬 수 있다. 일 실시예에서, 유기절연층(115)은 제1 평탄화층(111)과 동일한 물질을 포함할 수 있다.
유기절연층(115) 상에는 제1-3 데이터라인(DL1-3)이 배치될 수 있다. 제1-3 데이터라인(DL1-3)은 전술한 컨택메탈층(CM, 도 5)과 동일한 층에 배치될 수 있고 동일한 물질로 구비될 수 있다. 제1-3 데이터라인(DL1-3)의 적어도 일부는 제1 영역(1A), 및/또는 제2 영역(2A)으로 연장될 수 있다. 제1-3 데이터라인(DL1-3)은 제1 평탄화층(111)에 정의된 컨택홀(예컨대, 제2 컨택홀(CNT2))을 통해 제1-1 데이터라인(DL1-1)과 전기적으로 연결될 수 있다. 일 실시예에서, 제1-3 데이터라인(DL1-3)과 제1-1 데이터라인(DL1-1)을 전기적으로 연결시키는 컨택홀(예컨대, 제2 컨택홀(CNT2))은 제2 영역(2A) 상에 위치할 수 있다. 또는, 도시되지는 않았으나, 제1-3 데이터라인(DL1-3)과 제1-1 데이터라인(DL1-1)을 전기적으로 연결시키는 컨택홀(예컨대, 제2 컨택홀(CNT2))은 벤딩영역(BA) 상에 위치할 수도 있다.
또한, 도시되지는 않았으나, 유기절연층(115) 상에는 제2-3 데이터라인이 배치될 수 있다. 제2-3 데이터라인은 전술한 컨택메탈층(CM, 도 5)과 동일한 층에 배치될 수 있고 동일한 물질로 구비될 수 있다. 제2-3 데이터라인의 적어도 일부는 제1 영역(1A), 및/또는 제2 영역(2A)으로 연장될 수 있다. 제2-3 데이터라인은 제1 평탄화층(111)에 정의된 컨택홀을 통해 제2-1 데이터라인과 전기적으로 연결될 수 있다. 일 실시예에서, 제2-3 데이터라인과 제2-1 데이터라인을 전기적으로 연결시키는 컨택홀은 제2 영역(2A) 상에 위치할 수 있다. 또는, 도시되지는 않았으나, 제2-3 데이터라인과 제2-1 데이터라인을 전기적으로 연결시키는 컨택홀은 벤딩영역(BA) 상에 위치할 수도 있다.
제1-4 데이터라인(DL1-4)은 제1 영역(1A) 상에 배치될 수 있다. 일 실시예에서, 제1-4 데이터라인(DL1-4)은 제1 절연층(103) 상에 배치될 수 있다. 제1-4 데이터라인(DL1-4)은 전술한 게이트전극(136, 도 5)과 동일한 층에 배치될 수 있고 동일한 물질로 구비될 수 있다. 일 실시예에서, 제1-4 데이터라인(DL1-4)은 제2 절연층(105) 상에 배치될 수도 있다. 이 경우, 제1-4 데이터라인(DL1-4)은 전술한 상부전극(146, 도 5)과 동일한 물질로 구비될 수 있다. 일 실시예에서, 제1-4 데이터라인(DL1-4)은 제1 절연층(103)과 제2 절연층(105) 상에 번갈아가며 배치될 수도 있다.
또한, 도시되지는 않았으나, 제2-4 데이터라인은 제1 영역(1A) 상에 배치될 수 있다. 일 실시예에서, 제2-4 데이터라인은 제2 절연층(105) 상에 배치될 수 있다. 제2-4 데이터라인은 전술한 상부전극(146, 도 5)과 동일한 층에 배치될 수 있고 동일한 물질로 구비될 수 있다. 일 실시예에서, 제2-4 데이터라인은 제1 절연층(103) 상에 배치될 수도 있다. 이 경우, 제2-4 데이터라인은 전술한 상부전극(136, 도 5)과 동일한 물질로 구비될 수 있다. 일 실시예에서, 제2-4 데이터라인은 제1 절연층(103)과 제2 절연층(105) 상에 번갈아가며 배치될 수도 있다.
일 실시예에서, 패드영역(PDA) 상에는 검사회로부(35)가 배치될 수 있다. 검사회로부(35)는 제3 절연층(107) 상에 배치될 수 있다. 일 실시예에서, 검사회로부(35)는 제1-2 데이터라인(DL1-2)과 적어도 일부 중첩될 수 있다. 또한, 도시되지는 않았으나, 일 실시예에서, 검사회로부(35)는 제2-2 데이터라인과 적어도 일부 중첩될 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)은 제1 물질로 구비될 수 있고, 제1-2 데이터라인(DL1-2)은 제1 물질보다 비저항이 높은 제2 물질로 구비될 수 있다. 이때, 제1 물질은 알루미늄(Al), 및/또는 티타늄(Ti)일 수 있고, 제2 물질은 몰리브덴(Mo)일 수 있다.
일 실시예에서, 제2-1 데이터라인은 제1 물질로 구비될 수 있고, 제2-2 데이터라인은 제1 물질보다 비저항이 높은 제2 물질로 구비될 수 있다.
일 실시예에서, 제2 영역(2A) 상에 배치된 제1-1 데이터라인(DL1-1)이 비저항이 낮은 물질로 구비됨으로써, 제1 데이터라인(DL1)의 전체 저항이 감소할 수 있어, 블랙 휘도 이상, 크로스토크의 증가, 및 얼룩 결함이 발생하는 것을 방지 또는 최소화할 수 있다.
구체적으로, 제2 영역(2A) 상에 배치된 제1-1 데이터라인(DL1-1)이 몰리브덴(Mo)으로 구비되는 경우, 제1-1 데이터라인(DL1-1)을 포함하는 제1 데이터라인(DL1)의 전제 저항이 증가할 수 있다. 따라서, 제2 영역(2A) 상에 배치된 제1-1 데이터라인(DL1-1)이 몰리브덴(Mo)보다 비저항이 낮은 물질로 구비됨으로써, 제1-1 데이터라인(DL1-1)을 포함하는 제1 데이터라인(DL1)의 전체 저항이 감소되므로, 블랙 휘도 이상, 크로스토크의 증가, 및 얼룩 결함이 발생하는 것을 방지 또는 최소화할 수 있다. 이는, 제2 데이터라인에도 동일하게 적용될 수 있다.
도 9를 참조하면, 일 실시예에서, 제1 데이터라인(DL1)의 제1-2 데이터라인(DL1-2)은 인접한 제2 데이터라인(DL2)의 제2-2 데이터라인(DL2-2)과 상이한 층에 배치될 수 있다. 예를 들어, 제1-2 데이터라인(DL1-2)은 제1 절연층(103) 상에 배치될 수 있고, 제1-2 데이터라인(DL1-2)과 최인접한 제2-2 데이터라인(DL2-2)은 제2 절연층(105) 상에 배치될 수 있다. 또는, 도시되지는 않았으나, 제1-2 데이터라인(DL1-2)이 제2 절연층(105) 상에 배치될 수 있고, 제1-2 데이터라인(DL1-2)과 최인접한 제2-2 데이터라인(DL2-2)이 제1 절연층(103) 상에 배치될 수도 있다. 또는, 제1 데이터라인(DL1)의 제1-2 데이터라인(DL1-2)은 제2 데이터라인(DL2)의 제2-2 데이터라인(DL2-2)과 동일한 층에 배치될 수도 있다.
도 10a 내지 도 10d는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도들이다. 구체적으로, 도 10a는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 10b는 도 10a의 B 부분을 확대한 도면이며, 도 10c, 및 도 10d는 도 10b의 C 부분을 확대한 도면들이다.
도 10a에서는 제1 팬아웃부분(21)에 배치된 데이터라인(DL)들과 제2 팬아웃부분(22)에 배치된 데이터라인(DL)들을 도시하였다. 도 10a에서는 설명의 편의를 위해 제1 팬아웃부분(21)과 제2 팬아웃부분(22)에 각각 4개의 데이터라인(DL)들이 배치된 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 10a를 참조하면, 팬아웃부(20)는 제1 팬아웃부분(21)과 제2 팬아웃부분(22)을 포함할 수 있고, 제1 팬아웃부분(21)과 제2 팬아웃부분(22)에는 데이터라인(DL)들이 배치될 수 있다. 제1 팬아웃부분(21)과 제2 팬아웃부분(22)에 배치된 데이터라인(DL)들은 제1 데이터라인(DL1)들 및 제2 데이터라인(DL2)들 중 적어도 하나일 수 있다.
일 실시예에서, 제1 팬아웃부분(21)과 제2 팬아웃부분(22) 사이에는 이격부분(SA)이 위치할 수 있다.
일 실시예에서, 복수의 데이터라인(DL)은 제1 영역(1A), 벤딩영역(BA), 제2 영역(2A), 및 패드영역(PDA) 상에 배치될 수 있다. 도 8에서 전술한 바와 같이, 제1 영역(1A), 벤딩영역(BA), 제2 영역(2A), 및 패드영역(PDA) 상에 배치된 각각의 데이터라인(DL)은 동일한 층에 일체로 구비되는 것이 아닌, 상이한 층에 배치되되 컨택홀을 통해 전기적으로 연결될 수 있다.
일 실시예에서, 제1 데이터라인(DL1)은 제1-1 데이터라인(DL1-1), 제1-2 데이터라인(DL1-2), 제1-3 데이터라인(DL1-3), 및 제1-4 데이터라인(DL1-4)을 포함할 수 있다. 일 실시예에서, 제1-1 데이터라인(DL1-1)은 제2 영역(2A) 상에 배치될 수 있고, 제1-2 데이터라인(DL1-2)은 패드영역(PDA) 상에 배치될 수 있으며, 제1-3 데이터라인(DL1-3)은 벤딩영역(BA) 상에 배치될 수 있고, 제1-4 데이터라인(DL1-4)은 제1 영역(1A) 상에 배치될 수 있다.
또한, 제2 데이터라인(DL2)은 제2-1 데이터라인(DL2-1), 제2-2 데이터라인(DL2-2), 제2-3 데이터라인(DL2-3), 및 제2-4 데이터라인(DL2-4)을 포함할 수 있다. 제2-1 데이터라인(DL2-1)은 제2 영역(2A) 상에 배치될 수 있고, 제2-2 데이터라인(DL2-2)은 패드영역(PDA) 상에 배치될 수 있으며, 제2-3 데이터라인(DL2-3)은 벤딩영역(BA) 상에 배치될 수 있고, 제2-4 데이터라인(DL2-4)은 제1 영역(1A) 상에 배치될 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)과 제2-1 데이터라인(DL2-1)은 제1 물질로 구비될 수 있고, 제1-2 데이터라인(DL1-2)과 제2-2 데이터라인(DL2-2)은 제1 물질과 상이한 제2 물질로 구비될 수 있다. 또한, 제1-3 데이터라인(DL1-3)과 제2-3 데이터라인(DL2-3)은 제1 물질로 구비될 수 있고, 제1-4 데이터라인(DL1-4)과 제2-4 데이터라인(DL2-4)은 제2 물질로 구비될 수 있다. 즉, 제1-1 데이터라인(DL1-1), 제2-1 데이터라인(DL2-1), 제1-3 데이터라인(DL1-3)과 제2-3 데이터라인(DL2-3)은 제1 물질로 구비될 수 있고, 제1-2 데이터라인(DL1-2), 제2-2 데이터라인(DL2-2), 제1-4 데이터라인(DL1-4)과 제2-4 데이터라인(DL2-4)은 제1 물질과 상이한 제2 물질로 구비될 수 있다. 이때, 제1 물질의 비저항은 제2 물질의 비저항보다 낮을 수 있다. 일 실시예에서, 제1 물질은 알루미늄(Al) 또는 티타늄(Ti)일 수 있고, 제2 물질은 몰리브덴(Mo)일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 제1 데이터라인(DL1)의 전체 길이가 일정하다고 가정할 때, 제1 물질로 구비된 제1-1 데이터라인(DL1-1)과 제1-3 데이터라인(DL1-3)의 길이가 증가하고, 제2 물질로 구비된 제1-2 데이터라인(DL1-2), 제1-4 데이터라인(DL1-4)의 길이가 감소하는 경우, 제1 데이터라인(DL1)의 전체 저항이 감소할 수 있다. 반대로, 제1 데이터라인(DL1)의 전체 길이가 일정하다고 가정할 때, 제1 물질로 구비된 제1-1 데이터라인(DL1-1)과 제1-3 데이터라인(DL1-3)의 길이가 감소하고, 제2 물질로 구비된 제1-2 데이터라인(DL1-2), 제1-4 데이터라인(DL1-4)의 길이가 증가하는 경우, 제1 데이터라인(DL1)의 전체 저항이 증가할 수 있다. 이는, 제2 데이터라인(DL2)에도 동일하게 적용될 수 있다.
도 10b를 참조하면, 제2 영역(2A), 및 패드영역(PDA)에는 데이터라인(DL)들이 배치될 수 있다. 데이터라인(DL)들은 제1 데이터라인(DL1)들과 제2 데이터라인(DL2)들을 포함할 수 있다. 따라서, 제2 영역(2A), 및 패드영역(PDA)에는 제1 데이터라인(DL1)들과 제2 데이터라인(DL2)들이 배치될 수 있다. 일 실시예에서, 제1 데이터라인(DL1)들과 제2 데이터라인(DL2)들은 제1 방향(X 방향)으로 번갈아가며 배치될 수 있다. 예를 들어, 제1 데이터라인(DL1), 제2 데이터라인(DL2), 제1 데이터라인(DL1), 및 제2 데이터라인(DL2)이 제1 방향(X 방향)을 따라 순차적으로 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
일 실시예에서, 제1 데이터라인(DL1)들과 제2 데이터라인(DL2)들은 제1 팬아웃부분(21), 및 제2 팬아웃부분(22)에 배치될 수 있다. 일 실시예에서, 제1 팬아웃부분(21)의 가장 좌측(제1 팬아웃부분(21)의 시작 부분)에는 제1 데이터라인(DL1)이 배치되고, 제1 팬아웃부분(21)의 가장 우측(제1 팬아웃부분(21)의 끝 부분)에는 제2 데이터라인(DL2)이 배치될 수 있다. 또한, 일 실시예에서, 제2 팬아웃부분(22)의 가장 좌측(제2 팬아웃부분(22)의 시작 부분)에는 제1 데이터라인(DL1)이 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
각각의 제1 데이터라인(DL1)은 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)을 포함할 수 있다. 또한, 각각의 제2 데이터라인(DL2)은 제2-1 데이터라인(DL2-1)과 제2-2 데이터라인(DL2-2)을 포함할 수 있다. 제1-1 데이터라인(DL1-1)과 제2-1 데이터라인(DL2-1)은 제2 영역(2A) 상에 배치될 수 있고, 제1-2 데이터라인(DL1-2)과 제2-2 데이터라인(DL2-2)은 패드영역(PDA) 상에 배치될 수 있다. 패드영역(PDA) 상에 배치된 제1-2 데이터라인(DL1-2)과 제2-2 데이터라인(DL2-2)은 제2 영역(2A)으로 적어도 일부 연장될 수 있다.
일 실시예에서, 제1 데이터라인(DL1)의 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)은 제2 영역(2A) 상에 위치하는 컨택홀(CNT)을 통해 전기적으로 연결될 수 있다. 이때, 컨택홀(CNT)은 도 8에서 전술한 제1 컨택홀(CNT1)일 수 있다.
또한, 일 실시예에서, 제2 데이터라인(DL2)의 제2-1 데이터라인(DL2-1)과 제2-2 데이터라인(DL2-2)은 제2 영역(2A) 상에 위치하는 컨택홀(CNT)을 통해 전기적으로 연결될 수 있다.
일 실시예에서, 제2 영역(2A) 상에 위치하는 컨택홀(CNT) 중 제2 방향(Y 방향)으로 패드영역(PDA)과 가장 인접한 곳에 위치하는 컨택홀(CNT)은 패드영역(PDA)에 배치되는 검사회로부(35)로부터 제2 방향(Y 방향)으로 10㎛ 이상 이격될 수 있다.
일 실시예에서, 제1 팬아웃부분(21)에는 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)이 배치될 수 있으므로, 제1 팬아웃부분(21)에는 복수의 컨택홀(CNT)이 위치할 수 있다. 제1 팬아웃부분(21)의 복수의 컨택홀(CNT)의 위치는 제1 팬아웃부분(21)의 좌측에서 우측으로 갈수록 점진적으로 표시부(10, 도 10a)와 가까워질 수 있다. 즉, 제1 팬아웃부분(21)의 좌측(제1 팬아웃부분(21)의 시작 부분)에 위치하는 컨택홀(CNT)보다 제1 팬아웃부분(21)의 우측(제1 팬아웃부분(21)의 끝 부분)에 위치하는 컨택홀(CNT)이 표시부(10, 도 10a)와 인접한 곳에 위치할 수 있다. 다만 본 발명이 이에 한정되는 것은 아니다. 제2 팬아웃부분(22)의 우측의 제1 팬아웃부분(21)에 위치하는 컨택홀(CNT)들은 제1 팬아웃부분(21)의 좌측에서 우측으로 갈수록 점진적으로 표시부(10, 도 10a)와 멀어질 수 있다.
도 10c를 참조하면, 제1 팬아웃부분(21)에 위치하는 컨택홀(CNT)들은 상승과 하강을 반복하되, 제1 팬아웃부분(21)의 좌측에서 우측으로 갈수록 표시부(10, 도 2a)와 점진적으로 가까워질 수 있다. 예를 들어, 3개의 컨택홀(CNT)이 하나의 단위를 이루어 제2 방향(Y 방향)으로 상승과 하강을 반복하되, 전체적으로 제1 팬아웃부분(21)의 좌측에서 우측으로 갈수록 컨택홀(CNT)들은 표시부(10, 도 2a)와 점진적으로 가까워질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 제2 방향(Y 방향)으로 상승과 하강을 반복하는 컨택홀(CNT)들의 단위는 2개 또는 4개 등 다양한 변형이 가능하다.
또한, 제2 팬아웃부분(22)에 위치하는 컨택홀(CNT)들도 마찬가지로 3개의 컨택홀(CNT)이 하나의 단위를 이루어 제2 방향(Y 방향)으로 상승과 하강을 반복할 수 있다.
도 10d를 참조하면, 제1 팬아웃부분(21)에 위치하는 컨택홀(CNT)들은 제1 팬아웃부분(21)의 좌측에서 우측으로 갈수록 표시부(10, 도 2a)와 점진적으로 가까워질 수 있다.
일 실시예에서, 제2 팬아웃부분(22)에는 복수의 제1 데이터라인(DL1), 및 복수의 제2 데이터라인(DL2)이 배치될 수 있으므로, 제2 팬아웃부분(22)에는 복수의 컨택홀(CNT)이 위치할 수 있다. 제2 팬아웃부분(22)의 복수의 컨택홀(CNT)의 위치는 제2 팬아웃부분(22)의 좌측에서 우측으로 갈수록 점진적으로 표시부(10, 도 10a)와 가까워질 수 있다. 다만, 전체적으로 보았을 때, 제2 팬아웃부분(22)의 복수의 컨택홀(CNT)의 위치는 제2 팬아웃부분(22)의 좌측에서 우측으로 갈수록 점진적으로 표시부(10, 도 10a)와 가까워지다가 다시 멀어질 수 있다.
제1 팬아웃부분(21)에 배치된 복수의 데이터라인(DL)은 서로 다른 길이로 형성될 수 있다. 따라서, 제1 팬아웃부분(21)에 배치된 복수의 데이터라인(DL)의 각각의 저항이 상이할 수 있다. 예를 들어, 데이터라인(DL)의 길이가 긴 경우 데이터라인(DL)의 전체 저항이 증가할 수 있고, 데이터라인(DL)의 길이가 짧은 경우 데이터라인(DL)의 전체 저항이 감소할 수 있다.
구체적으로, 제1 팬아웃부분(21)에 배치된 복수의 제1 데이터라인(DL1)과 복수의 제2 데이터라인(DL2)은 서로 다른 길이로 형성될 수 있다. 따라서, 제1 팬아웃부분(21)에 배치된 복수의 제1 데이터라인(DL1)과 복수의 제2 데이터라인(DL2)의 각각의 저항이 상이할 수 있다. 예를 들어, 데이터라인(DL1, DL2)의 길이가 긴 경우 데이터라인(DL1, DL2)의 전체 저항이 증가할 수 있고, 데이터라인(DL1, DL2)의 길이가 짧은 경우 데이터라인(DL1, DL2)의 전체 저항이 감소할 수 있다.
또한, 제1 팬아웃부분(21)에 배치된 복수의 데이터라인(DL)이 서로 다른 길이를 갖는 경우, 복수의 데이터라인(DL)은 각각 서로 다른 저항을 가질 수 있으며, 복수의 데이터라인(DL) 각각의 저항 차이로 인해 블랙 휘도 이상이 발생하거나, 크로스토크가 증가하거나, 얼룩 결함이 발생할 수 있다.
하나의 데이터라인(DL1, DL2)의 전체 길이가 일정하다고 가정할 때, 비저항이 낮은 물질로 구비된 부분의 길이가 증가하고, 비저항이 높은 물질로 구비된 부분의 길이가 감소하는 경우, 데이터라인(DL1, DL2)의 전체 저항이 감소될 수 있다.
일 실시예에서, 제2 영역(2A)의 컨택홀(CNT)의 위치 조절을 통해 데이터라인(DL1, DL2)의 전체 저항을 조절할 수 있다. 예를 들어, 제1 물질로 구비된 제1-1 데이터라인(DL1-1)과 제2-1 데이터라인(DL2-1)의 길이를 증가시키고, 상기 제1 물질보다 비저항이 높은 제2 물질로 구비된 제1-2 데이터라인(DL1-2)과 제2-2 데이터라인(DL2-2)의 길이를 감소시켜, 데이터라인(DL1, DL2)의 전체 저항을 감소시킬 수 있고, 반대의 경우, 데이터라인(DL1, DL2)의 전체 저항을 증가시킬 수 있다.
따라서, 제1 팬아웃부분(21)에 위치하는 컨택홀(CNT)들의 위치를 조절함으로써, 데이터라인(DL1, DL2) 간에 저항 차이(편차)가 감소될 수 있어, 표시 장치의 시인성이 향상될 수 있다.
전술한 바와 같이, 제1-4 데이터라인(DL1-4)과 제2-4 데이터라인(DL2-4)은 비저항이 높은 물질로 구비되므로, 제1-4 데이터라인(DL1-4)과 제2-4 데이터라인(DL2-4)의 길이가 증가하는 경우, 데이터라인(DL1, DL2)의 저항이 증가할 수 있다.
또는, 제1-4 데이터라인(DL1-4)과 제2-4 데이터라인(DL2-4) 간에 길이 차이가 발생하는 경우, 제1-4 데이터라인(DL1-4)과 제2-4 데이터라인(DL2-4)은 간에 저항 차이(편차)가 존재할 수 있다.
도 10a, 및 도 10b를 참조하면, 제1 팬아웃부분(21)과 제2 팬아웃부분(22)에 배치된 데이터라인(DL1, DL2)들 간에 저항 차이가 존재할 수 있다. 제1 팬아웃부분(21)의 가장 우측에 배치된 데이터라인(예컨대, 제2 데이터라인(DL2))과 제2 팬아웃부분(22)의 가장 좌측에 배치된 데이터라인(예컨대, 제1 데이터라인(DL1))을 비교하면, 제1-4 데이터라인(DL1-4)의 길이와 제2-4 데이터라인(DL2-4)의 길이 차이로 인해 제1 팬아웃부분(21)의 가장 우측에 배치된 데이터라인(예컨대, 제2 데이터라인(DL2))과 제2 팬아웃부분(22)의 가장 좌측에 배치된 데이터라인(예컨대, 제1 데이터라인(DL1)) 간에 저항 차이(편차)가 존재할 수 있다. 예를 들어, 제2 팬아웃부분(22)의 가장 좌측에 배치된 제1-4 데이터라인(DL1-4)의 길이가 제1 팬아웃부분(21)의 가장 우측에 배치된 제2-4 데이터라인(DL2-4)의 길이보다 길게 구비되어 제2 팬아웃부분(22)의 가장 좌측에 배치된 데이터라인(예컨대, 제1 데이터라인(DL1))의 저항이 제1 팬아웃부분(21)의 가장 우측에 배치된 데이터라인(예컨대, 제2 데이터라인(DL2))의 저항보다 클 수 있다. 이격부분(SA)을 사이에 두고 최인접한 데이터라인(DL1, DL2) 간의 저항 차이로 인해 블랙 휘도 이상이 발생하거나, 크로스토크가 증가하거나, 얼룩 결함이 발생할 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)을 전기적으로 연결하는 컨택홀(CNT)의 위치가 표시부(10)와 제2 방향(Y 방향)으로 가까워지는 경우, 제1-1 데이터라인(DL1-1)의 길이가 감소될 수 있고, 제1-2 데이터라인(DL1-2)의 길이가 증가될 수 있다. 반대로, 컨택홀(CNT)의 위치가 표시부(10)와 제2 방향(Y 방향)으로 멀어지는 경우 제1-1 데이터라인(DL1-1)의 길이가 증가될 수 있고, 제1-2 데이터라인(DL1-2)의 길이가 감소될 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)의 길이가 증가하고, 제1-2 데이터라인(DL1-2)의 길이가 감소하는 경우, 데이터라인(예컨대, 제1 데이터라인(DL1))의 전체 저항이 감소될 수 있고, 제1-1 데이터라인(DL1-1)의 길이가 감소하고, 제1-2 데이터라인(DL1-2)의 길이가 증가하는 경우, 데이터라인(예컨대, 제2 데이터라인(DL2))의 전체 저항이 증가될 수 있다.
따라서, 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)을 전기적으로 연결하는 컨택홀(CNT)의 위치가 표시부(10)와 제2 방향(Y 방향)으로 가까워지는 경우, 제1-1 데이터라인(DL1-1)의 길이가 감소하고, 제1-2 데이터라인(DL1-2)의 길이가 증가하여 데이터라인(예컨대, 제1 데이터라인(DL1))의 전체 저항이 증가될 수 있다. 또한, 컨택홀(CNT)의 위치가 표시부(10)와 제2 방향(Y 방향)으로 멀어지는 경우 제1-1 데이터라인(DL1-1)의 길이가 증가하고, 제1-2 데이터라인(DL1-2)의 길이가 감소하여 데이터라인(예컨대, 제1 데이터라인(DL1))의 전체 저항이 감소될 수 있다. 이는 제2 데이터라인(DL2)에도 동일하게 적용될 수 있다.
일 실시예에서, 제1 팬아웃부분(21)의 가장 우측에 위치하는 컨택홀(CNT)을 제2 팬아웃부분(22)의 가장 좌측에 위치하는 컨택홀(CNT)보다 표시부(10)와 가까운 곳에 위치시킴으로써, 제1 팬아웃부분(21)의 가장 우측에 배치된 데이터라인(예컨대, 제2 데이터라인(DL2))의 전체 저항을 증가시킬 수 있고, 제2 팬아웃부분(22)의 가장 좌측에 배치된 데이터라인(예컨대, 제1 데이터라인(DL1))의 전체 저항을 감소시킬 수 있다. 따라서, 제1 팬아웃부분(21)의 가장 우측에 배치된 데이터라인(예컨대, 제2 데이터라인(DL2))과 제2 팬아웃부분(22)의 가장 좌측에 배치된 데이터라인(예컨대, 제1 데이터라인(DL1)) 사이의 저항 차이(편차)를 감소시킬 수 있다. 또한, 제1 팬아웃부분(21)의 가장 우측에 배치된 데이터라인(예컨대, 제2 데이터라인(DL2))과 제2 팬아웃부분(22)의 가장 좌측에 배치된 데이터라인(예컨대, 제1 데이터라인(DL1)) 사이의 저항 차이(편차)를 감소시킴으로써, 블랙 휘도 이상이 발생하는 것, 크로스토크가 증가하는 것, 및 얼룩 결함이 발생하는 것을 방지 또는 최소화할 수 있다.
도 11은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 12는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 11, 및 도 12의 실시예는 제1 평탄화층(111) 상에 구동전원공급라인(40), 및 공통전원공급라인(45)이 더 배치된다는 점에서 도 6, 및 도 8의 실시예와 차이가 있다. 도 11, 및 도 12에 있어서, 도 6, 및 도 8과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 11, 및 도 12를 참조하면, 비표시영역(NDA) 상에는 구동전원공급라인(40), 및 공통전원공급라인(45)이 배치될 수 있다.
구동전원공급라인(40)의 적어도 일부는 이격부분(SA) 상에 배치될 수 있다. 즉, 구동전원공급라인(40)의 적어도 일부는 이격부분(SA), 즉 제1 팬아웃부분(21)과 제2 팬아웃부분(22) 사이에 배치될 수 있다.
공통전원공급라인(45)의 적어도 일부는 팬아웃부(20)의 외측에 배치될 수 있다. 도시되지는 않았으나, 공통전원공급라인(45)은 일측이 개방된 루프 형상을 가져, 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
구동전원공급라인(40) 및 공통전원공급라인(45)은 제1 영역(1A), 벤딩영역(BA), 제2 영역(2A), 및 패드영역(PDA)에 걸쳐 배치될 수 있다. 예를 들어, 구동전원공급라인(40) 및 공통전원공급라인(45)은 제1 영역(1A), 벤딩영역(BA), 제2 영역(2A), 및 패드영역(PDA)과 적어도 일부 중첩될 수 있다.
일 실시예에서, 구동전원공급라인(40) 및 공통전원공급라인(45)은 데이터라인(예컨대, 제1 데이터라인(DL1), 및/또는 제2 데이터라인(DL2))과 적어도 일부 중첩될 수 있다. 일 실시예에서, 구동전원공급라인(40) 및 공통전원공급라인(45)은 제1 평탄화층(111) 상에 배치될 수 있다. 구동전원공급라인(40) 및 공통전원공급라인(45)은 제1-3 데이터라인(DL1-3)과 동일한 층에 배치될 수 있고 동일한 물질로 구비될 수 있다.
도 13은 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 14, 및 도 15는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도들이다. 도 14는 도 13의 IV-IV' 선을 따라 취한 단면도이고, 도 15는 도 13의 V-V' 선을 따라 취한 단면도이다. 도 13 내지 도 15의 실시예는 제1-1 데이터라인(DL1-1)이 제1 부분(DL1-1a)과 제2 부분(DL1-1b)을 포함하고, 제1-1 데이터라인(DL1-1)과 제2-1 데이터라인(DL2-1)이 적어도 일부 중첩된다는 점에서 도 7 내지 도 9의 실시예와 차이가 있다. 도 13 내지 도 15에 있어서, 도 7 내지 도 9와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 13에서는 서로 인접하여 제1 팬아웃부분(21)에 배치된 제1 데이터라인(DL1)과 제2 데이터라인(DL2), 및 제2 팬아웃부분(22)에 배치된 제1 데이터라인(DL1)과 제2 데이터라인(DL2)을 도시하였으며, 제1 팬아웃부분(21)과 제2 팬아웃부분(22)에 각각 연속하여 배치되는 나머지 데이터라인들은 설명의 편의를 위해 생략하였다. 서로 인접하게 배치된 제1 팬아웃부분(21)의 제2 데이터라인(DL2)과 제2 팬아웃부분(22)의 제1 데이터라인(DL1) 사이에는 이격부분(SA)이 형성될 수 있다.
도 13 및 도 14를 참조하면, 제1 데이터라인(DL1)은 제1-1 데이터라인(DL1-1), 및 제1-2 데이터라인(DL1-2)을 포함할 수 있고, 제2 데이터라인(DL2)은 제2-1 데이터라인(DL2-1), 및 제2-2 데이터라인(DL2-2)을 포함할 수 있다.
일 실시예에서, 제1 데이터라인(DL1)의 제1-1 데이터라인(DL1-1)과 제1-2 데이터라인(DL1-2)은 제2 영역(2A) 상에 위치하는 컨택홀(예컨대, 제1 컨택홀(CNT1))을 통해 전기적으로 연결될 수 있다. 또한, 일 실시예에서, 제2 데이터라인(DL2)의 제2-1 데이터라인(DL2-1)과 제2-2 데이터라인(DL2-2)은 제2 영역(2A) 상에 위치하는 컨택홀(예컨대, 제4 컨택홀(CNT4))을 통해 전기적으로 연결될 수 있다. 도 13에 도시된 제4 컨택홀(CNT4)은 도 10a 내지 10d에서 전술한 컨택홀(CNT)과 동일한 컨택홀을 의미할 수도 있다.
일 실시예에서, 제1-2 데이터라인(DL1-2)은 제1 절연층(103) 상에 배치될 수 있고, 제2-2 데이터라인(DL2-2)은 제2 절연층(105) 상에 배치될 수 있다. 도시되지는 않았으나, 제1-2 데이터라인(DL1-2)이 제2 절연층(105) 상에 배치될 수 있고, 제2-2 데이터라인(DL2-2)이 제1 절연층(103) 상에 배치될 수 있다. 또한, 제1-2 데이터라인(DL1-2)과 제2-2 데이터라인(DL2-2)은 동일한 층에 배치될 수도 있다.
일 실시예에서, 제1 절연층(103) 상에 배치된 제1-2 데이터라인(DL1-2)은 제1 폭(W1)을 가질 수 있다.
도 15를 참조하면, 일 실시예에서, 제1-1 데이터라인(DL1-1)은 서로 상이한 층에 배치되는 제1 부분(DL1-1a), 및 제2 부분(DL1-1b)을 포함할 수 있다. 구체적으로, 제1-1 데이터라인(DL1-1)은 제1 절연층(103) 상에 배치된 제1 부분(DL1-1a), 및 제2 절연층(105) 상에 배치된 제2 부분(DL1-1b)을 포함할 수 있다. 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)은 적어도 일부 중첩될 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)은 하나의 제1-2 데이터라인(DL1-2)이 두개로 나눠진 부분들일 수 있다. 예를 들어, 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)은 제1-2 데이터라인(DL1-2)이 그대로 연장된 부분일 수 있고, 제1-1 데이터라인(DL1-1)의 제2 부분(DL1-1b)은 제1-2 데이터라인(DL1-2)과 컨택홀(예컨대, 제1 컨택홀(CNT1))을 통해 전기적으로 연결된 층일 수 있다. 따라서, 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)에는 동일한 신호가 인가될 수 있다.
일 실시예에서, 제2-1 데이터라인(DL2-1)은 제1 평탄화층(111) 상에 배치될 수 있다. 제2-1 데이터라인(DL2-1)은 컨택메탈층(CM, 도 5)과 동일한 층에 배치될 수 있고, 동일한 물질로 구비될 수 있다. 일 실시예에서, 제2-1 데이터라인(DL2-1)은 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a) 및/또는 제2 부분(DL1-1b)과 적어도 일부 중첩될 수 있다.
중첩되는 제2-1 데이터라인(DL2-1)과 제1-1 데이터라인(DL1-1)에는 상이한 신호가 인가되므로, 이로 인해 커플링이 발생하여 휘도 편차가 발생할 수 있다.
일 실시예에서, 제2-1 데이터라인(DL2-1)과 제1-1 데이터라인(DL1-1) 사이에는 차폐층(40, 45)이 배치될 수 있다. 차폐층(40, 45)은 제3 절연층(107) 상에 배치될 수 있다. 차폐층(40, 45)은 연결전극인 소스전극(137, 도 5)과 동일한 층에 배치될 수 있고, 동일한 물질로 구비될 수 있다. 일 실시예에서, 차폐층(40, 45)은 구동전원공급라인(40), 및 공통전원공급라인(45) 중 적어도 하나일 수 있다.
서로 중첩되는 제2-1 데이터라인(DL2-1)과 제1-1 데이터라인(DL1-1) 사이에 차폐층(40, 45)이 배치됨으로써, 커플링에 의한 휘도 편차가 발생하는 것을 방지 또는 최소화할 수 있다.
제1-2 데이터라인(DL1-2)과 제2-2 데이터라인(DL2-2)은 서로 상이한 층에 배치될 수 있다. 예컨대, 제1-2 데이터라인(DL1-2)은 제1 절연층(103) 상에 배치될 수 있고, 제2-2 데이터라인(DL2-2)은 제2 절연층(105) 상에 배치될 수 있다.
제2 절연층(105) 상에 배치된 제2-2 데이터라인(DL2-2)은 컨택홀(예컨대, 제4 컨택홀(CNT4))을 통해 제1 평탄화층(111) 상에 배치된 제2-1 데이터라인(DL2-1)과 전기적으로 연결될 수 있다. 제2-2 데이터라인(DL2-2)이 컨택홀(예컨대, 제4 컨택홀(CNT4))을 통해 제1 평탄화층(111) 상에 배치된 제2-1 데이터라인(DL2-1)과 전기적으로 연결되므로, 제2-1 데이터라인(DL2-1)의 하부에 배치된 제2 절연층(105) 상에는 제1-1 데이터라인(DL1-1)의 제2 부분(DL1-1b)이 배치될 수 있다.
제1 절연층(103) 상에 배치된 제1-2 데이터라인(DL1-2)의 적어도 일부는 제2 영역(2A) 측으로 연장되어 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)을 이룰 수 있다. 또한, 제1 절연층(103) 상에 배치된 제1-2 데이터라인(DL1-2)의 적어도 일부는 컨택홀(예컨대, 제1 컨택홀(CNT1))을 통해 제2 절연층(105) 상에 배치된 제1-1 데이터라인(DL1-1)의 제2 부분(DL1-1b)과 전기적으로 연결될 수 있다.
따라서, 하나의 제1-2 데이터라인(DL1-2)을 통해 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)이 형성되므로, 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)에는 동일한 신호가 인가될 수 있다. 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)에 동일한 신호가 인가되므로, 제1 부분(DL1-1a)과 제2 부분(DL1-1b)이 서로 중첩되어 배치되는 경우에도 커플링에 의한 휘도 편차(차이)가 발생하지 않을 수 있다.
일 실시예에서, 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)은 제1-2 데이터라인(DL1-2)의 제1 폭(W1)과 상이한 제2 폭(W2)을 가질 수 있다. 일 실시예에서, 제2 폭(W2)은 제1 폭(W1)보다 크게 구비될 수 있다. 따라서, 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)은 제1-2 데이터라인(DL1-2)보다 넓은 폭을 가질 수 있다. 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a)과 제2 부분(DL1-1b)의 폭이 증가함으로써, 데이터라인의 전체 저항이 감소될 수 있다.
도 13 내지 도 15에서는 제1 데이터라인(DL1)의 제1-1 데이터라인(DL1-1)이 두 개의 부분으로 나눠지고, 상기 나눠진 부분들의 폭이 기존의 폭보다 증가되어 구비된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 도시되지는 않았으나, 제2 데이터라인(DL2)의 제2-1 데이터라인(DL2-1)이 두 개의 부분으로 나눠지고, 상기 나눠진 부분들이 폭이 기존보다 넓게 구비될 수 있다.
도 16은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 도 16의 실시예는 제4 절연층(109), 및 제1-1 데이터라인(DL1-1)에 제3 부분(DL1-1c)이 더 구비된다는 점에서 도 15의 실시예와 차이가 있다. 도 16에 있어서, 도 15와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 16을 참조하면, 제3 절연층(107) 상에는 제4 절연층(109)이 배치될 수 있다. 제1-1 데이터라인(DL1-1)은 제1 부분(DL1-1a), 제2 부분(DL1-1b), 및 제3 부분(DL1-1c)을 포함할 수 있다. 제1 부분(DL1-1a), 제2 부분(DL1-1b), 및 제3 부분(DL1-1c)은 서로 적어도 일부 중첩될 수 있다. 또한, 제1 부분(DL1-1a), 제2 부분(DL1-1b), 및 제3 부분(DL1-1c)에는 동일한 신호가 인가될 수 있다.
제2-1 데이터라인(DL2-1)은 제1 평탄화층(111) 상에 배치될 수 있다. 제2-1 데이터라인(DL2-1)과 제1-1 데이터라인(DL1-1)의 제1 부분(DL1-1a), 제2 부분(DL1-1b), 및 제3 부분(DL1-1c)은 적어도 일부 중첩될 수 있다.
제2-1 데이터라인(DL2-1)과 제1-1 데이터라인(DL1-1) 사이에는 차폐층(40, 45)이 배치될 수 있다. 차폐층(40, 45)은 제4 절연층(109) 상에 배치될 수 있다. 일 실시예에서, 차폐층(40, 45)은 구동전원공급라인(40), 및 공통전원공급라인(45) 중 적어도 하나일 수 있다.
제1-1 데이터라인(DL1-1)이 서로 중첩되는 제1 부분(DL1-1a), 제2 부분(DL1-1b), 및 제3 부분(DL1-1c)을 포함함으로써, 데이터라인(예컨대, 제1 데이터라인(DL1))의 저항을 더욱 효과적으로 감소시킬 수 있다.
일 실시예에서, 데이터라인(예컨대, 제1 데이터라인(DL1))이 제2 영역(2A) 상에 배치된 제1-1 데이터라인(DL1-1), 패드영역(PDA) 상에 배치된 제1-2 데이터라인(DL1-2), 벤딩영역(BA) 상에 배치된 제1-3 데이터라인(DL1-3), 및 제1 영역(1A) 상에 제1-4 데이터라인(DL1-4)으로 구비될 수 있다.
일 실시예에서, 제2 영역(2A) 상에 배치된 제1-1 데이터라인(DL1-1)이 비저항이 낮은 물질로 구비됨으로써, 데이터라인(예컨대, 제1 데이터라인(DL1))의 전체 저항을 감소시킬 수 있어, 120 Hz 이상의 고속 구동이 가능한 표시 장치(1)를 제공할 수 있고 120 Hz 이상의 고속 구동을 가능케 함으로써, 표시 장치(1)의 해상도를 증가시킬 수 있고 동시에 표시 장치(1)의 품질을 향상시킬 수 있다. 또한, 데이터라인(예컨대, 제1 데이터라인(DL1))의 전체 저항을 감소시킬 수 있어, 스캔신호의 온 타임을 확보할 수 있어, 블랙 휘도 이상, 크로스토크의 증가, 및 얼룩 결함이 발생하는 것을 방지 또는 최소화할 수 있다.
일 실시예에서, 제2 영역(2A) 상에 배치된 제1-1 데이터라인(DL1-1)과 패드영역(PDA) 상에 배치된 제1-2 데이터라인(DL1-2)을 전기적으로 연결하는 컨택홀(CNT)의 위치를 조절함으로써, 서로 다른 블록(예컨대, 제1 팬아웃부분(21)과 제2 팬아웃부분(22)) 사이의 길이 차이에 의한 저항 차이가 발생하는 것을 방지 또는 최소화할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
DL1: 제1 데이터라인
DL1-1 내지 DL1-4: 제1-1 데이터라인 내지 제1-4 데이터라인
DL2-1 내지 DL2-4: 제2-1 데이터라인 내지 제2-4 데이터라인
DL1-1a 내지 DL1-1c: 제1 부분 내지 제3 부분
1: 표시 장치
100: 기판
10: 표시부
30: 구동회로부

Claims (22)

  1. 표시 장치에 있어서,
    표시영역, 제1 영역, 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치된 벤딩영역, 및 패드영역을 갖는 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치되는 표시부;
    상기 비표시영역 상에 배치되는 구동회로부; 및
    상기 표시부와 상기 구동회로부 사이의 상기 제1 영역, 상기 벤딩영역, 및 상기 제2 영역 상에 배치 상기 구동회로부로부터 인가된 데이터 신호를 상기 표시부로 전달하는 팬아웃부;
    를 구비하고,
    상기 팬아웃부는 상기 제2 영역 상에 배치된 제1-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제1-1 데이터라인과 상이한 층에 배치되는 제1-2 데이터라인을 포함하는 제1 데이터라인을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 데이터라인은 상기 벤딩영역 상에 배치된 제1-3 데이터라인을 더 포함하고,
    상기 제1-3 데이터라인은 상기 제1-2 데이터라인과 상이한 층에 배치되는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1-1 데이터라인과 상기 제1-2 데이터라인은 상이한 물질로 구비되는, 표시 장치.
  4. 제1항에 있어서,
    상기 팬아웃부는 상기 제2 영역 상에 배치된 제2-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제2-1 데이터라인과 상이한 층에 배치되는 제2-2 데이터라인을 포함하는 제2 데이터라인을 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 제1-1 데이터라인과 상기 제2-1 데이터라인은 동일한 층에 배치되는, 표시 장치.
  6. 제4항에 있어서,
    상기 제1-2 데이터라인과 상기 제2-2 데이터라인은 상이한 층에 배치되는, 표시 장치.
  7. 제4항에 있어서,
    상기 팬아웃부는 제1 팬아웃부분, 제2 팬아웃부분, 및 상기 제1 팬아웃부분과 상기 제2 팬아웃부분 사이의 이격부분을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1-1 데이터라인과 상기 제1-2 데이터라인은 상기 제2 영역에 위치하는 제1 컨택홀을 통해 전기적으로 연결되는, 표시 장치.
  9. 제8항에 있어서,
    상기 제1 팬아웃부분 내에서 상기 제1 컨택홀의 위치는 상기 표시부와 점진적으로 가까워지거나 멀어지는, 표시 장치.
  10. 제9항에 있어서,
    상기 제2-1 데이터라인과 상기 제2-2 데이터라인은 상기 제2 영역에 위치하는 제2 컨택홀을 통해 전기적으로 연결되는, 표시 장치.
  11. 제10항에 있어서,
    상기 이격부분을 사이에 두고 최인접하게 배치되는 상기 제2 데이터라인과 상기 제1 데이터라인에 있어서,
    상기 제2 데이터라인의 상기 제2-1 데이터라인과 상기 제2-2 데이터라인을 전기적으로 연결시키는 상기 제2 컨택홀은 상기 제1 데이터라인의 상기 제1-1 데이터라인과 상기 제1-2 데이터라인을 전기적으로 연결시키는 상기 제1 컨택홀보다 상기 표시부에 가깝게 위치하는, 표시 장치.
  12. 제1항에 있어서,
    상기 표시 장치는 폴딩축을 중심으로 폴딩되는, 표시 장치.
  13. 표시영역, 제1 영역, 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치된 벤딩영역, 및 패드영역을 갖는 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치되는 표시부;
    상기 비표시영역 상에 배치되는 구동회로부; 및
    상기 표시부와 상기 구동회로부 사이의 상기 제1 영역, 상기 벤딩영역, 및 상기 제2 영역 상에 배치 상기 구동회로부로부터 인가된 데이터 신호를 상기 표시부로 전달하는 팬아웃부;
    를 구비하고,
    상기 팬아웃부는 상기 제2 영역 상에 배치되되 서로 상이한 층에 배치되는 제1 부분과 제2 부분을 포함하는 제1-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제1 부분 또는 상기 제2 부분과 동일한 층에 배치되는 제1-2 데이터라인을 포함하는 제1 데이터라인을 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 제1 부분과 상기 제2 부분에 동일한 신호가 인가되는, 표시 장치.
  15. 제13항에 있어서,
    상기 제1 부분과 상기 제2 부분은 적어도 일부 중첩되는, 표시 장치.
  16. 제13항에 있어서,
    상기 제1-2 데이터라인은 제1 폭을 갖고, 상기 제1 부분은 상기 제1 폭보다 큰 제2 폭을 갖는, 표시 장치.
  17. 제13항에 있어서,
    상기 팬아웃부는 상기 제2 영역 상에 배치된 제2-1 데이터라인, 및 상기 패드영역 상에 배치되되 상기 제2-1 데이터라인과 상이한 층에 배치되는 제2-2 데이터라인을 포함하는 제2 데이터라인을 포함하는, 표시 장치.
  18. 제17항에 있어서,
    상기 제2-2 데이터라인은 상기 제1 부분, 또는 상기 제2 부분과 동일한 층에 배치되는, 표시 장치.
  19. 제17항에 있어서,
    상기 제2-1 데이터라인은 상기 제1 부분과 적어도 일부 중첩되는, 표시 장치.
  20. 제19항에 있어서,
    상기 제1-1 데이터라인과 상기 제2-1 데이터라인 사이에 개재되는 차폐층을 더 포함하는, 표시 장치.
  21. 폴딩축을 기준으로 폴딩되는 표시 장치에 있어서,
    표시영역, 제1 영역, 제2 영역, 상기 제1 영역과 상기 제2 영역 사이에 배치된 벤딩영역, 및 패드영역을 갖는 비표시영역을 포함하는 기판;
    상기 표시영역 상에 배치되는 표시부;
    상기 비표시영역 상에 배치되는 구동회로부; 및
    상기 표시부와 상기 구동회로부 사이의 상기 제1 영역, 상기 벤딩영역, 및 상기 제2 영역 상에 배치 상기 구동회로부로부터 인가된 데이터 신호를 상기 표시부로 전달하는 팬아웃부;
    를 구비하고,
    상기 팬아웃부는 서로 상이한 층에 배치되는 제1-1 데이터라인과 제1-2 데이터라인을 포함하는 제1 데이터라인을 포함하는, 표시 장치.
  22. 제21항에 있어서,
    상기 제1-1 데이터라인은 상기 제2 영역 상에 배치되고, 상기 제1-2 데이터라인은 상기 패드영역 상에 배치되는, 표시 장치.
KR1020210039778A 2021-03-26 2021-03-26 표시 장치 KR20220134839A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210039778A KR20220134839A (ko) 2021-03-26 2021-03-26 표시 장치
US17/564,622 US20220310763A1 (en) 2021-03-26 2021-12-29 Display apparatus
CN202210291302.3A CN115132788A (zh) 2021-03-26 2022-03-23 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210039778A KR20220134839A (ko) 2021-03-26 2021-03-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20220134839A true KR20220134839A (ko) 2022-10-06

Family

ID=83365050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210039778A KR20220134839A (ko) 2021-03-26 2021-03-26 표시 장치

Country Status (3)

Country Link
US (1) US20220310763A1 (ko)
KR (1) KR20220134839A (ko)
CN (1) CN115132788A (ko)

Also Published As

Publication number Publication date
US20220310763A1 (en) 2022-09-29
CN115132788A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
KR102360094B1 (ko) 표시 장치
US11088232B2 (en) Display device
US11443695B2 (en) Display apparatus
US11653533B2 (en) Display device
US11398543B2 (en) Display device including connective wirings within a display area thereof
KR20200133095A (ko) 유기발광표시장치
US11737328B2 (en) Display device
KR20210102558A (ko) 표시 장치
CN110890405A (zh) 显示装置
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
US11404523B2 (en) Display device
US20200357877A1 (en) Display device
US20230276671A1 (en) Display apparatus
US11522036B2 (en) Display apparatus
KR20220134839A (ko) 표시 장치
CN112117307A (zh) 显示设备
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
KR20210078648A (ko) 표시 장치
US11800758B2 (en) Display device having multi-section fan-out portion
US11765953B2 (en) Display apparatus including overlapping elements
KR20220106261A (ko) 표시 장치 및 그 제조 방법
TW202043871A (zh) 顯示裝置
KR20210031583A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination