KR20210025160A - 디스플레이 패널 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 패널 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20210025160A
KR20210025160A KR1020190104580A KR20190104580A KR20210025160A KR 20210025160 A KR20210025160 A KR 20210025160A KR 1020190104580 A KR1020190104580 A KR 1020190104580A KR 20190104580 A KR20190104580 A KR 20190104580A KR 20210025160 A KR20210025160 A KR 20210025160A
Authority
KR
South Korea
Prior art keywords
voltage line
line
initialization voltage
display
initialization
Prior art date
Application number
KR1020190104580A
Other languages
English (en)
Inventor
차현지
가지현
김수경
송화영
윤영수
이동엽
이원세
인윤경
장동현
전유진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190104580A priority Critical patent/KR20210025160A/ko
Priority to US16/887,760 priority patent/US11257897B2/en
Priority to CN202010817088.1A priority patent/CN112436034A/zh
Publication of KR20210025160A publication Critical patent/KR20210025160A/ko
Priority to US17/676,071 priority patent/US11903278B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3232—
    • H01L27/3262—
    • H01L27/3265—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 디스플레이 장치는, 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판; 상기 제2영역에 배치되되, 상기 제1영역을 사이에 두고 상호 이격된 제1표시요소 및 제2표시요소를 포함하는 복수의 표시요소들; 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1초기화 전압라인; 상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2초기화 전압라인; 상기 제1초기화 전압라인 및 상기 제2초기화 전압라인과 다른 층 상에 배치되고, 상호 이격된 상기 제1초기화 전압라인 및 상기 제2초기화 전압라인을 전기적으로 연결하는 보조 전압라인; 및 상기 제1초기화 전압라인, 상기 제2초기화 전압라인, 및 상기 보조 전압라인을 커버하며, 상기 복수의 표시요소들 아래에 배치되는 제1절연층;을 포함할 수 있다. 이밖에 다양한 실시예들이 가능하다.

Description

디스플레이 패널 및 이를 포함하는 디스플레이 장치{Display panel and display apparatus comprising the same}
본 발명은 디스플레이 패널 및 이를 포함하는 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
디스플레이 장치에 접목 또는 연계할 수 있는 기능을 증가하는 방법으로, 본 발명의 실시예는, 표시영역의 내측에 카메라, 센서 등이 배치될 수 있는 컴포넌트 영역을 구비한 디스플레이 패널 및 이를 구비한 장치를 제공할 수 있다.
다양한 실시예에 따르면 디스플레이 장치는, 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판; 상기 제2영역에 배치되되, 상기 제1영역을 사이에 두고 상호 이격된 제1표시요소 및 제2표시요소를 포함하는 복수의 표시요소들; 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1초기화 전압라인; 상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2초기화 전압라인; 상기 제1초기화 전압라인 및 상기 제2초기화 전압라인과 다른 층 상에 배치되고, 상호 이격된 상기 제1초기화 전압라인 및 상기 제2초기화 전압라인을 전기적으로 연결하는 보조 전압라인; 및 상기 제1초기화 전압라인, 상기 제2초기화 전압라인, 및 상기 보조 전압라인을 커버하며, 상기 복수의 표시요소들 아래에 배치되는 제1절연층;을 포함할 수 있다.
상기 복수의 표시요소들 각각은, 화소 전극, 상기 화소 전극 상에 배치된 대향 전극, 상기 화소 전극과 상기 대향 전극 사이에 개재된 발광층을 포함하고, 상기 보조 전압라인은, 상기 제1절연층을 사이에 두고 상기 화소 전극의 아래에 배치될 수 있다.
상기 제1 및 제2초기화 전압라인, 및 상기 보조 전압라인 사이에 개재되는 제2절연층을 더 포함할 수 있다.
상기 제1표시요소에 전기적으로 연결된 박막트랜지스터들 및 스토리지 커패시터를 더 포함하고, 상기 제1초기화 전압라인, 상기 제2초기화 전압라인은 상기 스토리지 커패시터의 전극들 중 어느 하나와 동일한 물질을 포함할 수 있다.
상기 스토리지 커패시터는 하부 전극 및 상부 전극을 포함하며, 상기 제1초기화 전압라인 및 상기 제2초기화 전압라인은, 상기 상부 전극과 동일한 물질을 포함할 수 있다.
상기 박막트랜지스터들 중 하나의 박막트랜지스터와 상기 제1표시요소를 연결하는 콘택메탈을 더 포함하며, 상기 보조 전압라인은, 상기 콘택메탈과 동일한 물질을 포함할 수 있다.
상기 제1초기화 전압라인과 상기 보조 전압라인 사이, 그리고 상기 제2초기화 전압라인과 상기 보조 전압라인 사이에 각각 배치되는 매개 금속층을 더 포함할 수 있다.
상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1스캔라인; 및 상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2스캔라인;을 더 포함하며, 상기 제1스캔라인 및 상기 제2스캔라인은 상기 제1영역을 중심으로 상호 이격될 수 있다.
상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1발광제어라인; 및 상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2발광제어라인;을 더 포함하며, 상기 제1발광제어라인 및 상기 제2발광제어라인은 상기 제1영역을 중심으로 상호 이격될 수 있다.
상기 기판의 외곽영역에 배치되는 초기화 전원공급배선을 더 포함하며, 상기 초기화 전원공급배선은 상기 기판과 상기 제1절연층 사이에 개재될 수 있다.
상기 제1방향과 교차하는 제2방향을 따라 연장되며, 상기 제1표시요소와 연결된 제1데이터라인; 및
상기 제2방향을 따라 연장되며, 상기 제2표시요소와 연결된 제2데이터라인;을 더 포함하며, 상기 초기화 전원공급배선은 상기 제1데이터라인 또는 상기 제2데이터라인과 동일한 물질을 포함할 수 있다.
다양한 실시예에 따르면, 표시 영역 내측에 배치된 적어도 하나의 컴포넌트 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 디스플레이 장치는, 상기 표시영역을 형성하며, 순차적으로 적층된 화소전극, 발광층 및 대향전극을 각각 포함하는 복수의 표시요소들; 상기 복수의 표시요소들 중 제1표시요소와 전기적으로 연결되고, 상기 표시영역에서 제1방향을 따라 연장된 제1초기화 전압라인; 상기 복수의 표시요소들 중 제2표시요소와 전기적으로 연결되고, 상기 표시영역에서 상기 제1방향을 따라 연장되며, 상기 적어도 하나의 컴포넌트 영역을 사이에 두고 상기 제1초기화 전압라인과 이격된, 제2초기화 전압라인; 상기 제1초기화 전압라인 및 상기 제2초기화 전압라인을 전기적으로 연결하는 보조 전압라인; 및 상기 보조 전압라인과 상기 화소전극 사이에 개재되는 제1절연층을 포함할 수 있다.
상기 제1 및 제2초기화 전압라인들, 및 상기 보조 전압라인 사이에 개재되는 제2절연층을 더 포함할 수 있다.
상기 제1표시요소에 전기적으로 연결된 박막트랜지스터들 및, 하부전극과 상부전극을 포함하는 스토리지 커패시터를 더 포함하고, 상기 제1초기화 전압라인, 상기 제2초기화 전압라인은 상기 스토리지 커패시터의 상기 상부 전극과 동일한 물질을 포함할 수 있다.
상기 박막트랜지스터들 중 하나의 박막트랜지스터와 상기 제1표시요소를 연결하는 콘택메탈을 더 포함하며, 상기 보조 전압라인은, 상기 콘택메탈과 동일한 물질을 포함할 수 있다.
상기 제1초기화 전압라인과 상기 제2초기화 전압라인은 동일한 층 상에 배치될 수 있다.
상기 제1초기화 전압라인과 상기 보조 전압라인 사이, 그리고 상기 제2초기화 전압라인과 상기 보조 전압라인 사이에 각각 배치되는 매개 금속층을 더 포함할 수 있다
상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1스캔라인; 및 상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2스캔라인;을 더 포함하며, 상기 제1스캔라인 및 상기 제2스캔라인은 상기 적어도 하나의 컴포넌트 영역을 중심으로 상호 이격될 수 있다.
상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1발광제어라인; 및 상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2발광제어라인;을 더 포함하며, 상기 제1발광제어라인 및 상기 제2발광제어라인은 상기 적어도 하나의 컴포넌트 영역을 중심으로 상호 이격될 수 있다.
상기 비표시영역에 배치되는 초기화 전원공급배선을 더 포함할 수 있다.
상기 초기화 전원공급배선은 상기 제1절연층 아래에 배치될 수 있다.
상기 제1방향과 교차하는 제2방향을 따라 연장되며, 상기 제1표시요소와 연결된 제1데이터라인; 및 상기 제2방향을 따라 연장되며, 상기 제2표시요소와 연결된 제2데이터라인;을 더 포함하며, 상기 초기화 전원공급배선은 상기 제1데이터라인 또는 상기 제2데이터라인과 동일한 물질을 포함할 수 있다.
상기 적어도 하나의 컴포넌트 영역은, 제1방향을 따라 배치된 제1컴포넌트 영역 및 제2컴포넌트 영역을 포함할 수 있다.
상기 제1초기화 전압라인은 상기 제1컴포넌트 영역의 일측에 위치하고, 상기 제2초기화 전압라인은 상기 제2컴포넌트의 일측에 위치하되, 상호 이격된 상기 제1초기화 전압라인과 상기 제2초기화 전압라인 사이에 상기 제1컴포넌트 영역 및 상기 제2컴포넌트 영역이 위치할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 신뢰성이 향상되고 비표시 영역이 축소된 디스플레이 패널 및 이를 포함하는 디스플레이 장치를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2d는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 디스플레이 장치의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 하나의 화소를 나타낸 등가 회로도이다.
도 6a 및 도 6b 각각은 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 하나의 화소를 나타낸 평면도이다.
도 7a 및 도 7b 각각은 도 6a 및 도 6b 각각의 A-A'선 및 B-B'선에 따른 단면도이다.
도 8a 및 도 8b 각각은 본 발명의 일 실시예로서 컴포넌트 영역 주변의 배선들을 나타낸 평면도이다.
도 9a 및 도 9b 각각은 도 8a 및 도 8b의 IX-IX' 선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이다.
도 11은 본 발명의 일실시예로서 복수의 컴포넌트 영역 주변의 배선들을 나타낸 평면도이다.
도 12는 본 발명의 일 실시예에 따른 제2비표시 영역 주변의 배선들을 나타낸 평면도이다.
도 13a 및 도 13b 각각은 본 발명의 실시예에 따른 디스플레이 장치의 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 빛을 방출하는 표시 영역(DA)과 빛을 방출하지 않는 비표시 영역(NDA)을 포함할 수 있다. 디스플레이 장치(1)는 표시 영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 출력할 수 있다.
디스플레이 장치(1)는 컴포넌트 영역(OA)을 포함할 수 있다.
컴포넌트 영역(OA)은 표시 영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있다. 예컨대 도 1에 도시된 바와 같이 일 실시예로서 컴포넌트 영역(OA)은 표시 영역(DA)에 의해 전체적으로 둘러싸일 수 있다.
비표시 영역(NDA)은 상기 컴포넌트 영역(OA)을 둘러싸는 제1비표시 영역(NDA1) 및 표시 영역(DA)의 외곽을 둘러싸는 제2비표시 영역(NDA2)을 포함할 수 있다. 예컨대, 제1비표시 영역(NDA1)은 컴포넌트 영역(OA)을 전체적으로 둘러싸고, 표시 영역(DA)은 제1비표시 영역(NDA1)을 전체적으로 둘러싸며, 제2비표시 영역(NDA2)은 표시 영역(DA)을 전체적으로 둘러쌀 수 있다.
컴포넌트 영역(OA)은 도 2a 등을 참조하여 후술할 바와 같이 컴포넌트가 배치되는 위치일 수 있다. 컴포넌트 영역(OA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다. 본 발명의 일 실시예로, 컴포넌트 영역(OA)을 통해 빛이 투과하는 경우, 광 투과율은 약 50% 이상, 보다 바람직하게 70% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 다른 실시예로서, 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 1에서는 컴포넌트 영역(OA)이 사각형인 표시 영역(DA)의 일측(우상측)에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 예컨대 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 컴포넌트 영역(OA)의 위치도 다양하게 변경될 수 있음은 물론이다. 예컨대 컴포넌트 영역(OA)은 표시 영역(DA)의 평면(예: x-y 평면)을 기준으로 상측 중앙부에 배치될 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도이다. 예컨대 도 2a 내지 도 2d는, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2a를 참조하면, 디스플레이 장치(1)는 표시요소를 포함하는 디스플레이 패널(10) 및 컴포넌트 영역(OA)에 대응하는 컴포넌트(20)를 포함할 수 있다.
디스플레이 패널(10)은 기판(100), 기판(100)과 마주보는 봉지부재로서 봉지기판(300), 및 이들 사이에 개재되는 표시층(200)을 포함할 수 있으며, 기판(100)과 봉지기판(300) 사이에는 표시층(200)의 측면을 커버하는 실링재(실런트, 350)가 배치될 수 있다. 도 2a는 컴포넌트영역(OA)의 양측에 실링재(350)가 배치된 것을 도시하고 있으나, 기판(100)의 주면(main surface)에 수직한 방향에서 보았을 때, 컴포넌트영역(OA)은 실링재(350)에 의해 전체적으로 둘러싸일 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리아크릴레이트(polyacrylate), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 봉지기판(300)은 글래스 또는 전술한 고분자 수지를 포함할 수 있다.
표시층(200)은 박막트랜지스터(TFT)를 포함하는 회로층, 박막트랜지스터(TFT)에 연결된 표시요소로서 유기발광다이오드(OLED), 및 이들 사이의 절연층(IL)을 포함할 수 있다. 박막트랜지스터(TFT) 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)는 표시영역(DA)에 배치되며, 표시층(200) 중 일부 배선(WL)들은 제1 비표시영역(NDA1)에 위치할 수 있다. 배선(WL)들은 컴포넌트영역(OA)을 사이에 두고 상호 이격된 화소들에 소정의 신호 또는 전압을 제공할 수 있다. 도 2a에서 배선(WL)들은 제1 비표시영역(NDA1)에서 실링재(350)와 비중첩하는 것으로 도시되어 있으나, 다른 실시예로서, 실링재(350)의 일부는 배선(WL)과 중첩하게 배치될 수 있다.
디스플레이 패널(10)은 컴포넌트 영역(OA)에 대응하는 관통홀(10H)을 포함할 수 있다. 예컨대, 기판(100) 및 봉지기판(300)은 각각 컴포넌트 영역(OA)에 대응하는 관통홀(100H, 300H)들을 포함할 수 있다. 표시층(200)도 컴포넌트 영역(OA)에 대응하는 관통홀을 포함할 수 있음은 물론이다.
도시되지는 않았으나, 디스플레이 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
컴포넌트(20)는 컴포넌트 영역(OA)에 위치할 수 있다. 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 도 2a에서와 같이 디스플레이 패널(10)이 컴포넌트 영역(OA)에 대응하는 관통홀(10H)을 포함하는 경우, 전자요소에서 출력하거나 수신하는 빛이나 음향을 보다 효과적으로 활용할 수 있다.
도 2a에서 디스플레이 패널(10)이 컴포넌트 영역(OA)에 대응하는 관통홀(10H)을 포함하는 것과 달리, 디스플레이 패널(10)의 일부 구성요소는 관통홀을 포함하지 않을 수 있다. 예컨대, 도 2b에 도시된 바와 같이 봉지기판(300)은 컴포넌트 영역(OA)과 대응하는 관통홀(300H)을 구비하지만, 기판(100)은 관통홀을 구비하지 않을 수 있다.
또는, 도 2c 및 도 2d에 도시된 바와 같이 기판(100)과 봉지기판(300)이 모두 컴포넌트 영역(OA)과 대응하는 관통홀을 구비하지 않을 수 있다. 도 2c에서 제1비표시영역(NDA1) 상에는 실링재(350)가 배치되어, 컴포넌트 영역(OA)을 둘러쌀 수 있다.
도 2d에서는 도 2c와는 달리 컴포넌트 영역(OA) 주변에 실링재(350)를 포함하지 않을 수 있다. 외곽 실링재(360)는 제2 비표시영역(NDA2) 상에 위치할 수 있으며, 기판(100)과 봉지기판(300)을 접합시킴으로써 표시층(200)을 외기로부터 밀봉할 수 있다. 도시되어 있지는 않으나, 도 2a 내지 도 2c의 디스플레이 장치(1) 역시 표시 영역(DA) 외곽을 둘러싸도록 외곽 실링재(360)가 구비될 수 있다.
도 2d의 절연층(IL)은 컴포넌트 영역(OA)에 대응하는 개구(IL-OP)를 가질 수 있다. 일 실시예로, 컴포넌트 영역(OA)에 대응하여 기판(100)과 봉지기판(300) 사이에는 어떠한 구성요소도 배치되지 않을 수 있다. 다른 실시예로, 기판(100) 상의 컴포넌트 영역(OA)에는 버퍼층과 같은 일부 무기절연층(들)이 일부 잔존할 수도 있다.
도 2a 내지 도 2d에서 컴포넌트(20)는 디스플레이 패널(10)의 하부, 즉 기판(100)의 일측에 위치하는 것으로 도시되나, 도 2a에서 컴포넌트(20)는 관통홀(10H)을 정의하는 디스플레이 패널(10)의 측면과 중첩하도록 관통홀(10H)의 내측에 적어도 일부가 삽입되어 위치할 수도 있다.
컴포넌트(20)는 전술한 전자요소 외에 다른 부재를 포함할 수 있다. 일 실시예로, 디스플레이 패널(10)이 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 가리키는 바늘 등을 포함하는 부재일 수 있다. 또는 컴포넌트(20)는 디스플레이 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소를 포함할 수 있다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 디스플레이 장치의 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 3a를 참조하면, 디스플레이 장치(1)는 앞서 도 2a를 참조하여 설명한 디스플레이 장치(1)와 마찬가지로 디스플레이 패널(10) 및 컴포넌트(20)를 포함할 수 있다. 또한, 도시되지는 않았으나, 디스플레이 장치(1)는 디스플레이 패널(10) 상에 배치되는, 터치입력을 감지하는 입력감지부재, 반사 방지부재 및 윈도우 등을 더 포함할 수 있다.
앞서 도 2a를 참조하여 설명한 디스플레이 패널(10)이 봉지부재로서 봉지기판(300) 및 실링재(350)를 포함하는 것과 달리, 본 실시예에 따른 디스플레이 패널(10)은 봉지부재로서 박막봉지층(300)을 포함할 수 있다. 디스플레이 패널(10)이 박막봉지층(300)을 봉지부재로 이용할 경우 디스플레이 패널(10)의 가요성을 더 향상시킬 수 있다. 이하에서는, 설명의 편의를 위하여 차이점을 중심으로 설명한다.
박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대 도 3a에 도시된 바와 같이, 박막봉지층(300)은 제1무기봉지층(310) 및 제2무기봉지층(330)과 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드(Zinc Oxide), 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
디스플레이 패널(10)은 컴포넌트 영역(OA)에 대응하는 관통홀(10H)을 포함할 수 있다. 예컨대, 기판(100), 표시층(200) 및 박막봉지층(300)은 컴포넌트 영역(OA)에 대응하는 관통홀(100H, 200H, 300H)들을 포함할 수 있다. 박막봉지층(300), 예컨대 제1무기봉지층(310), 제2무기봉지층(330), 및 유기봉지층(320)은 컴포넌트영역(OA)에 대응하는 홀을 포함할 수 있다. 유기봉지층(320)의 홀의 크기는 제1 및 제2 무기봉지층(310, 330)의 홀들의 크기 보다 크게 형성될 수 있으며, 컴포넌트 영역(OA) 주변에서 제1무기봉지층(310) 및 제2무기봉지층(330)은 서로 접촉할 수 있다.
도 3a에 도시된 것과 달리, 디스플레이 패널(10)의 일부 구성은 관통홀을 포함하지 않을 수 있다. 예컨대 도 3b에 도시된 바와 같이, 표시층(200) 및 박막봉지층(300)은 컴포넌트 영역(OA)과 대응하는 관통홀(200H, 300H)을 구비할 수 있으나, 기판(100)은 관통홀을 구비하지 않을 수 있다.
다른 예에서, 도 3c에 도시된 바와 같이, 기판(100), 표시층(200) 및 박막봉지층(300)은 모두 컴포넌트 영역(OA)과 대응하는 관통홀을 구비하지 않을 수 있다.
도 3b 및 도 3c에 도시된 바와 같이 기판(100)이 관통홀(100H)을 구비하지 않더라도, 표시층(200) 중 컴포넌트영역(OA)에 대응하는 부분들이 적어도 일부 제거됨에 따라, 컴포넌트(20)인 전자요소를 위한 광 투과율을 확보할 수 있다.
박막봉지층(300)이 관통홀을 구비하지 않는 경우, 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층 각각은, 상기 컴포넌트 영역(OA)에서 기판(100)을 커버할 수 있다. 예컨대 기판(100)과 박막봉지층(300) 사이에 개재되는 표시층(200)은, 기판(100)의 컴포넌트 영역(OA)에 대응하는 부분을 커버하지 않을 수 있으며, 상기 기판(100)의 컴포넌트 영역(OA)에 대응하는 부분은 박막봉지층(300)에 의해 커버될 수 있다.
도 3a 내지 도 3c에서 컴포넌트 영역(OA)에 대응하는 절연층(IL)이 모두 제거된 형태를 도시하고 있으나, 다른 실시예에 따르면 디스플레이 패널(10)은 컴포넌트 영역(OA)에 대응하여 다층의 절연층(IL) 중 일부의 층들만 제거될 수 있다.
도 3a 내지 도 3c에서 컴포넌트(20)는 디스플레이 패널(10)의 하부, 즉 기판(100)의 일측에 위치하는 것으로 도시되나, 도 3a에서 컴포넌트(20)는 관통홀(10H)을 정의하는 디스플레이 패널(10)의 측면과 중첩하도록 관통홀(10H)의 내측에 적어도 일부가 삽입되어 위치할 수도 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이고, 도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 하나의 화소를 나타낸 등가 회로도이다.
도 4a를 참조하면, 디스플레이 패널(10)은 표시 영역(DA)에 배치된 복수의 화소(P)들을 포함할 수 있다. 화소(P)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 화소(P)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해될 수 있다.
화소(P)는 도 5에 도시된 바와 같이 화소회로(PC) 및 화소회로(PC)에 전기적으로 연결된 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결될 수 있다.
복수의 박막트랜지스터는, 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호라인은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함할 수 있다.
구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달할 수 있다. 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달할 수 있다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 표시요소인 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급할 수 있다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)과 연결될 수 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행할 수 있다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되며 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되고 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 보상할 수 있다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압라인(VL)에 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시킬 수 있다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어라인(EL)에 연결되며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압라인(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어라인(EL)에 연결되고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 표시요소(OLED)의 화소전극에 전기적으로 연결될 수 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 할 수 있다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 표시요소(OLED)의 화소전극에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화할 수 있다.
도 5에서는 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예컨대 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동되고, 제2초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)은 구동전압라인(PL)에 연결되며, 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결될 수 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5에서는 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
다시 도 4a를 참조하면, 각 화소(P)는 비표시 영역, 예컨대 제2비표시 영역(NDA2)에 배치된 구동 회로들과 전기적으로 연결될 수 있다. 제2비표시 영역(NDA2)에는 제1스캔 구동회로(110), 제2스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1전원공급배선(160), 제2전원공급배선(170), 제1초기화 전원공급배선(181), 및 제2초기화 전원공급배선(182)이 배치될 수 있다.
제1스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 제1스캔 구동회로(110)는 발광 제어라인(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2스캔 구동회로(120)는 표시 영역(DA)을 사이에 두고 제1스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시 영역(DA)에 배치된 화소(P)들 중 일부는 제1스캔 구동회로(110)와 전기적으로 연결될 수 있다. 제1스캔 구동 회로(110)와 연결되지 않은 다른 화소(P)들은 제2스캔 구동회로(120)와 전기적으로 연결될 수 있다. 다른 실시예로서, 제1스캔 구동회로(110) 또는 제2스캔 구동회로(120) 중 어느 하나는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 디스플레이 패널(10)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은, 제어부(미도시)의 신호 또는 전원을 디스플레이 패널(10)로 전달할 수 있다. 인쇄회로기판(PCB)은 제어부에서 생성된 제어 신호를 제1스캔 구동회로(110) 및 제2스캔 구동회로(120)에 전달할 수 있다.
데이터 구동회로(150)는 데이터라인(DL)에 전기적으로 연결될 수 있다. 데이터 구동회로(150)의 데이터 신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터라인(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 4a 및 도 4b는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1전원공급배선(160) 사이에 배치될 수 있다.
제1전원공급배선(160)은 표시 영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있으며, 표시 영역(DA)을 가로지르도록 연장된 구동전압라인(PL)은 제1 서브배선(162) 및 제2 서브배선(163)에 각각 연결될 수 있다. 제2 전원공급배선(170)은 일 측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다. 제1전원공급배선(160)이 각 화소(P)에 제1전원(ELVDD, 도 5)을 제공하고, 제2 전원공급배선(170)이 각 화소(P)에 제2전원(ELVSS, 도 5)을 제공할 수 있음은 앞서 설명한 바와 같다,
제1 및 제2 초기화전원공급배선(181, 182)은 제2비표시영역(NDA2)에 배치될 수 있다. 제1 및 제2 초기화 전원공급배선(181, 182)은 표시 영역(DA)의 좌측 및 우측을 적어도 둘러싸는 형태로, y방향을 따라 연장되도록 배치될 수 있다. 예컨대, 제1 및 제2 초기화전원공급배선(181, 182)은 표시영역(DA)을 사이에 두고 상호 이격될 수 있다. 제1 및 제2 초기화 전원공급배선(181, 182)는 y방향을 따라 연장되되, 일부가 표시 영역(DA)의 가장자리 코너를 따라 표시 영역(DA)의 방향으로 만곡된 형상을 가질 수 있다. 제1 및 제2 초기화전원공급배선(181, 182)은 앞서 초기화라인(VL)을 통해 각 화소(P)에 초기화 전압을 제공할 수 있다.
표시 영역(DA)의 내측에는 컴포넌트 영역(OA)이 위치할 수 있다. 컴포넌트 영역(OA) 주변에는 복수의 화소(P)들이 배치될 수 있다. 복수의 화소(P)들은 컴포넌트 영역(OA)을 둘러싸도록 배치될 수 있다.
컴포넌트 영역(OA)은 도 4a에 도시된 바와 같이 표시 영역(DA)의 우측부 상단에 배치될 수 있다. 다른 실시예로, 컴포넌트 영역(OA)은 도 4b와 같이 표시 영역(DA)의 중앙부 상단에 배치될 수도 있다. 예컨대 컴포넌트 영역(OA)이 표시 영역(DA)의 중앙부에 배치될 경우, 컴포넌트 영역(OA)을 기준으로 좌측에 배치된 화소(P)들과 우측에 배치된 화소(P)들 간의 발광 특성 차이를 축소할 수 있다. 도시되어 있지는 않으나, 다른 실시예로서, 컴포넌트 영역(OA)은 표시 영역(DA)의 좌측부 상단 등 표시 영역(DA) 내측의 다양한 위치에 배치되거나, 우측부 하단, 좌측부 하단, 중앙과 같이 다양한 위치에 배치될 수 있다. 도 4a 및 도 4b는 컴포넌트 영역(OA)이 하나인 것을 도시하나, 다른 실시예에 따르면 컴포넌트 영역(OA)은 표시 영역(OA)의 내측에 복수 개로 구비될 수 있다.
제1비표시 영역(NDA1)에는 컴포넌트 영역(OA)을 중심으로 이격된 화소(P)들에 소정의 신호 또는 전원을 인가하기 위한 우회 배선들이 위치할 수 있으며, 해당 구조에 대해서는 도 8을 참조하여 후술한다.
도 4a 및 도 4b을 참조하여 설명한 디스플레이 패널은 기판(100)의 모습일 수 있다. 예컨대, 기판(100)은 컴포넌트 영역(OA)에 대응하는 제1영역을 포함할 수 있으며, 표시영역(DA)에 대응하는 제2영역을 포함할 수 있으며, 제1비표시영역(NDA1)에 대응하는 제3영역을 포함할 수 있고, 제2비표시영역(NDA2)에 대응하는 제4영역을 포함할 수 있다. 기판(100)의 제2영역에는 복수의 화소(P)들이 배치됨으로써, 이미지를 표시할 수 있는 디스플레이 패널의 표시영역(DA)을 형성할 수 있다. 기판(100)의 제4영역은 제2영역을 둘러싸는 기판(100)의 외곽영역으로서, 제1스캔 구동회로(110), 제2스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1전원공급배선(160), 제2전원공급배선(170), 제1초기화 전원공급배선(181), 및 제2초기화 전원공급배선(182)이 배치될 수 있다.
도 6a 및 도 6b 각각은 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 하나의 화소를 나타낸 평면도이고, 도 7a 및 도 7b 각각은 도 6a 및 도 6b 각각의 A-A'선 및 B-B'선에 따른 단면도이다.
도 6a 및 도 7a를 참조하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치될 수 있다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)의 반도체층들에 해당할 수 있다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 방향으로 굴곡진 형상을 가질 수 있다.
반도체층(1130)은 기판(100) 상에 위치하되, 이와 관련하여 도 7a는 반도체층(1130)의 일부, 예컨대 구동 반도체층(1130a), 보상 반도체층(1130c), 발광제어 반도체층(1130f)이 기판(100) 상에 위치하는 것을 도시한다.
반도체층(1130)의 아래에는 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기물을 포함하는 버퍼층(IL1)이 형성될 수 있다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함할 수 있다. 소스영역 및 드레인영역은 박막트랜지스터의 소스전극 및 드레인전극일 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함할 수 있다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 예컨대 구동 채널영역의 길이를 길게 형성할 경우, 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 정교하게 제어할 수 있으며, 디스플레이 패널의 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1 초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1 초기화 채널영역에 중첩하는 제1 초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1 초기화 소스전극(S4) 및 제1 초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S5) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2 초기화 박막트랜지스터(T7)는 제2 초기화 채널영역에 중첩하는 제2 초기화 게이트전극(G7), 및 양측에 위치하는 제2 초기화 소스전극(S7) 및 제2 초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호라인(SWL, SIL, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 게이트 절연층(IL2, 도 7a 참조)이 배치되고, 게이트 절연층(IL2) 상에는 스캔라인(SL), 이전 스캔라인(SL-1), 발광제어라인(EL) 및 구동 게이트전극(G1)이 배치될 수 있다.
게이트 절연층(IL2)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기물을 포함할 수 있다. 스캔라인(SL), 이전 스캔라인(SL-1), 발광제어라인(EL) 및 구동 게이트전극(G1)은, 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금과 같은 금속을 포함할 수 있다.
스캔라인(SL)은 x방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G2, G3)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 스위칭 및 보상 박막트랜지스터(T2, T3)의 채널영역들과 중첩하는 영역이 각각 스위칭 및 보상 게이트전극(G2, G3)일 수 있다.
이전 스캔라인(SL-1)은 x방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2 초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SL-1) 중 제1 및 제2 초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2 초기화 게이트전극(G4, G7)일 수 있다.
발광제어라인(EL)은 x방향을 따라 연장될 수 있다. 발광제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T5, T6)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 아일랜드 타입의 전극으로, 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔라인(SL), 이전 스캔라인(SL-1), 발광제어라인(EL) 및 구동 게이트전극(G1) 상에는 무기물을 포함하는 제1 층간절연층(IL3, 도 7a)을 사이에 두고 전극전압라인(HL) 및 초기화전압라인(VL)이 배치될 수 있다.
전극전압라인(HL)은 도 6a에 도시된 바와 같이 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 x방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(또는 하부전극, Cst1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2 스토리지 축전판(또는 상부전극, Cst2)이 될 수 있다.
전극전압라인(HL)의 일부인 제2 스토리지 축전판(Cst2)은 구동전압라인(PL)과 전기적으로 연결된다. 이와 관련하여, 도 6a는 전극전압라인(HL)이 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 콘택홀(1158)을 통해 접속된 것을 도시한다. 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압, 예 +5V)을 가질 수 있다. 전극전압라인(HL)은 일종의 횡방향 구동전압라인으로 이해할 수 있다.
구동전압라인(PL)은 y방향을 따라 연장되고, 구동전압라인(PL)과 전기적으로 연결된 전극전압라인(HL)은 y방향에 교차하는 x방향을 따라 연장되므로, 표시영역에서 복수의 구동전압라인(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
초기화전압라인(VL)은 x방향으로 연장될 수 있다. 초기화전압라인(VL)은 초기화연결선(1173)을 통해 제1 및 제2 초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있다. 초기화전압라인(VL)은 제1층간절연층(IL3) 상에 배치될 수 있다. 예컨대, 초기화전압라인(VL)은 전극전압라인(HL) 또는/및 스토리지 커패시터(Cst)의 상부전극인 제2 스토리지 축전판(Cst2)과 동일한 층(예, 제1층간절연층, IL3) 상에 배치되고, 제2 스토리지 축전판(Cst2)과 동일한 물질을 포함할 수 있다.
전극전압라인(HL) 및 초기화전압라인(VL)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금과 같은 금속을 포함할 수 있다.
제2 스토리지 축전판(Cst2) 및 전극전압라인(HL) 상에는 무기물을 포함하는 제2층간절연층(IL4, 도 7a)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 노드연결선(1174), 및 제1접속메탈(1175)이 배치될 수 있다. 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 노드연결선(1174) 및 제1접속메탈(1175)은 동일한 공정에서 형성되기에 동일한 물질을 포함할 수 있다. 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 노드연결선(1174) 및 제1접속메탈(1175)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 구동전압라인(PL) 및 데이터라인(DL) 등은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
데이터라인(DL)은 y방향으로 연장되며, 콘택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극(즉, 전극층)일 수 있다.
구동전압라인(PL)은 y방향으로 연장되며, 전술한 바와 같이 콘택홀(1158)을 통해 전극전압라인(HL)에 접속될 수 있다. 또한, 콘택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압라인(PL)은 콘택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 콘택홀(1152)을 통해 제1 및 제2 초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 콘택홀(1151)을 통해 전술한 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 콘택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 콘택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 노드연결선(1174) 및 제1접속메탈(1175) 상에는 유기절연물을 포함하는 제1 평탄화 절연층(IL5)이 위치할 수 있다. 제1 평탄화 절연층(IL5)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
도 6b 및 도 7b에 도시된 바와 같이, 제1 평탄화 절연층(IL5) 상에 제2접속메탈(1176)이 더 배치될 수 있다. 제2접속메탈(1176)은 제1 평탄화 절연층(IL5) 상에 배치되며, 제2접속메탈(1176)은 제2 평탄화 절연층(IL6)으로 커버될 수 있다. 제2 평탄화 절연층(IL6)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO (Hexamethyldisiloxane) 등의 유기절연물을 포함할 수 있다. 제2접속메탈(1176)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 제2접속메탈(1176)은 구동전압라인(PL) 및 데이터라인(DL) 등은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1접속메탈(1175)은 콘택홀(1153)을 통해 발광제어 박막트랜지스터(T6)의 드레인영역에 접속할 수 있다. 제1접속메탈(1175)은 발광제어 박막트랜지스터(T6)의 드레인전극일 수 있다. 제2접속메탈(1176)은 제1 평탄화 절연층(IL5)에 형성된 콘택홀을 통해 제1접속메탈(1175)에 접속할 수 있으며, 화소전극(210)은 제2 평탄화 절연층(IL6)에 정의된 콘택홀(CH)을 통해 제2접속메탈(1176)에 전기적으로 연결될 수 있다. 도 6a 및 도 7a에 도시된 바와 같이, 제2접속메탈(1176) 및 제2 평탄화 절연층(IL6)이 생략된 경우, 화소전극(210)은 제1 평탄화 절연층(IL5)에 정의된 콘택홀(CH)을 통해 제1접속메탈(1175)에 전기적으로 연결될 수 있다.
화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(210) 상에는 화소전극(210)의 가장자리를 커버하는 화소정의막(PDL)이 배치되며, 화소정의막(PDL)은 화소전극(210)의 중앙영역을 노출하는 개구를 포함할 수 있다. 중간층(220)은 상기 개구와 중첩하게 배치될 수 있다.
중간층(220)은 화소정의막(PDL)의 개구를 통해 노출된 화소전극(210) 상의 발광층(222)을 포함할 수 있다. 발광층(222)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 일 실시예로, 중간층(220)은 도 7a에 도시된 바와 같이 발광층(222)의 아래에 배치된 제1 기능층(221) 및/또는 발광층(222)의 위에 배치된 제2 기능층(223)을 포함할 수 있다.
제1 기능층(221)은 단층 또는 다층일 수 있다. 예컨대 제1 기능층(221)이 고분자 물질로 형성되는 경우, 제1 기능층(221)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1 기능층(221)이 저분자 물질로 형성되는 경우, 제1 기능층(221)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2 기능층(223)은 반드시 구비되는 것은 아니다. 예컨대, 제1 기능층(221)과 발광층(222)을 고분자 물질로 형성하는 경우, 유기발광다이오드(OLED)의 특성이 우수해지도록 하기 위해, 제2 기능층(223)을 형성하는 것이 바람직하다. 제2 기능층(223)은 단층 또는 다층일 수 있다. 제2 기능층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
대향전극(230)은 중간층(220)을 사이에 두고 화소전극(210)과 마주보도록 배치될 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
도 7a 및 도 7b에는 도시되지 않았으나, 기판(100) 상에 배치된 표시층(200)은 앞서 도 3a 내지 도 3c를 참조하여 설명한 봉지부재로 커버될 수 있다.
도 8a 및 도 8b 각각은 본 발명의 일 실시예로서 컴포넌트 영역 주변의 배선들을 나타낸 평면도이다. 도 9a 및 도 9b 각각은 도 8a 및 도 8b의 IX-IX' 선을 따라 취한 단면을 개략적으로 도시한 단면도이다. 도 8a 및 도 8b는 설명의 편의 상 컴포넌트 영역(OA) 주변에 8개의 데이터라인들(DL0-DL7)과 구동전압라인들(PL0-PL7), 그리고 8개의 스캔라인들(SL0-SL7), 발광제어라인들(EL0-EL7), 초기화전압라인들(VL0-VL7)을 도시한다.
도 8a를 참조하면, 데이터라인들(DL0-DL7) 및 구동전압라인들(PL0-PL7)은 y방향으로 연장될 수 있다.
구동전압라인(PL0-PL7)들 중 일부 구동전압라인(PL0, PL7)들은 표시 영역(DA)을 지나도록 연속적으로 연장되나, 컴포넌트 영역(OA) 주변의 일부 구동전압라인들(PL1-PL6)은 컴포넌트 영역(OA)을 중심으로 단선(disconnected)되거나 분리될 수 있다. 단선된 구동전압라인들(PL1-PL6) 중 컴포넌트 영역(OA)의 위에 위치하는 라인들은 앞서 도 4a 및 도 4b를 참조하여 설명한 제2 서브배선(163)에 연결될 수 있고, 상기 단선된 구동전압라인들(PL1-PL6) 중 컴포넌트 영역(OA)의 아래에 위치하는 라인들은 제1 서브배선(162)에 연결될 수 있다.
데이터라인들(DL0-DL7) 중 일부 데이터 라인들(DL1-DL6)은 컴포넌트 영역(OA) 주변에서 컴포넌트 영역(OA)의 가장자리를 우회할 수 있다. 예컨대, 도 8a의 도면을 기준으로 컴포넌트 영역(OA)의 아래와 위에 배치된 화소(P)들을 연결하는 제1 내지 제6데이터라인들(DL1-DL6)은 표시영역(DA)에서 y방향으로 연장된 부분 및 제1비표시 영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회하는 부분을 포함할 수 있다.
도 8a에는 데이터라인들(DL1-DL6)의 우회 부분이 원호(arc)의 곡선인 것으로 도시하나, 우회 부분은 계단식으로 절곡된 형상(stepwise configuration)을 가질 수 있다.
도 8a의 평면에서 컴포넌트 영역(OA)의 위와 아래에 위치하는 화소(P)들은, 컴포넌트 영역(OA)을 우회하는 데이터라인들(DL1-DL6) 중 어느 하나에 전기적으로 연결되며, 상기 데이터라인들(DL1-DL6)로부터 데이터 신호를 전달받을 수 있다. 예컨대 데이터라인들(DL1-DL6) 중 제1 내지 제3 데이터라인(DL1, DL2, DL3)은 컴포넌트 영역(OA)의 좌측 가장자리를 따라 구부러질 수 있고, 제4 내지 제6 데이터라인(DL4, DL5, DL6)은 컴포넌트 영역(OA)의 우측 가장자리를 따라 구부러질 수 있다. 도 8a에서는 설명의 편의상 컴포넌트 영역(OA)을 중심으로 좌, 우 각 3개의 우회된 데이터라인들(DL1-DL6)이 배치된 것으로 도시되나, 컴포넌트 영역(OA)을 우회하는 데이터라인들이 개수는 3개 이상일 수 있다.
스캔라인들(SL0-SL7) 및 발광제어라인들(EL0-EL7)은 y방향에 교차하는 x방향을 따라 연장될 수 있다. 스캔라인들(SL0-SL7) 및 발광제어라인들(EL0-EL7) 중 일부, 예컨대 제1 내지 제6스캔라인(SL1-SL6)과, 제1 내지 제6발광제어라인(EL1-EL6)은, 컴포넌트 영역(OA) 주변에서 컴포넌트 영역(OA)을 중심으로 단선될 수 있다. 앞서 도 4a 및 도 4b의 도면을 참조하여 설명한 바와 같이 표시영역(DA)을 중심으로 양측에 각각 제1스캔 구동회로(110) 및 제2스캔 구동회로(120)가 배치되는 바, 도 8a의 평면도 상에서 컴포넌트 영역(OA)의 좌측에 배치된 단선된 스캔라인들(SL1-SL6) 및 발광제어라인들(EL1-EL6)의 일부는 제1스캔 구동회로(110)에 연결될 수 있다. 도 8a의 평면도 상에서 컴포넌트 영역(OA)의 우측에 배치된 단선된 스캔라인들(SL1-SL6) 및 발광제어라인들(EL1-EL6)의 일부는 제2스캔 구동회로(120)에 연결될 수 있다.
초기화 전압라인들(VL0-VL7)은 x방향을 따라 연장될 수 있다. 컴포넌트 영역(OA) 주변의 일부 초기화 전압라인들(VL1-VL6)은 컴포넌트 영역(OA)을 중심으로 끊어질 수 있다. 도 8a의 평면에서 컴포넌트 영역(OA)의 좌측에 위치하는 제1초기화 전압라인(VL-A) 및 컴포넌트 영역(OA)의 우측에 위치하는 제2초기화 전압라인(VL-B)은 컴포넌트 영역(OA)을 사이에 두고 상호 이격될 수 있다.
상호 이격된 제1초기화 전압라인(VL-A) 및 제2초기화 전압라인(VL-B)은 각각 앞서 도 4a 및 도 4b를 참조하여 설명한 제1초기화 전원공급배선(181) 및 제2초기화 전원공급배선(182)에 연결될 수 있다. 예를 들어, 컴포넌트 영역(OA) 주변에서 제1초기화 전압라인(VL-A) 및 제2초기화 전압라인(VL-B)이 상호 이격된 채 배치되는 경우, 컴포넌트 영역(OA)의 주변에 배치된 화소(P)들에 인가되는 초기화 전압이 다른 화소(P)에 인가되는 초기화 전압과의 차이가 발생할 수 있으며, 이 경우 화소(P)를 통해 표시되는 이미지의 품질이 저하될 수 있다.
본 발명의 실시예에 따르면, 제1초기화 전압라인(VL-A) 및 제2초기화 전압라인(VL-B)은 보조 전압라인(VL-R)과 연결되므로, 전술한 문제를 방지하거나 최소화할 수 있다.
보조 전압라인(VL-R)은 컴포넌트 영역(OA)의 원주방향을 따라 연장된 고리 형상을 가질 수 있다. 일 실시예에서, 도 8a에 도시된 바와 같이, 보조 전압라인(VL-R)은 기판(100)의 제3영역과 제2영역 경계에 인접하여 제2영역에 배치된 선형 구조를 가질 수 있다. 다른 실시예에서, 도 8b에 도시된 바와 같이, 보조 전압라인(VL-R)은 기판(100)의 제3영역을 대략 모두 커버하도록 배치된 판형 구조를 가질 수 있다. 보조 전압라인(VL-R)은 초기화 전압라인들(VL0-VL7)과 다른 층 상에 배치될 수 있으며, 제1 및 제2컨택홀(CNT1, CNT2)을 통해 컴포넌트 영역(OA) 주변에서 상호 이격된 초기화전압 라인들을 전기적으로 연결할 수 있다.
예컨대 제1초기화 전압라인(VL-A)은 제1컨택홀(CNT1)을 통해 연결될 수 있으며, 제2초기화 전압라인(VL-B)은 제2컨택홀(CNT2)을 통해 보조 전압라인(VL-R)과 연결될 수 있다. 앞서 도 6a를 참조하여 설명한 바와 같이 초기화 전압라인들(VL0-VL7)은 제1층간절연층(IL3) 상에 배치되며, 이와 관련하여 도 9a 및 도 9b는 컴포넌트 영역(OA)을 중심으로 상호 이격된 제1초기화 전압라인(VL-A)과 제2초기화 전압라인(VL-B)이 제1층간절연층(IL3) 상에 배치된 것을 도시한다.
보조 전압라인(VL-R)은 하나 또는 그 이상의 절연층을 사이에 두고 제1초기화 전압라인(VL-A)과 제2초기화 전압라인(VL-B) 상에 배치될 수 있다. 예컨대, 도 9a에 도시된 바와 같이 보조 전압라인(VL-R)은 제2층간절연층(IL4) 상에 배치될 수 있으며, 화소전극(210, 도 7)의 아래에 배치되는 제1 평탄화 절연층(IL5) 및 제2 평탄화 절연층(IL6)으로 커버될 수 있다. 보조 전압라인(VL-R)의 일부는 제2층간절연층(IL4)의 컨택홀을 통해 제1초기화 전압라인(VL-A)에 접속할 수 있다. 유사하게, 보조 전압라인(VL-R)의 다른 부분은 제2층간절연층(IL4)의 컨택홀을 통해 제2초기화 전압라인(VL-B)에 접속할 수 있다.
다른 실시예에서, 도 9b에 도시된 바와 같이 보조 전압라인(VL-R)은 제1 평탄화 절연층(IL5) 상에 배치될 수 있으며, 화소전극(210, 도 7)의 아래에 배치되는 제2 평탄화 절연층(IL6)으로 커버될 수 있다. 보조 전압라인(VL-R)의 일부는 제1평탄화 절연층(IL5)의 컨택홀을 통해 매개 금속층(1177)에 접속할 수 있고, 매개 금속층(1177)은 제2층간절연층(IL4)의 컨택홀을 통해 제1초기화 전압라인(VL-A)에 접속할 수 있다. 유사하게, 보조 전압라인(VL-R)의 다른 부분은 제1평탄화 절연층(IL5)의 컨택홀을 통해 매개 금속층(1177)에 접속할 수 있고, 매개 금속층(1177)은 제2층간절연층(IL4)의 컨택홀을 통해 제2초기화 전압라인(VL-B)에 접속할 수 있다.
단선된 초기화 전압라인들(VL1-VL6)은 보조 전압라인(VL-R)에 의해 일체로 연결되므로, 각 초기화 전압라인들 및 보조 전압라인(VL-R)은 동일한 전압 레벨을 가질 수 있다. 이에 따라 초기화 전압라인의 단선에 기인하는 전압편차의 발생이 최소화될 수 있다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이다.
디스플레이 패널은 복수의 컴포넌트 영역(OA1, OA2)을 포함할 수 있다. 일 실시예로서, 도 10은 디스플레이 패널이 2개의 컴포넌트 영역(OA1, OA2)을 포함하는 것을 도시한다.
화소(P)들은 복수의 컴포넌트 영역(OA1, OA2)을 중심으로 상호 이격되어 배치될 수 있으며, 복수의 컴포넌트 영역(OA1, OA2) 사이의 영역에는 화소(P)가 배치되지 않을 수 있다. 예컨대, 도 10에 도시된 바와 같이 제1비표시 영역(NDA1)이 복수의 컴포넌트 영역(OA1, OA2)을 둘러쌀 수 있다. 도 10에 도시된 디스플레이 패널의 다른 구성요소에 대한 설명은 앞서 도 4a 및 도 4b를 참조하여 설명한 바와 같으므로, 전술한 내용으로 대신한다.
도 11은 본 발명의 일실시예로서 복수의 컴포넌트 영역 주변의 배선들을 나타낸 평면도이다.
도 11을 참조하면, 초기화 전압라인(VL1-VL6)들 각각은, 복수의 컴포넌트 영역(OA1, OA2)을 중심으로 끊어진 부분을 포함할 수 있다. 일 실시예로서, 도 11은 제1컴포넌트 영역(OA1)의 좌측에 위치하는 제1초기화 전압라인(VL-A), 제2컴포넌트 영역(OA2)의 우측에 위치하는 제2초기화 전압라인(VL-B), 및 제1컴포넌트 영역(OA1)과 제2컴포넌트 영역(OA2) 사이에 위치하는 제3초기화 전압라인(VL-C)을 도시한다. 제1초기화 전압라인(VL-A), 제2초기화 전압라인(VL-B), 및 제3초기화 전압라인(VL-C)은 상호 이격될 수 있다.
제1초기화 전압라인(VL-A)과 제3초기화 전압라인(VL-C)은, 제1보조 전압라인(VL-R1)을 통해 연결될 수 있고, 제3초기화 전압라인(VL-C)과 제2초기화 전압라인(VL-B)은 제2보조 전압라인(VL-R2)을 통해 상호 연결될 수 있다.
제1보조 전압라인(VL-R1) 및 제2보조 전압라인(VL-R2)은 각각, 제1초기화 전압라인(VL-A), 제2초기화 전압라인(VL-B), 및 제3초기화 전압라인(VL-C)과 다른 층 상에 배치될 수 있다. 예컨대, 제1보조 전압라인(VL-R1)은 제1컨택홀(CNT1)을 통해 제1초기화 전압라인(VL-A)에 연결되고, 제2컨택홀(CNT2)을 통해 제3초기화 전압라인(VL-C)에 연결될 수 있다. 마찬가지로, 제2보조 전압라인(VL-R2)은 제1'컨택홀(CNT1')을 통해 제3초기화 전압라인(VL-C)에 연결되고, 제2'컨택홀(CNT2')을 통해 제2초기화 전압라인(VL-B)에 연결될 수 있다.
제1보조 전압라인(VL-R1)과 제1초기화 전압라인(VL-A)의 연결, 그리고 제1보조 전압라인(VL-R1)과 제3초기화 전압라인(VL-C)의 연결에 따른 단면은 앞서 도 9a 및 도 9b를 참조하여 설명한 구조와 동일한 구조를 가질 수 있다. 마찬가지로, 제2보조 전압라인(VL-R2)과 제3초기화 전압라인(VL-C)의 연결, 그리고 제2보조 전압라인(VL-R2)과 제2초기화 전압라인(VL-B)의 연결은 도 9a 및 도 9b를 참조하여 설명한 구조와 동일한 구조를 가질 수 있다.
도 12는 본 발명의 일 실시예에 따른 제2비표시 영역 주변의 배선들을 나타낸 평면도로서, 도 10의 XII 부분에 대응할 수 있으며, 도 13a 및 도 13b는 각각 본 발명의 실시예에 따른 디스플레이 장치의 단면도로서, 도 12의 XIII- XIII' 선을 따라 취한 단면에 대응할 수 있다.
도 12를 참조하면, 제1초기화 전원공급배선(181)은, 표시영역(DA)을 지나는 복수의 초기화 전압라인(VL1-VL4)들과 연결될 수 있다. 제1초기화 전원공급배선(181)은 y방향으로 연장된 부분 및 y방향에 대하여 비스듬한 방향으로 연장된 부분을 포함할 수 있으며, 도 12는 비스듬한 방향으로 연장된 제1초기화 전원공급배선(181)의 일 부분을 주로 나타내고 있다.
표시영역(DA)의 코너는 도 10에 도시된 바와 같이 라운드진 구조를 가질 수 있으며, 코너를 확대하면 도 12에 도시된 바와 같이 화소(P)들이 계단식으로 배열될 수 있다. 제2비표시 영역(NDA2)의 공간을 효율적으로 활용하면서 계단식으로 배열된 화소(P)들에 초기화전압을 제공하기 위하여 제1초기화 전원공급배선(181)의 일부는 도 12에 도시된 바와 같이 비스듬한 방향, 예컨대, x방향과 y방향 사이의 방향으로 연장될 수 있다.
제1초기화 전원공급배선(181)은, 제1초기화 전원공급배선(181)의 일측으로부터 연장된 복수의 연결 라인(VL-L)을 포함할 수 있으며, 각각의 연결 라인(VL-L)이 표시영역(DA)에 위치하는 복수의 초기화 전압라인(VL1-VL4)들 중 해당하는 초기화 전압라인과 전기적으로 연결될 수 있다.
제1초기화 전원공급배선(181)은 초기화 전압라인(VL1-VL4)들과 다른 층 상에 배치될 수 있으며, 제3컨택홀(CNT3)을 통해 전기적으로 연결될 수 있다.
일 실시예로, 도 13a에 도시된 바와 같이, 제1초기화 전원공급배선(181)은 제2층간절연층(IL4) 상에 배치될 수 있다. 초기화 전압라인들은 제1층간절연층(IL3) 상에 배치될 수 있는데, 이와 관련하여 도 13a는 복수의 초기화 전압라인(VL1-VL4)들 중 제2초기화 전압라인(VL2)이 제1층간절연층(IL3) 상에 배치된 것을 도시한다. 제1초기화 전원공급배선(181)으로부터 연장된 연결 라인(VL-L)은 제2층간절연층(IL4)에 형성된 컨택홀을 통해 제2초기화 전압라인(VL2)에 연결될 수 있으며, 제2층간절연층(IL4)에 형성된 컨택홀은 도 12를 참조하여 설명한 제3컨택홀(CNT3)에 해당할 수 있다.
제2층간절연층(IL4) 상에 배치된, 제1초기화 전원공급배선(181)은 앞서 도 6a 및 7a를 참조하여 설명한 데이터라인 또는/및 구동전압라인과 동일한 물질을 포함할 수 있다. 또한, 제1초기화 전원공급배선(181)은 노드연결선(1174) 및 제1접속메탈(1175)과 동일 물질을 포함할 수 있다.
다른 실시예로, 도 13b에 도시된 바와 같이, 제1초기화 전원공급배선(181)은 제1 평탄화 절연층(IL5) 상에 배치될 수 있다. 제1초기화 전원공급배선(181)로부터 연장된 연결 라인(VL-L)은 제1 평탄화 절연층(IL5)에 형성된 컨택홀을 통해 금속층(ML)에 연결되고, 금속층(ML)은 제2층간절연층(IL4)에 형성된 컨택홀을 통해 초기화 전압라인, 예컨대 제2초기화 전압라인(VL2)에 연결될 수 있다. 제1 평탄화 절연층(IL5)에 형성된 컨택홀 및 제2층간절연층(IL4)에 형성된 컨택홀은 도 12를 참조하여 설명한 제3컨택홀(CNT3)에 해당할 수 있다.
제1 평탄화 절연층(IL5) 상에 배치된 제1초기화 전원공급배선(181)은 앞서 앞서 도 6b 및 7b를 참조하여 설명한 제2접속메탈(1176)과 동일한 물질을 포함할 수 있다.
예컨대 도 12 내지 도 13b는 제1초기화 전원공급배선(181)을 중심으로 설명하였으나, 도 12 내지 도 13b를 참조하여 설명한 구조는 제2초기화 전압공급배선(182, 도 10)에도 동일하게 적용될 수 있으며, 도 4a 및 도 4b를 참조하여 설명한 제1 및 제2초기화 전원공급배선에도 동일하게 적용될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.

Claims (24)

  1. 제1영역 및 상기 제1영역을 둘러싸는 제2영역을 포함하는 기판;
    상기 제2영역에 배치되되, 상기 제1영역을 사이에 두고 상호 이격된 제1표시요소 및 제2표시요소를 포함하는 복수의 표시요소들;
    제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1초기화 전압라인;
    상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2초기화 전압라인;
    상기 제1초기화 전압라인 및 상기 제2초기화 전압라인과 다른 층 상에 배치되고, 상호 이격된 상기 제1초기화 전압라인 및 상기 제2초기화 전압라인을 전기적으로 연결하는 보조 전압라인; 및
    상기 제1초기화 전압라인, 상기 제2초기화 전압라인, 및 상기 보조 전압라인을 커버하며, 상기 복수의 표시요소들 아래에 배치되는 제1절연층;을 포함하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 복수의 표시요소들 각각은, 화소 전극, 상기 화소 전극 상에 배치된 대향 전극, 상기 화소 전극과 상기 대향 전극 사이에 개재된 발광층을 포함하고,
    상기 보조 전압라인은, 상기 제1절연층을 사이에 두고 상기 화소 전극의 아래에 배치되는, 디스플레이 패널.
  3. 제1항에 있어서,
    상기 제1 및 제2초기화 전압라인, 및 상기 보조 전압라인 사이에 개재되는 제2절연층을 더 포함하는, 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제1표시요소에 전기적으로 연결된 박막트랜지스터들 및 스토리지 커패시터를 더 포함하고,
    상기 제1초기화 전압라인, 상기 제2초기화 전압라인은 상기 스토리지 커패시터의 전극들 중 어느 하나와 동일한 물질을 포함하는, 디스플레이 패널.
  5. 제4항에 있어서,
    상기 스토리지 커패시터는 하부 전극 및 상부 전극을 포함하며,
    상기 제1초기화 전압라인 및 상기 제2초기화 전압라인은, 상기 상부 전극과 동일한 물질을 포함하는, 디스플레이 패널.
  6. 제4항에 있어서,
    상기 박막트랜지스터들 중 하나의 박막트랜지스터와 상기 제1표시요소를 연결하는 콘택메탈을 더 포함하며,
    상기 보조 전압라인은, 상기 콘택메탈과 동일한 물질을 포함하는, 디스플레이 패널.
  7. 제1항에 있어서,
    상기 제1초기화 전압라인과 상기 보조 전압라인 사이, 그리고 상기 제2초기화 전압라인과 상기 보조 전압라인 사이에 각각 배치되는 매개 금속층을 더 포함하는, 디스플레이 패널.
  8. 제1항에 있어서,
    상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1스캔라인; 및
    상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2스캔라인;을 더 포함하며,
    상기 제1스캔라인 및 상기 제2스캔라인은 상기 제1영역을 중심으로 상호 이격된, 디스플레이 패널.
  9. 제1항에 있어서,
    상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1발광제어라인; 및
    상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2발광제어라인;을 더 포함하며,
    상기 제1발광제어라인 및 상기 제2발광제어라인은 상기 제1영역을 중심으로 상호 이격된, 디스플레이 패널.
  10. 제1항에 있어서,
    상기 기판의 외곽영역에 배치되는 초기화 전원공급배선을 더 포함하며, 상기 초기화 전원공급배선은 상기 기판과 상기 제1절연층 사이에 개재되는, 디스플레이 패널.
  11. 제10항에 있어서,
    상기 제1방향과 교차하는 제2방향을 따라 연장되며, 상기 제1표시요소와 연결된 제1데이터라인; 및
    상기 제2방향을 따라 연장되며, 상기 제2표시요소와 연결된 제2데이터라인;을 더 포함하며,
    상기 초기화 전원공급배선은 상기 제1데이터라인 또는 상기 제2데이터라인과 동일한 물질을 포함하는, 디스플레이 패널.
  12. 표시 영역 내측에 배치된 적어도 하나의 컴포넌트 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 디스플레이 장치에 있어서,
    상기 표시영역을 형성하며, 순차적으로 적층된 화소전극, 발광층 및 대향전극을 각각 포함하는 복수의 표시요소들;
    상기 복수의 표시요소들 중 제1표시요소와 전기적으로 연결되고, 상기 표시영역에서 제1방향을 따라 연장된 제1초기화 전압라인;
    상기 복수의 표시요소들 중 제2표시요소와 전기적으로 연결되고, 상기 표시영역에서 상기 제1방향을 따라 연장되며, 상기 적어도 하나의 컴포넌트 영역을 사이에 두고 상기 제1초기화 전압라인과 이격된, 제2초기화 전압라인;
    상기 제1초기화 전압라인 및 상기 제2초기화 전압라인을 전기적으로 연결하는 보조 전압라인; 및
    상기 보조 전압라인과 상기 화소전극 사이에 개재되는 제1절연층을 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1 및 제2초기화 전압라인들, 및 상기 보조 전압라인 사이에 개재되는 제2절연층을 더 포함하는, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제1표시요소에 전기적으로 연결된 박막트랜지스터들 및, 하부전극과 상부전극을 포함하는 스토리지 커패시터를 더 포함하고,
    상기 제1초기화 전압라인, 상기 제2초기화 전압라인은 상기 스토리지 커패시터의 상기 상부 전극과 동일한 물질을 포함하는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 박막트랜지스터들 중 하나의 박막트랜지스터와 상기 제1표시요소를 연결하는 콘택메탈을 더 포함하며,
    상기 보조 전압라인은, 상기 콘택메탈과 동일한 물질을 포함하는, 디스플레이 장치.
  16. 제12항에 있어서,
    상기 제1초기화 전압라인과 상기 제2초기화 전압라인은 동일한 층 상에 배치되는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1초기화 전압라인과 상기 보조 전압라인 사이, 그리고 상기 제2초기화 전압라인과 상기 보조 전압라인 사이에 각각 배치되는 매개 금속층을 더 포함하는, 디스플레이 패널.
  18. 제12항에 있어서,
    상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1스캔라인; 및
    상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2스캔라인;을 더 포함하며,
    상기 제1스캔라인 및 상기 제2스캔라인은 상기 적어도 하나의 컴포넌트 영역을 중심으로 상호 이격된, 디스플레이 패널.
  19. 제12항에 있어서,
    상기 제1방향을 따라 연장되고, 상기 제1표시요소와 전기적으로 연결된 제1발광제어라인; 및
    상기 제1방향을 따라 연장되고, 상기 제2표시요소와 전기적으로 연결된 제2발광제어라인;을 더 포함하며,
    상기 제1발광제어라인 및 상기 제2발광제어라인은 상기 적어도 하나의 컴포넌트 영역을 중심으로 상호 이격된, 디스플레이 패널.
  20. 제12항에 있어서,
    상기 비표시영역에 배치되는 초기화 전원공급배선을 더 포함하는, 디스플레이 패널.
  21. 제20항에 있어서,
    상기 초기화 전원공급배선은 상기 제1절연층 아래에 배치되는, 디스플레이 패널.
  22. 제20항에 있어서,
    상기 제1방향과 교차하는 제2방향을 따라 연장되며, 상기 제1표시요소와 연결된 제1데이터라인; 및
    상기 제2방향을 따라 연장되며, 상기 제2표시요소와 연결된 제2데이터라인;을 더 포함하며,
    상기 초기화 전원공급배선은 상기 제1데이터라인 또는 상기 제2데이터라인과 동일한 물질을 포함하는, 디스플레이 패널.
  23. 제12항에 있어서,
    상기 적어도 하나의 컴포넌트 영역은,
    제1방향을 따라 배치된 제1컴포넌트 영역 및 제2컴포넌트 영역을 포함하는, 디스플레이 패널.
  24. 제23항에 있어서,
    상기 제1초기화 전압라인은 상기 제1컴포넌트 영역의 일측에 위치하고, 상기 제2초기화 전압라인은 상기 제2컴포넌트의 일측에 위치하되,
    상호 이격된 상기 제1초기화 전압라인과 상기 제2초기화 전압라인 사이에 상기 제1컴포넌트 영역 및 상기 제2컴포넌트 영역이 위치하는, 디스플레이 패널.
KR1020190104580A 2019-08-26 2019-08-26 디스플레이 패널 및 이를 포함하는 디스플레이 장치 KR20210025160A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190104580A KR20210025160A (ko) 2019-08-26 2019-08-26 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US16/887,760 US11257897B2 (en) 2019-08-26 2020-05-29 Display panel including an initialization voltage line and an auxiliary voltage line and display device including the same
CN202010817088.1A CN112436034A (zh) 2019-08-26 2020-08-14 显示面板和包括该显示面板的显示装置
US17/676,071 US11903278B2 (en) 2019-08-26 2022-02-18 Display panel including an initialization voltage line and an auxiliary voltage line and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190104580A KR20210025160A (ko) 2019-08-26 2019-08-26 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210025160A true KR20210025160A (ko) 2021-03-09

Family

ID=74679205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190104580A KR20210025160A (ko) 2019-08-26 2019-08-26 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (2) US11257897B2 (ko)
KR (1) KR20210025160A (ko)
CN (1) CN112436034A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210025160A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN111477669B (zh) * 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
KR20220154320A (ko) * 2021-05-12 2022-11-22 삼성디스플레이 주식회사 표시 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187015B2 (ja) * 2006-06-15 2008-11-26 エプソンイメージングデバイス株式会社 液晶表示パネル
CN101299124B (zh) * 2008-06-25 2010-06-02 昆山龙腾光电有限公司 液晶显示装置的阵列基板
KR101888033B1 (ko) * 2011-08-04 2018-09-10 엘지디스플레이 주식회사 횡전계형 액정표시장치
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102000643B1 (ko) * 2012-12-27 2019-07-16 엘지디스플레이 주식회사 유기발광 표시장치
CN103700675A (zh) * 2013-12-31 2014-04-02 京东方科技集团股份有限公司 Amoled阵列基板及显示装置
US10833143B2 (en) 2014-07-17 2020-11-10 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel having shielding element and method for manufacturing the same
KR102305682B1 (ko) 2014-10-29 2021-09-29 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN104518004B (zh) * 2014-12-12 2016-08-17 深圳市华星光电技术有限公司 Oled显示装置及其制造方法
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102381285B1 (ko) * 2015-08-06 2022-03-31 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
KR102465379B1 (ko) 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
CN108153446B (zh) 2016-12-02 2024-05-07 三星电子株式会社 包含显示器的电子装置以及制造显示器的方法
KR102594020B1 (ko) * 2016-12-07 2023-10-27 삼성디스플레이 주식회사 표시 장치
KR20180079512A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 표시 장치
KR102349279B1 (ko) * 2017-09-08 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
CN107633807B (zh) * 2017-09-08 2019-10-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR20200015868A (ko) 2018-08-02 2020-02-13 삼성디스플레이 주식회사 표시 패널
CN109285466B (zh) * 2018-09-27 2021-03-02 武汉天马微电子有限公司 一种显示面板及显示装置
CN109256399B (zh) * 2018-10-31 2021-02-02 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210025160A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US20210066430A1 (en) 2021-03-04
US11257897B2 (en) 2022-02-22
US20220173205A1 (en) 2022-06-02
CN112436034A (zh) 2021-03-02
US11903278B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
KR102516058B1 (ko) 표시 패널
US11864438B2 (en) Display panel including an opening area for accommodating electronic components therein
US11839121B2 (en) Display panel
CN110797373A (zh) 显示面板
KR102627937B1 (ko) 표시 패널
CN111755480A (zh) 显示设备
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210034747A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210025160A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20200143564A (ko) 표시장치
KR20200128286A (ko) 접을 수 있는 표시 장치
US11507151B2 (en) Display apparatus
KR20210064498A (ko) 표시장치
KR20210010716A (ko) 표시 장치
KR20200029681A (ko) 표시장치
KR20210000799A (ko) 표시 장치 및 그 제조방법
KR20210102558A (ko) 표시 장치
CN114649372A (zh) 显示装置
KR20200104978A (ko) 표시 패널
KR20210157512A (ko) 디스플레이 장치
KR20200139301A (ko) 표시장치
KR20210016141A (ko) 디스플레이 패널
KR20210052635A (ko) 디스플레이 장치
KR20210025748A (ko) 표시 장치
KR20240077529A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination