KR20210016141A - 디스플레이 패널 - Google Patents

디스플레이 패널 Download PDF

Info

Publication number
KR20210016141A
KR20210016141A KR1020190093368A KR20190093368A KR20210016141A KR 20210016141 A KR20210016141 A KR 20210016141A KR 1020190093368 A KR1020190093368 A KR 1020190093368A KR 20190093368 A KR20190093368 A KR 20190093368A KR 20210016141 A KR20210016141 A KR 20210016141A
Authority
KR
South Korea
Prior art keywords
pixel electrode
emission
light emitting
electrode
blue
Prior art date
Application number
KR1020190093368A
Other languages
English (en)
Inventor
김성환
강철규
오수희
이동선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190093368A priority Critical patent/KR20210016141A/ko
Priority to US16/943,297 priority patent/US11665947B2/en
Priority to EP20188791.6A priority patent/EP3772108A1/en
Priority to CN202010760738.3A priority patent/CN112310172A/zh
Publication of KR20210016141A publication Critical patent/KR20210016141A/ko
Priority to US18/312,937 priority patent/US11985879B2/en
Priority to US18/646,520 priority patent/US20240298495A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3211—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L51/5036—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제조가 용이하고 발광 균일도가 향상된 디스플레이 패널을 위하여, 기판 상에 배치되며, 제1 적색 발광용 화소전극, 제1 청색 발광용 화소전극 및 제1 녹색 발광용 화소전극을 포함하는, 제1 단위화소; 및 상기 제1 단위화소와 제1 방향을 따라 인접하여 배치되며, 제2 적색 발광용 화소전극, 제2 청색 발광용 화소전극 및 제2 녹색 발광용 화소전극을 포함하는, 제2 단위화소;를 구비하며, 상기 제1 단위화소는 상기 제1 적색 발광용 화소전극 상의 제1 적색 발광층을 더 포함하고, 상기 제2 단위화소는 상기 제2 적색 발광용 화소전극 상의 제2 적색 발광층을 더 포함하며, 상기 제1 적색 발광층과 상기 제2 적색 발광층은 상기 제1 방향을 따라 서로 이격되어 배치되고, 상기 제1 단위화소 및 상기 제2 단위화소는 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 상의 청색 발광층을 더 포함하며, 상기 청색 발광층의 제1 부분은 상기 제1 청색 발광용 화소전극에 대응하고, 상기 청색 발광층의 제2 부분은 상기 제2 청색 발광용 화소전극에 대응하는, 디스플레이 패널을 제공한다.

Description

디스플레이 패널{Display panel}
본 발명은 디스플레이 패널에 관한 것으로서, 더 상세하게는 제조가 용이하고 발광 균일도가 향상된 디스플레이 패널에 관한 것이다.
디스플레이 장치는 근래에 그 용도가 다양해지고 있다. 디스플레이 장치는 디스플레이 패널에 다양한 컴포넌트들이 추가되어 휴대폰 등과 같은 소형 디스플레이 장치를 구현하기도 하고, 텔레비전 등과 같은 대형 디스플레이 장치를 구현하기도 한다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 다방면에 활용되고 있다. 일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광다이오드와 같은 표시요소들을 형성하고, 표시요소들이 스스로 빛을 발광하여 작동한다.
디스플레이 패널의 표시요소들은 마스크, 포토리소그라피 등을 이용한 패터닝 과정을 통해 다양한 물질층들을 순차적으로 적층함으로써 형성된다.
본 발명은 디스플레이 패널의 유기발광다이오드들을 제조하기 위한 공정이 용이하고 표시영역의 발광 균일도가 향상된 디스플레이 패널을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판 상에 배치되며, 제1 적색 발광용 화소전극, 제1 청색 발광용 화소전극 및 제1 녹색 발광용 화소전극을 포함하는, 제1 단위화소; 및 상기 제1 단위화소와 제1 방향을 따라 인접하여 배치되며, 제2 적색 발광용 화소전극, 제2 청색 발광용 화소전극 및 제2 녹색 발광용 화소전극을 포함하는, 제2 단위화소;를 구비하며, 상기 제1 단위화소는 상기 제1 적색 발광용 화소전극 상의 제1 적색 발광층을 더 포함하고, 상기 제2 단위화소는 상기 제2 적색 발광용 화소전극 상의 제2 적색 발광층을 더 포함하며, 상기 제1 적색 발광층과 상기 제2 적색 발광층은 상기 제1 방향을 따라 서로 이격되어 배치되고, 상기 제1 단위화소 및 상기 제2 단위화소는 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 상의 청색 발광층을 더 포함하며, 상기 청색 발광층의 제1 부분은 상기 제1 청색 발광용 화소전극에 대응하고, 상기 청색 발광층의 제2 부분은 상기 제2 청색 발광용 화소전극에 대응하는, 디스플레이 패널이 제공된다.
본 실시예에 있어서, 상기 제1 적색 발광용 화소전극 및 제1 녹색 발광용 화소전극는 상기 제1 방향을 따라 이격되어 배치되고, 상기 제1 청색 발광용 화소전극은 상기 제1 방향과 교차하는 제2 방향을 따라 상기 제1 적색 발광용 화소전극 또는 상기 제1 녹색 발광용 화소전극과 이격되어 배치될 수 있다.
본 실시예에 있어서, 상기 기판 상에 배치되며 상기 제1 방향을 따라 이격되어 배치된 제1 컨택홀, 제2 컨택홀 및 제3 컨택홀을 갖는, 평탄화 절연층; 상기 제1 컨택홀을 통해 상기 제1 적색 발광용 화소전극과 전기적으로 연결되는, 제1 적색 발광용 화소회로; 상기 제2 컨택홀을 통해 상기 제1 청색 발광용 화소전극과 전기적으로 연결되는, 제1 청색 발광용 화소회로; 및 상기 제3 컨택홀을 통해 상기 제1 녹색 발광용 화소전극과 전기적으로 연결되는, 제1 녹색 발광용 화소회로;를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 적색 발광용 화소전극은 제1 전극부분 및 상기 제1 전극부분의 일측으로부터 연장되어 상기 제1 컨택홀과 중첩하는 제1 연결부분을 포함하고, 상기 제1 청색 발광용 화소전극은 제2 전극부분 및 상기 제2 전극부분의 일측으로부터 연장되어 상기 제2 컨택홀과 중첩하는 제2 연결부분을 포함하고, 상기 제1 녹색 발광용 화소전극은 제3 전극부분 및 상기 제3 전극부분의 일측으로부터 연장되어 상기 제3 컨택홀과 중첩하는 제3 연결부분을 포함하고, 상기 제1 연결부분 및 상기 제3 연결부분은 상기 제1 청색 발광용 화소전극 측으로 연장될 수 있다.
본 실시예에 있어서, 상기 제2 연결부분은 상기 제1 연결부분 및 상기 제3 연결부분 사이 영역에 위치할 수 있다.
본 실시예에 있어서, 상기 평탄화 절연층은 상기 제1 방향을 따라 상기 제3 컨택홀과 이격되어 배치된 제4 컨택홀을 더 갖고, 상기 제2 청색 발광용 화소전극은 제4 전극부분 및 상기 제4 전극부분의 일측으로부터 연장되어 상기 제4 컨택홀과 중첩하는 제4 연결부분을 포함하고, 상기 제2 방향을 따르는 상기 제2 연결부분의 길이와 상기 제4 연결부분의 길이는 서로 동일할 수 있다.
본 실시예에 있어서, 상기 제1 전극부분의 중앙부를 노출시키는 제1 개구, 상기 제2 전극부분의 중앙부를 노출시키는 제2 개구 및 상기 제3 전극부분의 중앙부를 노출시키는 제3 개구를 갖는, 화소정의막을 더 포함하고, 상기 화소정의막은 상기 제1 연결부분, 상기 제2 연결부분 및 상기 제3 연결부분을 덮도록 배치될 수 있다.
본 실시예에 있어서, 상기 청색 발광층의 적어도 일부는 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 사이의 상기 화소정의막 상에 배치될 수 있다.
본 실시예에 있어서, 상기 제2 단위화소와 상기 제1 방향을 따라 인접하여 배치되며, 제3 적색 발광용 화소전극, 제3 녹색 발광용 화소전극 및 제3 청색 발광용 화소전극을 포함하는, 제3 단위화소를 더 포함하고, 상기 제1 방향을 따르는 상기 제1 청색 발광용 화소전극과 상기 제2 청색 발광용 화소전극 사이의 거리는 상기 제2 청색 발광용 화소전극과 상기 제3 청색 발광용 화소전극 사이의 거리보다 작을 수 있다.
본 실시예에 있어서, 상기 제2 청색 발광용 화소전극의 발광영역을 정의하는 제4 개구 및 상기 제3 청색 발광용 화소전극의 발광영역을 정의하는 제5 개구를 갖는, 화소정의막; 및 상기 제2 청색 발광용 화소전극과 상기 제3 청색 발광용 화소전극 사이의 상기 화소정의막 상에 배치되는, 스페이서;를 더 포함할 수 있다.
본 실시예에 있어서, 상기 청색 발광층은 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 상에서 일체(一體)로 구비될 수 있다.
본 실시예에 있어서, 상기 제1 단위화소는 상기 제1 녹색 발광용 화소전극 상의 제1 녹색 발광층을 더 포함하고, 상기 제2 단위화소는 상기 제2 녹색 발광용 화소전극 상의 제2 녹색 발광층을 더 포함하며, 상기 제1 녹색 발광층과 상기 제2 녹색 발광층은 상기 제1 방향을 따라 서로 이격되어 배치될 수 있다.
본 실시예에 있어서, 상기 제2 방향으로 연장되며, 상기 제1 방향을 따라 이격되어 순차적으로 배치된 제1 데이터라인, 제2 데이터라인 및 제3 데이터라인을 더 포함하고, 상기 제1 데이터라인은 제1 적색 발광용 화소전극에 데이터 신호를 공급하고, 상기 제2 데이터라인은 제1 청색 발광용 화소전극에 데이터 신호를 공급하며, 상기 제3 데이터라인은 제1 녹색 발광용 화소전극에 데이터 신호를 공급할 수 있다.
본 실시예에 있어서, 상기 기판은 상기 제1 단위화소 및 상기 제2 단위화소를 포함하는 표시영역 및 상기 표시영역 주변에서 상기 제1 데이터라인, 상기 제2 데이터라인 및 상기 제3 데이터라인이 연장된 팬아웃영역을 갖고, 상기 팬아웃영역에서, 상기 제1 데이터라인 및 상기 제3 데이터라인은 동일 층에 배치되고, 상기 제2 데이터라인은 상기 제1 데이터라인 및 상기 제3 데이터라인과 상이한 층에 배치될 수 있다.
본 실시예에 있어서, 상기 팬아웃영역에서, 상기 제2 데이터라인 및 상기 제3 데이터라인의 적어도 일부는 서로 중첩할 수 있다.
본 발명의 다른 관점에 따르면, 표시영역 및 상기 표시영역 주변의 외곽영역을 갖는, 기판; 및 상기 표시영역에 배치된 복수의 화소그룹들;을 구비하고, 상기 복수의 화소그룹들 각각은 2x2 매트릭스로 배열되어, 제1 사분면에 배치된 제1 단위화소, 제2 사분면에 배치된 제2 단위화소, 제3 사분면에 배치된 제3 단위화소 및 제4 사분면에 배치된 제4 단위화소를 포함하고, 상기 제1 단위화소는 제1 적색 발광용 화소전극, 제1 청색 발광용 화소전극, 제1 녹색 발광용 화소전극을 포함하고, 상기 제2 단위화소는 제2 적색 발광용 화소전극, 제2 청색 발광용 화소전극, 제2 녹색 발광용 화소전극을 포함하고, 상기 제3 단위화소는 제3 적색 발광용 화소전극, 제3 청색 발광용 화소전극, 제3 녹색 발광용 화소전극을 포함하고, 상기 제4 단위화소는 제4 적색 발광용 화소전극, 제4 청색 발광용 화소전극, 제4 녹색 발광용 화소전극을 포함하고, 행 방향을 따르는 상기 제1 적색 발광용 화소전극과 상기 제2 적색 발광용 화소전극 사이의 거리와 상기 제3 적색 발광용 화소전극과 제4 적색 발광용 화소전극 사이의 거리는 서로 동일하고, 행 방향을 따르는 상기 제1 청색 발광용 화소전극과 상기 제2 청색 발광용 화소전극 사이의 거리는 상기 제3 청색 발광용 화소전극과 상기 제4 청색 발광용 화소전극 사이의 거리보다 좁은, 디스플레이 패널이 제공된다.
본 실시예에 있어서, 행 방향을 따르는 상기 제1 녹색 발광용 화소전극과 상기 제2 녹색 발광용 화소전극 사이의 거리와 상기 제3 녹색 발광용 화소전극과 제4 녹색 발광용 화소전극 사이의 거리는 서로 동일할 수 있다.
본 실시예에 있어서, 각각이 열 방향으로 연장되며, 행 방향을 따라 이격되어 순차적으로 배치되는 제1 데이터라인, 제2 데이터라인 및 제3 데이터라인을 포함하는 복수의 데이터라인들을 더 구비하고, 상기 제1 데이터라인은 상기 제1 적색 발광용 화소전극 및 상기 제3 적색 발광용 화소전극과 전기적으로 연결되고, 상기 제2 데이터라인은 상기 제1 청색 발광용 화소전극 및 상기 제3 청색 발광용 화소전극과 전기적으로 연결되고, 상기 제3 데이터라인은 상기 제1 녹색 발광용 화소전극 및 상기 제3 녹색 발광용 화소전극과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 단위화소 및 상기 제2 단위화소는, 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 상에 걸쳐 배치된 제1 청색 발광층을 더 포함하고, 상기 제1 청색 발광층의 제1 부분은 상기 제1 청색 발광용 화소전극에 대응하고, 상기 제1 청색 발광층의 제2 부분은 상기 제2 청색 발광용 화소전극에 대응할 수 있다.
본 실시예에 있어서, 상기 제1 단위화소는 상기 제1 적색 발광용 화소전극 상의 제1 적색 발광층을 더 포함하고, 상기 제2 단위화소는 상기 제2 적색 발광용 화소전극 상의 제2 적색 발광층을 더 포함하고, 상기 제1 적색 발광층 및 상기 제2 적색 발광층은 서로 이격되어 배치될 수 있다.
본 실시예에 있어서, 상기 제1 청색 발광용 화소전극의 발광영역을 정의하는 제1 개구 및 상기 제2 청색 발광용 화소전극의 발광영역을 정의하는 제2 개구를 갖는, 화소정의막을 더 포함하고, 상기 제1 청색 발광층의 적어도 일부는 상기 제1 청색 발광용 화소전극과 상기 제2 청색 발광용 화소전극 사이의 상기 화소정의막 상에 위치할 수 있다.
본 실시예에 있어서, 상기 제3 단위화소는 상기 제3 청색 발광용 화소전극 상의 제3 청색 발광층을 더 포함하고, 상기 제4 단위화소는 상기 제4 청색 발광용 화소전극 상의 제4 청색 발광층을 더 포함하고, 상기 제3 청색 발광층 및 상기 제4 청색 발광층은 서로 이격되어 배치될 수 있다.
본 실시예에 있어서, 상기 제3 청색 발광용 화소전극의 발광영역을 정의하는 제3 개구 및 상기 제4 청색 발광용 화소전극의 발광영역을 정의하는 제4 개구를 갖는, 화소정의막; 및 상기 제3 개구 및 상기 제4 개구 사이의 상기 화소정의막 상에 위치하는, 스페이서;를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조가 용이하고 발광 균일도가 향상된 디스플레이 패널을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 패널(10)을 개략적으로 나타낸 평면도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 부화소의 등가회로도들이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 한 부화소의 화소회로를 나타낸 평면도이다.
도 6은 도 5의 Va-Va'선 및 Vb-Vb'선에 따른 단면도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 한 부화소의 화소회로를 나타낸 평면도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 평면도들이다.
도 10 및 도 11은 각각 도 8의 A-A' 선 및 B-B'선을 따라 취한 단면을 개략적으로 도시한 단면도들이다.
도 12은 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 단면도이다.
도 13은 도 12의 C-C' 선을 따라 취한 단면을 개략적으로 도시하는 단면도들이다.
도 14는 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 평면도이다.
도 15 및 도 16은 본 발명의 일 실시예들에 따른 디스플레이 패널의 팬아웃영역의 일부를 개략적으로 도시한 평면도들이다.
도 17은 도 16의 D-D'선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 18은 본 발명의 일 실시예에 따른 디스플레이 패널의 팬아웃영역의 일부를 개략적으로 도시한 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 디스플레이 장치(1)는 표시영역(DA)에서 방출되는 빛을 이용하여 외부로 이미지를 제공할 수 있다.
도 1에서는 표시영역(DA)이 사각형인 디스플레이 장치(1)를 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다. 또한, 도 1의 디스플레이 장치(1)는 플랫한 형태의 평판 디스플레이 장치를 도시하나, 디스플레이 장치(1)는 플렉서블, 폴더블, 롤러블 디스플레이 장치 등 다양한 형태로 구현될 수 있음은 물론이다.
도시되지는 않았으나, 디스플레이 장치(1)는 디스플레이 패널(10, 도 2)의 일측에 위치한 컴포넌트(미도시)를 포함할 수 있다. 컴포넌트는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 패널(10)을 개략적으로 나타낸 평면도이다.
도 2를 참조하면, 디스플레이 장치(1)는 기판(100)의 표시영역(DA)에 배치된 복수의 부화소(SP)들을 포함한다. 복수의 부화소(SP)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 각 부화소(SP)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
표시영역(DA)에서 부화소(SP)는 적어도 1개 이상 그룹핑되어 일 단위화소(P)를 구성할 수 있다. 일 실시예로, 단위화소(P)는 각각 서로 다른 색을 발광하는 복수의 부화소(SP)들을 포함하며, 예컨대 적색(R) 부화소, 녹색(G) 부화소 및 청색(B) 부화소를 포함할 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 다른 실시예로 적색 부화소, 녹색 부화소 및 청색 부화소 중 2개를 포함하거나, 적색 부화소, 녹색 부화소 및 청색 부화소를 포함하되 녹색 부화소를 2개 이상 포함하는 등 다양한 변형이 가능하다.
기판(100) 상부에는 봉지기판(300)이 구비될 수 있다. 봉지기판(300)은 기판(100) 상에 형성된 구성요소들을 사이에 두고 기판(100)과 대향하여 배치될 수 있다. 봉지기판(300)은 비표시영역(NDA) 상에 위치한 실런트(미도시)를 통해 기판(100)과 합착될 수 있으며, 표시영역(DA)을 외부로부터 밀봉하여 유기발광다이오드(OLED)와 같은 표시요소가 외기 및 수분에 노출되는 것을 방지할 수 있다.
선택적 실시예로, 표시영역(DA)은 봉지기판(300)이 아닌 박막봉지층(미도시)을 통해 커버되어 외기 또는 수분 등으로부터 보호될 수 있다. 박막봉지층은 표시영역(DA)의 전면(全面)에 대응되도록 일체(一體)로 구비되며, 비표시영역(NDA) 상에도 일부 배치될 수 있다. 박막봉지층은 후술할 제1 스캔 구동회로(120), 제2 스캔 구동회로(130), 데이터 구동회로(150), 제1 전원공급배선(160), 및 제2 전원공급배선(170)의 일부 또는 전부를 덮도록 구비될 수 있다. 유기발광다이오드(OLED)는 수분 및 산소 등 외부요인에 취약한 특성을 갖는바, 박막봉지층을 통해 유기발광다이오드(OLED)를 밀봉함으로써 디스플레이 패널(10)의 신뢰성을 향상시킬 수 있다. 봉지기판(300) 대신 박막봉지층을 구비하는 경우, 디스플레이 패널(10)의 두께를 감소시킴과 동시에 가요성(flexibility)를 향상시킬 수 있다.
각 부화소(SP)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(120), 제2 스캔 구동회로(130), 단자(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(120)는 스캔라인(SL)을 통해 각 부화소(SP)에 스캔 신호를 제공할 수 있다. 제1 스캔 구동회로(120)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2 스캔 구동회로(130)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(120)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 부화소(SP)들 중 일부는 제1 스캔 구동회로(120)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(130)에 연결될 수 있다. 다른 실시예로, 제2 스캔 구동회로(130)는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 디스플레이 패널(10)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 패널(10)로 전달한다.
제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2 전원공급배선(160, 170)에 각각 제1 및 제2 전원(ELVDD, ELVSS)을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압라인(PL)을 통해 각 부화소(SP)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 부화소(SP)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터라인(DL)을 통해 각 부화소(SP)에 제공될 수 있다. 도 2는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 부화소의 등가회로도들이다.
도 3을 참조하면, 각 부화소(SP)는 스캔라인(SL) 및 데이터라인(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts) 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(Ts)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터라인(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 구동전압라인(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(Td)는 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소회로(PC)는 도 4와 같이 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 다른 실시예로, 화소회로(PC)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 4를 참조하면, 부화소(SP)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결될 수 있다.
도 5에서는 각 부화소(SP)가 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 신호라인(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압라인(VL)과 구동전압라인(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호라인은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함한다.
구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)과 초기화전압라인(VL)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압라인(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결되어 있다. 제2 초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 4에서는 초기화 박막트랜지스터(T4)와 제2 초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2 초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)은 구동전압라인(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 4에서는 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 한 부화소의 화소회로를 나타낸 평면도이고, 도 6은 도 5의 Va-Va'선 및 Vb-Vb'선에 따른 단면도이다.
도 5 및 도 6을 참조하면, 기판(100) 상에 반도체층(1130)이 배치된다. 기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 봉지기판(300)은 글래스 또는 전술한 고분자 수지를 포함할 수 있다.
구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치된다. 반도체층(1130)은 도 5에 도시된 바와 같이 기판(100) 상에 위치하며, 반도체층(1130)의 아래에는 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기물을 포함하는 버퍼층(IL1, 도 6)이 형성된다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해될 수 있다.
도 6에서는 반도체층(1130) 중 일부 영역에 해당하는 구동 박막트랜지스터(T1)의 구동 반도체층(1130a), 보상 박막트랜지스터(T3)의 보상 반도체층(1130c) 및 발광제어 박막트랜지스터(T6) 의 발광제어 반도체층(1130f)을 도시한다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 다양한 형상으로 절곡된 구조를 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 예컨대, 구동 채널영역은 오메가 형상, 'S'자 형상으로 구비될 수 있다. 이처럼 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1 초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1 초기화 채널영역에 중첩하는 제1 초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1 초기화 소스전극(S4) 및 제1 초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S5) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2 초기화 박막트랜지스터(T7)는 제2 초기화 채널영역에 중첩하는 제2 초기화 게이트전극(G7), 및 양측에 위치하는 제2 초기화 소스전극(S7) 및 제2 초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호라인(SWL, SIL, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 게이트 절연층(IL2, 도 6)이 배치되고, 게이트 절연층(IL2) 상에는 스캔라인(SL), 이전 스캔라인(SL-1), 발광제어라인(EL) 및 구동 게이트전극(G1)이 배치될 수 있다. 게이트 절연층(IL2)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기물을 포함할 수 있다. 스캔라인(SL), 이전 스캔라인(SL-1), 발광제어라인(EL) 및 구동 게이트전극(G1)은, 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금과 같은 금속을 포함할 수 있다.
스캔라인(SL)은 x방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G2, G3)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 스위칭 및 보상 박막트랜지스터(T2, T3)의 채널영역들과 중첩하는 영역이 각각 스위칭 및 보상 게이트전극(G2, G3)일 수 있다.
이전 스캔라인(SL-1)은 x방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2 초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SL-1) 중 제1 및 제2 초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2 초기화 게이트전극(G4, G7)일 수 있다.
발광제어라인(EL)은 x방향을 따라 연장된다. 발광제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
초기화전압라인(VL)은 x방향으로 연장된다. 초기화전압라인(VL)은 후술할 초기화연결선(1173)을 통해 제1 및 제2 초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있다.
도 6에서는 초기화전압라인(VL)이 평탄화 절연층(IL5) 상에 배치된 것을 가정하였으나, 다른 실시예에서 초기화전압라인(VL)은 게이트 절연층(IL2) 상에 배치되어 스캔라인(SL), 이전 스캔라인(SL-1), 발광제어라인(EL) 및 구동 게이트전극(G1)과 동일 물질을 포함하도록 구비될 수도 있다.
전술한 스캔라인(SL), 이전 스캔라인(SL-1), 발광제어라인(EL) 및 구동 게이트전극(G1) 상에는 무기물을 포함하는 제1 층간절연층(IL3, 도 6)을 사이에 두고 전극전압라인(HL)이 배치될 수 있다.
전극전압라인(HL)은 도 6에 도시된 바와 같이 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 x방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 스토리지 축전판(Cst1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)이 될 수 있다.
구동전압라인(PL) 및 제2 스토리지 축전판(Cst2)은 구동전압라인(PL)과 전기적으로 연결된다. 이와 관련하여, 도 6은 전극전압라인(HL)이 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 컨택홀(1158)을 통해 접속된 것을 도시한다. 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압, 예 +5V)을 가질 수 있다. 전극전압라인(HL)은 일종의 횡방향 구동전압라인으로 이해할 수 있다.
구동전압라인(PL)은 y방향을 따라 연장되고, 구동전압라인(PL)과 전기적으로 연결된 전극전압라인(HL)은 y방향에 교차하는 x방향을 따라 연장되므로, 표시영역에서 복수의 구동전압라인(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
제2 스토리지 축전판(Cst2) 및 전극전압라인(HL) 상에는 무기물을 포함하는 제2 층간절연층(IL4, 도 6)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173) 및 노드연결선(1174)이 배치될 수 있다. 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173) 및 노드연결선(1174)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 구동전압라인(PL) 및 데이터라인(DL) 등은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
데이터라인(DL)은 y방향으로 연장되며, 컨택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압라인(PL)은 y방향으로 연장되며, 전술한 바와 같이 컨택홀(1158)을 통해 전극전압라인(HL)에 접속된다. 또한, 컨택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압라인(PL)은 컨택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 컨택홀(1152)을 통해 제1 및 제2 초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 컨택홀(1151)을 통해 전술한 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 컨택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 컨택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173) 및 노드연결선(1174) 상에는 유기절연물을 포함하는 평탄화 절연층(IL5)이 위치하며, 평탄화 절연층(IL5) 상에는 화소전극(210)이 배치된다.
도시되지는 않았으나, 도 6과 달리 초기화전압라인(VL)은 유기발광다이오드(OLED)의 화소전극(210)과 동일한 층 상에 배치되고, 동일한 물질을 포함할 수 있다. 화소전극(210)은 발광제어 박막트랜지스터(T6)에 연결될 수 있다. 화소전극(210)은 컨택홀(1163)을 통해 접속메탈(1175)에 접속되고, 접속메탈(1175)은 컨택홀(1153)을 통해 발광제어 드레인전극(D6)에 접속할 수 있다.
도 6을 참조하면, 화소전극(210)의 가장자리는 평탄화 절연층(IL5, 도 6) 상의 화소정의막(PDL)으로 커버되며, 화소전극(210)의 중앙영역은 화소정의막(PDL)의 개구를 통해 노출될 수 있다. 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 개구를 통해 노출된 화소전극(210) 상에는 중간층(220)이 배치된다.
중간층(220)은 화소정의막(PDL)의 개구를 통해 노출된 화소전극(210) 상의 발광층(222)을 포함한다. 발광층(222)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 일 실시예로, 중간층(220)은 도 6에 도시된 바와 같이 발광층(222)의 아래에 배치된 제1 기능층(221) 및/또는 발광층(222)의 위에 배치된 제2 기능층(223)을 포함할 수 있다.
한편, 도 6에서 발광층(222)은 화소전극(210)에 대응하여 패터닝되나, 후술할 도 8과 같이 복수의 화소전극(210)들에 대응하여 연속적으로 구비될 수도 있다. 이에 대해서는 도 8에서 자세히 후술한다.
제1 기능층(221)은 단층 또는 다층일 수 있다. 예컨대 제1 기능층(221)이 고분자 물질로 형성되는 경우, 제1 기능층(221)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1 기능층(221)이 저분자 물질로 형성되는 경우, 제1 기능층(221)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2 기능층(223)은 반드시 구비되는 것은 아니다. 예컨대, 제1 기능층(221)과 발광층(222)을 고분자 물질로 형성하는 경우, 유기발광다이오드(OLED)의 특성이 우수해지도록 하기 위해, 제2 기능층(223)을 형성하는 것이 바람직하다. 제2 기능층(223)은 단층 또는 다층일 수 있다. 제2 기능층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
대향전극(230)은 중간층(220)을 사이에 두고 화소전극(210)과 마주보도록 배치된다. 대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 한 부화소의 화소회로를 나타낸 평면도이다.
도 7의 화소는 기본적으로 도 5에 도시된 화소의 등가회로도와 같은 7개의 박막트랜지스터들(T1 내지 T7)과 1개의 스토리지 커패시터(Cst)를 구비할 수 있다.
도 7을 참조하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치된다. 반도체층(1130)은 무기 절연물질인 버퍼층이 형성된 기판 상에 배치된다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1 초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2 초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
본 실시예에서 반도체층(1130)은 x방향을 따라 연장된 제1 초기화전압라인(VL1)을 포함한다. 제1 초기화전압라인(VL1) 상에는 절연층(들)을 사이에 두고 y방향을 따라 연장된 제2 초기화전압라인(VL2)이 위치할 수 있다. 제1 초기화전압라인(VL1)과 제2 초기화전압라인(VL2)은 컨택홀(1151, 1152)을 통해 전기적으로 연결되어 메쉬(mesh) 구조로 형성될 수 있다. 제1 및 제2 초기화전압라인(VL1, VL2)은 정전압(예컨대, -2V 등)을 가질 수 있다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1 초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1 초기화 채널영역에 중첩하는 제1 초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1 초기화 소스전극(S4) 및 제1 초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S4) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2 초기화 박막트랜지스터(T7)는 제2 초기화 채널영역에 중첩하는 제2 초기화 게이트전극(G7), 및 양측에 위치하는 제2 초기화 소스전극(S7) 및 제2 초기화 드레인전극(D7)을 포함할 수 있다.
제1 초기화 게이트전극(G4)으로 구비되는 제1 초기화 게이트패턴(1141) 및 제2 초기화 게이트전극(G7)으로 구비되는 제2 초기화 게이트패턴(1142)은 아일랜드 형상의 플로팅 메탈로 구비될 수 있다. 제1 및 제2 초기화 게이트패턴(1141, 1142)은 이전 스캔라인(SL-1)과 전기적으로 연결되어 기 설정된 신호가 인가될 수 있다.
상술한 박막트랜지스터들은 신호라인(SL, SL-1, EL, DL), 제1 및 제2 초기화전압라인(VL1, VL2) 및 구동전압라인(PL)에 연결될 수 있다.
상술한 반도체층(1130) 상에는 절연층(들)을 사이에 두고 발광 제어라인(EL), 구동 게이트전극(G1), 제1 및 제2 초기화 게이트전극(G4, G7) 및 스위칭 및 보상 게이트전극(G2, G3)을 포함하는 게이트패턴(1140)이 배치될 수 있다.
발광 제어라인(EL)은 x방향을 따라 연장된다. 발광 제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광 제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1), 제1 및 제2 초기화 게이트전극(G4, G7) 및 게이트패턴(1140)은 아일랜드 형상의 플로팅 전극으로 구비될 수 있다. 구동 게이트전극(G1)은 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다. 제1 및 제2 초기화 게이트전극(G4, G7)은 후술할 이전 스캔라인(SL-1)과 전기적으로 연결될 수 있다. 게이트패턴(1140)은 반도체층(1130)과 중첩되는 스위칭 및 보상 게이트전극(G2, G3)을 포함할 수 있다.
상술한 발광 제어라인(EL), 구동 게이트전극(G1), 제1 및 제2 초기화 게이트전극(G4, G7) 및 스위칭 및 보상 게이트전극(G2, G3)을 포함하는 게이트패턴(1140) 상에는 절연층(들)을 사이에 두고 제2 스토리지 축전판(Cst2) 및 리페어라인(RL)이 배치될 수 있다.
제2 스토리지 축전판(Cst2)은 구동 게이트전극(G1)의 일부와 중첩되며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다.
리페어라인(RL)은 x방향을 따라 연장될 수 있다. 리페어라인(RL)은 화소회로 내에 불량 발생 시 리페어 공정을 통해 신호라인의 단선을 복구할 수 있다.
상술한 제2 스토리지 축전판(Cst2) 및 리페어라인(RL) 상에는 절연층(들)을 사이에 두고 스캔라인(SL), 이전 스캔라인(SL-1), 전극전압라인(HL), 노드연결선(1174) 및 콘택메탈층들(1171, 1172, 1175)이 배치될 수 있다.
스캔라인(SL)은 x방향을 따라 연장될 수 있다. 스캔라인(SL)은 게이트패턴(1140)과 컨택홀(1161)을 통해 전기적으로 연결될 수 있다. 스캔라인(SL)을 통해 스캔 신호가 인가되는 게이트패턴(1140)의 일 영역들은 스위칭 및 보상 게이트전극(G2, G3)에 해당할 수 있다.
이전 스캔라인(SL-1)은 x방향을 따라 연장되며, 컨택홀(1162, 1163)을 통해 제1 및 제2 초기화 게이트전극(G4, G7)에 연결될 수 있다. 제2 초기화 게이트전극(G7)은 듀얼 게이트전극으로 구비될 수 있다.
전극전압라인(HL)은 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 x방향을 따라 연장될 수 있다. 전극전압라인(HL)은 컨택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 전극전압라인(HL)은 전극전압라인(HL) 하부에 배치된 제2 스토리지 축전판(Cst2)과 컨택홀(1158a)을 통해 전기적으로 연결될 수 있다. 전극전압라인(HL)은 컨택홀(1155)을 통해 동작제어 소스전극(S5)에 접속될 수 있다.
또한, 전극전압라인(HL)은 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 컨택홀(1158b)을 통해 접속될 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압라인(HL)은 +5V의 정전압을 가질 수 있다. 전극전압라인(HL)은 횡방향 구동전압라인으로 이해될 수 있다.
노드연결선(1174)의 일단은 컨택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 컨택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
콘택메탈층들(1171, 1172, 1175)은 절연층(들)을 사이에 두고 콘택메탈층들(1171, 1172, 1175) 상에 배치된 도전층들(예컨대, 신호라인(DL, VL2) 및 연결전극(1180))과 절연층(들)을 사이에 두고 콘택메탈층들(1171, 1172, 1175) 하부에 배치된 반도체층(1130)을 전기적으로 연결하는 역할을 한다.
콘택메탈층(1171)은 컨택홀(1152)을 통해 x방향을 따라 연장된 제1 초기화전압라인(VL1)과 접속하고, 컨택홀(1151)을 통해 y방향을 따라 연장된 제2 초기화전압라인(VL2)과 접속할 수 있다. 한편, 선택적 실시예로, 일부 부화소에 있어서 제2 초기화전압라인(VL2)은 구비되지 않을 수도 있다.
콘택메탈층(1172)은 컨택홀(1154a)을 통해 스위칭 박막트랜지스터(T2)의 소스전극(S2)과 연결되고, 컨택홀(1154b)을 통해 데이터라인(DL)과 연결될 수 있다.
콘택메탈층(1175)은 컨택홀(1153a)을 통해 발광제어 박막트랜지스터(T6)의 드레인전극(D6)과 연결되고, 컨택홀(1153b)을 통해 화소전극(210, 도 6)과 전기적으로 연결하기 위한 연결전극(1180)에 접속할 수 있다.
상술한 스캔라인(SL), 이전 스캔라인(SL-1), 전극전압라인(HL), 노드연결선(1174) 및 콘택메탈층들(1171, 1172, 1175) 상에는 절연층(들)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 제2 초기화전압라인(VL2) 및 연결전극(1180)이 배치될 수 있다.
데이터라인(DL)은 y 방향으로 연장되며, 컨택홀(1154a, 1154b)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압라인(PL)은 y방향으로 연장되며, 전술한 바와 같이 컨택홀(1158b)을 통해 전극전압라인(HL)에 접속된다. 또한, 컨택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다.
제2 초기화전압라인(VL2)은 콘택메탈층(1171)을 통해 제1 초기화전압라인(VL1)과 접속될 수 있다. 제1 초기화전압라인(VL1)은 x방향을 따라 연장되고, 제2 초기화전압라인(VL2)은 y방향을 따라 연장되어 메쉬(mesh) 구조를 형성할 수 있다.
도 7의 화소회로 상부에는 도 6과 같이 화소정의막(PDL)과, 화소전극(210), 중간층(220), 대향전극(230)을 포함하는 유기발광다이오드(OLED)가 배치될 수 있음은 물론이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 평면도들이다.
전술한 도 2와 같이 표시영역(DA)에는 복수의 단위화소(P)들이 배치되고, 일 단위화소(P) 각각은 복수의 부화소(SP)들을 포함한다. 도 8에서는 일 단위화소(P)가 각각 서로 다른 색을 발광하는 3개의 부화소(SP)들을 포함하는 경우를 도시한다.
도 8 및 도 9를 참조하면, 표시영역(DA) 상에 x 방향(제1 방향)을 따라 서로 인접하여 배치된 제1 단위화소(P1) 및 제2 단위화소(P2)가 구비된다. 이러한 제1 단위화소(P1) 및 제2 단위화소(P2)는 화소그룹을 형성하며, 표시영역(DA) 내에서 반복적으로 배치될 수 있다.
제1 단위화소(P1)는 제1 적색 발광용 화소전극(210R1), 제1 청색 발광용 화소전극(210B1) 및 제1 녹색 발광용 화소전극(210G1)을 포함할 수 있다. 제1 적색 발광용 화소전극(210R1) 및 제1 녹색 발광용 화소전극(210G1)은 x방향(제1 방향)을 따라 이격되어 배치되고, 제1 청색 발광용 화소전극(210B1)은 x방향과 교차하는 y방향(제2 방향)을 따라 제1 적색 발광용 화소전극(210R1) 또는 제1 녹색 발광용 화소전극(210G1)과 이격되어 배치된다. 도 8을 참조할 때, 제1 단위화소(P1)의 제1 청색 발광용 화소전극(210B1)은 제1 녹색 발광용 화소전극(210G1)과 y방향을 따라 이격되어 배치되며, 제2 단위화소(P2)의 제2 청색 발광용 화소전극(210B2)은 제2 적색 발광용 화소전극(210R2)과 y방향을 따라 이격되어 배치될 수 있다.
도시되어 있지는 않으나, 제1 화소전극들(210R1, 210B1, 210G1) 하부에는 절연층(들)을 사이에 두고 도 5 또는 도 7과 같은 화소회로(PC)이 각각 배치될 수 있다. 이때 절연층(들)은 도 6의 평탄화 절연층(IL5)일 수 있다. 제1 단위화소(P1)와 관련하여, 기판(100) 상에는 제1 적색 발광용 화소회로, 제1 청색 발광용 화소회로, 제1 녹색 발광용 화소회로가 배치될 수 있다. 제1 적색 발광용 화소전극(210R1)은 절연층(들)에 정의된 제1 컨택홀(CNT1)을 통해 제1 적색 발광용 화소회로와 전기적으로 연결되고, 제1 청색 발광용 화소전극(210B1)은 절연층(들)에 정의된 제2 컨택홀(CNT2)을 통해 제1 청색 발광용 화소회로와 전기적으로 연결되며, 제1 녹색 발광용 화소전극(210G1)은 절연층(들)에 정의된 제3 컨택홀(CNT3)을 통해 제1 녹색 발광용 화소회로와 전기적으로 연결될 수 있다.
이때, 컨택홀들(CNT1, CNT2, CNT3)은 각각 도 5 또는 도 7의 컨택홀(CNT)일 수 있다. 즉, 컨택홀들(CNT1, CNT2, CNT3)을 통해 제1 화소전극들(210R1, 210B1, 210G1) 각각이 화소회로와 전기적으로 연결될 수 있다. 컨택홀들(CNT1, CNT2, CNT3)은 x방향을 따라 서로 이격되어 배치될 수 있다. 컨택홀들(CNT1, CNT2, CNT3) 간의 간격은 대체로 동일하게 구비될 수 있으나, 반드시 이에 한정되는 것은 아니다. 전술한 도 7에서 제2 초기화전압라인(VL2)이 지나는 영역에 인접한 컨택홀들은 그렇지 않은 영역에 인접한 컨택홀들에 비해 상대적으로 더 이격되어 형성될 수 있다.
제1 화소전극들(210R1, 210B1, 210G1)은 각각 전극부분과 연결부분을 포함할 수 있다. 제1 적색 발광용 화소전극(210R1)은 제1 전극부분(R1-E) 및 제1 전극부분(R1-E)의 일측으로부터 연장되어 제1 컨택홀(CNT1)과 중첩하는 제1 연결부분(R1-C)을 포함할 수 있다. 또한, 제1 청색 발광용 화소전극(210B1)은 제2 전극부분(B1-E) 및 제2 전극부분(B1-E)의 일측으로부터 연장되어 제2 컨택홀(CNT2)과 중첩하는 제2 연결부분(B1-C)을 포함할 수 있다. 또한, 제1 녹색 발광용 화소전극(210G1)은 제3 전극부분(G1-E) 및 제3 전극부분(G1-E)의 일측으로부터 연장되어 제3 컨택홀(CNT3)과 중첩하는 제3 연결부분(G1-C)을 포함할 수 있다.
도 9와 같이, 제1 연결부분(R1-C), 제2 연결부분(B1-C) 및 제3 연결부분(G1-C)은 y방향(제2 방향)을 따라 연장될 수 있다. 일 실시예로, 제1 연결부분(R1-C) 및 제3 연결부분(G1-C)은 제1 청색 발광용 화소전극(210B1)이 배치된 측으로 연장되고, 제2 연결부분(B1-C)은 그 반대 측으로 연장될 수 있다. 제2 연결부분(B1-C)은 제1 연결부분(R1-C)과 제3 연결부분(G1-C) 사이 영역에 위치할 수 있다.
한편, 이와 유사하게 제2 단위화소(P2)의 제1 청색 발광용 화소전극(210B1)도 제4 전극부분(B2-E) 및 제4 전극부분(B2-E)의 일측으로부터 연장되어 제4 컨택홀(CNT4)과 중첩하는 제4 연결부분(B2-C)을 포함할 수 있다. 제4 연결부분(B2-C)은 제2 연결부분(B1-C)과 유사하게 y방향을 따라 연장될 수 있다. y방향을 따르는 제2 연결부분(B1-C)의 길이(L1)와 제4 연결부분(B2-C)의 길이(L2)는 서로 동일할 수 있다.
또한, y방향을 따르는 제1 연결부분(R1-C)의 길이(L1r)와 제3 연결부분(G1-C)의 길이(L1g)는 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 다만, 각 단위화소에 있어서, 동일 색을 발광하는 화소전극의 연결부분의 길이는 서로 동일하게 구비된다. 비교예로서, 각 단위화소에 있어서 동일 색을 발광하는 화소전극의 연결부분의 길이가 서로 다를 경우, 예를 들어 제1 단위화소와 제2 단위화소에 각각 포함된 청색 발광용 화소전극의 연결부분의 길이가 서로 다를 경우, 제1 단위화소에 포함된 제1 청색 부화소와 제2 단위화소에 포함된 제2 청색 부화소에 인가되는 전압 차이가 발생할 수 있고, 이는 발광 불균일 문제로 이어질 수 있다.
제1 화소전극들(210R1, 210B1, 210G1) 상부에는 화소정의막(PDL)이 배치되어, 각 부화소들의 발광영역을 정의할 수 있다. 화소정의막(PDL)은 제1 적색 발광용 화소전극(210R1)에 대응하여 제1 전극부분(R1-E)의 중앙부를 노출시키는 제1 개구(OP1), 제1 청색 발광용 화소전극(210B1)에 대응하여 제2 전극부분(B1-E)의 중앙부를 노출시키는 제2 개구(OP2) 및 제1 녹색 발광용 화소전극(210G1)에 대응하여 제3 전극부분(G1-E)의 중앙부를 노출시키는 제3 개구(OP3)를 가질 수 있다. 이때, 화소정의막(PDL)이 전극부분의 중앙부를 노출시킨다고 함은, 각 화소전극들의 가장자리를 덮되, 적어도 일부를 노출시키는 것으로 이해될 수 있다. 따라서, 제1 연결부분(R1-C), 제2 연결부분(B1-C) 및 제3 연결부분(G1-C)은 화소정의막(PDL)에 의해 커버될 수 있다. 화소정의막(PDL)의 제1 개구(OP1)를 통해 제1 적색 부화소(SP-R1)의 발광영역이 정의되고, 제2 개구(OP2)를 통해 제1 청색 부화소(SP-B1)의 발광영역이 정의되며, 제3 개구(OP3)를 통해 제1 녹색 부화소(SP-G1)의 발광영역이 정의될 수 있다.
제1 적색 발광용 화소전극(210R1) 상에는 제1 적색 발광층(222R1)이 배치되고, 제1 청색 발광용 화소전극(210B1) 상에는 제1 청색 발광층(222B)이 배치되며, 제1 녹색 발광용 화소전극(210G1) 상에는 제1 녹색 발광층(222G1)이 배치될 수 있다. 제1 적색 발광층(222R1)과 제1 녹색 발광층(222G1)은 제1 개구(OP1) 및 제2 개구(OP2)에 각각 대응하도록 패터닝되어 구비될 수 있다.
한편, 제1 청색 발광층(222B)은 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2) 상에 걸쳐 일체(一體)로 배치된다. 이에 대해서는 자세히 후술한다.
제2 단위화소(P2)는 상술한 제1 단위화소(P1)와 유사하게 구비된다. 일 실시예로, 제2 단위화소(P2)는 y축을 따라 제1 단위화소(P1)와 좌우대칭 형태로 구비될 수 있다.
제2 단위화소(P2)는 제2 적색 발광용 화소전극(210R2), 제2 청색 발광용 화소전극(210B2) 및 제2 녹색 발광용 화소전극(210G2)을 포함할 수 있다. 도시되어 있지는 않으나, 제2 화소전극들(210R2, 210B2, 210G2) 하부에는 절연층(들)을 사이에 두고 도 5 또는 도 7과 같은 화소회로(PC)이 각각 배치될 수 있다. 이때 절연층(들)은 도 6의 평탄화 절연층(IL5)일 수 있다. 제2 단위화소(P2)와 관련하여, 기판(100) 상에는 제2 적색 발광용 화소회로, 제2 청색 발광용 화소회로, 제2 녹색 발광용 화소회로가 배치될 수 있으며, 제2 화소전극들(210R2, 210B2, 210G2) 각각과 컨택홀들을 통해 전기적으로 연결될 수 있다.
유사하게, 제2 화소전극들(210R2, 210B2, 210G2) 상부에는 화소정의막(PDL)이 배치되어, 각 부화소들의 발광영역을 정의할 수 있다. 화소정의막(PDL)은 제2 적색 발광용 화소전극(210R2), 제1 청색 발광용 화소전극(210B1) 및 제1 녹색 발광용 화소전극(210G1) 각각에 대응하여 적어도 일부를 노출시키는 개구들을 가질 수 있다. 화소정의막(PDL)의 구조는 상술한 제1 단위화소(P1)의 경우와 동일한 바 중복되는 설명은 생략한다.
제2 적색 발광용 화소전극(210R2) 상에는 제2 적색 발광층(222R2)이 배치되고, 제2 청색 발광용 화소전극(210B2) 상에는 제1 청색 발광층(222B)이 배치되며, 제2 녹색 발광용 화소전극(210G2) 상에는 제2 녹색 발광층(222G2)이 배치될 수 있다. 제2 적색 발광층(222R2)과 제2 녹색 발광층(222G1)은 제1 개구(OP1) 및 제2 개구(OP2)에 각각 대응하도록 패터닝되어 구비될 수 있다. 즉, 적색 부화소들(SP-R1, SP-R2)을 기준으로, 제1 적색 발광층(222R1)과 제2 적색 발광층(222R2)은 서로 이격되어 배치되고, 녹색 부화소들(SP-G1, SP-G2)을 기준으로, 제1 녹색 발광층(222G1)과 제2 녹색 발광층(222G2)은 서로 이격되어 배치된다.
반면 상술한 것과 같이, 제1 청색 발광층(222B)은 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2) 상에 걸쳐 일체(一體)로 구비된다. 다시 말해, 제1 청색 부화소(SP-B1)와 제2 청색 부화소(SP-B2)는 공통의 제1 청색 발광층(222B)을 구비하며, 제1 청색 발광층(222B)의 일부분 및 타부분을 각각 공유하고 있는 것으로 이해할 수 있다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 단면도들이다. 도 10은 도 8의 A-A'선을 따라 취한 단면에 대응되고, 도 11은 도 8의 B-B'선을 따라 취한 단면에 대응될 수 있다.
도 10을 참조하면, 기판(100) 상에 화소회로(PC) 및 절연층(IL)이 배치되고, 화소회로(PC)는 각각 제1 청색 발광용 화소전극(210B1) 및 제2 청색 발광용 화소전극(210B2)에 전기적으로 연결될 수 있다. 제1 청색 발광용 화소전극(210B1) 및 제2 청색 발광용 화소전극(210B2) 상에 걸쳐 제1 청색 발광층(222B)이 배치될 수 있다.
제1 청색 발광층(222B)의 아래, 위에는 도 6에서 전술한 제1 기능층(221) 및 제2 기능층(223)이 배치될 수 있다. 제1 기능층(221) 및 제2 기능층(223)은 대향전극(230)과 유사하게 표시영역(DA)의 전면에서 일체인 형태로 구비될 수 있다.
제1 청색 발광층(222B)은 제1 청색 발광용 화소전극(210B1)에 대응하는 제1 부분(222Ba) 및 제2 청색 발광용 화소전극(210B2)에 대응하는 제2 부분(222Bb)를 포함할 수 있다. 즉, 제1 청색 부화소(SP-B1)는 표시소자로서 제1 청색 발광용 화소전극(210B1), 제1 청색 발광층(222B)의 제1 부분(222Ba) 및 대향전극(230)을 포함하고, 제2 청색 부화소(SP-B2)는 표시소자로서 제2 청색 발광용 화소전극(210B2), 제1 청색 발광층(222B)의 제2 부분(222Bb) 및 대향전극(230)을 포함할 수 있다. 대향전극(230)은 일체로 구비되어, 각 부화소들(SP-B1, SP-B2)에 각각 대응될 수 있다.
본 발명의 일 실시예에 있어서, 발광층들은 마스크 공정, 예컨대 FMM(fine metal mask)를 이용하여 형성할 수 있다. 마스크에는 각 부화소들에 대응하도록 오픈영역들이 형성되며, 이러한 오픈영역들을 통해 오픈영역들과 동일한 패턴을 갖는 발광층들이 형성될 수 있다. 제조과정에서 제1 청색 발광층(222B)은 제1 청색 부화소(SP-B1)와 제2 청색 부화소(SP-B2)에 공통으로 대응하는 오픈영역을 통해 형성될 수 있다.
근래에 디스플레이 패널이 고해상도화됨에 따라 마스크에 형성되는 오픈영역들의 간격(피치)이 좁아지고, 이는 마스크 제작에 여러 문제점을 야기한다. 따라서, 마스크를 형성함에 있어서 오픈영역들의 간격(피치)이 넓게 구비되는 것이 유리하다. 이에 본 발명의 일 실시예에 따른 디스플레이 패널(10)에서는 인접한 두 개의 청색 부화소들(즉, 제1 청색 부화소(SP-B1), 제2 청색 부화소(SP-B2))에 대응하는 하나의 청색 발광층(즉, 제1 청색 발광층(222B))을 구비함에 따라, 디스플레이 패널을 용이하게 제조할 수 있다.
도 10과 같이 제1 청색 발광층(222B)의 적어도 일부는 화소정의막(PDL)의 상면 상에 위치할 수 있다. 제1 청색 발광층(222B)의 적어도 일부는 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2) 사이에 대응하는 화소정의막(PDL) 상에 위치할 수 있다. 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2) 사이에 대응하는 화소정의막(PDL) 상에서 제1 기능층(221) 및 제2 기능층(223)은 제1 청색 발광층(222B)을 사이에 두고 배치될 수 있다. 그 외의 화소정의막(PDL) 상에서 제1 기능층(221) 및 제2 기능층(223)은 서로 접촉할 수 있다.
도 11을 참조하면, 제1 적색 부화소(SP-R1), 제1 녹색 부화소(SP-G1), 제2 적색 부화소(SP-R2) 및 제2 녹색 부화소(SP-G2)는 x방향을 따라 이격되어 배치된다. 제1 적색 부화소(SP-R1)의 제1 적색 발광층(222R1)과 제2 적색 부화소(SP-R2)의 제2 적색 발광층(222R2)은 서로 이격되어 배치될 수 있다. 또한, 제1 녹색 부화소(SP-G1)의 제1 녹색 발광층(222G1)과 제2 녹색 부화소(SP-G2)의 제2 녹색 발광층(222G2)은 서로 이격되어 배치될 수 있다. 즉, 제1 청색 발광층(222B)을 제외한 나머지 발광층들(222R1, 222R2, 222G1, 222G2)은 각각의 부화소들(SP-R1, SP-R2, SP-G1, SP-G2)에 대응하여 개별적으로 패터닝되어 구비될 수 있다.
도 12은 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 단면도이고, 도 13은 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 평면도이다. 도 13은 도 12의 C-C'선을 따라 취한 단면에 대응된다.
도 12 및 도 13에서는 제2 단위화소(P2)의 일측에 위치한 제3 단위화소(P3)를 함께 도시하였다. 제1 단위화소(P1), 제2 단위화소(P2) 및 제3 단위화소(P3)는 x방향을 따라 서로 인접하여 배치된다. 도 12 및 도 13에 도시된 제1 단위화소(P1) 및 제2 단위화소(P2)는 도 8 및 도 9에 도시된 것과 동일하다.
제3 단위화소(P3)는 기본적으로 제1 단위화소(P1)와 동일한 구조를 가질 수 있다. 제3 단위화소(P3)는 제3 적색 발광용 화소전극(210R3), 제3 청색 발광용 화소전극(210B3) 및 제3 녹색 발광용 화소전극(210G3)을 포함할 수 있다. 제3 적색 발광용 화소전극(210R3) 및 제3 녹색 발광용 화소전극(210G3)은 x방향을 따라 이격되어 배치되고, 제3 청색 발광용 화소전극(210B2)은 y방향을 따라 제3 적색 발광용 화소전극(210R3) 또는 제3 녹색 발광용 화소전극(210G3)과 이격되어 배치된다. 도 12를 참조할 때, 제3 단위화소(P3)의 제3 청색 발광용 화소전극(210B3)은 제3 녹색 발광용 화소전극(210G3)과 y방향을 따라 이격되어 배치될 수 있다.
제3 적색 발광용 화소전극(210R3) 상에는 제3 적색 발광층(222R3)이 배치되고, 제3 청색 발광용 화소전극(210B3) 상에는 제2 청색 발광층(222B2)이 배치되며, 제3 녹색 발광용 화소전극(210G3) 상에는 제3 녹색 발광층(222G3)이 배치될 수 있다. 제2 청색 발광층(222B2)은 제3 단위화소(P3)와 x방향을 따라 인접하여 배치된 제4 단위화소(미도시)에 걸쳐 구비될 수 있다. 즉, 제2 청색 발광층(222B2)의 일부분은 제3 단위화소(SP3)의 제3 청색 발광용 화소전극(210B 3)에 대응하도록 배치되고, 다른 일부분은 제4 단위화소(SP4)의 제4 청색 발광용 화소전극(미도시)에 대응하도록 배치될 수 있다.
제1 단위화소(SP1) 내지 제3 단위화소(SP3)에 있어서, x방향을 따르는 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2)사이의 거리(d1)는 제2 청색 발광용 화소전극(210B2)과 제3 청색 발광용 화소전극(210B3)사이의 거리(d2) 보다 좁을 수 있다. 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2)은 제1 청색 발광층(222B1)을 공유하고 있는바, 상대적으로 가깝게 배치되는 것이 제1 청색 발광층(222B1)을 형성하는데 유리하다. 동시에, 상대적으로 제2 청색 발광용 화소전극(210B2)과 제3 청색 발광용 화소전극(210B3)사이의 거리(d2)를 멀게 형성함으로써, 마스크의 오픈영역들의 간격을 더욱 이격시킬 수 있어, 마스크 패턴 제작에도 용이한 장점이 있다.
화소정의막(PDL)은 제1 청색 발광용 화소전극(210B1)에 대응하는 제2 개구(OP2), 제2 청색 발광용 화소전극(210B2)에 대응하는 제4 개구(OP4) 및 제3 청색 발광용 화소전극(210B3)에 대응하는 제5 개구(OP5)를 가질 수 있다.
스페이서(SPC)은 제2 청색 발광용 화소전극(210B2)과 제3 청색 발광용 화소전극(210B3)사이에 배치될 수 있다. 도 13을 참조하면, 스페이서(SPC)은 제4 개구(OP4)와 제5 개구(OP5) 사이에 위치한 화소정의막(PDL) 상에 배치될 수 있다. 스페이서(SPC)은 발광층을 형성하는 마스크 공정에서 마스크를 처짐을 방지하는 기능을 할 수 있다. 스페이서(SPC)의 상면은 마스크의 하면과 접촉할 수 있으며, 마스크는 스페이서(SPC)에 의해 지지될 수 있다. 따라서, 스페이서(SPC) 상에는 발광층(예컨대, 제1 청색 발광층(222B1) 및 제2 청색 발광층(222B2))이 배치되지 않는다. 스페이서(SPC)의 상면에서 제1 기능층(221)과 제2 기능층(223)은 서로 접촉할 수 있다.
도 14는 본 발명의 일 실시예에 따른 디스플레이 패널의 표시영역의 일부를 개략적으로 도시한 평면도이다. 도 14는 일 화소그룹(PG)을 도시한다.
도 14를 참조하면, 화소그룹(PG)은 2x2 매트릭스로 배열되어, 제1 사분면(4-1)에 배치된 제1 단위화소(P1), 제2 사분면(4-2)에 배치된 제2 단위화소(P2), 제3 사분면(4-3)에 배치된 제3 단위화소(P3) 및 제4 사분면(4-4)에 배치된 제4 단위화소(P4)를 포함할 수 있다. 본 실시예에 따른 디스플레이 패널(10)의 표시영역(DA)에서 화소그룹(PG)은 x방향(즉, 행방향) 및 y방향(즉, 열방향)을 따라 반복적으로 배치될 수 있다.
도 14에서 제1 사분면(4-1)에 배치된 제1 단위화소(P1)와 제2 사분면(4-2)에 배치된 제2 단위화소(P2)는 도 8 및 도 9를 참조하여 서술한 구조와 동일하다.
제3 사분면(4-3)에 배치된 제3 단위화소(P3)는 제3 적색 발광용 화소전극(210R3), 제3 청색 발광용 화소전극(210B3) 및 제3 녹색 발광용 화소전극(210G3)을 포함할 수 있다. 제3 적색 발광용 화소전극(210R3) 상에는 제3 적색 발광층(222R3)이 배치되고, 제3 청색 발광용 화소전극(210B3) 상에는 제2 청색 발광층(222B2)이 배치되며, 제3 녹색 발광용 화소전극(210G3) 상에는 제3 녹색 발광층(222G3)이 배치될 수 있다. 제2 청색 발광층(222B2)은 제3 단위화소(P3)와 x방향을 따라 인접하여 배치된 단위화소(미도시)에 걸쳐 구비될 수 있다. 즉, 제2 청색 발광층(222B2)의 일부분은 제3 단위화소(SP3)의 제3 청색 발광용 화소전극(210B 3)에 대응하도록 배치되고, 다른 일부분은 제3 단위화소(SP3)의 일측(즉, 좌측)에 인접한 단위화소의 청색 발광용 화소전극에 대응하도록 배치될 수 있다.
제4 사분면(4-4)에 배치된 제4 단위화소(P4)는 제4 적색 발광용 화소전극(210R4), 제4 청색 발광용 화소전극(210B4) 및 제4 녹색 발광용 화소전극(210G4)을 포함할 수 있다. 제4 적색 발광용 화소전극(210R4) 상에는 제4 적색 발광층(222R4)이 배치되고, 제4 청색 발광용 화소전극(210B4) 상에는 제3 청색 발광층(222B3)이 배치되며, 제4 녹색 발광용 화소전극(210G4) 상에는 제4 녹색 발광층(222G4)이 배치될 수 있다. 제3 청색 발광층(222B3)은 제4 단위화소(P4)와 x방향을 따라 인접하여 배치된 단위화소(미도시)에 걸쳐 구비될 수 있다. 즉, 제3 청색 발광층(222B3)의 일부분은 제4 단위화소(SP4)의 제4 청색 발광용 화소전극(210B 4)에 대응하도록 배치되고, 다른 일부분은 제4 단위화소(SP4)의 타측(즉, 우측)에 인접한 단위화소의 청색 발광용 화소전극에 대응하도록 배치될 수 있다.
2x2 매트릭스로 배열된 제1 단위화소(SP1) 내지 제4 단위화소(SP4)에 있어서, x방향을 따르는 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2)사이의 거리(d1)는 제3 청색 발광용 화소전극(210B3)과 제4 청색 발광용 화소전극(210B4)사이의 거리(d2) 보다 좁을 수 있다. 제1 청색 발광용 화소전극(210B1)과 제2 청색 발광용 화소전극(210B2)은 제1 청색 발광층(222B1)을 공유하고 있는바, 상대적으로 가깝게 배치되는 것이 유리하다. 이와 같은 배치는 제3 단위화소(SP3)와 제3 단위화소(SP3)의 일측(즉, 좌측)에 인접한 단위화소, 제4 단위화소(SP4)와 제4 단위화소(SP4)의 타측(즉, 우측)에 인접한 단위화소에도 동일하게 적용될 수 있다.
또한 이와 같은 배치는, 상대적으로 제3 청색 발광용 화소전극(210B3)과 제4 청색 발광용 화소전극(210B4)사이의 거리(d2)를 멀게 형성함으로써, 마스크의 오픈영역들의 간격을 더욱 이격시킬 수 있어, 마스크 패턴 제작에도 용이한 장점이 있다.
스페이서(SPC)은 제3 청색 발광용 화소전극(210B3)과 제4 청색 발광용 화소전극(210B4)사이에 배치될 수 있다. 스페이서(SPC)은 제3 청색 발광용 화소전극(210B3)에 대응한 개구와 제4 청색 발광용 화소전극(210B4)에 대응한 개구 사이에 위치한 화소정의막(PDL) 상에 배치될 수 있다.
도 15 및 도 16은 본 발명의 일 실시예들에 따른 디스플레이 패널의 팬아웃영역의 일부를 개략적으로 도시한 평면도들이고, 도 17은 도 16의 D-D'선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 15 및 도 16은 비표시영역(NDA) 상에 위치한 팬아웃영역(FOA)을 도시한다. 도 2를 함께 참조하면, 표시영역(DA)에서 복수의 데이터라인(DL)들은 y방향으로 연장될 수 있다. 복수의 데이터라인(DL)들은 비표시영역(NDA) 상에 배치된 패드들(PAD)을 향해 밀집되는 구조를 갖는다.
팬아웃영역(FOA)에서 복수의 데이터라인(DL)들은 y방향으로 연장되며, x방향을 따라 이격되어 순차적으로 배치된 제1 데이터라인(DL1), 제2 데이터라인(DL2) 및 제3 데이터라인(DL3)을 포함할 수 있다. 제1 데이터라인(DL1), 제2 데이터라인(DL2) 및 제3 데이터라인(DL3)의 일측은 패드부(PAD)에 위치한 제1 내지 제3 패드들(41a, 41b, 41c)에 각각 연결될 수 있다. 제1 데이터라인(DL1), 제2 데이터라인(DL2) 및 제3 데이터라인(DL3)은 제1 내지 제3 패드들(41a, 41b, 41c)을 통해 데이터 구동부로부터 각 단위화소(P)에 공급될 데이터 신호를 전달받을 수 있다.
도 8 및 도 15를 함께 참조하면, 제1 데이터라인(DL1)은 제1 적색 부화소(SP-R1)에 데이터 신호를 공급하고, 제2 데이터라인(DL2)은 제1 청색 부화소(SP-B1)에 데이터 신호를 공급하고, 제3 데이터라인(DL3)은 제1 녹색 부화소(SP-G1)에 데이터 신호를 공급할 수 있다.
도 16을 참조하면, 제2 데이터라인(DL2)과 제3 데이터라인(DL3)의 일부는 평면상에서 서로 교차하여 중첩할 수 있다. 따라서, 제2 데이터라인(DL2)의 일측은 제3 패드(41c)에 연결되고, 제3 데이터라인(DL3)의 일측은 제2 패드(41b)에 연결될 수 있다.
복수의 데이터라인(DL)들은 도 17과 같이 서로 다른 층에 교번하여 배치될 수 있다. 일 실시예로, 제1 데이터라인(DL1), 제3 데이터라인(DL3) 및 제5 데이터라인(DL5)은 제1 절연층(IL11) 상에 배치되고, 제2 데이터라인(DL2), 제4 데이터라인(DL4) 및 제6 데이터라인(DL6)은 제1 데이터라인(DL1), 제3 데이터라인(DL3) 및 제5 데이터라인(DL5)을 덮는 제2 절연층(IL12) 상에 배치될 수 있다. 제2 데이터라인(DL2), 제4 데이터라인(DL4) 및 제6 데이터라인(DL6)은 제3 절연층(IL13)에 의해 덮일 수 있다. 이와 같이, 복수의 데이터라인(DL)들을 서로 다른 층에 교번하여 배치함에 따라, 복수의 데이터라인(DL)들 사이의 피치(d)를 줄일 수 있다.
일 실시예로, 제1 데이터라인(DL1), 제3 데이터라인(DL3) 및 제5 데이터라인(DL5)은 도 6을 참조하여 설명한 게이트전극(예컨대, 구동 게이트전극(G1))과 동일 물질을 포함하고, 제2 데이터라인(DL2), 제4 데이터라인(DL4) 및 제6 데이터라인(DL6)은 도 6을 참조하여 설명한 스토리지 커패시터(Cst)의 제2 스토리지 축전판(Cst2)과 동일 물질을 포함할 수 있다. 이 경우, 제1 절연층(IL11)은 게이트절연층(IL2), 제2 절연층(IL12)은 제1 층간절연층(IL3), 제3 절연층(IL13)은 제2 층간절연층(IL4)에 대응될 수 있다. 물론, 본 실시예에 이에 한정되는 것은 아니며, 도 6 또는 도 7에 도시된 도전층들 및 절연층들을 이용하여 데이터라인들을 형성할 수 있다.
도 18은 본 발명의 일 실시예에 따른 디스플레이 패널의 팬아웃영역의 일부를 개략적으로 도시한 평면도이다.
도 18에서는 비표시영역(NDA) 상에 데이터 구동회로(150)와 복수의 데이터라인(DL)들에 전기적으로 연결된 디먹스 스위치들(미도시)을 포함하는 데이터 분배부(180)를 포함한다.
데이터 분배부(180)는 복수의 출력라인(DL-A, DL-B, DL-C)에 연결될 수 있으며, 복수의 데이터라인(DL1 내지 DL6)들에 연결될 수 있다. 데이터 분배부(180)는 복수의 스위칭 소자들을 포함하는 m/i (i는 2 이상의 자연수) 개의 디멀티플렉서(Demultiplexer)를 포함할 수 있다. 디멀티플렉서는 하나의 출력선으로부터 공급되는 데이터 신호를 i개의 데이터라인으로 공급한다. 따라서, 디멀티플렉서를 이용하는 경우, 데이터 구동회로(150)의 출력라인이 데이터라인의 개수만큼 형성될 필요가 없기 때문에, 데이터 구동회로(150)에 연결되는 출력라인의 수를 줄일 수 있고, 데이터 구동회로(150)에 포함되는 집적회로의 수를 줄일 수 있다.
팬아웃영역(FOA)에서 복수의 데이터라인(DL)들은 y방향으로 연장되며, x방향을 따라 이격되어 순차적으로 배치된 제1 데이터라인(DL1) 내지 제6 데이터라인(DL6)을 포함할 수 있다. 도 8과 연관지어 설명하면, 제1 데이터라인(DL1)은 제1 적색 부화소(SP-R1)에 데이터 신호를 공급하고, 제2 데이터라인(DL2)은 제1 청색 부화소(SP-B1)에 데이터 신호를 공급하고, 제3 데이터라인(DL3)은 제1 녹색 부화소(SP-G1)에 데이터 신호를 공급할 수 있다. 또한, 제4 데이터라인(DL4)은 제2 적색 부화소(SP-R2)에 데이터 신호를 공급하고, 제5 데이터라인(DL5)은 제2 청색 부화소(SP-B2)에 데이터 신호를 공급하고, 제6 데이터라인(DL6)은 제2 녹색 부화소(SP-G2)에 데이터 신호를 공급할 수 있다.
지금까지는 디스플레이 패널에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 패널을 포함하여 제조된 디스플레이 장치 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치
100: 디스플레이 기판
P, P1, P2, P3, P4: 단위화소, 제1 내지 제4 단위화소
SP: 부화소
SP-R1, SP-R2, SP-R3: 제1 내지 제3 적색 부화소
SP-B1, SP-B2, SP-B3: 제1 내지 제3 청색 부화소
SP-G1, SP-G2, SP-G3: 제1 내지 제3 녹색 부화소
210R1, 210R2, 210R3: 제1 내지 제3 적색 발광용 화소전극
210B1, 210B2, 210B3: 제1 내지 제3 청색 발광용 화소전극
210G1, 210G2, 210G3: 제1 내지 제3 녹색 발광용 화소전극
222R1, 222R2, 222R3: 제1 내지 제3 적색 발광층
222B1, 222B2, 222B3: 제1 내지 제3 청색 발광층
222G1, 222G2, 222G3: 제1 내지 제3 녹색 발광층
CNT1, CNT2, CNT3, CNT4: 제1 내지 제4 컨택홀

Claims (23)

  1. 기판 상에 배치되며, 제1 적색 발광용 화소전극, 제1 청색 발광용 화소전극 및 제1 녹색 발광용 화소전극을 포함하는, 제1 단위화소; 및
    상기 제1 단위화소와 제1 방향을 따라 인접하여 배치되며, 제2 적색 발광용 화소전극, 제2 청색 발광용 화소전극 및 제2 녹색 발광용 화소전극을 포함하는, 제2 단위화소;를 구비하며,
    상기 제1 단위화소는 상기 제1 적색 발광용 화소전극 상의 제1 적색 발광층을 더 포함하고, 상기 제2 단위화소는 상기 제2 적색 발광용 화소전극 상의 제2 적색 발광층을 더 포함하며, 상기 제1 적색 발광층과 상기 제2 적색 발광층은 상기 제1 방향을 따라 서로 이격되어 배치되고,
    상기 제1 단위화소 및 상기 제2 단위화소는 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 상의 청색 발광층을 더 포함하며, 상기 청색 발광층의 제1 부분은 상기 제1 청색 발광용 화소전극에 대응하고, 상기 청색 발광층의 제2 부분은 상기 제2 청색 발광용 화소전극에 대응하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 제1 적색 발광용 화소전극 및 제1 녹색 발광용 화소전극는 상기 제1 방향을 따라 이격되어 배치되고, 상기 제1 청색 발광용 화소전극은 상기 제1 방향과 교차하는 제2 방향을 따라 상기 제1 적색 발광용 화소전극 또는 상기 제1 녹색 발광용 화소전극과 이격되어 배치되는, 디스플레이 패널.
  3. 제1항에 있어서,
    상기 기판 상에 배치되며 상기 제1 방향을 따라 이격되어 배치된 제1 컨택홀, 제2 컨택홀 및 제3 컨택홀을 갖는, 평탄화 절연층;
    상기 제1 컨택홀을 통해 상기 제1 적색 발광용 화소전극과 전기적으로 연결되는, 제1 적색 발광용 화소회로;
    상기 제2 컨택홀을 통해 상기 제1 청색 발광용 화소전극과 전기적으로 연결되는, 제1 청색 발광용 화소회로; 및
    상기 제3 컨택홀을 통해 상기 제1 녹색 발광용 화소전극과 전기적으로 연결되는, 제1 녹색 발광용 화소회로;를 더 포함하는, 디스플레이 패널.
  4. 제3항에 있어서,
    상기 제1 적색 발광용 화소전극은 제1 전극부분 및 상기 제1 전극부분의 일측으로부터 연장되어 상기 제1 컨택홀과 중첩하는 제1 연결부분을 포함하고,
    상기 제1 청색 발광용 화소전극은 제2 전극부분 및 상기 제2 전극부분의 일측으로부터 연장되어 상기 제2 컨택홀과 중첩하는 제2 연결부분을 포함하고,
    상기 제1 녹색 발광용 화소전극은 제3 전극부분 및 상기 제3 전극부분의 일측으로부터 연장되어 상기 제3 컨택홀과 중첩하는 제3 연결부분을 포함하고,
    상기 제1 연결부분 및 상기 제3 연결부분은 상기 제1 청색 발광용 화소전극 측으로 연장된, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 연결부분은 상기 제1 연결부분 및 상기 제3 연결부분 사이 영역에 위치하는, 디스플레이 패널.
  6. 제4항에 있어서,
    상기 평탄화 절연층은 상기 제1 방향을 따라 상기 제3 컨택홀과 이격되어 배치된 제4 컨택홀을 더 갖고,
    상기 제2 청색 발광용 화소전극은 제4 전극부분 및 상기 제4 전극부분의 일측으로부터 연장되어 상기 제4 컨택홀과 중첩하는 제4 연결부분을 포함하고,
    상기 제2 방향을 따르는 상기 제2 연결부분의 길이와 상기 제4 연결부분의 길이는 서로 동일한, 디스플레이 패널.
  7. 제4항에 있어서,
    상기 제1 전극부분의 중앙부를 노출시키는 제1 개구, 상기 제2 전극부분의 중앙부를 노출시키는 제2 개구 및 상기 제3 전극부분의 중앙부를 노출시키는 제3 개구를 갖는, 화소정의막을 더 포함하고,
    상기 화소정의막은 상기 제1 연결부분, 상기 제2 연결부분 및 상기 제3 연결부분을 덮도록 배치되는, 디스플레이 패널.
  8. 제7항에 있어서,
    상기 청색 발광층의 적어도 일부는 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 사이의 상기 화소정의막 상에 배치되는, 디스플레이 패널.
  9. 제1항에 있어서,
    상기 제2 단위화소와 상기 제1 방향을 따라 인접하여 배치되며, 제3 적색 발광용 화소전극, 제3 녹색 발광용 화소전극 및 제3 청색 발광용 화소전극을 포함하는, 제3 단위화소를 더 포함하고,
    상기 제1 방향을 따르는 상기 제1 청색 발광용 화소전극과 상기 제2 청색 발광용 화소전극 사이의 거리는 상기 제2 청색 발광용 화소전극과 상기 제3 청색 발광용 화소전극 사이의 거리보다 작은, 디스플레이 패널.
  10. 제9항에 있어서,
    상기 제2 청색 발광용 화소전극의 발광영역을 정의하는 제4 개구 및 상기 제3 청색 발광용 화소전극의 발광영역을 정의하는 제5 개구를 갖는, 화소정의막; 및
    상기 제2 청색 발광용 화소전극과 상기 제3 청색 발광용 화소전극 사이의 상기 화소정의막 상에 배치되는, 스페이서;
    을 더 포함하는, 디스플레이 패널.
  11. 제1항에 있어서,
    상기 청색 발광층은 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 상에서 일체(一體)로 구비되는, 디스플레이 패널.
  12. 제1항에 있어서,
    상기 제1 단위화소는 상기 제1 녹색 발광용 화소전극 상의 제1 녹색 발광층을 더 포함하고, 상기 제2 단위화소는 상기 제2 녹색 발광용 화소전극 상의 제2 녹색 발광층을 더 포함하며, 상기 제1 녹색 발광층과 상기 제2 녹색 발광층은 상기 제1 방향을 따라 서로 이격되어 배치되는, 디스플레이 패널.
  13. 제1항에 있어서,
    상기 제2 방향으로 연장되며, 상기 제1 방향을 따라 이격되어 순차적으로 배치된 제1 데이터라인, 제2 데이터라인 및 제3 데이터라인을 더 포함하고,
    상기 제1 데이터라인은 제1 적색 발광용 화소전극에 데이터 신호를 공급하고, 상기 제2 데이터라인은 제1 청색 발광용 화소전극에 데이터 신호를 공급하며, 상기 제3 데이터라인은 제1 녹색 발광용 화소전극에 데이터 신호를 공급하는, 디스플레이 패널.
  14. 제13항에 있어서,
    상기 기판은 상기 제1 단위화소 및 상기 제2 단위화소를 포함하는 표시영역 및 상기 표시영역 주변에서 상기 제1 데이터라인, 상기 제2 데이터라인 및 상기 제3 데이터라인이 연장된 팬아웃영역을 갖고,
    상기 팬아웃영역에서, 상기 제1 데이터라인 및 상기 제3 데이터라인은 동일 층에 배치되고, 상기 제2 데이터라인은 상기 제1 데이터라인 및 상기 제3 데이터라인과 상이한 층에 배치되는, 디스플레이 패널.
  15. 제14항에 있어서,
    상기 팬아웃영역에서, 상기 제2 데이터라인 및 상기 제3 데이터라인의 적어도 일부는 서로 중첩하는, 디스플레이 패널.
  16. 기판의 표시영역에 배치된 복수의 화소그룹들;을 구비하고,
    상기 복수의 화소그룹들 각각은 2x2 매트릭스로 배열되어, 제1 사분면에 배치된 제1 단위화소, 제2 사분면에 배치된 제2 단위화소, 제3 사분면에 배치된 제3 단위화소 및 제4 사분면에 배치된 제4 단위화소를 포함하고,
    상기 제1 단위화소는 제1 적색 발광용 화소전극, 제1 청색 발광용 화소전극, 제1 녹색 발광용 화소전극을 포함하고, 상기 제2 단위화소는 제2 적색 발광용 화소전극, 제2 청색 발광용 화소전극, 제2 녹색 발광용 화소전극을 포함하고, 상기 제3 단위화소는 제3 적색 발광용 화소전극, 제3 청색 발광용 화소전극, 제3 녹색 발광용 화소전극을 포함하고, 상기 제4 단위화소는 제4 적색 발광용 화소전극, 제4 청색 발광용 화소전극, 제4 녹색 발광용 화소전극을 포함하고,
    행 방향을 따르는 상기 제1 적색 발광용 화소전극과 상기 제2 적색 발광용 화소전극 사이의 거리와 상기 제3 적색 발광용 화소전극과 제4 적색 발광용 화소전극 사이의 거리는 서로 동일하고,
    행 방향을 따르는 상기 제1 청색 발광용 화소전극과 상기 제2 청색 발광용 화소전극 사이의 거리는 상기 제3 청색 발광용 화소전극과 상기 제4 청색 발광용 화소전극 사이의 거리보다 좁은, 디스플레이 패널.
  17. 제16항에 있어서,
    행 방향을 따르는 상기 제1 녹색 발광용 화소전극과 상기 제2 녹색 발광용 화소전극 사이의 거리와 상기 제3 녹색 발광용 화소전극과 제4 녹색 발광용 화소전극 사이의 거리는 서로 동일한, 디스플레이 패널.
  18. 제16항에 있어서,
    각각이 열 방향으로 연장되며, 행 방향을 따라 이격되어 순차적으로 배치되는 제1 데이터라인, 제2 데이터라인 및 제3 데이터라인을 포함하는 복수의 데이터라인들을 더 구비하고,
    상기 제1 데이터라인은 상기 제1 적색 발광용 화소전극 및 상기 제3 적색 발광용 화소전극과 전기적으로 연결되고,
    상기 제2 데이터라인은 상기 제1 청색 발광용 화소전극 및 상기 제3 청색 발광용 화소전극과 전기적으로 연결되고,
    상기 제3 데이터라인은 상기 제1 녹색 발광용 화소전극 및 상기 제3 녹색 발광용 화소전극과 전기적으로 연결되는, 디스플레이 패널.
  19. 제16항에 있어서,
    상기 제1 단위화소 및 상기 제2 단위화소는, 상기 제1 청색 발광용 화소전극 및 상기 제2 청색 발광용 화소전극 상에 걸쳐 배치된 제1 청색 발광층을 더 포함하고,
    상기 제1 청색 발광층의 제1 부분은 상기 제1 청색 발광용 화소전극에 대응하고, 상기 제1 청색 발광층의 제2 부분은 상기 제2 청색 발광용 화소전극에 대응하는, 디스플레이 패널.
  20. 제19항에 있어서,
    상기 제1 단위화소는 상기 제1 적색 발광용 화소전극 상의 제1 적색 발광층을 더 포함하고,
    상기 제2 단위화소는 상기 제2 적색 발광용 화소전극 상의 제2 적색 발광층을 더 포함하고,
    상기 제1 적색 발광층 및 상기 제2 적색 발광층은 서로 이격되어 배치되는, 디스플레이 패널.
  21. 제19항에 있어서,
    상기 제1 청색 발광용 화소전극의 발광영역을 정의하는 제1 개구 및 상기 제2 청색 발광용 화소전극의 발광영역을 정의하는 제2 개구를 갖는, 화소정의막을 더 포함하고,
    상기 제1 청색 발광층의 적어도 일부는 상기 제1 청색 발광용 화소전극과 상기 제2 청색 발광용 화소전극 사이의 상기 화소정의막 상에 위치하는, 디스플레이 패널.
  22. 제19항에 있어서,
    상기 제3 단위화소는 상기 제3 청색 발광용 화소전극 상의 제3 청색 발광층을 더 포함하고,
    상기 제4 단위화소는 상기 제4 청색 발광용 화소전극 상의 제4 청색 발광층을 더 포함하고,
    상기 제3 청색 발광층 및 상기 제4 청색 발광층은 서로 이격되어 배치되는, 디스플레이 패널.
  23. 제22항에 있어서,
    상기 제3 청색 발광용 화소전극의 발광영역을 정의하는 제3 개구 및 상기 제4 청색 발광용 화소전극의 발광영역을 정의하는 제4 개구를 갖는, 화소정의막; 및
    상기 제3 개구 및 상기 제4 개구 사이의 상기 화소정의막 상에 위치하는, 스페이서;
    를 더 포함하는, 디스플레이 패널.
KR1020190093368A 2019-07-31 2019-07-31 디스플레이 패널 KR20210016141A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190093368A KR20210016141A (ko) 2019-07-31 2019-07-31 디스플레이 패널
US16/943,297 US11665947B2 (en) 2019-07-31 2020-07-30 Display panel having an arrangement by unit pixel pairs
EP20188791.6A EP3772108A1 (en) 2019-07-31 2020-07-31 Display panel having an arrangement by unit pixel pairs
CN202010760738.3A CN112310172A (zh) 2019-07-31 2020-07-31 具有以单位像素对布置的显示面板
US18/312,937 US11985879B2 (en) 2019-07-31 2023-05-05 Display panel having an arrangement by unit pixel pairs
US18/646,520 US20240298495A1 (en) 2019-07-31 2024-04-25 Display panel having an arrangement by unit pixel pairs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190093368A KR20210016141A (ko) 2019-07-31 2019-07-31 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20210016141A true KR20210016141A (ko) 2021-02-15

Family

ID=71899522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093368A KR20210016141A (ko) 2019-07-31 2019-07-31 디스플레이 패널

Country Status (4)

Country Link
US (3) US11665947B2 (ko)
EP (1) EP3772108A1 (ko)
KR (1) KR20210016141A (ko)
CN (1) CN112310172A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096188A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시 장치
CN115500084A (zh) * 2021-04-01 2022-12-20 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330352B2 (en) * 2007-11-13 2012-12-11 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
CA2686174A1 (en) * 2009-12-01 2011-06-01 Ignis Innovation Inc High reslution pixel architecture
US8754913B2 (en) 2010-04-21 2014-06-17 Lg Display Co., Ltd. Subpixel arrangement structure of display device
JP5311147B2 (ja) 2010-08-25 2013-10-09 株式会社豊田中央研究所 表面被覆金属ナノ粒子、その製造方法、およびそれを含む金属ナノ粒子ペースト
KR101257734B1 (ko) * 2010-09-08 2013-04-24 엘지디스플레이 주식회사 유기전계발광 표시장치
KR101871420B1 (ko) * 2012-02-08 2018-06-28 삼성디스플레이 주식회사 유기 전계발광 표시장치
CN103123927B (zh) 2013-01-24 2015-05-06 昆山维信诺显示技术有限公司 用于oled显示屏的像素结构及其金属掩膜板
KR102271226B1 (ko) 2013-11-13 2021-06-29 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
CN104752469B (zh) 2013-12-31 2018-08-03 昆山国显光电有限公司 一种像素结构及采用该像素结构的有机发光显示器
KR20160065397A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104597655B (zh) 2015-02-13 2017-06-27 京东方科技集团股份有限公司 一种像素排列结构、显示面板及显示装置
KR20160130048A (ko) 2015-04-30 2016-11-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN106486514B (zh) * 2015-08-31 2023-12-01 昆山国显光电有限公司 像素结构以及oled显示面板
KR101700558B1 (ko) 2016-04-20 2017-01-31 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102691719B1 (ko) 2016-04-20 2024-08-05 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102548119B1 (ko) 2017-12-05 2023-06-27 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
AU2020326397A1 (en) 2019-08-06 2022-01-20 Alcon Inc. Adaptive optics systems and methods for vitreoretinal surgery

Also Published As

Publication number Publication date
US20210036067A1 (en) 2021-02-04
US20240298495A1 (en) 2024-09-05
US11985879B2 (en) 2024-05-14
US11665947B2 (en) 2023-05-30
US20230276677A1 (en) 2023-08-31
EP3772108A1 (en) 2021-02-03
CN112310172A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
KR102699676B1 (ko) 표시 패널
CN107274837B (zh) 显示装置
JP7534132B2 (ja) 表示装置及び表示装置の製造方法
KR20210052730A (ko) 디스플레이 장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11538888B2 (en) Display panel including a shield layer and display device including the same
KR20200115944A (ko) 유기발광표시장치
US11985879B2 (en) Display panel having an arrangement by unit pixel pairs
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US20230263009A1 (en) Display device
KR20210064498A (ko) 표시장치
KR20200136546A (ko) 표시장치
EP3761111B1 (en) Display device
KR20210025160A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20220061335A (ko) 디스플레이 장치
KR20210131508A (ko) 디스플레이 장치
KR20200126463A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20210041163A (ko) 표시장치
KR20220147180A (ko) 표시장치
KR20210078648A (ko) 표시 장치
JP2024149630A (ja) 表示装置の製造装置
KR20240144598A (ko) 표시 장치
CN118695715A (zh) 显示装置