KR20200144627A - 디스플레이 장치 및 이의 제조 방법 - Google Patents

디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200144627A
KR20200144627A KR1020190072418A KR20190072418A KR20200144627A KR 20200144627 A KR20200144627 A KR 20200144627A KR 1020190072418 A KR1020190072418 A KR 1020190072418A KR 20190072418 A KR20190072418 A KR 20190072418A KR 20200144627 A KR20200144627 A KR 20200144627A
Authority
KR
South Korea
Prior art keywords
layer
display area
inorganic
encapsulation layer
inorganic encapsulation
Prior art date
Application number
KR1020190072418A
Other languages
English (en)
Inventor
오언석
김형식
최정민
김상열
전우식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190072418A priority Critical patent/KR20200144627A/ko
Priority to US16/826,626 priority patent/US20200403047A1/en
Priority to JP2020104075A priority patent/JP7507614B2/ja
Priority to EP20180475.4A priority patent/EP3754717A1/en
Priority to CN202010553574.7A priority patent/CN112103310A/zh
Publication of KR20200144627A publication Critical patent/KR20200144627A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H01L51/5256—
    • H01L27/32—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 복수의 박막트랜지스터들 및 상기 복수의 박막트랜지스터들과 전기적으로 연결된 복수의 디스플레이소자들이 배치된 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 기판; 상기 제2 비표시영역 내에서 상기 기판을 수직 방향으로 관통하는 관통부; 상기 제2 비표시영역 내에 위치하고, 상기 관통부를 둘러싸는 해자영역; 및 상기 복수의 디스플레이소자들 상에 위치하고, 순차적으로 적층된 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 구비한 봉지층;을 포함하고, 상기 제1 무기봉지층과 상기 제2 무기봉지층은 상기 관통부에 이르도록 연장되어 상기 해자영역에서 서로 직접 접하고, 상기 제1 무기봉지층은 상기 해자영역에서 상기 제1 무기봉지층 아래에 위치하는 다른 무기층과 직접 접하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치 및 이의 제조 방법{Display device and manufacturing method thereof}
본 발명의 실시예들은 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 장치의 전면에 물리적 버튼 등이 제거되고, 화상을 표시하는 표시영역이 확대되는 추세이다. 일 예로, 표시영역을 확대하기 위해 카메라 등과 같은 디스플레이 장치의 기능을 확장 하기 위한 별도의 부재를 표시영역 내에 배치시킨 디스플레이 장치가 소개되고 있다. 한편, 카메라 등과 같은 별도의 부재를 표시영역 내에 배치하기 위해서는, 표시영역 내에 별도의 부재가 위치할 수 있는 홈 또는 관통부 등을 형성할 필요가 있다. 다만, 표시영역 내에 형성된 홈 또는 관통부는, 외부의 수분 등이 표시영역 내로 침투하는 새로운 투습 경로가 될 수 있다.
본 발명의 실시예들은, 표시영역 내의 관통부를 통해 외부의 수분 등이 침투하는 것을 차단하는 디스플레이 장치 및 이의 제조 방법을 제공한다.
본 발명의 일 실시예는, 복수의 박막트랜지스터들 및 상기 복수의 박막트랜지스터들과 전기적으로 연결된 복수의 디스플레이소자들이 배치된 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 기판; 상기 제2 비표시영역 내에서 상기 기판을 수직 방향으로 관통하는 관통부; 상기 제2 비표시영역 내에 위치하고, 상기 관통부를 둘러싸는 해자영역; 및 상기 복수의 디스플레이소자들 상에 위치하고, 순차적으로 적층된 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 구비한 봉지층;을 포함하고, 상기 제1 무기봉지층과 상기 제2 무기봉지층은 상기 관통부에 이르도록 연장되어 상기 해자영역에서 서로 직접 접하고, 상기 제1 무기봉지층은 상기 해자영역에서 상기 제1 무기봉지층 아래에 위치하는 다른 무기층과 직접 접하는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 해자영역에서 상기 제1 무기봉지층은 상기 기판의 상면과 직접 접할 수 있다.
본 실시예에 있어서, 상기 기판은 순차적으로 적층된 제1 기저층, 제1 배리어층, 제2 기저층, 및 제2 배리어층을 포함하며, 상기 해자영역에서 상기 제1 무기봉지층은 상기 제2 배리어층과 직접 접할 수 있다.
본 실시예에 있어서, 상기 복수의 박막트랜지스터들 각각의 반도체층과 게이트전극 사이에 위치하는 제1 무기절연층과, 상기 복수의 박막트랜지스터들 각각의 상기 게이트전극과 소스전극 사이 및 상기 게이트전극과 드레인전극 사이에 위치하는 제2 무기절연층을 더 포함하고, 상기 해자영역에서 상기 제1 무기봉지층과 직접 접하는 상기 다른 무기층은 상기 제1 무기절연층 또는 상기 제2 무기절연층일 수 있다.
본 실시예에 있어서, 상기 복수의 박막트랜지스터들과 상기 복수의 디스플레이소자들 사이에 위치한 평탄화층을 더 포함하고, 상기 평탄화층은 상기 제2 비표시영역의 일부까지 연장되며, 상기 제2 비표시영역에서, 상기 해자영역은 상기 평탄화층과 일정간격 이격될 수 있다.
본 실시예에 있어서, 상기 복수의 디스플레이소자들 각각은 상기 평탄화층 상에 위치한 화소전극, 상기 화소전극 상의 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하고, 상기 중간층에 포함된 적어도 일부의 층과 상기 대향전극은 상기 해자영역과 상기 평탄화층 사이의 이격된 영역까지 연장될 수 있다.
본 실시예에 있어서, 상기 제2 비표시영역에서, 상기 평탄화층 상에는 상기 관통홀을 에워싸는 제1 내부댐이 더 위치하고, 상기 유기봉지층은 상기 제1 내부댐에 의해 구획된 영역 밖에 위치할 수 있다.
본 실시예에 있어서, 상기 평탄화층 상에 위치하고 상기 화소전극의 가장자리를 덮는 화소정의막을 더 포함하고, 상기 제1 내부댐은 상기 화소정의막과 동일한 재질을 포함할 수 있다.
본 실시예에 있어서, 상기 제2 비표시영역에서, 상기 평탄화층 상에는 상기 제1 내부댐과 이격된 위치에 상기 관통홀을 에워싸는 제2 내부댐을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2 비표시영역에서, 상기 제2 무기절연층 상에는 복수의 데이터선들이 위치하고, 상기 평탄화층은 상기 복수의 데이터선들을 덮으며, 상기 제1 내부댐은 상기 복수의 데이터선들 중 적어도 일부와 중첩하여 위치할 수 있다.
본 발명의 다른 실시예는, 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 디스플레이 장치의 제조 방법에 있어서, 상기 표시영역에서, 기판 상에 복수의 박막트랜지스터들, 상기 복수의 박막트랜지스터들을 덮는 평탄화층 및 상기 평탄화층 상에 위치하고 상기 복수의 박막트랜지스터들과 전기적으로 연결된 복수의 화소전극들 형성하는 단계; 상기 제2 비표시영역 내에 금속층을 형성하는 단계; 상기 복수의 화소전극들 상에 중간층과 대향전극을 형성하는 단계; 상기 금속층을 상기 기판으로부터 제거하는 단계; 상기 대향전극 상에 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 순차적으로 형성하는 단계; 및 상기 제2 비표시영역의 중앙부에 상기 기판을 관통하는 관통부를 형성하는 단계;를 포함하고, 상기 중간층에 포함된 적어도 일부의 층과 상기 대향전극은 상기 표시영역으로부터 상기 제2 비표시영역으로 연장되어 상기 금속층 상에 형성되며, 상기 금속층 상에 형성된 상기 중간층에 포함된 적어도 일부의 층과 상기 대향전극은 상기 금속층의 제거에 의해 상기 기판으로부터 분리되는 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 금속층은 상기 복수의 화소전극들과 동시에 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 박막트랜지스터들 각각은 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하고, 상기 금속층은 상기 반도체층, 상기 게이트전극, 또는 상기 소스전극 및 상기 드레인전극과 동시에 형성될 수 있다.
본 실시예에 있어서, 상기 제1 무기봉지층과 상기 제2 무기봉지층은 상기 금속층이 제거된 영역에서 서로 직접 접하고, 상기 제1 무기봉지층은 상기 금속층이 제거된 영역에서 상기 제1 무기봉지층 아래에 위치하는 다른 무기층과 직접 접하며, 상기 관통부는 상기 기판과 함께 상기 제1 무기봉지층, 상기 제2 무기봉지층 및 상기 다른 무기층을 관통하여 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 박막트랜지스터들 각각의 반도체층과 게이트전극 사이의 제1 무기절연층과, 상기 복수의 박막트랜지스터들 각각의 상기 게이트전극과 소스전극 사이 및 상기 게이트전극과 드레인전극 사이의 제2 무기절연층은 상기 제2 비표시영역의 적어도 일부까지 연장되고, 상기 금속층은 상기 제1 무기절연층 또는 상기 제2 무기절연층 상에 형성될 수 있다.
본 실시예에 있어서, 상기 기판은 순차적으로 적층된 제1 기저층, 제1 배리어층, 제2 기저층, 및 제2 배리어층을 포함하며, 상기 제1 무기봉지층은 상기 금속층이 제거된 영역에서 상기 제2 배리어층과 직접 접할 수 있다.
본 실시예에 있어서, 상기 평탄화층 상에 상기 복수의 화소전극들의 가장자리들을 덮는 화소정의막을 형성하는 단계;를 더 포함하고, 상기 평탄화층은 상기 금속층과 일정간격 이격되도록 상기 제2 비표시영역의 일부까지 연장되며, 상기 제2 비표시영역에서, 상기 평탄화층 상에는 상기 화소정의막과 동일한 재질을 포함하는 제1 내부댐이 형성될 수 있다.
본 실시예에 있어서, 상기 제1 내부댐은 상기 관통홀을 에워싸도록 형성되고, 상기 유기봉지층은 상기 제1 내부댐에 의해 구획된 영역 밖에 위치할 수 있다.
본 실시예에 있어서, 상기 중간층에 포함된 적어도 일부의 층은 상기 금속층과 상기 평탄화층 사이의 이격된 영역에서 상기 제1 무기봉지층 아래에 위치하는 상기 다른 무기층과 접할 수 있다.
본 실시예에 있어서, 상기 제2 비표시영역 내에는, 상기 평탄화층에 의해 덮인 복수의 데이터선들이 형성되며, 상기 제1 내부댐은 상기 복수의 데이터선들 중 적어도 일부와 중첩하여 형성될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 디스플레이 장치는 카메라 등과 같은 별도의 부재가 배치되는 관통부와, 관통부를 에워싸는 영역에서 봉지층의 제1 무기막과 제2 무기막이 직접 접하고, 제1 무기막은 아래의 또 다른 무기막과 직접 접함으로써, 비표시영역을 최소화하고 관통부를 통한 외부의 수분 등의 침투를 차단할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I' 단면 및 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 3은 도 1의 A 부분을 확대하여 개략적으로 도시한 평면도이다.
도 4는 도 3의 관통부의 일 예를 개략적으로 도시한 평면도이다.
도 5는 도 4의 III-III' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 6은 도 4의 III-III' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 7은 도 4의 III-III' 단면의 또 다른 예를 개략적으로 도시한 단면도이다.
도 8 내지 도 11은 도 1의 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I' 단면 및 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 영상을 표시하는 표시영역(DA), 표시영역(DA) 외주변에 위치하는 제1 비표시영역(PA1) 및 표시영역(DA)에 의해 적어도 일부가 에워싸인 제2 비표시영역(PA2)을 포함한다. 이는 기판(100)이 그러한 표시영역(DA), 제1 비표시영역(PA1) 및 제2 비표시영역(PA2)을 갖는 것으로 이해될 수도 있다.
표시영역(DA)에는 디스플레이소자가 위치하며, 제1 비표시영역(PA1)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역 등을 포함할 수 있다.
표시영역(DA)에는 디스플레이소자 외에도, 디스플레이소자와 전기적으로 연결되는 박막트랜지스터(210)도 위치할 수 있다. 도 2에서는 디스플레이소자로서 유기발광소자(300)가 표시영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자(300)가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 유기발광소자(300)의 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다.
제2 비표시영역(PA2)은 표시영역(DA)에 의해 적어도 일부가 둘러싸이고, 기판(100)은 제2 비표시영역(PA2)의 내부에 위치한 적어도 하나의 관통부(H)를 포함할 수 있다. 도 1은 제2 비표시영역(PA2)이 표시영역(DA) 내에 위치하여 표시영역(DA)에 의해 전체적으로 에워싸인 구성을 도시하고 있으나, 본 발명은 이에 한하지 않는다. 예를 들어, 제2 비표시영역(PA2)의 일부는 제1 비표시영역(PA1)과 맞닿아 있을 수 있다. 또한, 관통부(H)는 두 개 이상 형성될 수 있다.
관통부(H)는 디스플레이 장치(10)의 기능을 위한 별도의 부재 또는 디스플레이 장치(10)에 새로운 기능을 추가할 수 있는 별도의 부재를 위한 공간이 될 수 있다. 예를 들어, 관통부(H)에는 센서, 광원, 카메라모듈 등이 위치할 수 있다.
한편, 관통부(H)는 기판(100) 및 기판(100) 상에 적층된 복수의 층들을 수직 방향으로 관통하는 영역이므로, 외부의 수분 또는 산소가 관통부(H)에 의해 노출된 디스플레이 장치(10)의 내부 수직측면을 통해 디스플레이 장치(10)의 내부로 침투할 수 있다. 그러나, 본 발명에 의하면 제2 비표시영역(PA2)에 관통부(H)를 둘러싸는 해자(moat)영역(MA)을 포함함으로써, 상기와 같은 투습을 효과적으로 방지할 수 있다. 이와 같은 해자(moat)영역(MA)에 대하여서는 도 3 이하에서 자세하게 후술하기로 하며, 이하에서는 도 2를 참조하여 디스플레이 장치(10)의 구성을 먼저 설명하기로 한다.
기판(100)은 다양한 소재를 포함할 수 있다. 화상이 기판(100)방향으로 구현되는 배면 발광형인 경우에 기판(100)은 투명한 재질로 형성해야 한다. 그러나, 화상이 기판(100)의 반대 방향으로 구현되는 전면 발광형인 경우에 기판(100)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 기판(100)을 형성할 수 있다. 금속으로 기판(100)을 형성할 경우 기판(100)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금, Kovar 합금 등을 포함할 수 있다.
일 예로, 기판(100)은 제1 기저층(101), 제1 배리어층(102), 제2 기저층(103) 및 제2 배리어층(104)이 순차적으로 적층된 다층 구조를 가질 수 있다.
제1 기저층(101) 및 제2 기저층(103)은 예를 들어, SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 제1 기저층(101)과 제2 기저층(103)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등일 수 있다.
제1 기저층(101)과 제2 기저층(103)은 서로 동일하거나 다른 두께를 가질 수 있다. 예를 들어, 제1 기저층(101)과 제2 기저층(103) 각각은 폴리이미드(polyimide)를 포함하고, 3㎛ 내지 20㎛의 두께를 가질 수 있다.
제1 배리어층(102)과 제2 배리어층(104)은 외부 이물질이 기판(100)을 통해 디스플레이 장치(10)의 내부로 침투 하는 것을 방지하는 층으로서, 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다. 일 예로, 제1 배리어층(102)은 이웃한 층들 간의 접착력을 향상시키기 위한 아모퍼스 실리콘층과 실리콘 옥사이드층의 다층일 수 있으며, 제2배리어층은 실리콘 옥사이드층일 수 있다. 또한, 제1 배리어층(102)과 제2 배리어층(104) 각각은 4000Å 내지 7000Å의 두께를 가질 수 있으나, 본 발명은 이에 한정되지 않는다.
기판(100) 상에는 버퍼층이 더 형성될 수 있다. 버퍼층은 기판(100)을 통하여 침투하는 이물 또는 습기를 차단할 수 있다. 예를 들어, 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다. 일부 실시예에서, 전술한 기판(100)의 제2 배리어층(104)은 다층 구조를 갖는 버퍼층의 일부로 이해될 수 있다.
기판(100)의 표시영역(DA)에는 박막트랜지스터(210)가 배치되는데, 박막트랜지스터(210) 외에 박막트랜지스터(210)에 전기적으로 연결되는 디스플레이소자도 배치된다. 도 2에서는 디스플레이소자로서 유기발광소자(300)를 도시하고 있다. 물론 기판(100)의 제1 비표시영역(PA1)에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 제1 비표시영역(PA1)에 위치하는 박막트랜지스터는 예컨대 표시영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215) 및 드레인전극(217)을 포함한다. 한편, 기판(100) 상에 버퍼층이 배치된 경우, 반도체층(211)은 버퍼층상에 위치할 수 있다.
반도체층(211)의 상부에는 게이트전극(213)이 배치되는데, 이 게이트전극(213)에 인가되는 신호에 따라 소스전극(215)과 드레인전극(217)이 전기적으로 연결된다. 게이트전극(213)은 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디윰(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 이때 반도체층(211)과 게이트전극(213)의 절연성을 확보하기 위하여, 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물으로 형성되는 제1 무기절연층(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다. 제1 무기절연층(120)은 표시영역(DA), 제1 비표시영역(PA1) 및 제2 비표시영역(PA2)에 걸쳐 형성될 수 있다.
게이트전극(213)의 상부에는 제2 무기절연층(130)이 배치될 수 있는데, 이는 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 단층 또는 다층구조를 갖도록 형성될 수 있다. 제2 무기절연층(130)은 표시영역(DA), 제1 비표시영역(PA1) 및 제2 비표시영역(PA2)에 걸쳐 형성될 수 있다.
제2 무기절연층(130)의 상부에는 소스전극(215) 및 드레인전극(217)이 배치된다. 소스전극(215) 및 드레인전극(217)은 제2 무기절연층(130)과 제1 무기절연층(120)에 형성되는 컨택홀을 통하여 반도체층(211)에 각각 전기적으로 연결된다. 소스전극(215) 및 드레인전극(217)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다.
이러한 구조의 박막트랜지스터(210) 등의 보호를 위해 박막트랜지스터(210)를 덮는 보호막(미도시)이 배치될 수 있다. 보호막은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다. 이러한 보호막은 단층일 수도 있고 다층일 수도 있다.
박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 2에 도시된 것과 같이 박막트랜지스터(210) 보다 높은 위치에 유기발광소자(300)가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮어 박막트랜지스터(210)에 의한 굴곡을 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기 절연물을 포함할 수 있다. 도 2에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 물론 본 실시예에 따른 디스플레이 장치(10)는 보호막과 평탄화층(140)을 모두 가질 수도 있고 필요에 따라 평탄화층(140)만을 가질 수도 있다.
표시영역(DA) 내에서, 평탄화층(140) 상에는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 배치된다.
평탄화층(140)에는 박막트랜지스터(210)의 소스전극(215) 및 드레인전극(217) 중 적어도 어느 하나를 노출시키는 개구부가 존재하며, 평탄화층(140) 상에는 개구부를 통해 소스전극(215) 및 드레인전극(217) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결되는 화소전극(310)이 배치된다.
화소전극(310)은 (반)투명 전극 또는 반사형 전극일 수 있다. 화소전극(310)이 (반)투명 전극일 경우에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다. 화소전극(310)이 반사형 전극일 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(310)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 2에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기 절연물을 포함할 수 있다.
유기발광소자(300)의 중간층(320)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 또한, 중간층(320)은 홀 수송층(HTL: Hole Transport Layer), 홀 주입층(HIL: Hole Injection Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나의 기능층을 포함할 수 있다. 이와 같은 기능층은 유기물질을 포함할 수 있다. 한편, 중간층(320)을 이루는 복수의 층들 중 일부, 예컨대 기능층(들)은 복수 개의 유기발광소자(300)들에 걸쳐 일체(一體)로 형성될 수 있다.
대향전극(330)은 표시영역(DA)을 덮도록 배치될 수 있다. 대향전극(330)은 복수개의 유기발광소자(300)들에 있어서 일체(一體)로 형성되어 복수 개의 화소전극(310)들에 대응할 수 있다. 이러한 대향전극(330)은 (반)투명 전극 또는 반사형 전극일 수 있다. 대향전극(330)이 (반)투명 전극일 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(330)이 반사형 전극일 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향전극(330)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
한편, 디스플레이 장치(10)가 이미지를 디스플레이 하기 위해서는 대향전극(330)에 사전 설정된 전기적 신호가 인가되어야 한다. 이를 위해, 제1 비표시영역(PA1)에는 전압선(420)이 위치하여, 대향전극(330)에 사전 설정된 전기적 신호를 전달한다. 전압선(420)은 공통전원전압(ELVSS)선일 수 있다.
전압선(420)은 표시영역(DA) 내의 다양한 도전층을 형성할 시 동일 물질로 동시에 형성할 수 있다. 도 2에서는 표시영역(DA) 내의 박막트랜지스터(210)의 소스전극(215)과 드레인전극(217)이 제2 무기절연층(130) 상에 위치하는 것처럼, 제1 비표시영역(PA1)에서 전압선(420)이 제2 무기절연층(130) 상에 위치하는 것으로 도시하고 있다. 이 경우 표시영역(DA) 내의 박막트랜지스터(210)의 소스전극(215)과 드레인전극(217)을 제2 무기절연층(130) 상에 형성할 시, 동일 물질로 동시에 제1 비표시영역(PA1)에서 제2 무기절연층(130) 상에 전압선(420)을 형성하는 것으로 이해될 수 있다. 이에 따라 전압선(420)은 소스전극(215) 및 드레인전극(217)과 동일한 구조를 갖게 된다. 물론 본 발명이 이에 한정되는 것은 아니며, 게이트전극(213)을 형성할 시 전압선(420)을 동일 물질로 동시에 제1 무기절연층(120) 상에 형성할 수도 있는 등, 다양한 변형이 가능하다.
대향전극(330)은 전압선(420)에 직접 컨택할 수도 있으며 또는, 도 2에 도시된 것과 같이 보호도전층(421)을 통해 전압선(420)에 전기적으로 연결될 수 있다. 보호도전층(421)은 평탄화층(140) 상에 위치하고, 전압선(420) 상으로 연장되어 전압선(420)에 전기적으로 연결될 수 있다. 이에 따라 대향전극(330)은 제1 비표시영역(PA1)에서 보호도전층(421)에 컨택하고, 보호도전층(421)이 역시 제1 비표시영역(PA1)에서 전압선(420)에 컨택할 수 있다.
보호도전층(421)은 도 2에 도시된 것과 같이 평탄화층(140) 상에 위치하는바, 따라서 표시영역(DA) 내에서 평탄화층(140) 상에 위치하는 구성요소와 동일 물질로 동시에 형성할 수 있다. 구체적으로, 표시영역(DA) 내의 화소전극(310)을 평탄화층(140) 상에 형성할 시, 동일 물질로 동시에 제1 비표시영역(PA1)에서 평탄화층(140) 상에 보호도전층(421)을 형성할 수 있다. 이에 따라 보호도전층(421)은 화소전극(310)과 동일한 구조를 갖게 된다. 이러한 보호도전층(421)은 도 2에 도시된 것과 같이 평탄화층(140)에 의해 덮이지 않고 노출된 전압선(420)의 부분을 덮을 수 있다. 이를 통해 제1 제한댐(610)이나 제2 제한댐(620)을 형성하는 과정 등에서 평탄화층(140)의 외부에 노출된 전압선(420)이 손상되는 것을 방지할 수 있다.
한편, 외부로부터의 산소나 수분 등의 불순물이 평탄화층(140)을 통해 표시영역(DA) 내로 침투하는 것을 방지하기 위해, 도 2에 도시된 것과 같이 평탄화층(140)이 제1 비표시영역(PA1)에서 개구(140b)를 갖도록 할 수 있다. 개구(140b)는 표시영역(DA)를 에워쌀 수 있다. 아울러 보호도전층(421)을 형성할 시 보호도전층(421)이 이 개구(140b)를 채우도록 할 수 있다. 이를 통해 제1 비표시영역(PA1)의 평탄화층(140)에 침투한 불순물이 표시영역(DA) 내의 평탄화층(140)으로 침투하는 것을 효과적으로 방지할 수 있다.
대향전극(330) 상에는 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 위치할 수 있다. 캡핑층(160)은 대향전극(330)을 덮으며, 대향전극(330) 외측으로 연장되어 대향전극(330) 하부에 위치한 보호도전층(421)에 컨택할 수 있다. 대향전극(330)은 표시영역(DA)을 덮으며 표시영역(DA) 외측으로 연장되므로, 캡핑층(160) 역시 표시영역(DA)을 덮으며 표시영역(DA) 외측의 제1 비표시영역(PA1)에까지 연장된다. 이러한 캡핑층(160)은 유기물을 포함한다.
전술한 것과 같이 캡핑층(160)은 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 한다. 예컨대 외부로의 광취출효율 등을 높이는 역할을 할 수 있다. 이러한 캡핑층(160)에 의한 효율 향상은 표시영역(DA)에 있어서 균일하게 이루어지도록 하는 것이 바람직하다. 이러한 점을 고려하여, 캡핑층(160)이 그 하부층의 상면의 굴곡에 대응하는 상면을 갖도록 하는 것이 바람직하다. 즉, 도 2에 도시된 것과 같이 대향전극(330) 상에 위치하는 캡핑층(160)의 부분에서는 캡핑층(160)의 상면이 대향전극(330)의 상면의 굴곡에 대응하는 형상을 갖도록 할 수 있다.
캡핑층(160) 상부에는 봉지층(500)이 위치한다. 봉지층(500)은 외부로부터의 수분이나 산소 등으로부터 유기발광소자(300)를 보호하는 역할을 한다. 이를 위해 봉지층(500)은 유기발광소자(300)가 위치하는 표시영역(DA)은 물론 표시영역(DA) 외측의 제1 비표시영역(PA1)에까지 연장된 형상을 갖는다. 이러한 봉지층(500)은 다층구조를 가질 수 있다. 구체적으로, 도 2에 도시된 것과 같이 봉지층(500)은 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)을 포함할 수 있다.
제1 무기봉지층(510)은 캡핑층(160)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다.
제1 무기봉지층(510)은 그 하부의 구조물을 따라 형성되기에, 도 2에 도시된 것과 같이 그 상면이 평탄하지 않을 수 있다. 유기봉지층(520)은 이러한 제1 무기봉지층(510)을 덮으며 충분한 두께를 가져, 유기봉지층(520)의 상면은 표시영역(DA) 전반에 걸쳐서 실질적으로 평탄할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
제2 무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 제2 무기봉지층(530)은 유기봉지층(520) 외측으로 연장되어 제1 무기봉지층(510)과 컨택함으로써, 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(500)은 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2 무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
한편, 봉지층(500)을 형성하는 과정에서 그 하부의 구조물들이 손상될 수도 있다. 예컨대 제1 무기봉지층(510)은 화학기상증착법을 이용하여 형성할 수 있는데, 이러한 화학기상증착법을 이용하여 제1 무기봉지층(510)을 형성할 시, 제1 무기봉지층(510)이 형성되는 그 직하의 층이 손상될 수 있다. 따라서 제1 무기봉지층(510)을 캡핑층(160) 상에 직접 형성하게 되면, 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 손상되어 디스플레이 장치의 광효율이 저하될 수 있다. 따라서 봉지층(500)을 형성하는 과정에서 캡핑층(160)이 손상되는 것을 방지하기 위해, 캡핑층(160)과 봉지층(500) 사이에 보호층(170)이 개재되도록 할 수 있다. 이러한 보호층(170)은 LiF를 포함할 수 있다.
전술한 것과 같이 캡핑층(160)은 표시영역(DA)은 물론 그 외측의 제1 비표시영역(PA1)에까지 연장된다. 이에 따라 보호층(170)은 캡핑층(160) 외측으로 연장되어, 캡핑층(160)과 봉지층(500)이 직접 컨택하지 않도록 할 수 있다. 이 경우 보호층(170)은 캡핑층(160)의 끝단(160a)을 덮어, 보호층(170)의 끝단(170a)이 평탄화층(140) 상에 위치하게 된다. 구체적으로는, 도 2에 도시된 것과 같이 보호층(170)은 그 끝단(170a)이 평탄화층(140) 상에서 보호도전층(421)과 직접 컨택하게 된다.
따라서, 봉지층(500)의 최하층인 제1 무기봉지층(510)은 유기물로 형성된 캡핑층(160)과 접하지 않고, LiF와 같은 무기물로 형성된 보호층(170)과 접하게 되므로, 봉지층(500)과 그 하부층의 접합력이 높게 유지될 수 있다. 이에 의해, 디스플레이 장치(10)의 제조과정이나 제조 이후의 사용 과정에서 봉지층(500)이 하부층으로부터 박리되는 것을 효과적으로 방지하거나 최소화할 수 있다.
한편, 봉지층(500)을 형성할 시, 구체적으로 유기봉지층(520)을 형성할 시 유기봉지층(520) 형성용 물질이 사전 설정된 영역 내에 위치하도록 한정하는 것이 필요하다. 이를 위해 도 2에 도시된 것과 같이 제1 제한댐(610)이 제1 비표시영역(PA1)에 위치하도록 할 수 있다. 구체적으로, 제1 무기절연층(120) 및 제2 무기절연층(130)은 물론, 평탄화층(140)은 도 2에 도시된 것과 같이 기판(100)의 표시영역(DA)은 물론 제1 비표시영역(PA1)에도 존재할 수 있다. 제1 제한댐(610)은 이러한 평탄화층(140)으로부터 이격되도록 제1 비표시영역(PA1)에 위치한다.
제1 제한댐(610)은 다층구조를 가질 수 있다. 즉, 제1 제한댐(610)은 기판(100)에 가까운 부분에서부터 멀어지는 방향으로 제1층(611)과 제2층(613)을 포함할 수 있다. 제1층(611)은 표시영역(DA)의 평탄화층(140)을 형성할 시 동일 물질로 동시에 형성될 수 있고, 제2층(613)은 표시영역(DA)의 화소정의막(150)을 형성할 시 동일 물질로 동시에 형성할 수 있다.
물론 도 2에 도시된 것과 같이 제1 제한댐(610) 외에, 제1 제한댐(610)과 평탄화층(140)의 끝단(140a) 사이에 제2 제한댐(620)도 존재할 수 있다. 이러한 제2 제한댐(620)은 전압선(420) 상의 보호도전층(421) 부분 상에 위치할 수 있다. 제2 제한댐(620) 역시 평탄화층(140)으로부터 이격되어 제1 비표시영역(PA1)에 위치한다. 제2 제한댐(620)도 제1 제한댐(610)처럼 다층구조를 가질 수 있는데, 제1 제한댐(610)보다는 기판(100)으로부터의 높이가 낮도록 제1 제한댐(610)보다 더 적은 개수의 층들을 포함할 수 있다. 도 2에서는 제2 제한댐(620)이 제1 제한댐(610)의 제2층(613)과 동일 물질로 동시에 형성된 것으로 도시하고 있다.
따라서, 유기봉지층(520)은 제2 제한댐(620)에 의해 그 위치가 한정되어, 형성 과정에서 제2 제한댐(620) 외측으로 유기봉지층(520) 형성용 물질이 넘치는 것이 방지되도록 할 수 있다. 만일 유기봉지층(520) 형성용 물질이 부분적으로 제2 제한댐(620) 외측으로 넘친다 하더라도, 제1 제한댐(610)에 의해 위치가 한정되어 더 이상 기판(100) 가장자리(100a) 방향으로 유기봉지층(520) 형성용 물질이 이동하지 않도록 할 수 있다. 이에 반해, 화학기상증착법을 통해 형성되는 제1 무기봉지층(510)과 제2 무기봉지층(530) 은 도 2에 도시된 것처럼 제2 제한댐(620)과 제1 제한댐(610)을 덮어 제1 제한댐(610) 외측까지 형성된다.
한편, 도 2에 도시된 것과 같이 제1 비표시영역(PA1)에는 크랙방지부(630)가 위치한다. 이 크랙방지부(630)는 기판(100)의 가장자리(100a)의 적어도 일부를 따라 연장될 수 있다. 예컨대 크랙방지부(630)는 표시영역(DA)을 한 바퀴 일주(一周)하는 형상을 가질 수 있다. 물론 일부 구간에서는 크랙방지부(630)가 불연속인 형상을 가질 수도 있다. 크랙방지부(630)는 디스플레이 장치(10)의 제조 과정 중에 모기판의 절단시, 또는 디스플레이 장치(10)의 사용시 충격 등에 의해 무기물로 형성된 제1 무기절연층(120)과 제2 무기절연층(130)에 발생할 수 있는 크랙이 표시영역(DA)으로 전달되는 것을 방지할 수 있다.
크랙방지부(630)는 다양한 형상을 가질 수 있는데, 도 2에 도시된 것과 같이 표시영역(DA)에 형성되는 일부 구성요소와 동일 물질로 동시에 형성될 수 있고, 또한 다층구조를 가질 수도 있다. 도 2에서는 크랙방지부(630)가 하층(630')과 이 하층(630') 상에 위치하는 상층(630")을 갖는 다층구조인 것으로 도시하고 있다. 구체적으로, 도 2에서는 크랙방지부(630)가 제1 무기절연층(120)과 동일 물질을 포함하는 하층(630')과, 제1 무기절연층(120) 상의 제2 무기절연층(130)과 동일 물질을 포함하는 상층(630")을 포함하는 것으로 도시하고 있다. 이러한 크랙방지부(630)는 기판(100) 상에 버퍼층이 형성된 경우, 버퍼층과 동일한 물질을 포함하는 층도 포함할 수도 있다. 그리고 도 2에 도시된 것과 같이, 크랙방지부(630)는 하나가 아니라 상호 이격된 복수 개일 수도 있다.
이와 같은 크랙방지부(630)는 제1 무기절연층(120)과 제2 무기절연층(130)의 일부가 제거됨으로써 형성된 것으로 이해될 수 있다. 즉, 도 2에 도시된 바와 같이, 크랙방지부(630)의 적어도 어느 한 측에는 제1 무기절연층(120)과 제2 무기절연층(130)이 제거된 홈이 형성되며, 크랙방지부(630)는 홈과 인접한 제1 무기절연층(120)과 제2 무기절연층(130)의 잔여분으로 구성될 수 있다.
크랙방지부(630)는 도 2에 도시된 것과 같이 커버층(650)으로 덮일 수 있다. 커버층(650)은 예컨대 표시영역(DA)에 평탄화층(140)을 형성할 시 동일 물질로 동시에 형성될 수 있다. 즉, 커버층(650)은 무기물을 포함하는 크랙방지부(630)를 덮는 유기물로 형성된 층일 수 있다. 이러한 커버층(650)은 제1 무기절연층(120) 및/또는 제2 무기절연층(130)의 기판(100)의 가장자리(100a) 방향의 끝단을 덮고, 아울러 크랙방지부(630)도 덮을 수 있다.
도 3은 도 1의 A 부분을 확대하여 개략적으로 도시한 평면도이고, 도 4는 도 3의 관통부의 일 예를 개략적으로 도시한 평면도이며, 도 5는 도 4의 III-III' 단면의 일 예를 개략적으로 도시한 단면도이다. 또한, 도 6과 도 7 각각은 도 4의 III-III' 단면의 다른 예를 도시한 단면도이다.
도 3은 관통부(H)와 관통부(H) 주변을 개략적으로 도시하고 있다. 도 3을 참조하면, 관통부(H) 주위의 표시영역(DA)에는 데이터선(DL)과 전기적으로 연결된 복수의 유기발광소자(300)들이 배치되고, 제2 비표시영역(PA2)은 관통부(H)와 표시영역(DA) 사이의 영상이 표시되지 않는 영역으로 정의될 수 있다.
데이터선(DL)들은 제1 방향으로 연장되어 데이터 드라이버(1100)와 전기적으로 연결된다. 일 예로, 데이터 드라이버(1100)는 COP(Chip on Panel) 타입으로서 제1 비표시영역(도 1의 PA1)에 배치되거나, 제1 비표시영역(도 1의 PA1)에 구비된 단자와 전기적으로 연결된 연성회로기판(미도시) 상에 배치될 수 있다.
한편, 제1 방향으로 연장된 데이터선(DL)들 중 일부는 표시영역(DA) 영역 내에 배치된 관통부(H)에 의해 제1 방향을 따라 직선형태로 형성되지 못하게 된다. 이와 같은 경우, 데이터선(DL)의 일부는 관통부(H)를 우회하도록 형성되며, 이때 관통부(H)를 우회하는 데이터선(DL)의 일부는 관통부(H) 주위의 제2 비표시영역(PA2)에 위치하게 된다.
한편, 도 3에는 도시되지 않았으나, 스캔선들은 데이터선(DL)들과 교차하는 제2방향을 따라 연장될 수 있으며, 관통부(H)가 형성된 영역에서는 스캔선의 일부가 관통부(H)을 우회하도록 형성될 수 있다. 다른 예로, 디스플레이장치(도 1의 10)는 표시영역(DA) 양측에 각각 배치된 두 개의 스캔 드라이버들을 구비함으로써, 스캔선이 관통부(H)를 우회하지 않도록 할 수 있다. 즉, 관통부(H)의 좌측에 배치된 유기발광소자(300)들과 전기적으로 연결된 스캔선과 관통부(H)의 우측에 배치된 유기발광소자(300)들과 전기적으로 연결된 스캔선은 서로 다른 스캔 드라이버에 연결될 수 있다.
관통부(H)를 보다 자세히 도시하는 도 4 및 도 5를 참조하면, 기판(100)을 수직 방향으로 관통하는 관통부(H)의 주변에는 관통부(H)를 둘러싸는 해자영역(MA)이 위치할 수 있다. 해자영역(MA)은 제2 비표시영역(PA2) 내에 위치한다.
제2 비표시영역(PA2)에는 데이터선(DL)의 일부가 위치할 수 있다. 일 예로, 제2 비표시영역(PA2)에서 데이터선(DL)은 제2 무기절연층(130) 상에 위치하고, 평탄화층(140)에 의해 덮일 수 있다.
제2 비표시영역(PA2)의 평탄화층(140) 상에는 제1 내부댐(710)이 위치할 수 있으며, 제1 내부댐(710)과 이격된 제2 내부댐(720)이 더 위치할 수 있다. 제2 내부댐(720)은 제1 내부댐(710)과 관통홀(H) 사이에서 평탄화층(140) 상에 위치할 수 있다.
제1 내부댐(710)과 제2 내부댐(720)은 표시영역의 화소정의막(도 2의 150)을 형성할 시 동일 물질로 동시에 형성할 수 있으며, 관통부(H)를 각각 에워쌀 수 있다. 제1 내부댐(710)과 제2 내부댐(720)은 도 3에서 설명한 제1 제한댐(도 2의 610) 및 제2 제한댐(도 2의 620)과 동일한 역할을 수행한다. 따라서, 유기봉지층(520)의 형성 과정에서 유기봉지층(520) 형성용 물질이 관통부(H)를 향해 흐르는 것을 방지함으로써, 유기봉지층(520)은 제1 내부댐(710)에 의해 구획된 영역 밖에 위치할 수 있다. 제2 내부댐(720)은 유기봉지층(520) 형성용 물질의 흐름을 2차적으로 차단할 수 있다. 한편, 제1 무기봉지층(510)과 제2 무기봉지층(530)은 제2 내부댐(720)을 지나 관통부(H)까지 연장되어 형성될 수 있다.
제1 내부댐(710)과 제2 내부댐(720)은 제2 비표시영역(PA2)에 배치된 데이터선(DL)들 중 적어도 일부와 중첩하도록 위치할 수 있으며, 이에 의해 제2 비표시영역(PA2)의 면적이 감소할 수 있다.
제2 비표시영역(PA2)에는 관통부(H)를 둘러싸는 해자영역(MA)이 위치한다. 해자영역(MA)에는 무기물로 이루어진 층들만 존재한다. 해자영역(MA)에서 제1 무기봉지층(510)과 제2 무기봉지층(530)이 직접 접하며, 제1 무기봉지층(510)은 그 아래에 존재하는 또 다른 무기층과 직접 접한다. 일 예로, 제1 무기절연층(120)과 제2 무기절연층(130)이 해자영역(MA)까지 연장되어 형성될 때, 제1 무기봉지층(510)은 제2 무기절연층(130)과 직접 접할 수 있다.
다른 예로, 도 6에 도시하는 바와 같이, 제1 무기절연층(120)은 해자영역(MA)까지 연장되고, 제2 무기절연층(130)은 제2 비표시영역(PA2)에서 평탄화층(140)에 의해 덮일 수 있다. 이와 같은 경우, 해자영역(MA)에서 제1 무기봉지층(510)은 제1 무기절연층(120)과 직접 접할 수 있다.
또 다른 예로, 도 7에 도시하는 바와 같이, 제1 무기절연층(120)과 제2 무기절연층(130)이 모두 해자영역(MA)까지 연장되지 않고, 제2 비표시영역(PA2)에서 평탄화층(140)에 의해 덮일 수 있다. 이와 같은 경우, 해자영역(MA)에서 제1 무기봉지층(510)은 기판(100)의 상면과 직접 접할 수 있다. 구체적으로, 해자영역(MA)에서 제1 무기봉지층(510)은 제2 배리어층(도 2의 104)과 직접 접할 수 있다. 한편, 기판(100) 상에 버퍼층이 더 형성되는 경우라면, 해자영역(MA)에서 제1 무기봉지층(510)은 버퍼층과 직접 접할 수도 있다.
따라서, 해자영역(MA)에 의해 관통부(H)에 의해 드러난 디스플레이 장치(도 1의 10)의 측단면을 통해 외부의 수분 등이 표시영역 내부로 침투하는 것을 효과적으로 방지할 수 있다.
한편, 종래에는 관통부(H)를 에워싸고 서로 이격된 복수의 홈들을 기판(100)의 깊이 방향으로 형성하였고, 홈들에 의해 중간층(320)이 단락되어 불연속적으로 형성되게 함으로써 관통부(H)를 통한 투습을 방지하였다. 그러나, 투습 방지 효과를 향상시키기 위해서는 홈들을 많이 형성하여야 했으며, 이에 의해 제2 비표시영역(PA2)의 면적이 증가할 수 밖에 없었다. 예를 들어, 관통부(H)를 에워싸는 홈들을 20개 형성할 때, 홈들이 위치하는 영역의 길이는 약 300㎛인 반면, 본 발명에 따라 디스플레이 장치(도 1의 10)가 해자영역(MA)을 구비할 때, 해자영역(MA)의 길이는 100㎛이하로 형성될 수 있다. 여기서 종래의 홈들이 위치하는 영역의 길이와 본 발명에 따른 해자영역(MA)의 길이는 모두 관통부(H)가 중심인 원의 반지름 방향으로 측정된 길이를 의미한다. 즉, 본 발명에 의하면 관통부(H)를 에워싸는 해자영역(MA)에 의해 우수한 투습방지효과를 가짐과 동시에 제2 비표시영역(PA2)의 면적을 감소시킬 수 있다.
또한, 해자영역(MA)에서 제1 무기봉지층(510)은 그 아래에 존재하는 또 다른 무기층과 직접 접하게 되므로, 디스플레이 장치(도 1의 10)의 제조과정이나 제조 이후의 사용 과정에서 봉지층(도 2의 500)이 박리되는 것을 효과적으로 방지할 수 있다.
도 8 내지 도 11은 도 1의 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도들로서, 도 1의 I-I'단면과 도 4의 III-III'단면을 함께 도시한다.
먼저, 도 8을 참조하면, 기판(100) 상에 박막트랜지스터(210) 및 박막트랜지스터(210)를 덮는 평탄화층(140)을 형성한다. 일 예로, 박막트랜지스터(210)는 표시영역(DA) 내에 위치할 수 있으며, 평탄화층(140)은 제2 비표시영역(PA)의 일부까지 연장되어 형성될 수 있다.
박막트랜지스터(210)는 반도체층(211), 게이트전극(213), 소스전극(215) 및 드레인전극(217)을 포함하고, 반도체층(211)과 게이트전극(213) 사이에는 무기물으로 이루어진 제1 무기절연층(120)이 형성되는데, 제1 무기절연층(120)은 표시영역(DA), 제1 비표시영역(도 1의 PA1) 및 제2 비표시영역(PA2)에 걸쳐 형성될 수 있다. 또한, 게이트전극(213)과 소스전극(215) 사이 및 게이트전극(213)과 드레인전극(217) 사이에 형성되는 제2 무기절연층(130)은 무기물으로 형성되며, 제1 비표시영역(도 1의 PA1)과 제2 비표시영역(PA2)까지 연장되어 형성될 수 있다.
이어서 평탄화층(140)에 드레인 전극(217)을 노출하는 개구부를 형성하고, 평탄화층(140) 상에 화소전극(310)을 형성한다. 화소전극(310)은 기판(100) 상에 화소전극(310)을 형성하기 위한 금속물질을 형성한 다음, 이를 패터닝하여 형성할 수 있다. 화소전극(310)은 개구부를 통해 드레인전극(217)과 컨택할 수 있다.
한편, 화소전극(310)을 형성할 때, 제2 비표시영역(PA2)에는 금속층(M)이 함께 형성될 수 있다. 따라서, 금속층(M)은 화소전극(310)과 동일한 재질을 포함할 수 있다. 금속층(M)은 제2 비표시영역(PA2)의 중앙부분에 형성되며, 제2 비표시영역(PA2)까지 연장된 평탄화층(140)의 끝단과 일정거리 이격될 수 있다.
또 다른 예로, 금속층(M)은 박막트랜지스터(210)를 형성하는 과정 중에 형성될 수도 있다. 일 예로, 금속층(M)은 게이트전극(213)과 함께 형성되거나, 소스 전극(215) 및 드레인 전극(217)과 함께 형성될 수 있다. 또는 금속층(M)은 반도체층(211)과 함께 형성될 수 있다.
여기서 금속층(M)이 반도체층(211)과 함께 형성될 때는 금속층(M)은 기판(100) 상에 직접 형성될 수 있으며, 금속층(M)이 게이트전극(213)과 함께 형성될 때는 금속층(M)은 기판(100) 또는 제1 무기절연층(120) 상에 형성될 수 있고, 금속층(M)이 소스 전극(215) 및 드레인 전극(217)과 함께 형성될 때는 금속층(M)은 기판(100) 또는 제1 무기절연층(120) 또는 제2 무기절연층(130) 상에 형성될 수 있다.
이어서, 도 9에 도시한 바와 같이, 화소전극(310) 상에 화소정의막(150)을 형성한다. 화소정의막(150)은 화소전극(310)의 가장자리를 덮되 화소전극(310)의 중앙부를 노출하는 개구를 포함할 수 있다. 한편, 화소정의막(150)을 형성하는 과정에서 제2 비표시영역(PA2)에는 제1 내부댐(710)이 형성될 수 있다. 또한 필요에 따라 제2 내부댐(720)을 제1 내부댐(710)과 함께 형성할 수 있다. 제1 내부댐(710)과 제2 내부댐(720)은 제2 비표시영역(PA2)에서 평탄화층(140) 상에 위치할 수 있다.
한편, 화소정의막(150)의 개구에 의해 노출된 화소전극(310) 상에는 중간층(320)과 대향전극(330)을 적층하여 유기발광소자(300)를 형성한다. 이때, 중간층(320)에 포함된 적어도 일부의 층은 표시영역(DA)과 제2 비표시영역(PA2) 전체에 일체로 형성될 수 있다. 또한, 대향전극(330)과 대향전극(330) 상에 형성될 수 있는 캡핑층(160)과 보호층(170) 역시 표시영역(DA)과 제2 비표시영역(PA2) 전체에 일체로 형성될 수 있다. 따라서, 중간층(320) 또는 중간층(320)에 포함된 일부층, 대향전극(330), 캡핑층(160) 및 보호층(170)은 제2 비표시영역(PA2)의 금속층(M) 상에 연속적으로 적층될 수 있다.
다음으로, 도 10 및 도 11에 도시한 바와 같이, 기판(100)으로부터 금속층(M)을 제거하고, 기판(100) 상에 봉지층(500)을 형성한 다음, 제2 비표시영역(PA2)의 중앙부에 기판(100) 등을 관통하는 관통부(H)를 형성한다.
금속층(M)은 기판(100) 방향으로 레이저(L)를 조사하여 제거할 수 있다. 레이저(L)의 조사에 의해 금속층(M)을 가열 하여 상기 기판(100)으로부터 금속층(M)을 제거하면, 금속층(M) 상에 적층된 중간층(320) 또는 중간층(320)에 포함된 일부층, 대향전극(330), 캡핑층(160) 및 보호층(170)은 금속층(M)과 함께 기판(100)으로부터 분리될 수 있고, 이에 의해 중간층(320) 등에 포함된 유기막이 표시영역(DA)으로부터 관통부(H)까지 연속적으로 형성되는 것을 방지할 수 있다.
한편, 금속층(M)과 평탄화층(140)은 서로 일정 거리 이격되어 형성될 수 있고, 중간층(320)에 포함된 일부층은 금속층(M)과 평탄화층(140) 사이의 이격 영역에서 금속층(M) 직하에 위치하는 무기층과 접할 수 있다. 따라서, 중간층(320)에 포함된 일부층 등은 금속층(M)에 의해 단차가 발생하고, 단차 부위에 응력이 집중될 수 있으므로 금속층(M)의 제거시 금속층(M)에 대응하는 영역만이 쉽게 분리될 수 있으며, 금속층(M)의 제거시 중간층(320)에 포함된 일부층이 평탄화층(140) 또는 제2 내부댐(720)의 측면을 따라 이로부터 박리되는 것을 방지할 수 있다.
금속층(M)을 제거한 다음에는, 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)을 순차적으로 형성한 다음, 제2 비표시영역(PA2) 내에 관통홀(H)을 형성한다.
제1 무기봉지층(510)과 제2 무기봉지층(530)은 표시영역(DA)뿐만 아니라, 제2 비표시영역(PA2)에도 형성된다. 이에 반해, 유기봉지층(520)은 제1 내부댐(710)과 제2 내부댐(720)에 의해 형성영역이 제한된다. 따라서, 제2 비표시영역(PA2)에서, 평탄화층(140)의 외측에서는 제1 무기봉지층(510)과 제2 무기봉지층(530)은 서로 직접 접하게 된다.
한편, 관통홀(H)은 기판(100) 및 기판(100) 상에 적층된, 제1 무기절연층(120), 제2 무기절연층(130), 제1 무기봉지층(510)과 제2 무기봉지층(530)을 수직 방향으로 관통하여 형성될 수 있다. 따라서, 해자영역(MA)은 제2 비표시영역(PA2)에서 금속층(M)이 제거된 영역 중 관통홀(H)을 제외한 영역으로 정의될 수 있다.
금속층(M)의 제거로 인해, 해자영역(MA)에서, 제1 무기봉지층(510)은 하부의 다른 무기층과 직접 접하게 된다. 일 예로, 제1 무기봉지층(510)은 제2 무기절연층(130)과 직접 접할 수 있고, 이로 인해 관통홀(H)의 측단면으로부터 수분 등이 표시영역(DA) 쪽으로 침투하는 것을 효과적으로 방지할 수 있다. 따라서, 종래 투습 방지를 위해 관통부(H)를 에워싸는 홈들을 기판(100)의 깊이 방향으로 형성하는 것에 비해, 디스플레이 장치(도 1의 10)의 제조 공정이 단순화될 수 있다.
한편, 도 11에서는 제1 무기봉지층(510)이 해자영역(MA)에서 제2 무기절연층(130)과 직접 접하는 예를 도시하고 있으나, 본 발명은 이에 한하지 않으며 도 6 및 도 7에서 도시하는 바와 같이, 제1 무기절연층(120)과 제2 무기절연층(130)의 형성 영역을 설정함으로써, 제1 무기봉지층(510)은 해자영역(MA)에서 제1 무기절연층(120)과 직접 접하거나, 또는 기판(100)과 직접 접할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 복수의 박막트랜지스터들 및 상기 복수의 박막트랜지스터들과 전기적으로 연결된 복수의 디스플레이소자들이 배치된 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 기판;
    상기 제2 비표시영역 내에서 상기 기판을 수직 방향으로 관통하는 관통부;
    상기 제2 비표시영역 내에 위치하고, 상기 관통부를 둘러싸는 해자영역; 및
    상기 복수의 디스플레이소자들 상에 위치하고, 순차적으로 적층된 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 구비한 봉지층;을 포함하고,
    상기 제1 무기봉지층과 상기 제2 무기봉지층은 상기 관통부에 이르도록 연장되어 상기 해자영역에서 서로 직접 접하고, 상기 제1 무기봉지층은 상기 해자영역에서 상기 제1 무기봉지층 아래에 위치하는 다른 무기층과 직접 접하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 해자영역에서 상기 제1 무기봉지층은 상기 기판의 상면과 직접 접하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 기판은 순차적으로 적층된 제1 기저층, 제1 배리어층, 제2 기저층, 및 제2 배리어층을 포함하며,
    상기 해자영역에서 상기 제1 무기봉지층은 상기 제2 배리어층과 직접 접하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 복수의 박막트랜지스터들 각각의 반도체층과 게이트전극 사이에 위치하는 제1 무기절연층과, 상기 복수의 박막트랜지스터들 각각의 상기 게이트전극과 소스전극 사이 및 상기 게이트전극과 드레인전극 사이에 위치하는 제2 무기절연층을 더 포함하고,
    상기 해자영역에서 상기 제1 무기봉지층과 직접 접하는 상기 다른 무기층은 상기 제1 무기절연층 또는 상기 제2 무기절연층인 디스플레이 장치.
  5. 제4항에 있어서,
    상기 복수의 박막트랜지스터들과 상기 복수의 디스플레이소자들 사이에 위치한 평탄화층을 더 포함하고,
    상기 평탄화층은 상기 제2 비표시영역의 일부까지 연장되며,
    상기 제2 비표시영역에서, 상기 해자영역은 상기 평탄화층과 일정간격 이격된 디스플레이 장치.
  6. 제5항에 있어서,
    상기 복수의 디스플레이소자들 각각은 상기 평탄화층 상에 위치한 화소전극, 상기 화소전극 상의 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하고,
    상기 중간층에 포함된 적어도 일부의 층과 상기 대향전극은 상기 해자영역과 상기 평탄화층 사이의 이격된 영역까지 연장된 디스플레이 장치.
  7. 제5항에 있어서,
    상기 제2 비표시영역에서, 상기 평탄화층 상에는 상기 관통홀을 에워싸는 제1 내부댐이 더 위치하고,
    상기 유기봉지층은 상기 제1 내부댐에 의해 구획된 영역 밖에 위치하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 평탄화층 상에 위치하고 상기 화소전극의 가장자리를 덮는 화소정의막을 더 포함하고,
    상기 제1 내부댐은 상기 화소정의막과 동일한 재질을 포함하는 디스플레이 장치.
  9. 제7항에 있어서,
    상기 제2 비표시영역에서, 상기 평탄화층 상에는 상기 제1 내부댐과 이격된 위치에 상기 관통홀을 에워싸는 제2 내부댐을 더 포함하는 디스플레이 장치.
  10. 제6항에 있어서,
    상기 제2 비표시영역에서, 상기 제2 무기절연층 상에는 복수의 데이터선들이 위치하고, 상기 평탄화층은 상기 복수의 데이터선들을 덮으며, 상기 제1 내부댐은 상기 복수의 데이터선들 중 적어도 일부와 중첩하여 위치하는 디스플레이 장치.
  11. 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 디스플레이 장치의 제조 방법에 있어서,
    상기 표시영역에서, 기판 상에 복수의 박막트랜지스터들, 상기 복수의 박막트랜지스터들을 덮는 평탄화층 및 상기 평탄화층 상에 위치하고 상기 복수의 박막트랜지스터들과 전기적으로 연결된 복수의 화소전극들 형성하는 단계;
    상기 제2 비표시영역 내에 금속층을 형성하는 단계;
    상기 복수의 화소전극들 상에 중간층과 대향전극을 형성하는 단계;
    상기 금속층을 상기 기판으로부터 제거하는 단계;
    상기 대향전극 상에 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 순차적으로 형성하는 단계; 및
    상기 제2 비표시영역의 중앙부에 상기 기판을 관통하는 관통부를 형성하는 단계;를 포함하고,
    상기 중간층에 포함된 적어도 일부의 층과 상기 대향전극은 상기 표시영역으로부터 상기 제2 비표시영역으로 연장되어 상기 금속층 상에 형성되며, 상기 금속층 상에 형성된 상기 중간층에 포함된 적어도 일부의 층과 상기 대향전극은 상기 금속층의 제거에 의해 상기 기판으로부터 분리되는 디스플레이 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 금속층은 상기 복수의 화소전극들과 동시에 형성되는 디스플레이 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 복수의 박막트랜지스터들 각각은 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하고,
    상기 금속층은 상기 반도체층, 상기 게이트전극, 또는 상기 소스전극 및 상기 드레인전극과 동시에 형성되는 디스플레이 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 제1 무기봉지층과 상기 제2 무기봉지층은 상기 금속층이 제거된 영역에서 서로 직접 접하고,
    상기 제1 무기봉지층은 상기 금속층이 제거된 영역에서 상기 제1 무기봉지층 아래에 위치하는 다른 무기층과 직접 접하며,
    상기 관통부는 상기 기판과 함께 상기 제1 무기봉지층, 상기 제2 무기봉지층 및 상기 다른 무기층을 관통하여 형성되는 디스플레이 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 복수의 박막트랜지스터들 각각의 반도체층과 게이트전극 사이의 제1 무기절연층과, 상기 복수의 박막트랜지스터들 각각의 상기 게이트전극과 소스전극 사이 및 상기 게이트전극과 드레인전극 사이의 제2 무기절연층은 상기 제2 비표시영역의 적어도 일부까지 연장되고,
    상기 금속층은 상기 제1 무기절연층 또는 상기 제2 무기절연층 상에 형성되는 디스플레이 장치의 제조 방법.
  16. 제14항에 있어서,
    상기 기판은 순차적으로 적층된 제1 기저층, 제1 배리어층, 제2 기저층, 및 제2 배리어층을 포함하며,
    상기 제1 무기봉지층은 상기 금속층이 제거된 영역에서 상기 제2 배리어층과 직접 접하는 디스플레이 장치의 제조 방법.
  17. 제14항에 있어서,
    상기 평탄화층 상에 상기 복수의 화소전극들의 가장자리들을 덮는 화소정의막을 형성하는 단계;를 더 포함하고,
    상기 평탄화층은 상기 금속층과 일정간격 이격되도록 상기 제2 비표시영역의 일부까지 연장되며,
    상기 제2 비표시영역에서, 상기 평탄화층 상에는 상기 화소정의막과 동일한 재질을 포함하는 제1 내부댐이 형성되는 디스플레이 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 내부댐은 상기 관통홀을 에워싸도록 형성되고,
    상기 유기봉지층은 상기 제1 내부댐에 의해 구획된 영역 밖에 위치하는 디스플레이 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 중간층에 포함된 적어도 일부의 층은 상기 금속층과 상기 평탄화층 사이의 이격된 영역에서 상기 제1 무기봉지층 아래에 위치하는 상기 다른 무기층과 접하는 디스플레이 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 제2 비표시영역 내에는, 상기 평탄화층에 의해 덮인 복수의 데이터선들이 형성되며, 상기 제1 내부댐은 상기 복수의 데이터선들 중 적어도 일부와 중첩하여 형성되는 디스플레이 장치의 제조 방법.
KR1020190072418A 2019-06-18 2019-06-18 디스플레이 장치 및 이의 제조 방법 KR20200144627A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190072418A KR20200144627A (ko) 2019-06-18 2019-06-18 디스플레이 장치 및 이의 제조 방법
US16/826,626 US20200403047A1 (en) 2019-06-18 2020-03-23 Display device and manufacturing method thereof
JP2020104075A JP7507614B2 (ja) 2019-06-18 2020-06-16 ディスプレイ装置及びその製造方法
EP20180475.4A EP3754717A1 (en) 2019-06-18 2020-06-17 Display device and manufacturing method thereof
CN202010553574.7A CN112103310A (zh) 2019-06-18 2020-06-17 显示设备及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190072418A KR20200144627A (ko) 2019-06-18 2019-06-18 디스플레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200144627A true KR20200144627A (ko) 2020-12-30

Family

ID=71105358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190072418A KR20200144627A (ko) 2019-06-18 2019-06-18 디스플레이 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20200403047A1 (ko)
EP (1) EP3754717A1 (ko)
KR (1) KR20200144627A (ko)
CN (1) CN112103310A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014425A (ko) 2020-07-27 2022-02-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 기기
CN112799550B (zh) * 2021-03-04 2024-04-09 武汉天马微电子有限公司 一种触控显示面板及触控显示装置
CN114171698B (zh) * 2021-11-19 2024-02-06 云谷（固安）科技有限公司 显示面板及电子设备
CN115064064B (zh) * 2022-06-06 2023-12-22 昆山国显光电有限公司 显示母版和显示面板
CN118076139A (zh) * 2022-11-24 2024-05-24 华为技术有限公司 显示面板、显示屏以及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102483956B1 (ko) * 2016-03-31 2023-01-03 삼성디스플레이 주식회사 디스플레이 장치
KR102421577B1 (ko) * 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102083646B1 (ko) * 2017-08-11 2020-03-03 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102642791B1 (ko) * 2018-12-04 2024-02-29 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치

Also Published As

Publication number Publication date
JP2020204770A (ja) 2020-12-24
US20200403047A1 (en) 2020-12-24
CN112103310A (zh) 2020-12-18
EP3754717A1 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
US12016196B2 (en) Display apparatus
US11081668B2 (en) Display device
KR102548987B1 (ko) 디스플레이 장치
US20200176708A1 (en) Display device
CN111133836B (zh) 显示装置
KR20200144627A (ko) 디스플레이 장치 및 이의 제조 방법
JP2020004705A (ja) ディスプレイ装置
KR102653000B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20210109715A (ko) 디스플레이 장치의 제조방법
EP3816766B1 (en) Display device
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR20210130329A (ko) 디스플레이 장치 및 이의 제조 방법
JP2005019401A (ja) 有機電界発光素子及びその製造方法
KR20210106065A (ko) 디스플레이 장치
KR20180025104A (ko) 유기발광 표시장치
JP7507614B2 (ja) ディスプレイ装置及びその製造方法
KR20210052954A (ko) 표시장치
KR20210052953A (ko) 표시장치
KR20220072947A (ko) 표시 장치 및 이의 제조 방법
KR20230026816A (ko) 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal