CN108320705B - 像素单元及其制作方法和阵列基板 - Google Patents

像素单元及其制作方法和阵列基板 Download PDF

Info

Publication number
CN108320705B
CN108320705B CN201810151552.0A CN201810151552A CN108320705B CN 108320705 B CN108320705 B CN 108320705B CN 201810151552 A CN201810151552 A CN 201810151552A CN 108320705 B CN108320705 B CN 108320705B
Authority
CN
China
Prior art keywords
transistor
electrode
switching transistor
driving transistor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810151552.0A
Other languages
English (en)
Other versions
CN108320705A (zh
Inventor
王东方
周斌
赵策
苏同上
丁远奎
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810151552.0A priority Critical patent/CN108320705B/zh
Publication of CN108320705A publication Critical patent/CN108320705A/zh
Priority to JP2019544013A priority patent/JP7304813B2/ja
Priority to US16/476,474 priority patent/US11450721B2/en
Priority to EP18906312.6A priority patent/EP3754637A4/en
Priority to PCT/CN2018/107023 priority patent/WO2019157822A1/zh
Application granted granted Critical
Publication of CN108320705B publication Critical patent/CN108320705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本公开提供了一种像素单元及其制造方法以及一种阵列基板。该像素单元包括：位于衬底上的驱动晶体管、开关晶体管以及发光元件；其中，所述驱动晶体管的输入电极用于电连接至第一电源端，输出电极电连接至所述发光元件的第一端；所述开关晶体管的输入电极用于电连接至数据线，栅电极用于电连接至扫描线，输出电极电连接至驱动晶体管的栅电极；其中，所述开关晶体管和所述驱动晶体管是薄膜晶体管且所述开关晶体管和所述驱动晶体管的阈值电压不同。

Description

像素单元及其制作方法和阵列基板
技术领域
本公开总体上涉及显示技术领域，具体地，涉及一种像素单元及其制作方法和阵列基板。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示装置得到了越来越多的应用。因为自身的显示特性，OLED显示装置需要进行电路上的内部补偿或者外部补偿，以提高显示的效果。然而影响内部补偿或者外部补偿效果的因素较多，如何提高补偿的稳定性以改善显示效果是目前亟待解决的问题。
发明内容
本公开实施例提出了一种像素单元及其制作方法以及一种阵列基板。
根据本发明的一个方面，提出了一种像素单元，包括：位于衬底上的驱动晶体管、开关晶体管以及发光元件；
其中，所述驱动晶体管的输入电极用于电连接至第一电源端，输出电极电连接至所述发光元件的第一端；所述开关晶体管的输入电极用于电连接至数据线，栅电极用于电连接至扫描线，输出电极电连接至驱动晶体管的栅电极；其中，所述开关晶体管和所述驱动晶体管是薄膜晶体管且所述开关晶体管和所述驱动晶体管的阈值电压不同。
例如，所述开关晶体管和所述驱动晶体管各自还包括：
有源层；
刻蚀阻挡层；
其中，所述刻蚀阻挡层设置在所述有源层与所述输出电极和输入电极所处的层之间并且具有第一过孔和第二过孔，所述输出电极和输入电极分别通过第一过孔和第二过孔与有源层相连；
其中，对于所述开关晶体管和所述驱动晶体管中的任意一个，所述有源层为沿第一对称轴轴对称的轴对称图形；所述第一过孔的边缘到所述第一对称轴的最小距离与所述输出电极的边缘到所述第一对称轴的最小距离的差值为L1，所述第二过孔的边缘到所述第一对称轴的最小距离与所述输入电极的边缘到所述第一对称轴的最小距离的差值为L2；所述开关晶体管和所述驱动晶体管中的至少一个的L1与L2不相等。
例如，所述第一过孔在所述衬底上的正投影位于所述输出电极以及所述有源层在所述衬底上的正投影区域内，所述第二过孔在所述衬底上的正投影位于所述输入电极以及所述有源层在所述衬底上的正投影区域内。
例如，所述输出电极与所述有源层在所述衬底上的正投影的交叠区域为第一交叠区，所述输入电极与所述有源层在所述衬底上的正投影的交叠区域为第二交叠区，所述第一交叠区域与所述第二交叠区域沿所述第一对称轴轴对称。
例如，所述第一过孔和第二过孔沿所述第一对称轴轴对称。
例如，所述输出电极和输入电极沿所述第一对称轴轴对称。
例如，对于所述开关晶体管和所述驱动晶体管中的所述至少一个晶体管，第一过孔和第二过孔被设置为使得Vth＝Vth0+A*(L1-L2)，Vth0为所述至少一个晶体管的基准阈值电压，Vth为所述薄膜晶体管的阈值电压，A为大于零的常数。
例如，L1和L2中的一个在2.8μm～3.2μm的范围内，另一个在0.8μm～1.2μm的范围内。
例如，所述开关晶体管和所述驱动晶体管中的一个晶体管的L1与L2之间差值的绝对值大于另一个晶体管的L1与L2之间差值的绝对值。
例如，所述开关晶体管和所述驱动晶体管中的一个晶体管的L1与L2之间的差值不为零，另一个晶体管的L1与L2之间的差值为零。
例如，所述输入电极是源电极，以及所述输出电极是漏电极。
例如，所述开关晶体管的阈值电压大于所述驱动晶体管的阈值电压。
根据本公开实施例的另一方面，提供了一种阵列基板，包括：
多个扫描线；
多个数据线；以及
排列成阵列的多个根据本公开实施例的像素单元。
根据本公开实施例的另一方面，提供了一种根据本公开实施例的像素单元的制作方法，包括：
形成驱动晶体管、开关晶体管以及发光元件；
其中，形成所述开关晶体管和所述驱动晶体管中的任意一个包括：
形成栅电极；
形成有源层；
形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成第一过孔和第二过孔，以及
形成输入电极和输出电极；
其中，所述在所述刻蚀阻挡层上形成第一过孔和第二过孔包括：通过刻蚀阻挡层掩膜板错位|L1-L2|的距离以形成所述第一过孔和第二过孔。
根据本公开实施例的技术方案，根据像素单元中的驱动晶体管和开关晶体管不同的功能作用，设计具有不同的阈值电压的晶体管，能够根据实际显示需求来定制像素单元中的驱动电路，有针对性的设计像素单元中的驱动晶体管和开关晶体管的阈值电压，从而改善显示效果。
附图说明
为了更清楚地说明本公开实施例或传统的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。下图中：
图1示出了一种传统OLED显示装置中显示画面的示意图；
图2示出了一种传统薄膜晶体管的俯视示意图；
图3示出了根据本公开实施例的像素单元的一种示意电路图；
图4A示出了根据本公开实施例的一种薄膜晶体管的俯视图；
图4B示出了根据本公开实施例的图4A中薄膜晶体管的一种示意俯视图；
图4C示出了根据本公开实施例的图4A中薄膜晶体管的另一示意俯视图；
图5示出了根据本公开实施例的像素单元的制作方法的示意性流程图；
图6示出根据本公开实施例的像素单元中的薄膜晶体管的制作方法的示意图；
图7A为根据本公开一个示例的薄膜晶体管的俯视示意图；
图7B为根据本公开另一个示例的薄膜晶体管的俯视示意图；以及
图8为根据本公开实施例的阵列基板的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。
在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本公开实施例的描述中，术语“相连”或“连接至”可以是指两个组件直接连接，也可以是指两个组件之间经由一个或多个其他组件相连。此外，这两个组件可以通过有线或无线方式相连或相耦合。
在OLED显示装置的像素驱动电路中，针对每个像素单元设置至少一个开关晶体管和驱动晶体管，其中开关晶体管控制是否将数据电压施加到驱动晶体管的栅极，驱动晶体管将施加到其栅极的数据电压转换为相应的电流以使发光元件发出相应亮度的光。在传统的OLED显示装置中，会出现局部闪屏和显示发紫的现象。图1示出了通过显微镜获得的一种传统OLED显示装置的显示画面。如图1所示，“NG”指示了紫色显示区域，即，异常显示区域，“OK”指示了正常显示区域。申请人测试了NG区域和OK区域的驱动晶体管和开关晶体管的特性，发现导致出现上述现象的原因至少在于开关晶体管导通时的负向漂移超出了上限，电容漏电导致该像素单元的周围像素单元异常开启或关闭。
申请人进一步研究发现，该开关晶体管导通的过高负向漂移与传统像素单元的制程相关。在制作包括开关晶体管和驱动晶体管的像素单元时，由于工艺原因，通常开关晶体管和驱动晶体管具有相同的阈值电压。例如，以N型薄膜晶体管为例，考虑到外部补偿，需要驱动晶体管的阈值电压在0至1V的范围内。但是开关晶体管的阈值电压也在0至1V的范围内，这导致开关晶体管在周期性导通时处于负偏压状态，使得开关晶体管的负向漂移超出了上限。
对此，申请人进行了深入研究。在像素单元的制作工艺中，铟镓锌氧化物(IndiumGallium Zinc Oxide，IGZO)是新一代用于薄膜晶体管(Thin Film Transistor，TFT)的有源层的材料，其载流子迁移率是非晶硅的5～10倍，可以大大提高对像素电极的充放电速度。当使用IGZO作为有源层时，由于IGZO的耐腐蚀性欠佳，需要先在IGZO有源层上制备刻蚀阻挡层以保护IGZO层，再制备源漏金属电极层。图2示出了一种薄膜晶体管的俯视示意图。如图2所示，薄膜晶体管20可以包括：源电极201、漏电极202、栅电极203、有源层、IGZO有源层上的刻蚀阻挡层205，其中在刻蚀阻挡层205上设置有两个相对设置的过孔206和过孔207。源电极201通过过孔207与IGZO有源层导通，漏电极202通过过孔206与有源层205导通。图2中以薄膜晶体管20为N型晶体管为例进行描述，即，源电极201为输入电极，漏电极202为输出电极。
由于源电极201和漏电极202分别通过过孔206和过孔207与有源层205连接导通，过孔206和过孔207的位置和尺寸会影响到TFT导通时的沟道的有效宽度和有效长度，进而影响沟道的宽长比，乃至晶体管的阈值电压Vth。
申请人发现，当例如过孔206的边缘S-S’更靠近沟道的一侧时，输入电极(例如图2中的源电极201)与有源层的交叠区域面积增大，这样利于载流子在交叠区域增大的部分对应的载流子较多，更利于晶体管的导通，从而减小了晶体管导通时的阈值电压。
根据本公开实施例，提供了一种像素单元。图3示出了根据本公开实施例的像素单元30的示意电路图。如图3所示，根据本公开实施例的像素单元30可以包括驱动晶体管Tdr、开关晶体管Tsw以及发光元件OLED。驱动晶体管Tdr的输入电极电连接至第一电源端V1，输出电极电连接至发光元件OLED的第一端。开关晶体管Tsw的输入电极电连接至数据线Data，栅电极电连接至扫描线Scan，输出电极电连接至驱动晶体管的栅电极。其中，所述开关晶体管Tsw和所述驱动晶体管Tdr是薄膜晶体管并且开关晶体管Tsw和驱动晶体管Tdr具有不同的阈值电压。
如此，相比于现有技术中的驱动晶体管和开关晶体管的无差异化设计，例如，会出现虽然满足了驱动晶体管的正偏压特性后，开关晶体管的负偏压特性就会受到影响；本案将二者的阈值电压设计为不同的值，也即是阈值电压的差异化设置，使得各晶体管能够有针对性的满足正偏压漂移特性或者负偏压漂移特性。
本领域技术人员可以理解，第一电源端V1可以是电压信号Vdd。例如，OLED元件的第二端可以连接至第二电源端V2。第二电源端V2可以是电压信号Vss，也可以接地。在N型薄膜晶体管的示例中，“输入电极”是指源电极，“输出电极”是指漏电极。本领域技术人员可以理解，本公开实施例同样适用于使用P型薄膜晶体管的情况下。
本领域技术人员可以理解，以上像素单元的示例电路图中仅示出了一种基本电路结构。该电路还可以包括存储电容，存储电容电连接在第一电源端V1和驱动晶体管Tdr的栅电极之间，用于当扫描线Gate被写入有效电平信号时，开关晶体管Tsw导通，此时通过数据线Data上写入的数据电压对存储电容C进行充电，直至驱动晶体管Tdr导通，从而驱动有机电致发光二极管OLED发光。此外，本领域技术人员可以理解，该电路还可以包括例如阈值电压补偿子电路、复位子电路、发光控制子电路等，本公开并不局限于此。
根据本公开实施例，为了使得开关晶体管Tsw和驱动晶体管Tdr具有不同的阈值电压，开关晶体管Tsw和驱动晶体管Tdr中的至少一个可以具有根据本公开实施例的薄膜晶体管结构。图4A示出了根据本公开实施例的一种薄膜晶体管的示意俯视图。如图4A所示，根据本公开实施例的薄膜晶体管40可以包括设置在衬底408上的输出电极401、输入电极402、栅电极403、有源层404和刻蚀阻挡层405。如图4A所示，根据本公开实施例的刻蚀阻挡层405设置在有源层404与输出电极401和输入电极402所处的层之间并且具有第一过孔406和第二过孔407。输出电极401通过第一过孔406与有源层404相连通，输入电极402通过第二过孔407与有源层404相连通。其中，有源层404为沿第一对称轴A-A’轴对称的轴对称图形。第一过孔406的边缘到第一对称轴A-A’的最小距离lo与输出电极401的边缘到第一对称轴A-A’的最小距离lo’的差值为L1，第二过孔407的边缘到第一对称轴A-A’的最小距离li与输入电极402的边缘到第一对称轴A-A’的最小距离li’的差值为L2，其中，L1与L2不相等。在图4A的示例中，L1小于L2。本领域技术人员可以理解，在其他示例中当然也可以是L2小于L1，只要L1与L2不相等即可。
本领域技术人员可以理解，由于工艺制程中的精度限制，“沿第一对称轴对称”可以包括存在一定误差的情况，例如，在一定范围(例如±10％)内允许存在误差。此外，应注意，由于有源层404被刻蚀阻挡层405遮挡，实际应用中的俯视图中应不能看到有源层404，为了便于演示，图4A中仍然示意性地示出了有源层404。
图4B示出了根据本公开实施例的图4A中薄膜晶体管的一种示意俯视图。图4C示出了根据本公开实施例的图4A中薄膜晶体管的另一示意俯视图。本领域技术人员可以理解，为了便于演示，图4B和图4C中未示出栅电极403和刻蚀阻挡层405。
如图4B所示，例如，第一过孔406在衬底408上的正投影位于输出电极401以及有源层404在衬底408上的正投影区域内。第二过孔407在衬底408上的正投影位于输入电极402以及有源层404在衬底408上的正投影区域内。输出电极401与有源层404在衬底408上的正投影的交叠区域为第一交叠区，输入电极402与有源层404在衬底408上的正投影的交叠区域为第二交叠区，第一交叠区域与第二交叠区域可以沿第一对称轴A-A’轴对称。本领域技术人员可以理解，在这种情况下，例如图4A所示示例中的输出电极401的边缘到第一对称轴A-A’的最小距离lo′等于输入电极402的边缘到第一对称轴A-A’的最小距离li’。此外，如图4B所示，输出电极401和输入电极402可以沿第一对称轴A-A’轴对称。
如图4C所示，在另一示例结构中，第一过孔406和第二过孔407可以沿第一对称轴A-A’轴对称。
本领域技术人员可以理解，根据实际应用，可以采用例如图4B或图4C的技术方案来灵活改变L1和L2。
根据本公开实施例，第一过孔和第二过孔被设置为使得Vth＝Vth0+A*(L1-L2)，Vth0为薄膜晶体管的基准阈值电压，Vth为薄膜晶体管的阈值电压，A为大于零的常数。根据本公开实施例，“薄膜晶体管的基准阈值电压”是指与该薄膜晶体管实际阈值电压下的各制作条件相比，在该薄膜晶体管的其他制作条件均不变的情况下，当L1等于L2时实现的阈值电压。
在一个示例中，当L1与L2相等时，假定L1＝L2＝2μm，可以实现基准阈值电压Vth0为1.6V。在晶体管的制造工艺和材料均不变的情况下，例如通过改变刻蚀阻挡层的掩膜图案来改变L1和L2，使得L1为例如1μm，L2为例如3μm，A为0.6，则Vth＝1.6V+0.6*(L1-L2)＝0.4V，由此能够实现不同的阈值电压Vth。在一个示例中，L1在0.8μm～1.2μm的范围内，L2在2.8μm～3.2μm的范围内。本领域技术人员可以理解，本公开实施例中关于尺寸和电压等的数值仅为示例，根据实际应用当然也可以是其他数值。此外，本公开实施例中提及的数值并不是完全精确的，在一定范围(例如±20％)内允许存在误差。
所述第一过孔和第二过孔可以实现为带有圆角的矩形。所述第一过孔和第二过孔的形状和面积可以均相同。有源层404可以为铟镓锌氧化物IGZO薄膜层。在实际应用中，有源层的材质可不限于IGZO。
进一步地，刻蚀阻挡层405可以包括硅氧化物(SiOx)薄膜层，或者硅氮化物(SiNx)薄膜层，或者硅氧化物(SiOx)和硅氮化物(SiNx)形成的复合层。
根据本公开实施例，薄膜晶体管的结构可以包括底栅型结构和顶栅型结构，其中底栅型结构为：从用于设置薄膜晶体管的衬底侧起依次设置有栅电极、栅极绝缘层、有源层、刻蚀阻挡层、源漏电极层。顶栅型的结构为：从用于设置薄膜晶体管的衬底侧起依次设置有有源层、刻蚀阻挡层、源漏电极层、栅极绝缘层和栅电极。需要说明的是，本公开实施例中的薄膜晶体管是以底栅型薄膜晶体管(即，栅电极位于有源层图形的下方)为例进行描述的，其仅是一种示例性描述。在实际应用中可根据需要对薄膜晶体管的结构进行变更，根据本公开的薄膜晶体管还可以采用顶栅型阵列基板，即，栅电极位于有源层图形的上方。
利用改变刻蚀阻挡层的掩膜图案来改变L1和L2，可以根据实际需求来设计薄膜晶体管的阈值电压，由此在薄膜晶体管的制造材料和工艺均几乎无需改变的情况下，灵活实现期望的阈值电压。例如，开关晶体管和驱动晶体管中的一个晶体管的L1与L2之间差值的绝对值大于另一个晶体管的L1与L2之间差值的绝对值。例如，开关晶体管和驱动晶体管中的一个晶体管的L1与L2之间的差值不为零，另一个晶体管的L1与L2之间的差值为零。
根据本公开实施例的像素单元，可以灵活设置使得开关晶体管Tsw的阈值电压大于驱动晶体管Tdr的阈值电压。例如，为了配合外部补偿，通常需要驱动晶体管Tdr的Vth在0～1V的范围内。因此可以将驱动晶体管Tdr设计为具有L1为1μm、L2为3μm的结构，从而使得Tdr的Vth为0.4V。同时，可以将开关晶体管Tsw设计为具有L1为2μm、L2为2μm的结构，从而使得Tsw的Vth为1.6V。反过来，也可以将驱动晶体管Tdr设计为具有L1为2μm、L2为2μm的结构，使得Tdr的Vth为0.4V。同时，将开关晶体管Tsw设计为具有L1为3μm、L2为1μm的结构，从而使得Tsw的Vth为Vth＝0.4V+0.6*(L1-L2)＝1.6V。
如此，在同一个像素单元中，驱动晶体管的阈值电压相较于开关晶体管会有明显降低，这样在保证驱动晶体管的正向偏压特性的同时，还能兼顾开关晶体管的负向偏压特性。本领域技术人员应该知道，通常的OLED像素电路中，驱动晶体管，如氧化物晶体管，通常是在正电压的情况下工作，而开关晶体管通常是在负电压下工作。申请人发现，将驱动晶体管的阈值电压设计为较低数值，而将开关晶体管的阈值电压设计为较高数值，可以有针对性的缓解两种晶体管的阈值电压漂移，保证驱动晶体管的正向偏压特性的同时，还能兼顾开关晶体管的负向偏压特性。这样进一步缓解了因为开关晶体管阈值电压负向漂移过多，造成的屏幕发紫现象。
根据本公开实施例，还提供了一种像素单元的制作方法。图5示出了根据本公开实施例的像素单元的制作方法50的流程图。如图5所示，根据本公开实施例的像素单元的制作方法50可以包括以下步骤。
在步骤S501，形成驱动晶体管、开关晶体管以及发光元件。
根据本公开实施例，形成所述开关晶体管和所述驱动晶体管中的任意一个可以包括：
形成栅电极；
形成有源层；
形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成第一过孔和第二过孔，以及
形成输入电极和输出电极；
其中，所述在所述刻蚀阻挡层上形成第一过孔和第二过孔包括：通过刻蚀阻挡层掩膜板错位|L1-L2|的距离以形成所述第一过孔和第二过孔。
本领域技术人员可以理解，通过在形成第一过孔和第二过孔时使得刻蚀阻挡层掩膜板错位|L1-L2|的距离，无需更改掩模板图案以节省成本。
图6示出了根据本公开实施例的像素单元的制作示意图。接下来将结合图5和图6来详细描述根据本公开实施例的像素单元的制作方法。为了简明，以下描述中以制作像素单元包括的根据本公开实施例的薄膜晶体管为例进行描述。此外，以制作底栅型薄膜晶体管60为例进行描述。
如图6所示，首先，在衬底610上依次制备栅电极603。例如，衬底610可以透明玻璃衬底，可以利用溅射或蒸镀法沉积50～400nm Mo或Mo/Al/Mo或MoNb/Cu作为栅极层，并根据需要进行图形化。接下来，制备有源层604。例如可以采用溅射沉积厚度为10～80nm的IGZO，并根据需要进行光刻、刻蚀。然后在有源层604上制备刻蚀阻挡层605以保护有源层604避免被刻蚀液或水汽影响。例如可以采用等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，PECVD)或溅射沉积厚度为200nm的SiOx、在SiOx上沉积厚度为100nm的SiNx或SiOxNy作为刻蚀阻挡层，根据需要进行图形化在有源层604上制备出刻蚀阻挡层605后，通过例如干法刻蚀或其他方法在刻蚀阻挡层605上设置第一过孔606和第二过孔607，然后在刻蚀阻挡层605上制备源漏金属层，例如采用溅射制备厚度为50～400nmMo或Mo/Al/Mo或MoNb/Cu作为源漏电极层，并根据所需图形进行光刻和刻蚀形成需要的漏电极601和源电极602的形状。
第一过孔606和第二过孔607贯通刻蚀阻挡层605，使得刻蚀阻挡层605上方的源、漏电极可与刻蚀阻挡层605下方的有源层604相连通。过孔的大小、过孔之间的距离由工厂的工艺能力决定，例如可以包括：过孔与源、漏电极的对位精度，源、漏电极的最小刻蚀宽度以及过孔的最小刻蚀宽度。
本领域技术人员可以理解，尽管图6中未示出，根据本公开实施例的薄膜晶体管还可以包括栅极绝缘层608、钝化层、平坦层、彩膜层等结构。例如可以利用PECVD制备厚度为100～500nm的SiOx作为栅极绝缘层。本公开实施例并不局限于此。
图7A为根据本公开一个示例薄膜晶体管的俯视示意图。类似地，为了便于演示，图7A中没有示出刻蚀阻挡层、栅电极以及衬底。在图7A所示的示例中，例如连接输出电极701和有源层704的第一过孔706和连接输入电极702和有源层704的第二过孔707被形成为边长d均为4μm的带圆角的正方形。在实际薄膜晶体管的制作过程中，由于曝光机台最小精度以及成像、显影、刻蚀的影响，会导致制成的过孔有一定的形变，实际制成后的过孔，是带有圆角的矩形，甚至接近一个圆形。第一过孔706的边缘和第二过孔707边缘之间的距离D为8μm。第一过孔706的边缘到第一对称轴的最小距离与输出电极701的边缘到所述第一对称轴的最小距离的差值L1为1μm，第二过孔707的边缘到第一对称轴的最小距离与输入电极702的边缘到第一对称轴的最小距离的差值L2为3μm。由于输出电极701、输入电极702分别通过过孔706和707与有源层604连接导通，过孔的直径决定了沟道的宽度。因此，示例中沟道的宽度为过孔的直径为4μm。在传统L1与L2相等的情况下，薄膜晶体管的沟道长度是第一过孔706和第二过孔707之间的距离D，等于8μm。但是，根据本公开实施例，由于L1与L2不等，改变了输出电极701与有源层704之间以及输入电极702与有源层704之间的电场，使得沟道的有效长度并不是8μm，而是基于L1和L2之差相应的改变，从而使得薄膜晶体管的Vth＝Vth0+A*(L1-L2)，其中A为大于零的常数，Vth0为薄膜晶体管的基准阈值电压，即在薄膜晶体管的其他制作条件均不变的情况下当L1等于L2时实现的阈值电压。
图7B为根据本公开另一个示例的薄膜晶体管的俯视示意图。类似地，为了便于演示，图7B中没有示出刻蚀阻挡层、栅电极以及衬底。在图7B所示的示例中，例如连接输出电极701和有源层704的第一过孔706和连接输入电极702和有源层704的第二过孔707被形成为带圆角的矩形，其中长为7μm，宽为4μm。第一过孔706的边缘和第二过孔707边缘之间的最短距离D仍为8μm。第一过孔706的边缘到第一对称轴的最小距离与输出电极701的边缘到所述第一对称轴的最小距离的差值L1仍为1μm，第二过孔707的边缘到第一对称轴的最小距离与输入电极702的边缘到第一对称轴的最小距离的差值L2仍为3μm。在图7B所示的示例中，过孔的宽度决定了沟道的有效宽度。因此，示例中的有效沟道宽度为过孔的宽度4μm。由于L1与L2不等，改变了输出电极701与有源层704之间以及输入电极702与有源层704之间的电场，使得沟道的有效长度并不是8μm，而是基于L1和L2之差相应的改变，从而使得薄膜晶体管的Vth＝Vth0+A*(L1-L2)，其中A为大于零的常数，Vth0为薄膜晶体管的基准阈值电压，即在薄膜晶体管的其他制作条件均不变的情况下当L1等于L2时实现的阈值电压。
为了便于描述，图7A和7B的示例中均示出为输出电极701与有源层704在衬底708上的正投影的第一交叠区与输入电极702与有源层704在衬底708上的正投影的第二交叠区域沿第一对称轴A-A’轴对称的情况。此外，输出电极701与输入电极702也沿第一对称轴A-A’轴对称。本领域技术人员可以理解，也可以将本公开实施例实现为第一过孔706和第二过孔707沿第一对称轴A-A’轴对称，本公开实施例并不局限于此。
根据本公开的另一方面，还提供了一种阵列基板。图8示出了根据本公开实施例的阵列基板80。如图8所示，根据本公开实施例的阵列基板80可以包括：多个扫描线SL1～SLN；多个数据线DL1～DLM；以及排列成阵列的多个根据本公开实施例的像素单元800。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (13)

1.一种像素单元，包括：
位于衬底上的驱动晶体管、开关晶体管以及发光元件；其中，
所述驱动晶体管的输入电极用于电连接至第一电源端，输出电极电连接至所述发光元件的第一端；
所述开关晶体管的输入电极用于电连接至数据线，栅电极用于电连接至扫描线，输出电极电连接至驱动晶体管的栅电极；
其中，所述开关晶体管和所述驱动晶体管是氧化物薄膜晶体管且所述开关晶体管和所述驱动晶体管的阈值电压不同，
其中，所述开关晶体管和所述驱动晶体管各自还包括：
有源层；
刻蚀阻挡层；
其中，所述刻蚀阻挡层设置在所述有源层与所述输出电极和输入电极所处的层之间并且具有第一过孔和第二过孔，所述输出电极和输入电极分别通过第一过孔和第二过孔与有源层相连；
其中，对于所述开关晶体管和所述驱动晶体管中的任意一个，所述有源层为沿第一对称轴轴对称的轴对称图形；所述第一过孔的边缘到所述第一对称轴的最小距离与所述输出电极的边缘到所述第一对称轴的最小距离的差值为L1，所述第二过孔的边缘到所述第一对称轴的最小距离与所述输入电极的边缘到所述第一对称轴的最小距离的差值为L2；所述开关晶体管和所述驱动晶体管中的至少一个的L1与L2不相等。
2.根据权利要求1所述的像素单元，其中，所述第一过孔在所述衬底上的正投影位于所述输出电极以及所述有源层在所述衬底上的正投影区域内，所述第二过孔在所述衬底上的正投影位于所述输入电极以及所述有源层在所述衬底上的正投影区域内。
3.根据权利要求1或2所述的像素单元，其中，所述输出电极与所述有源层在所述衬底上的正投影的交叠区域为第一交叠区，所述输入电极与所述有源层在所述衬底上的正投影的交叠区域为第二交叠区，所述第一交叠区域与所述第二交叠区域沿所述第一对称轴轴对称。
4.根据权利要求1或2所述的像素单元，其中，所述第一过孔和第二过孔沿所述第一对称轴轴对称。
5.根据权利要求1或2所述的像素单元，其中，所述输出电极和输入电极沿所述第一对称轴轴对称。
6.根据权利要求1所述的像素单元，其中，对于所述开关晶体管和所述驱动晶体管中的所述至少一个晶体管，第一过孔和第二过孔被设置为使得Vth＝Vth0+A*(L1-L2)，Vth0为所述至少一个晶体管的基准阈值电压，Vth为所述氧化物薄膜晶体管的阈值电压，A为大于零的常数。
7.根据权利要求1所述的像素单元，其中，L1和L2中的一个在2.8μm～3.2μm的范围内，另一个在0.8μm～1.2μm的范围内。
8.根据权利要求1所述的像素单元，其中，所述开关晶体管和所述驱动晶体管中的一个晶体管的L1与L2之间差值的绝对值大于另一个晶体管的L1与L2之间差值的绝对值。
9.根据权利要求8所述的像素单元，其中，所述开关晶体管和所述驱动晶体管中的一个晶体管的L1与L2之间的差值不为零，另一个晶体管的L1与L2之间的差值为零。
10.根据权利要求1或2所述的像素单元，其中，所述输入电极是源电极，以及所述输出电极是漏电极。
11.根据权利要求1所述的像素单元，其中，所述开关晶体管的阈值电压大于所述驱动晶体管的阈值电压。
12.一种阵列基板，包括：
多个扫描线；
多个数据线；以及
排列成阵列的多个如权利要求1～11中任一项所述的像素单元。
13.一种如权利要求1～10中任一项像素单元的制作方法，包括：
形成驱动晶体管、开关晶体管以及发光元件；
其中，形成所述开关晶体管和所述驱动晶体管中的任意一个包括：
形成栅电极；
形成有源层；
形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成第一过孔和第二过孔，以及
形成输入电极和输出电极；
其中，所述在所述刻蚀阻挡层上形成第一过孔和第二过孔包括：通过刻蚀阻挡层掩膜板错位|L1-L2|的距离以形成所述第一过孔和第二过孔。
CN201810151552.0A 2018-02-14 2018-02-14 像素单元及其制作方法和阵列基板 Active CN108320705B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201810151552.0A CN108320705B (zh) 2018-02-14 2018-02-14 像素单元及其制作方法和阵列基板
JP2019544013A JP7304813B2 (ja) 2018-02-14 2018-09-21 画素ユニット及びその作製方法、アレイ基板
US16/476,474 US11450721B2 (en) 2018-02-14 2018-09-21 Array substrate including pixel unit with switching transistor and driving transistor having different threshold voltages for improving display effect, and method of manufacturing the same
EP18906312.6A EP3754637A4 (en) 2018-02-14 2018-09-21 PIXEL UNIT, MANUFACTURING METHOD FOR IT AND ARRAY SUBSTRATE
PCT/CN2018/107023 WO2019157822A1 (zh) 2018-02-14 2018-09-21 像素单元及其制作方法和阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810151552.0A CN108320705B (zh) 2018-02-14 2018-02-14 像素单元及其制作方法和阵列基板

Publications (2)

Publication Number Publication Date
CN108320705A CN108320705A (zh) 2018-07-24
CN108320705B true CN108320705B (zh) 2021-04-27

Family

ID=62903161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810151552.0A Active CN108320705B (zh) 2018-02-14 2018-02-14 像素单元及其制作方法和阵列基板

Country Status (5)

Country Link
US (1) US11450721B2 (zh)
EP (1) EP3754637A4 (zh)
JP (1) JP7304813B2 (zh)
CN (1) CN108320705B (zh)
WO (1) WO2019157822A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108320705B (zh) 2018-02-14 2021-04-27 京东方科技集团股份有限公司 像素单元及其制作方法和阵列基板
CN114188354B (zh) * 2021-12-02 2023-11-28 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036729A (zh) * 2014-06-09 2014-09-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN104157234A (zh) * 2014-01-17 2014-11-19 北京京东方光电科技有限公司 像素单元驱动电路及方法、显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736313B2 (ja) 2002-09-10 2011-07-27 日本電気株式会社 薄膜半導体装置
JP2004111547A (ja) 2002-09-17 2004-04-08 Toshiba Corp 半導体装置、半導体装置の製造方法
KR100611744B1 (ko) 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
JP4297438B2 (ja) * 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
KR100560479B1 (ko) * 2004-03-10 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR101277606B1 (ko) 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5511157B2 (ja) 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
CN101960509B (zh) * 2008-07-04 2015-04-15 松下电器产业株式会社 显示装置及其控制方法
CN101872779B (zh) * 2009-04-21 2014-01-22 群创光电股份有限公司 影像显示系统及其制造方法
JP5623107B2 (ja) 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置
US9351368B2 (en) * 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
KR20130089044A (ko) 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
US9165960B2 (en) * 2013-01-04 2015-10-20 Industrial Technology Research Institute Pixel circuit, active sensing array, sensing device and driving method thereof
JP6518466B2 (ja) 2015-03-11 2019-05-22 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN104867946B (zh) 2015-05-14 2017-11-03 深圳市华星光电技术有限公司 Esl型tft基板结构及其制作方法
CN104978932A (zh) 2015-07-16 2015-10-14 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
US10115828B2 (en) 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
CN105552085B (zh) * 2015-12-25 2019-04-30 昆山国显光电有限公司 一种像素驱动电路及其制备方法
KR102617314B1 (ko) 2016-07-07 2023-12-21 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN106505071B (zh) * 2016-10-18 2019-12-06 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN106783733B (zh) 2016-12-13 2019-10-22 上海天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
JP6386126B2 (ja) 2017-04-07 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
CN107301840B (zh) * 2017-08-11 2020-04-14 京东方科技集团股份有限公司 一种像素补偿电路及方法、显示驱动装置和显示装置
JP6895347B2 (ja) 2017-08-30 2021-06-30 京セラ株式会社 エポキシ樹脂組成物および半導体装置
CN107515498B (zh) * 2017-09-18 2020-06-05 上海天马微电子有限公司 阵列基板和显示面板
CN108320705B (zh) * 2018-02-14 2021-04-27 京东方科技集团股份有限公司 像素单元及其制作方法和阵列基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157234A (zh) * 2014-01-17 2014-11-19 北京京东方光电科技有限公司 像素单元驱动电路及方法、显示装置
CN104036729A (zh) * 2014-06-09 2014-09-10 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
WO2019157822A1 (zh) 2019-08-22
EP3754637A1 (en) 2020-12-23
US20210335950A1 (en) 2021-10-28
CN108320705A (zh) 2018-07-24
EP3754637A4 (en) 2021-11-10
JP7304813B2 (ja) 2023-07-07
US11450721B2 (en) 2022-09-20
JP2021513663A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US10411080B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102124025B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
US10446591B2 (en) Transistor display panel, manufacturing method thereof, and display device including the same
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
CN101043047B (zh) 显示装置及其制造方法
KR101438039B1 (ko) 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
CN109326624B (zh) 像素电路、其制造方法及显示装置
US20110012125A1 (en) Thin film transistor and active matrix display
US9741308B2 (en) Active matrix substrate
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
CN103299431A (zh) 半导体装置
WO2018205613A1 (zh) 发光电路及驱动方法、电子装置、薄膜晶体管及制备方法
US9842891B2 (en) Pixel circuit
US20090206421A1 (en) Organic light emitting display and manufacturing method thereof
US20070241326A1 (en) Organic light emitting diode display and manufacturing method thereof
KR20070002492A (ko) 디스플레이장치 및 그 제조방법
JP2021108366A (ja) 薄膜デバイス
CN108320705B (zh) 像素单元及其制作方法和阵列基板
US11398508B2 (en) Thin-film device
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
US20180356660A1 (en) Active matrix substrate and liquid crystal display panel provided with same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant