JP5511157B2 - 発光表示装置 - Google Patents

発光表示装置 Download PDF

Info

Publication number
JP5511157B2
JP5511157B2 JP2008174484A JP2008174484A JP5511157B2 JP 5511157 B2 JP5511157 B2 JP 5511157B2 JP 2008174484 A JP2008174484 A JP 2008174484A JP 2008174484 A JP2008174484 A JP 2008174484A JP 5511157 B2 JP5511157 B2 JP 5511157B2
Authority
JP
Japan
Prior art keywords
light
semiconductor
display device
wavelength
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008174484A
Other languages
English (en)
Other versions
JP2010014942A (ja
JP2010014942A5 (ja
Inventor
禄則 立石
将人 大藤
日出也 雲見
享 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008174484A priority Critical patent/JP5511157B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to US13/001,000 priority patent/US8592815B2/en
Priority to PCT/JP2009/062263 priority patent/WO2010002029A1/en
Publication of JP2010014942A publication Critical patent/JP2010014942A/ja
Publication of JP2010014942A5 publication Critical patent/JP2010014942A5/ja
Priority to US14/059,949 priority patent/US9153635B2/en
Application granted granted Critical
Publication of JP5511157B2 publication Critical patent/JP5511157B2/ja
Priority to US14/842,649 priority patent/US9450037B2/en
Priority to US15/243,091 priority patent/US9911797B2/en
Priority to US15/878,825 priority patent/US10319798B2/en
Priority to US16/401,406 priority patent/US11205689B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Description

本発明は、ＴＦＴを含む発光表示装置に関する。
現在、薄膜トランジスタ（ＴＦＴ）の高性能化・製造プロセスの低温化・低コスト化を目指し、幅広い種類チャネル層材料が検討されている。例えば、前記材料として、アモルファスシリコンや多結晶シリコン、マイクロクリスタルシリコン、有機半導体などが挙げられる。
近年発見された酸化物半導体もその有力な候補の一つであり、アモルファスＩｎ−Ｚｎ−Ｏ（ＩＺＯ）薄膜、及びアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）薄膜をチャネル層に用いたＴＦＴが、それぞれ非特許文献１及び非特許文献２に開示されている。
ＴＦＴはチャネル層の半導体材料や製造工程によって異なる閾値電圧を示す。また、種々の原因（製造工程履歴・経時変化・電気的ストレス・熱的ストレス）によりＴＦＴの閾値電圧が変化する。ここで電気的ストレスとは半導体への電圧又は電流の印加によって発生するものである。また熱的ストレスとは、外部からの加熱や、半導体の通電によるジュール熱によって発生するものである。実際のＴＦＴにはこれらが同時に加わることがある。
上記の酸化物半導体ＴＦＴについても例外ではなく、電気的ストレスや、電気的ストレスと熱的ストレスの複合による閾値電圧変化が観測されている。それらは非特許文献３及び非特許文献４に開示されている。
酸化物半導体ＴＦＴについては、可視光及び紫外光を照射することで閾値電圧を始めとするＴＦＴの諸特性が変化することが非特許文献１及び非特許文献５に開示されている。多結晶シリコンについては、ＴＦＴのチャネル層に光を照射し、閾値電圧を低減させる方法が特許文献１に開示されている。
また、発光表示装置では、これらの閾値電圧の変化を補償するため、画素毎に複数のトランジスタと容量などからなる電気回路を設ける試みが多くなされている。
特開平１０−２０９４６０号公報 Ｂａｒｑｕｉｎｈａ ｅｔ ａｌ．，Ｊ．Ｎｏｎ−Ｃｒｙｓｔ．Ｓｏｌ．，３５２，１７５６（２００６）． Ｙａｂｕｔａ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８９，１１２１２３（２００６）． Ｒｉｅｄｌ ｅｔ ａｌ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．，１，１７５（２００７）． Ｋｉｍ ｅｔ ａｌ．，Ｉｎｔｅｒｎａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅｅｔｉｎｇ ２００６（ＩＥＤＭ’０６），１１−１３，１（２００６）． Ｇｏｒｒｎ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，９１，１９３５０４（２００７）．
しかしながら、エレクトロルミネッセンス型発光表示装置などで用いられる画素の駆動用ＴＦＴでは、発光素子の駆動に伴うＴＦＴへの電気的ストレスや熱的ストレスにより、閾値電圧が経時的に変化することが問題となっている。というのも、エレクトロルミネッセンス型発光表示装置では、装置の動作中における閾値電圧の変化によって画像の乱れが生じることがあるからである。
従来、この閾値電圧の変化を補償するためには、画素毎に多くのＴＦＴや容量などを用いた電気回路（補償回路）を形成する必要があった。しかし、この方法では１画素内のＴＦＴの個数が増加し、表示装置の高精細化が困難であった。
本発明は、上記課題に鑑みてなされたものであり、駆動ＴＦＴの閾値電圧の変化を補償又は抑制することが可能な発光表示装置を提供することを目的とする。
本発明の第一は、発光素子と、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極、ドレイン電極を少なくとも有し前記発光素子を駆動するＴＦＴと、からなる画素を複数備える発光表示装置であって、前記半導体膜を構成する半導体は、Ｉｎ、Ｇａ、Ｚｎ又はＳｎのいずれかを含む酸化物半導体であり、前記発光素子から放射される光のうち、前記半導体の吸収端波長より長波長の光の少なくとも一部を透過させることにより前記半導体膜に照射する機構が設けられ、前記機構は、前記ＴＦＴの閾値電圧変化を抑制するように、前記発光素子に応じて、前記半導体膜に照射される光の波長と強度とが調整されたものであることを特徴とする。
さらに、本発明の第二は、発光素子と、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極、ドレイン電極を少なくとも有し前記発光素子を駆動するＴＦＴと、からなる画素を複数備える発光表示装置であって、
前記半導体膜を構成する半導体は、Ｉｎ、Ｇａ、Ｚｎ又はＳｎのいずれかを含む酸化物半導体であり、前記発光素子から放射される光のうち、前記半導体の吸収端波長より長波長の光の少なくとも一部を透過させることにより前記半導体膜に照射する機構が設けられ、前記機構は、前記ＴＦＴの閾値電圧の変化量と、前記発光素子の発光スペクトルとに応じて、前記半導体膜に照射される光の波長と強度とが調整されたものであることを特徴とする発光表示装置。
本発明により、発光表示装置における駆動用ＴＦＴの閾値電圧の経時変化や、電気的ストレス又は熱的ストレスなどによる変化を補償若しくは抑制することができる。
以下、本発明の発光表示装置の実施の形態について、図を参照しながら詳細に説明する。
図１に示されているのは、本発明の発光表示装置の一実施形態の断面図である。絶縁性基板１０上にゲート電極２０が設けられ、該ゲート電極２０を覆うように該ゲート電極２０及び前記基板１０の上にはゲート絶縁膜３０が設けられ、該ゲート絶縁膜３０の上には半導体膜４０が設けられている。さらに、半導体膜４０の上にはソース電極５０及びドレイン電極５０が設けられ、該半導体膜４０とソース電極５０及びドレイン電極５１を覆うようにチャネル保護膜６０が設けられ、駆動用のＴＦＴ（薄膜トランジスタ）が構成されている。前記チャネル保護層６０上には前記半導体膜４０を上面から見て覆うように遮光膜７０が設けられ、該遮光膜７０及びチャネル保護層６０の上には保護膜８０が設けられている。さらに、コンタクトホール８１を介して、ソース電極５０はアノード電極９０に接続され、正孔輸送層１００、発光層１１０、電子輸送層１２０、カソード電極１３０からなる発光素子を構成する。上記ＴＦＴと発光素子を乾燥剤１４０と共に封止キャップ１５０で封止し、発光装置が構成される。
ここで、前記遮光膜７０には、前記発光素子から放射される光のうち、所定の波長よりも長い波長の光の少なくとも一部を、前記ＴＦＴを構成する半導体に照射する機構が設けられている。前記発光素子から放射された光は該機構を経由して、所定の波長よりも長い波長の少なくとも一部のみが、前記半導体に照射される。これによって、経時変化、電気的ストレス、熱的ストレスなどの原因によって変化した前記ＴＦＴの閾値電圧を抑制又は変化させることが可能である。以上のような光の照射によってＴＦＴの閾値電圧が変化する理由としては、例えば半導体内部又は半導体の近傍にトラップされたキャリア等の固定電荷が光照射によって解放されるためであると考えられる。前記半導体の吸収端波長より短波長光が照射すると、伝達曲線のＳ値が大きくなり、曲線形状が変化し、閾値電圧以外のＴＦＴの特性も変化するため、所定の波長よりも長い波長の光を前記半導体に照射することが求められる。
本形態では、前記発光装置から放射される光のうち、所定の波長よりも長い光の少なくとも一部のみを半導体に照射する機構として、前記遮光膜７０に、該光の少なくとも一部を透過する透光性領域７１が設けられている。また、前記発光装置から放射される光自体が所定の光より長波長である場合には、該透光性領域７１として、遮光膜７０に設けられたスリットを用いることもできる。
前記透光性領域７１の透光率や、該透過性領域７１の遮光膜７０に対する面積比や位置は、発光層１１０より放射される光の波長とＴＦＴの閾値電圧の変化量から決定すればよい。例えば、放射される光の波長が異なる２種類の発光層を用いて、同程度だけＴＦＴの閾値電圧を変化させる場合を考えてみる。放射される光の波長が短波長（中心波長が４６０ｎｍ程度）の発光層を用いる場合では、放射される光の波長が長波長（中心波長が６５０ｎｍ程度）の発光層１１０を用いる場合と比べて、透光性領域７１の面積を小さくすることが求められる。なぜなら、短波長光の方が長波長光よりエネルギーが大きいためにＴＦＴの閾値電圧のシフト量が大きくなるので、透光性領域７１の面積を小さくすることによって、半導体膜に到達する光の量を減少させることが求められるからである。以上のようなやり方で、適切な範囲でＴＦＴの閾値電圧を変化させることができるように、透過性領域７１の透光率や、該透過性領域７１の遮光膜７０に対する面積比や位置は決定される。
特に、波長に関しては、半導体の吸収端波長より長波長となるように調節して半導体に照射することが好ましい。そうすることによって、半導体を閾値電圧変化が生じる前の特性により近い状態に回復させることができる。前述の吸収端波長とは、半導体における自由キャリアのバンド間遷移に基づく光吸収において、最も低いエネルギーの波長のことである。ただし、本発明の上記吸収端波長とは、一般にアモルファス半導体で採用されるように、光子エネルギーｈνに対し√αｈνをプロットし、ｘ軸に外挿したｘ切片で定義されるものである。ここで、ｈはプランク定数（Ｊ・ｓ）、νは光子の振動数（Ｈｚ）、αは吸収係数（ｃｍ−１）である。
また、半導体はその吸収端波長よりも短波長の光から十分に遮蔽されていることが望ましい。短波長の光が照射されると、閾値電圧以外の特性も大きく変化してしまうからである。また、長波長の光と同様に、短波長の光を遮断した後にも半導体にその影響が残る。吸収端波長よりも短波長の光を照射している間に半導体の種々の特性が変化することには、光によるキャリアのバンド間遷移により、価電子帯・伝導帯のキャリア密度やギャップ内準位の占有状態が大きく変化することが関係していると考えられる。よって、発光表示装置には、吸収端波長よりも短波長の光を十分に遮断することが可能な手段が、さらに設けられていることが好ましい。
前記の十分に遮蔽するための手段としては、カラーフィルタがある。カラーフィルタは必要な波長帯の光のみを選択的に透過させることが可能で、発光素子から放射された光が半導体に到達するまでの光の経路の途中に配置される。また、透過光に関して適度な強度減衰を生じさせるので、半導体装置における照射光の強度又は波長を調整する調光機構として使用するのに適している。また、その形状はフイルム状や板状をなしており、装置内部に設置するのに適している。また、それは一般に安価であり、調光機構の設置によるコスト上昇を極力抑えることができる。
所定の波長よりも長い光の少なくとも一部のみを半導体に照射する機構の他の例として、図５に示されているように、基板の上に反射体を設けることが可能である。図５の例では、反射体として、反射板２１が設けられているが、当該部分を表面加工して所定の波長の光のみを反射するようにしても構わない。例えば、反射体に到達する光が所定の波長域の光である場合には全反射する材質（例えばＡｇ、Ａｌ等の金属材料）を反射体の表面に設ければよい。また、特定の波長域の光のみを反射する場合には、反射体を当該特定の波長域の光以外の波長域の光を吸収又は透過する材質とするか、又は当該特定の波長域の光以外の波長域の光を吸収する表面形状（例えば表面に凹凸を設ける）に加工すればよい。図５に示されている装置の場合、発光層１１０より放射された光は、導光用の反射板２１で反射して半導体膜４０に照射されることによって、電気的ストレスによるＴＦＴの閾値電圧を変動させる。
また、所定の波長よりも長い光の少なくとも一部のみを半導体に照射する機構のさらに別の例が、図６に示されている。ここではＴＦＴがトップゲート型の構成をなしている。すなわち、まず基板１０上にソース電極５０及びドレイン電極５１が形成され、次に該ソース電極５０と該ドレイン電極５１を跨ぐように前記半導体の膜４０が形成されている。そして、該半導体膜４０を覆うように絶縁膜（チャネル保護膜６０）が形成され、該ソース電極５０と該ドレイン電極５１の間に位置する該半導体膜４０と該絶縁膜の上にはゲート電極２０が形成されている。本形態では、ゲート電極２０の少なくとも一部に透光性領域が設けられており、これが前述した機構として機能する。ゲート電極２０の材料としてＩＴＯやＩＺＯ等の透明導電体を用いることによって、短波長の光を遮断することができる。例えばＩＴＯの場合であれば、バンドギャップが３．７５ｅＶとすると、３３０ｎｍより短波長の光を遮断することができる。
前記絶縁基板１０の材料としては、ガラス、ポリカーボネイト、ポリイミド、それらの上に窒化珪素膜などを積層したもの、シリコン、アルミニウム、又は鉄合金などの上に窒化珪素膜などを積層したものなどを用いることができる。
前記ゲート電極２０の材料としては、アルミニウム（Ａｌ）、銀（Ａｇ）、モリブデン（Ｍｏ）チタン（Ｔｉ）などの金属を用いることが望ましい。他にも、チタンやアルミニウムなど２種類以上の金属の積層体、又は多元素系の合金を用いてもよい。
前記ゲート絶縁膜３０の材料としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等の絶縁膜、及びそれらの積層膜を用いることができる。
遮光膜７０の材料としては、モリブデン（Ｍｏ）チタン（Ｔｉ）等、発光素子が発する光を十分遮光できる材料が望ましく、また、それらが２種類以上の積層したもの、又は多元素系の合金であってもよい。
半導体膜４０の材料としては、吸収端波長よりも十分長波長の光の照射による電子（又は正孔）の励起の影響を小さくするためにギャップ内準位の面密度が１０１３ｃｍ−２ｅＶ−１以下の半導体がより好ましい。さらに、発光素子の発光スペクトルよりも吸収端波長を小さくするために、半導体のバンドギャップが２．７ｅＶ以上であることが好ましい。なぜなら、発光表示素子を形成する発光素子の発光スペクトルを考えた場合、最もエネルギーの大きい（波長の短い）青（中心波長が４６０ｎｍ）のエネルギーは、Ｅ＝ｈν＝ｈｃ／λから計算すると、２．７ｅＶとなる。よって、半導体のバンドギャップをこれより大きくすると半導体のＳ値（Ｖｏｎ近傍でのＬｏｇ（Ｉｄｓ）−Ｖｇｓ曲線の傾きの逆数）や飽和移動度の変化が抑えられる。前記条件を満たす半導体としては、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎのうち少なくともいずれかを含む酸化物半導体が知られているが、そのなかでアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）、アモルファスＩｎ−Ｚｎ−Ｏ等が本発明に適用できる。
ソース電極５０及びドレイン電極５１の材料としては、チタン（Ｔｉ）、モリブデン（Ｍｏ）ＩＴＯ等を用いることができるが、半導体層とオーミック接触が得られる材料であればよい。２種類以上の積層及び、多元素系の合金であってもよい。
チャネル保護膜６０の材料としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等の絶縁膜を用いることができる。２種類以上の積層であってもよい。
アノード電極９０の材料としてはＩＴＯ、ＩＺＯ等の透明導電膜を用いることできる。
正孔輸送層１００の材料としてはα−ＮＰＤ、ＰＥＤＯＴ等を用いることができる。
発光層１１０の材料としては発光スペクトルにより、有機ＥＬ発光材料等から適宜選択する。
電子輸送層１２０の材料としてはＡｌｑ３、ＰＢＤ等を用いることができる。
カソード電極１３０の材料としてはアルミニウム（Ａｌ）、銀（Ａｇ）等を用いることができる。２種類以上の積層及び、多元素系の合金であってもよい。
以下、本発明の実施例について説明するが、本発明は以下の例に限定されはしない。
（実施例１）
本実施例では、光照射による閾値電圧変化の効果を見積もるために、以下のＴＦＴを作製し、閾値電圧変化の波長依存性を調る。
最初に、本発明を適用できるＴＦＴを以下の手順で作製した。断面図を図２に示す。
まずシリコン熱酸化膜（膜厚１００ｎｍ）付きｎ＋−シリコンウェハ（縦２０×横２０×厚さ０．５２５ｍｍ）を洗浄し基板とする。この基板上に半導体であるアモルファスＩＧＺＯをＲＦマグネトロンスパッタにより成膜する（成膜ガスＯ２（５体積％）＋Ａｒ、成膜圧力０．５Ｐａ、投入電力２００Ｗ、膜厚２０ｎｍ）。スパッタ成膜中には基板温度は特に制御しない。続いてエッチングによりアモルファスＩＧＺＯを所定のサイズにパターニングしチャネル層とする。続いて、全体を大気雰囲気中にて３００℃で２０分間加熱する。この上にフォトレジスト膜を形成・パターニング後、電子ビーム蒸着法でチタンと金を合計１００ｎｍ成膜し、レジスト膜をリフトオフすることによってソース電極・ドレイン電極を形成する。
以上の手順により、基板の導電部をゲート電極２１２、熱酸化膜をゲート絶縁膜２１１、アモルファスＩＧＺＯをチャネル層２３０とし、ソース電極２２１・ドレイン電極２２２を備えたＴＦＴ２００を得る。チャネル幅Ｗ＝８０μｍ、チャネル長Ｌ＝１０μｍであった。このＴＦＴにおいてドレイン−ソース間電圧Ｖｄｓ＝＋２０Ｖにて伝達特性（Ｉｄｓ−Ｖｇｓ特性；Ｉｄｓ＝ドレイン−ソース間電流、Ｖｇｓ＝ゲート−ソース間電圧）を測定するとｎチャネル特性を示す。√Ｉｄｓ−Ｖｇｓ特性の線形近似によって求めた閾値電圧（Ｖｔｈ）と飽和移動度（μｓａｔ）はそれぞれ Ｖｔｈ＝４．８Ｖ、μｓａｔ＝１２．９ｃｍ２・Ｖ−１・ｓ−１である。Ｓ値は０．６Ｖ・ｄｅｃ−１である。
次に、以上のようにして製作したＴＦＴにおける光照射の波長依存性を検討する。キセノンランプからの光を回折格子分光器に導き単色化した光を前記ＴＦＴ２００のチャネル側に照射した。分光器の光学的スリット幅は２４ｎｍである。照射強度は各波長において０．２ｍＷ・ｃｍ−２となるように、光路に挿入したニュートラルデンシティ（ＮＤ）フィルタの濃度を調整する。
まず、ＴＦＴに波長６００ｎｍの単色光を１００秒間照射後、そのまま光を照射しながらＶｄｓ＝＋０．５Ｖとして伝達特性を測定する。次に、波長５９０ｎｍの単色光を同様に１００秒間照射後、光を照射しながら同様に伝達特性を測定する。以下同様に波長３００ｎｍまで１０ｎｍごとに波長を走査しながら測定を行う。その結果を図３に示す。見易さのために、照射光波長６００ｎｍ、５５０ｎｍ、５００ｎｍ・・・のように５０ｎｍごとの伝達曲線のみ示す。伝達曲線は照射光の短波長化に対して伝達曲線の形状が変化することなく単調にＶｇｓの負方向に移動する。さらに、半導体の吸収端波長より短波長側ではＳ値が大きくなり、曲線形状が変化する。これより、アモルファスＩＧＺＯの吸収端波長３９０ｎｍより長波長の光を照射することにより、伝達曲線の形状を変えることなく、閾値電圧を負側にシフトさせることができることがわかる。
したがって、本実施例の発光表示装置においては、半導体の吸収端波長より長波長の光を発光層から透光性領域を介して半導体膜に照射することにより、電気的ストレスによって発生した正側への閾値電圧シフトを負側へシフトさせることが可能である。
（実施例２）
本実施例では、上記実施例１と同様のＴＦＴを製作し電気的ストレスによって発生した閾値電圧変化を様々な条件における光照射によって補償又は抑制できるかを調べる。
まず、実施例１と同様のＴＦＴを４試料作製し、それぞれについて、Ｖｄｓ＝＋２０Ｖにて暗所で伝達特性を測定する。次に、それぞれのＴＦＴに電気的ストレスとしてＶｄｓ＝＋０．１Ｖ、Ｖｇｓ＝＋２０Ｖの電圧を１８００秒間印加した。その間、ＴＦＴによって異なる下記各条件で単色光を１８００秒間照射する。
（４−１）光照射なし
（４−２）４００ｎｍ、０．０２ｍＷ／ｃｍ２
（４−３）４００ｎｍ、０．２ｍＷ／ｃｍ２
（４−４）６００ｎｍ、０．２ｍＷ／ｃｍ２
その後光照射を止め、再びそれぞれのＴＦＴについてＶｄｓ＝＋２０Ｖにて暗所で伝達特性を測定する。
電気的ストレス印加前後において測定した各伝達特性から、Ｖｔｈ（閾値電圧）・Ｖｏｎ（立ち上がり電圧で、Ｉｄｓが１０−１０Ａを越えるＶｇｓとする）・μｓａｔ（飽和移動度）・Ｓ値（Ｖｏｎ近傍でのＬｏｇ（Ｉｄｓ）−Ｖｇｓ曲線の傾きの逆数）を求める。このうち、ストレスによるＶｔｈ・Ｖｏｎの各変化ΔＶｔｈ（Ｖ）・ΔＶｏｎ（Ｖ）を図４に示す。一方、いずれの場合においても電気的ストレス印加前後におけるμｓａｔとＳ値の変化は初期値に対してそれぞれ２％未満、６％未満とほとんど変化がなく伝達曲線は曲線の形状を保ったまま平行に移動している。このように、ＴＦＴの閾値電圧を変化させることができた。
また、（４−２）のように、電気的ストレスによる閾値電圧変化を生じる該ＴＦＴに、光を照射することによって閾値電圧変化が発生しないことにより、該閾値電圧変化を補償することができる。
また、（４−４）のように、電気的ストレスによって閾値電圧変化を生じる該ＴＦＴに６００ｎｍの光を照射することによって、光照射をしないＴＦＴと比較して閾値電圧変化が小さくなっていることにより、該閾値電圧変化を抑制することができる。
また以上のすべての例において、該半導体素子の閾値電圧以外の特性（電荷移動度やＳ値など）は電気的ストレス印加と光照射を行う前と同等に保つことができる。
したがって、本実施例の発光表示装置においては、発光層からの光を、透光性領域を介して半導体の吸収端波長より長波長の光の波長と強度を適切に選択し、これを半導体膜に照射することによりＴＦＴの閾値電圧を制御することが可能である。
（実施例３）
本実施例では、図５に示されている本発明の一実施形態である発光表示装置を製作する。
まず、ガラス基板１０上にゲート電極２０及び導光用の反射板２１としてアルミニウム合金をＤＣマグネトロンスパッタリング装置で１００ｎｍの厚さに形成し、フォトリソグラフィー工程とウエットエッチングによって加工する。ゲート電極２０と導光用の反射板２１は接続されていてもよいし、別層にて形成してもよい。次にゲート絶縁膜３０として酸化珪素をＲＦマグネトロンスパッタリング装置で２００ｎｍの厚さに形成する（電極間距離１１０ｍｍ、パワーＲＦ５００Ｗ、Ａｒ１００ｓｃｃｍ、圧力０．２Ｐａ、放電時間６分）。次にゲート絶縁膜３０の上にアモルファスＩＧＺＯ半導体膜４０をＤＣマグネトロンスパッタリング装置で３０ｎｍの厚さに形成（電極間距離１１０ｍｍ、パワーＤＣ３００Ｗ、Ｏ２／Ａｒ＝２／９８ｓｃｃｍ、圧力０．２Ｐａ、放電時間３５秒）する。その後、フォトリソグラフィー工程とウエットエッチング（希塩酸１Ｎ、２３℃）によって加工する。次に半導体膜４０の上にソース電極５０及びドレイン電極５１としてモリブデンをＤＣマグネトロンスパッタリング装置で厚さ１００ｎｍに形成し、フォトリソグラフィー工程とドライエッチングにて所望の形状を得る。その上にチャネル保護膜６０として酸化珪素をＲＦマグネトロンスパッタリング装置にて２００ｎｍの厚さに形成（電極間距離１１０ｍｍ、パワーＲＦ３００Ｗ、Ｏ２／Ａｒ２０／１８０ｓｃｃｍ、圧力０．２Ｐａ、時間２５分）してＴＦＴを得る。次に半導体膜を覆うように遮光膜７０としてモリブデンをＤＣマグネトロンスパッタリング装置で１００ｎｍの厚さに形成し、フォトリソグラフィー工程とウエットエッチングによって加工する。
保護膜８０として窒化珪素をＣＶＤ装置で２００ｎｍの厚さに形成する。フォトリソグラフィー工程とドライエッチングによって、コンタクトホール８１を形成する。
アノード電極９０としてＩＴＯをＤＣマグネトロンスパッタリング装置で１５０ｎｍの厚さに形成し、フォトリソグラフィー工程とウエットエッチングによって加工する。次に発光部分として正孔輸送層１００、発光層１１０、電子輸送層１２０を形成し、カソード電極１３０としてアルミニウムを形成する。
最後に乾燥剤１４０を封止缶１５０にて封入する。
この構造により、発光した光が導光用の反射板２１で反射して半導体膜４０のアモルファスＩＧＺＯに照射されることによって、電気的ストレスによる閾値電圧の変化を抑制することができる。
（実施例４）
本実施例では、図６に示されている本発明の一実施形態である発光表示装置を製作する。
まず、ガラス基板１０上に下地膜１１として酸化珪素をＲＦマグネトロンスパッタリング装置にて２００ｎｍの厚さに形成する（電極間距離１１０ｍｍ、パワーＲＦ５００Ｗ、Ａｒ１００ｓｃｃｍ、圧力０．２Ｐａ、放電時間６分）。次にソース電極５０及びドレイン電極５１としてモリブデン（Ｍｏ）をＤＣマグネトロンスパッタリング装置で１００ｎｍの厚さに形成し、フォトリソグラフィー工程とドライエッチングによって加工する。次に、アモルファスＩＧＺＯ半導体膜４０をＤＣマグネトロンスパッタリング装置で３０ｎｍの厚さに形成（電極間距離１１０ｍｍ、パワーＤＣ３００Ｗ、Ｏ２／Ａｒ＝２／９８ｓｃｃｍ、圧力０．２Ｐａ、放電時間３５秒）する。その後、フォトリソグラフィー工程とウエットエッチングによって加工する。次に絶縁膜（チャネル保護膜６０）として酸化珪素をＲＦマグネトロンスパッタリング装置で２００ｎｍの厚さに形成する（電極間距離１１０ｍｍ、パワーＲＦ３００Ｗ、Ｏ２／Ａｒ＝２０／１８０ｓｃｃｍ、圧力０．２Ｐａ、時間２５分）。ゲート電極２０としてＩＴＯをＤＣマグネトロンスパッタリング装置で３０ｎｍの厚さに形成し、フォトリソグラフィー工程とウエットエッチングによって加工する。ゲート配線部は低抵抗化のために、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等を積層してもよい。ただし、発光した光をＴＦＴのチャネル部に導光するためにチャネル上のゲート電極の一部はＩＴＯ等の透明電極とする。次に保護膜８０として窒化珪素をＣＶＤ装置で２０ｎｍの厚さに形成する。フォトリソグラフィー工程とドライエッチングによって、コンタクトホール８１を形成する。
実施例３と同様に、アノード電極９０としてＩＴＯをＤＣマグネトロンスパッタリング装置で１５０ｎｍの厚さに形成し、フォトリソグラフィー工程とウエットエッチングによって加工する。次に発光部分として正孔輸送層１００、発光層１１０、電子輸送層１２０を形成し、カソード電極１３０としてアルミニウムを形成する。
最後に乾燥剤１４０を封止缶１５０にて封入する。
この構造により、発光した光が透明のゲート電極２０を透過して、半導体膜４０のアモルファスＩＧＺＯに照射されることによって、電気的ストレスによる閾値電圧の変化を補償することができる。
本発明の発光表示装置の一実施形態の断面図である。 本発明を説明するＴＦＴの断面図である。 本発明を適用できるＴＦＴの伝達特性への光照射の影響を説明する図である。 実施例２を説明する図である。 本発明の発光表示装置の別の実施形態の断面図である。 本発明の発光表示装置のさらに別の実施形態の断面図である。
符号の説明
１０ 絶縁性基板
１１ 下地膜
２０ ゲート電極
２１ 反射板
３０ ゲート絶縁膜
４０ 半導体膜
５０ ソース電極
５１ ドレイン電極
６０ チャネル保護膜
７０ 遮光膜
７１ 透光性の領域
８０ 保護膜
８１ コンタクトホール
９０ アノード電極
１００ 正孔輸送層
１１０ 発光層
１２０ 電子輸送層
１３０ カソード電極
１４０ 乾燥剤
１５０ 封止缶
２００ ＴＦＴ
２１１ ゲート絶縁膜
２１２ ゲート電極
２２１ ソース電極
２２２ ドレイン電極
２３０ チャネル層

Claims (14)

  1. 発光素子と、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極、ドレイン電極を少なくとも有し前記発光素子を駆動するＴＦＴと、からなる画素を複数備える発光表示装置であって、
    前記半導体膜を構成する半導体は、Ｉｎ、Ｇａ、Ｚｎ又はＳｎのいずれかを含む酸化物半導体であり、前記発光素子から放射される光のうち、前記半導体の吸収端波長より長波長の光の少なくとも一部を透過させることにより前記半導体膜に照射する機構が設けられ、前記機構は、前記ＴＦＴの閾値電圧変化を抑制するように、前記発光素子に応じて、前記半導体膜に照射される光の波長と強度とが調整されたものであることを特徴とする発光表示装置。
  2. 発光素子と、ゲート電極、ゲート絶縁膜、半導体膜、ソース電極、ドレイン電極を少なくとも有し前記発光素子を駆動するＴＦＴと、からなる画素を複数備える発光表示装置であって、
    前記半導体膜を構成する半導体は、Ｉｎ、Ｇａ、Ｚｎ又はＳｎのいずれかを含む酸化物半導体であり、前記発光素子から放射される光のうち、前記半導体の吸収端波長より長波長の光の少なくとも一部を透過させることにより前記半導体膜に照射する機構が設けられ、前記機構は、前記ＴＦＴの閾値電圧の変化量と、前記発光素子の発光スペクトルとに応じて、前記半導体膜に照射される光の波長と強度とが調整されたものであることを特徴とする発光表示装置。
  3. 前記閾値電圧変化は、前記発光素子の駆動に伴い前記ＴＦＴに生ずる電気的ストレスに起因するものであることを特徴とする請求項１または２に記載の発光表示装置。
  4. 前記電気的ストレスは、前記ＴＦＴのドレイン・ソース電極間電圧Ｖｄｓ、ゲート・ソース電極間電圧Ｖｇｓ、および、前記ＴＦＴの駆動時間とから構成される前記ＴＦＴの駆動条件により規定されることを特徴とする請求項３に記載の発光表示装置。
  5. 前記機構は、前記発光素子と前記半導体膜との間に設けられた透光性領域の透光率によって、前記半導体膜に透過される光の波長と強度とが調整されたものであることを特徴とする請求項１乃至４のいずれか１項に記載の発光表示装置。
  6. 前記機構は、前記発光素子と前記半導体膜との間に設けられた透光性領域の、前記発光素子と前記半導体膜との間に設けられた遮光膜に対する面積比または位置によって、前記半導体膜に透過される光の波長と強度とが調整されたものであることを特徴とする請求項１乃至４のいずれか１項に記載の発光表示装置。
  7. 前記機構は、前記半導体の吸収端波長より短波長の光から前記半導体膜を遮蔽する波長選択手段を有することを特徴とする請求項１乃至６のいずれか１項に記載の発光表示装置。
  8. 前記波長選択手段は、前記半導体膜と前記発光素子との間に設けられたカラーフィルタであることを特徴とする請求項７に記載の発光表示装置。
  9. 前記波長選択手段は、前記発光素子から放射される光のうち、前記半導体の吸収端波長よりも長い波長の光の少なくとも一部を反射する反射体であり、該反射体からの反射光が前記半導体膜に照射されることが可能な位置に、前記反射体が設けられてなることを特徴とする請求項７に記載の発光表示装置。
  10. 前記遮光膜は、前記半導体膜と前記発光素子との間において、前記発光素子毎に設けられた金属層であることを特徴とする請求項６に記載の発光表示装置。
  11. 前記遮光膜は、前記半導体膜と前記発光素子との間に位置する、前記ゲート電極であることを特徴とする請求項６に記載の発光表示装置。
  12. 前記透光性領域は、前記遮光膜に形成されたスリットであることを特徴とする請求項６に記載の発光表示装置。
  13. 前記半導体のギャップ内準位の面密度は、１０１３ｃｍ−２ｅＶ−１以下であることを特徴とする請求項１乃至１２のいずれか１項に記載の発光表示装置。
  14. 前記半導体のバンドギャップが２．７ｅＶ以上であることを特徴とする請求項１乃至１３のいずれか１項に記載の発光表示装置。
JP2008174484A 2008-07-03 2008-07-03 発光表示装置 Active JP5511157B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008174484A JP5511157B2 (ja) 2008-07-03 2008-07-03 発光表示装置
US13/001,000 US8592815B2 (en) 2008-07-03 2009-06-30 Light emitting display apparatus
PCT/JP2009/062263 WO2010002029A1 (en) 2008-07-03 2009-06-30 Light emitting display apparatus
US14/059,949 US9153635B2 (en) 2008-07-03 2013-10-22 Light emitting display apparatus
US14/842,649 US9450037B2 (en) 2008-07-03 2015-09-01 Light emitting display apparatus
US15/243,091 US9911797B2 (en) 2008-07-03 2016-08-22 Light emitting display apparatus
US15/878,825 US10319798B2 (en) 2008-07-03 2018-01-24 Light emitting display apparatus
US16/401,406 US11205689B2 (en) 2008-07-03 2019-05-02 Light emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008174484A JP5511157B2 (ja) 2008-07-03 2008-07-03 発光表示装置

Publications (3)

Publication Number Publication Date
JP2010014942A JP2010014942A (ja) 2010-01-21
JP2010014942A5 JP2010014942A5 (ja) 2011-08-18
JP5511157B2 true JP5511157B2 (ja) 2014-06-04

Family

ID=41003648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008174484A Active JP5511157B2 (ja) 2008-07-03 2008-07-03 発光表示装置

Country Status (3)

Country Link
US (6) US8592815B2 (ja)
JP (1) JP5511157B2 (ja)
WO (1) WO2010002029A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
KR102293198B1 (ko) * 2009-09-16 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5584103B2 (ja) 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
WO2011093000A1 (en) * 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011102203A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device using the same
KR101904466B1 (ko) * 2012-05-08 2018-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6289822B2 (ja) * 2012-05-31 2018-03-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR101983022B1 (ko) * 2012-12-04 2019-05-28 엘지디스플레이 주식회사 유기발광장치
TWI505476B (zh) * 2012-12-27 2015-10-21 E Ink Holdings Inc 薄膜電晶體結構
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102120075B1 (ko) * 2013-12-30 2020-06-08 엘지디스플레이 주식회사 유기발광표시장치
KR102244074B1 (ko) * 2014-10-15 2021-04-26 삼성디스플레이 주식회사 유기발광 조명장치 및 그 제조방법
KR102267126B1 (ko) * 2014-12-19 2021-06-21 삼성디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법
CN108320705B (zh) * 2018-02-14 2021-04-27 京东方科技集团股份有限公司 像素单元及其制作方法和阵列基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH09213965A (ja) 1996-01-31 1997-08-15 Sharp Corp 半導体装置の製造方法
JPH10209460A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000172199A (ja) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
CN1156894C (zh) 1999-03-05 2004-07-07 精工爱普生株式会社 薄膜半导体装置的制造方法
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP4016144B2 (ja) * 2003-09-19 2007-12-05 ソニー株式会社 有機発光素子およびその製造方法ならびに表示装置
JP2005250448A (ja) * 2004-02-05 2005-09-15 Sharp Corp 電子素子、表示素子及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
TWI239790B (en) * 2004-05-12 2005-09-11 Toppoly Optoelectronics Corp Organic light-emitting device and fabrication method thereof
JP2006024862A (ja) 2004-07-09 2006-01-26 Nippon Hoso Kyokai <Nhk> 有機トランジスタおよび有機トランジスタの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007266160A (ja) * 2006-03-28 2007-10-11 Canon Inc 有機発光素子アレイ
JP2009244370A (ja) * 2008-03-28 2009-10-22 Casio Comput Co Ltd 表示装置及び表示装置の製造方法
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5202094B2 (ja) * 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
GB2469532A (en) * 2009-04-18 2010-10-20 Ibm Signal repowering chip for three-dimensional integrated circuit

Also Published As

Publication number Publication date
US9911797B2 (en) 2018-03-06
JP2010014942A (ja) 2010-01-21
US20110101346A1 (en) 2011-05-05
US20180166523A1 (en) 2018-06-14
US9153635B2 (en) 2015-10-06
US8592815B2 (en) 2013-11-26
US20140042441A1 (en) 2014-02-13
WO2010002029A1 (en) 2010-01-07
US20190259821A1 (en) 2019-08-22
US9450037B2 (en) 2016-09-20
US10319798B2 (en) 2019-06-11
US20160358990A1 (en) 2016-12-08
US20150372069A1 (en) 2015-12-24
US11205689B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
JP5511157B2 (ja) 発光表示装置
KR101097161B1 (ko) 반도체소자의 처리 방법
JP5202094B2 (ja) 半導体装置
JP5305730B2 (ja) 半導体素子の製造方法ならびにその製造装置
US8530246B2 (en) Method for controlling threshold voltage of semiconductor element
TWI389216B (zh) 製造場效電晶體的方法
JP5408842B2 (ja) 発光装置およびその製造方法
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
WO2013024646A1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR101633621B1 (ko) 전계 효과형 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서 그리고 x선 센서
JP5901420B2 (ja) 薄膜トランジスタの製造方法
WO2017150351A1 (ja) 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
KR102537352B1 (ko) 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R151 Written notification of patent or utility model registration

Ref document number: 5511157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151