TWI389216B - 製造場效電晶體的方法 - Google Patents

製造場效電晶體的方法 Download PDF

Info

Publication number
TWI389216B
TWI389216B TW097136473A TW97136473A TWI389216B TW I389216 B TWI389216 B TW I389216B TW 097136473 A TW097136473 A TW 097136473A TW 97136473 A TW97136473 A TW 97136473A TW I389216 B TWI389216 B TW I389216B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
gate
field effect
effect transistor
forming
Prior art date
Application number
TW097136473A
Other languages
English (en)
Other versions
TW200937534A (en
Inventor
Ryo Hayashi
Hisato Yabuta
Yoshinori Tateishi
Nobuyuki Kaji
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of TW200937534A publication Critical patent/TW200937534A/zh
Application granted granted Critical
Publication of TWI389216B publication Critical patent/TWI389216B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Dram (AREA)
  • Formation Of Insulating Films (AREA)

Description

製造場效電晶體的方法
本發明係有關一種用以製造場效電晶體的方法。本發明尤有關一種用以製造具有作為半導體層之氧化物膜之場效電晶體的方法。
近年來，包含多晶體透明導電ZnO(氧化鋅)基氧化物薄膜之通道層之薄膜電晶體(TFT)如火如荼地發展(日本專利申請案早期公開2002-076356號)。
日本專利申請案早期公開第2002-076356號揭示由於薄膜可在低溫下形成，且可透過可見光，因此可在諸如塑膠板或薄膜之基板上形成可撓透明TFT。
惟，ZnO(氧化鋅)基化合物無法在室溫下形成穩定的非晶相，而是形成多晶相。由於在晶界散開，因此，難以增加電子遷移率。而且，多晶粒之形狀及相互連接因薄膜形成方法而有極大不同。這亦造成TFT裝置之特性之不同。
為解決上述問題，最近披露一種含有In-Ga-Zn-O(銦-鎵-鋅-氧)非晶態氧化物之薄膜電晶體(K. Nomura等人；自然432，488(2004))。此電晶體可在室溫下形成於塑膠基板或玻璃基板上。此外，電晶體具有約在6至9cm2 /Vs範圍之場效遷移率，且正常情況下為離型。而且，電晶體可透過可見光。又，藉由以諸如電子射束或粒子射束之能量射束照射In-Ga-Zn-O(銦-鎵-鋅-氧)非晶態氧化物主動層，可改變導電性(US 2007/0054507 A1)。
又，業已披露，當進行周知蒸氣氧化，在含有濕氣之大氣中進行退火時，蒸氣之強氧化力可改進氧化矽膜所構成閘極絕緣層之介電強度，並可改造半導體與氧化物絕緣層間的介面(日本專利第3225268號)。
此外，日本早期公開申請案第2007-311404號揭示一種製程，其包含為獲得於長期操作中穩定之氧化物半導體電晶體，在形成氧化物半導體之後，於氧化氣體環境中進行熱處理之步驟。其亦揭示使用氧基、氧、蒸氣或臭氧作為氧化氣體。
對包含非晶態In-Ga-Zn-O(銦-鎵-鋅-氧)之含非晶態氧化物之TFT進行研究，發現於某些情況下，TFT之電晶體特性不同。
電晶體特性之變化可能在例如顯示器之像素電路中為電晶體所驅動之有機發光二極體(LED)及液晶的操作中造成變化。此等變化可能係源極與通道間以及汲極與通道間所產生之寄生電阻所造成。
本發明係有鑑於以上諸問題而開發完成者，並因此，本發明之目的在於提供一種可減少上述寄生電阻之製造場效電晶體的方法。
本發明之目的在於提供一種製造場效電晶體的方法，該電晶體於基板上至少具有源極、汲極、氧化物半導體層、絕緣層及閘極，該方法包含在形成絕緣層於氧化物半導體層上之後之一退火步驟，藉由在含有濕氣的大氣中退火，增加氧化物半導體層之導電性，該退火步驟中的蒸氣壓高於退火溫度下大氣中的飽和水蒸氣壓。於該方法中，絕緣層為閘極絕緣層及保護層之至少一者。
本發明之另一目的在於提供一種藉由上述方法製造之場效電晶體。
本發明之又一目的在於提供一種顯示設備，其中於基板上，一顯示裝置之電極連接於場效電晶體之源極及汲極之一，其中該場效電晶體係上述場效電晶體。
當在含有水、比重大的水、蒸氣或比重大的水蒸氣(後文稱為濕氣)之大氣中進行退火時，根據本發明用以製造場效電晶體的方法，濕氣通過形成於氧化物半導體上的絕緣層，並擴散於氧化物半導體層中。結果，氧化物半導體層的導電性可增加。
此外，當使用保護場效電晶體之通道區免受蒸氣大氣影響的構造時，與源極以及汲極接觸之區域之導電性可增加。這可減少於源極以及氧化物半導體層與汲極以及氧化物半導體層間產生的寄生電阻，並可製造具有優異特性之場效電晶體。
本發明之進一步特點由以下參考附圖所作例示性實施例之說明即可瞭然。
以下參考圖式詳細說明根據本發明實施製造場效電晶體之方法。
第1A至1D圖係顯示根據本發明，場效電晶體之例示性構造之剖視圖。第1A圖顯示例示性上閘極參差薄膜電晶體，第1B圖顯示例示性上閘極/上接觸薄膜電晶體，第1C圖顯示例示性下閘極反向參差薄膜電晶體，及第1D圖顯示例示性下閘極/下接觸薄膜電晶體。
於第1A至1D圖中，元件符號10標示基板，元件符號11標示源極，元件符號12標示汲極，元件符號13標示氧化物半導體層，元件符號14標示閘極絕緣層，元件符號15標示閘極，元件符號16標示層間絕緣層，且元件符號17標示保護層。
第2至6圖係電晶體之剖視圖，其示意顯示根據本發明，於含有濕氣之大氣下退火之步驟中，氧化物半導體之導電性增加之區域。第2圖對應第1A圖，第3圖對應第1B圖，第4及5圖對應第1C圖，且第6圖對應第1D圖。
於下文中，舉第2圖為例，依序說明根據本發明實施之製造場效電晶體之方法。
電極層形成於第2圖所示基板10上。源極11及汲極12稍後由電極層形成。電極層可藉由濺射、脈波雷射沉積(PLD)、電子束蒸發或化學蒸氣沉積(CVD)形成。基板10可為玻璃板、塑膠板或塑膠膜。又，較佳地可使用具有良好導電性之材料作為電極材料。導電材料之例子包含諸如In2 O3 ：Sn、ZnO及Inx Zny O之氧化物導體以及諸如Pt(鉑)、Au(金)、Ni(鎳)、Al(鋁)及Mo(鉬)之金屬電極材料。
其次，藉由光微影，形成用於源極11及汲極12之圖案。
氧化物半導體層13由氧化物膜形成於具有圖案化之源極11及汲極12之基板10上。氧化物半導體層13可藉由濺射、脈波雷射沉積(PLD)、電子束蒸發或化學蒸氣沉積(CVD)形成。又，可使用具有半導體性質，且藉由於含有濕氣的大氣中退火增加其導電性的材料作為氧化物半導體材料。氧化物半導體材料之例子包含銦氧化物及鋅氧化物。氧化物半導體材料較佳係由非晶態氧化物材料構成，尤佳係由含In(銦)、Ga(鎵)及Zn(鋅)之非晶態氧化物材料構成。
閘極絕緣層14形成於氧化物半導體層13上。閘極絕緣層14可藉由濺射、脈波雷射沉積(PLD)、電子束蒸發或化學蒸氣沉積(CVD)形成。閘極絕緣層材料僅須具有良好絕緣性質。絕緣材料之例子包含Al2 O3 、Y2 O3 及HfO2 ，以及由此等化合物之至少兩種構成之混晶化合物。然而，理想的是閘極絕緣材料為氧化物，俾在形成閘極絕緣層之後於含有濕氣的大氣中退火時獲得充分的效果。亦即，較佳係形成於氧化物半導體層上之絕緣層(包含如稍後所述保護層)為氧化物絕緣層，且從適當蒸氣滲透率及可與氧化物半導體相配性的觀點看來，最佳係可使用SiOx 於濺射。
接著，形成閘極15於閘極絕緣層14上。閘極15可藉由濺射、脈波雷射沉積(PLD)、電子束蒸發或化學蒸氣沉積(CVD)形成。較佳地，可使用具有導電性材料作為電極材料。例如，可使用諸如In2 O3 ：Sn、ZnO及Inx Zny O之氧化物導體以及諸如Pt(鉑)、Au(金)、Ni(鎳)、Al(鋁)及Mo(鉬)之金屬電極材料。在此，閘極15之圖案藉由光微影形成。若考慮源極11與汲極12間之位置關係，形成圖案之位置可在任一處，可獲得電晶體特性。
其次，進行於含有水、比重大的水、蒸氣或比重大的水蒸氣的大氣中退火之步驟，此為本發明之特徵。於此情況下，理想的是蒸氣壓力高於大氣中的飽和蒸氣壓力。於本發明中，「大氣中的飽和蒸氣壓力」係指在1atm(大氣壓力)下空氣(主要由氮及氧構成)中的飽和蒸氣壓力。如第2圖所示，在當使用具有低蒸氣滲透率之金屬作為閘極，於從閘極15側看來未覆蓋閘極15之區域進行本發明之此種退火情況下，蒸氣通過閘極絕緣層14，氧化物半導體19之導電性可增加。更具體而言，藉由使用閘極15作為掩模，連接源極11及汲極12之區域中之氧化物半導體之導電性可增加，同時，保護形成通道之部分。當根據本發明進行含濕氣之退火時，由於氧化物半導體層覆蓋閘極絕緣層14，因此，相較於半導體之介面露出之情形，可減少雜質附著之影響，從而，可獲得穩定的特性。
當在形成閘極絕緣層14之前於含有濕氣的大氣中進行退火，並進行氧化物半導體之導電性之增加時，依形成閘極絕緣層14之條件而定，氧化物半導體之導電性再度改變，以致於無法充分呈現本發明之效果。
第3圖係電晶體之剖視圖，其示意顯示根據本發明，於含有濕氣之大氣下退火之步驟中製造上閘極/上接觸薄膜電晶體期間，氧化物半導體之導電性增加的區域。
在此，氧化物半導體層13、閘極絕緣層14及閘極15藉由第2圖所示方式形成。藉由根據本發明，在閘極15形成後，於含有濕氣之大氣下退火，可獲得類似於參考第2圖所說明者之效果。接著，在藉由與用於形成閘極絕緣層者相同之手段，選擇性形成層間絕緣層之後，形成接觸孔，並接著，形成源極及汲極以完成場效電晶體。
第4圖係電晶體之剖視圖，其示意顯示根據本發明，於含有濕氣之大氣下退火之步驟中製造下閘極反向參差薄膜電晶體期間，氧化物半導體之導電性增加的區域。
於第4圖中，閘極15、閘極絕緣層14、氧化物半導體層13及保護層17以和參考第2圖所述者相同之方式形成。保護層以和形成閘極絕緣層者相同之方式形成，須具有於退火步驟中隔離蒸氣之效果。因此，理想的是保護層具有堆疊構造，該構造具有與氧化物半導體層13接觸之諸如SiOx 之氧化物絕緣層部分17〞以及重疊於其上，諸如SiNx 之低蒸氣滲透率材料之部分17'。接觸孔形成於保護層中以獲得第4圖所示形狀。藉由於此程序中在含有濕氣之大氣中退火，可增加氧化物半導體之導電性。
此後，形成源極及汲極以完成場效電晶體。此時，由於上述保護層發揮蝕刻阻止元件之功能，因此，源極及汲極之圖案化不受相對於氧化物半導體之蝕刻選擇比例影響。
又，於製造下閘極反向參差薄膜電晶體程序中，可採用以下步驟。根據本發明，於含有濕氣之大氣中退火之步驟可在藉由選擇諸如ITO之具有蒸氣滲透率之材料作為源極及汲極，形成源極及汲極之後進行。
第5圖示意顯示電晶體以及形成於氧化物半導體之導電性增加之區域的剖視圖，根據本發明，該電晶體可在下閘極反向參差薄膜電晶體之製程期間，於含有濕氣之大氣下退火，在異於第4圖所示者之步驟中製造。
於第5圖中，金屬製閘極15、閘極絕緣層14、氧化物半導體層13及保護層17以和參考第2圖所述者相同之方式形成。具有低蒸氣滲透率之通道蓋18形成於保護層17上。此具有低蒸氣滲透率之通道蓋18之形成係本發明實施例之特性之一。通道蓋18可在以閘極15作為曝光掩模下，使用氧化物半導體層13之透明性，以自對準方式形成於通道部分。若膜厚為數微米，即可以用於光微影方法中的光敏樹脂作為通道蓋18之材料。以此方式，獲得第5圖所示形式。藉由於此方法中在含有濕氣之大氣中退火，可獲得參考第2圖所說明之效果。
於此構造中，異於第4圖所示情形，保護層無須具有隔離蒸氣之效果。又，通道蓋18可在含有濕氣之大氣中退火之步驟後移除。於此程序之後，形成源極及汲極以完成場效電晶體。此時，類似於參考第4圖所作說明，由於上述保護層發揮蝕刻阻止元件之功能，因此，源極及汲極之圖案化不受相對於氧化物半導體之蝕刻選擇比例影響。
第6圖係電晶體之剖視圖，其示意顯示根據本發明，在製造下閘極/下接觸薄膜電晶體期間，於含有濕氣之大氣下退火之步驟中，氧化物半導體之導電性增加之區域。
於第6圖中，金屬製閘極15、閘極絕緣層14、由透明氧化物導體製成之源極11及汲極12、氧化物半導體層13及保護層17以和參考第2圖所述者相同之方式形成。類似於參考第5圖所作說明，具有低蒸氣滲透率之通道蓋18形成於保護層17上。因此，通道蓋18可在以閘極15作為曝光掩模下，使用氧化物半導體層13之透明性，以自對準方式形成於通道部分中。以此方式，獲得第6圖所示形式。藉由於此方法中在含有濕氣之大氣中退火，可獲得參考第2圖所說明之效果。
以下更詳細說明根據本發明，於含有濕氣之大氣中將氧化物半導體退火之效果。
曾有報告指出，於咸知為蒸氣氧化，含有濕氣之大氣下的退火中，蒸氣之強氧化力改進由氧化矽膜所形成之閘極絕緣層之介電強度，並改造半導體與氧化物絕緣層間的介面。然而，根據本發明人等的發現，有關氧化物半導體，依條件而定，呈現有減低電阻或增加導電性之效果。
第7圖係一樣本之示意剖示圖，該樣本被製造來測量於含有濕氣之大氣退火之In-Ga-Zn-O(銦-鎵-鋅-氧)非晶態氧化物膜之導電性變化。其藉由將具有20nm膜厚之InGaZnO4 薄膜圖案化於＃1737基板(康寧公司(Corning Inc.)製造)上，形成電極，並接著藉由濺射具有100nm厚度之SiOx 膜作為保護層，予以形成。
第8圖顯示第7圖所示樣本之InGaZnO4 薄膜分別在200℃、250℃及300℃下退火之後的導電性。〝○〞標示樣本在空氣中退火一小時後之導電性，且〝●〞標示樣本在空氣中個別溫度下退火一小時，又在相同溫度下進行退火一小時後之導電性。藉由真空圍封第7圖所示樣本以及玻璃管中的純水，進行蒸氣退火。將此時純水量調整為退火溫度下約2大氣壓力。如於第8圖中所示，經察，由於水或蒸氣通過具有100nm膜厚之SiOx 絕緣層而到達氧化物半導體，因此，藉由進行蒸氣退火，較於在空氣中退火情形，更增加氧化物半導體之導電性。此結果顯示除了退火之熱效應外，還有藉水或蒸氣增加氧化物半導體之載體密度之效果。增加載體密度之效果被視為蒸氣增加H原子於氧化物半導體上所致。此結果亦顯示空氣中的濕氣不足以獲得上述效果，且暗示增加導電性之效果取決於退火大氣中濕氣量。更具體而言，當於含有濕氣之大氣下退火之步驟中的飽和蒸氣壓力高於退火溫度下空氣中的飽和蒸氣壓力時，可獲得上述效果。
如以上所述，日本專利申請案早期公開第2007-311404揭示，為藉由因熱處理而發生之氧化充分進行，使用氧基、氧、蒸氣及臭氣。然而，本發明減低電阻之效果並非藉由於空氣所代表之氧化大氣中熱處理所獲得者，而是用於氧化物半導體，在含有濕氣之大氣中退火所特有者。此外，絕對必要的是形成於氧化物半導體上的絕緣層可滲透蒸氣。
又，根據本發明人等之發現，可於100℃或更高或低於500℃下進行於含有濕氣之大氣中退火。如眾所周知，蒸氣壓力高於100℃或更高下之大氣壓力，於此壓力下可穩定獲得蒸氣。於此意義下，在100℃或更高溫度下，可穩定實現於含有濕氣之大氣中退火之步驟。根據本發明人等之發現，飽和蒸氣壓力變得更高，蒸氣更容易通過SiOx 絕緣層。溫度變得更高，飽和蒸氣壓力即變得更高。由以上關係，根據本發明，較佳係蒸氣之溫度為120℃或更高，尤佳係200℃或更高。例如，當溫度為120℃或更高時，可獲得2大氣壓力之飽和蒸氣壓力。又，SiOx 絕緣層之蒸氣滲透率與蒸氣壓力有極大關聯，且咸認為蒸氣壓力變得更高，滲透率即變得更高。經察，如於第8圖中所示導電性變化之蒸氣壓力約為2大氣壓力。考慮於120℃或更高溫度下SiOx 絕緣層之蒸氣滲透率，蒸氣被視為通過具有100nm膜厚之SiOx 絕緣層，且有效供至氧化物半導體之表面。
又，於高溫區，如K. Nomura等人於自然432，488(2004)所說明，藉由於500℃或更高溫度下退火，於固態中開始發生自非晶相至晶相的相變，在此，其非常難獲得單晶，且預期會獲得多晶。由於多晶誘發薄膜電晶體之特性因晶界產生而變化，因此，不像本發明之主要部分之「於含有濕氣之大氣中退火之步驟」那麼好。
如由根據本發明在200℃下蒸氣退火之結果可知，氧化物半導體通道層全體之導電性可增加及控制。第1A至1D圖示意顯示於含有濕氣之大氣下退火之步驟中之電晶體及氧化物半導體之導電性增加之區域之剖視圖。一般說來，藉由調整於成膜製程中的氧化條件，具體而言，調整於濺射方法或PLD方法中的氧氣含量，控制氧化物半導體之導電性。然而，氧化物半導體之導電性減少因氧含量增加而非常快速，在某些情形下，包含複製之控制很難。於氧化物半導體中有一種情形，即氧化物通道層在對半導體而言導電性過低(亦即，電阻過高)，且獲得氧化物通道層之複製率的條件下形成，然後，藉由退火，增加導電性。於此情況下，溫度須不低於300℃。由於根據本發明於含有濕氣之大氣中退火，因此，導電性可在低至不高於250℃之溫度下增加，以促成期望之半導體性質。於此情況下，從控制導電性以發揮作為半導體之功能的觀點看來，蒸氣溫度較佳為120℃或更高及250℃或更低，尤佳為120℃或更高及200℃或更低。
以下說明使用藉根據本發明製造場效電晶體之方法所製造電晶體之顯示設備。
顯示設備可藉由將一輸出端子，亦即藉由本發明之方法形成之場效電晶體之汲極連結於諸如有機或無機電致發光(EL)裝置或液晶裝置之顯示裝置，予以組裝。以下將參考顯示設備之橫剖視圖詳細說明顯示設備。
如於第9圖中所示，場效電晶體於基板111上包含氧化物膜(通道層)112、源極113、汲極114、閘極絕緣膜115以及閘極116。汲極114透過層間絕緣膜117電連接於第一電極118。第一電極118與發光層119接觸，而發光層119則與第二電極120接觸。如此，待供至發光層119之電流可藉透過氧化物膜112之通道而自源極113流至汲極114之電流控制。因此，待供至發光層119之電流可藉場效電晶體之閘極116之電壓控制。第一電極118、發光層119及第二電極120構成無機或有機電致發光裝置。
替代地，如於第10圖中所示，一延長汲極114亦用來作為第一電極118。電壓透過第一電極118施加於介設在高電阻膜121與122間之液晶單元或電泳粒子單元123。液晶單元或電泳粒子單元123、高電阻膜121與122、第一電極118及第二電極120構成顯示裝置。待施加於顯示裝置之電壓可藉透過非晶態氧化物膜112而自源極113流至汲極114之電流控制。因此，電壓可藉TFT之閘極116之電壓控制。當顯示裝置之顯示媒體係容納封裝於絕緣膜中之流體及粒子之小盒時，可去除高電阻膜121與122。
其次，於以下參考第11圖說明包含複數個二維配置之像素之顯示設備。像素包含EL裝置(在此，稱為有機EL裝置)以及場效電晶體。
於第11圖中顯示驅動有機EL層204之電晶體201以及選擇像素之電晶體202。電容器203保持所選狀態，貯存電荷於共用電極線207與第二電晶體202之源極間，並保持第一電晶體201之閘控信號透過掃瞄電極線205及信號電極線206選擇像素。
更具體而言，一圖像信號被從驅動電路(未圖示)，透過掃瞄電極線205，送至閘極，作為脈波信號。同時，一圖像信號被從另一驅動電路(未圖示)，透過信號電極線206，送至電晶體202，作為脈波信號。
如此，選擇像素。接著，導通電晶體202以貯存電荷於配設在信號電極線206與電晶體202之源極間的電容器。藉此，維持第一電晶體201之閘極電壓於期望電壓，並導通第一電晶體201。保持此狀態，直至收到次一信號為止。當第一電晶體201處於“ON”(“導通”)狀態時，持續將電壓及電流供至有機EL層204，藉此，維持發光。
於第11圖所示顯示設備中，一個像素包含兩個電晶體及一個電容器。然而，一個像素包含三個或更多電晶體，以改進性能。
以下說明本發明之多數實施例，不過，本發明絕不限於此等實施例。
(實施例1)
第1A圖顯示用以製造上閘極參差場效電晶體之方法。
藉由濺射將用以形成源極及汲極之電極層形成於玻璃基板10(1737，康寧公司(Corning Inc.)製)。此等電極由銦錫氧化物(ITO)形成，並具有50nm之厚度。
接著，藉由光微影及蝕刻，將電極層圖案化，以形成源極11及汲極12。
其次，於具有源極11及汲極12之玻璃基板10上形成具有30nm厚之In-Zn-Ga-O(銦-鋅-鎵-氧)氧化物非晶態半導體層13。在室溫(25℃)之基板溫度下，藉射頻(RF)濺射設備，形成氧化物半導體層。靶係具有In2 O3 .ZnO成份之3英寸多晶燒結模塑物。RF輸入功率為200W(瓦)。薄膜形成時之總大氣壓力為0.5帕，且此時之氣體流量率為Ar：O2 =95：5。接著，藉由光微影及蝕刻，將氧化物半導體層13圖案化。
接著，形成閘極絕緣層14及閘極15。
閘極絕緣層14藉由濺射，由SiO2 形成，作為靶，並具有100nm之厚度。閘極絕緣層14藉由光微影及剝離圖案化。
閘極15藉由濺射，由Mo(鉬)形成，作為靶，並具有100nm之厚度。又，閘極15藉由光微影及蝕刻圖案化。
接著，使用壓力蒸氣爐，於2大氣壓力及250℃下進行退火1小時，俾在與源極11及汲極12接觸之區域增加In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層之導電性。以此方式完成本發明之場效電晶體。
根據本發明製造之場效電晶體可達到有關磁滯特性、均勻性、高速操作性等之優異特性。
(實施例2)
第1B圖顯示用以製造上閘極/上接觸場效電晶體之方法。
首先，於玻璃基板10(1737，康寧公司(Corning Inc.)製)上形成具有50nm厚之In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層13。藉射頻(RF)濺射設備，在室溫(25℃)之基板溫度下，形成氧化物半導體膜。使用具有In2 O3 ‧ZnO成份之3英寸多晶燒結模塑物作為靶，且RF輸入功率為200W(瓦)。薄膜形成時之總大氣壓力為0.5帕，且此時之氣體流量率為Ar：O2 =93：7。此後，使用光微影及蝕刻，將氧化物半導體層13圖案化。
其次，形成閘極絕緣層14及閘極15。
閘極絕緣層14藉由濺射，由SiO2 形成，作為靶，並具有100nm之厚度。閘極絕緣層14藉由光微影及剝離圖案化。
閘極15藉由濺射，由Mo(鉬)形成，作為靶，並具有100nm之厚度。又，閘極15藉由光微影及蝕刻圖案化。
接著，使用壓力蒸氣爐，於2大氣壓力及250℃下進行退火1小時，俾在與源極11及汲極12接觸之區域增加In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層之導電性。以此方式獲得第3圖所示構造。
此後，藉由濺射將由SiNx 製成之層間絕緣層16形成300nm之厚度，並藉由光微影及蝕刻形成接觸孔。最後，藉由濺射，將由Mo(鉬)製成之源極及汲極沉積200nm之厚度，並藉由光微影及剝離圖案化。以此方式完成本發明之場效電晶體。
根據本發明製造之場效電晶體可達到有關磁滯特性、均勻性、高速操作性等之優異特性。
(實施例3)
第1C圖顯示用以製造下閘極/上接觸場效電晶體之方法。
首先，使用光微影技術及蝕刻技術，將閘極15圖案化及形成於基板10(1737，康寧公司(Corning Inc.)製)上。藉由濺射，由Mo(鉬)形成厚度50nm之電極於玻璃基板10上。
其次，有關閘極絕緣層14，使用SiO2 作為靶，藉由濺射，形成200nm厚之SiO2 膜。又，使用具有30nm厚度之In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體材料作為氧化物半導體層13。
在室溫(25℃)之基板溫度下，使用射頻(RF)濺射設備形成氧化物半導體層。使用具有In2 O3 .ZnO成份之3英寸多晶燒結模塑物作為靶，且RF輸入功率為200W瓦。薄膜形成時之總大氣壓力為0.5帕，且此時之氣體流量率為Ar：O2 =95：5。此後，使用光微影技術及蝕刻技術，將氧化物半導體層13圖案化。
接著，形成亦用來作為蝕刻阻止層之保護層17、源極11及汲極12。
使用SiO2 與Si3 N4 之層疊構造作為保護層17，該保護層17用來作為蝕刻阻止層之保護層17。使用SiO2 與Si3 N4 作為靶，且藉由濺射，依此順序沉積厚度100nm之SiO2 及厚度300nm之SiNx 。又，藉由光微影及蝕刻，形成接觸孔於保護層17中。
使用銦錫氧化物(ITO)作為源極11及汲極12之材料，且膜厚為150nm。藉由光微影及蝕刻，將源極11及汲極12圖案化。
接著，使用壓力蒸氣爐，於2大氣壓力及300℃下進行退火1小時，俾在與源極11及汲極12接觸之區域增加In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體之導電性。以此方式完成本發明之場效電晶體。
根據本發明製造之場效電晶體可達到有關磁滯特性、均勻性、高速操作性等之優異特性。
(實施例4)
本實施例係實施例3之替代製程。第1C圖顯示用以製造下閘極/上接觸場效電晶體之方法。
以和實施例3相同之方式形成至氧化物半導體層13。此後，有關亦用來作為蝕刻阻止層之保護層17，使用SiO2 作為靶，藉由濺射沉積SiO2 達300nm之厚度，並於其上形成具有低蒸汽滲透率之通道蓋。使用氧化物半導體之透明性，以自對準方式，形成通道蓋於通道部，而閘極則被用來作為曝光掩模。又，使用5μm膜厚之光敏聚醯亞胺作為通道蓋之材料。
接著，使用壓力蒸氣爐，於2大氣壓力及300℃下進行退火1小時，俾在與源極11及汲極12接觸之區域增加In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層之導電性。以此方式獲得第5圖所示構造。其次，使用通道蓋作為掩模，形成接觸孔於保護層17。此時，可在形成接觸孔之後，移除通道。
使用Mo(鉬)作為源極11及汲極12之電極材料，且膜厚為150nm。藉由光微影及蝕刻，將源極11及汲極12圖案化。以此方式完成本發明之場效電晶體。
根據本發明製造之場效電晶體可達到有關磁滯特性、均勻性、高速操作性等之優異特性。
(實施例5)
第1D圖顯示用以製造下閘極/下接觸場效電晶體之方法。
以和實施例3及4相同之方式形成至閘極絕緣層14。此後，藉由濺射，形成用以形成源極及汲極之電極層17。有關電極材料，使用Mo(鉬)作為靶，藉由濺射，沉積200nm之厚度，並藉由光微影及蝕刻圖案化。接著，形成50nm厚度之In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層13。藉射頻(RF)濺射設備，在室溫(25℃)之基板溫度下，形成氧化物半導體層。使用具有In2 O3 .ZnO成份之3英寸聚晶燒結模塑物作為靶，且RF輸入功率為200W瓦。薄膜形成時之總大氣壓力為0.5帕，且此時之氣體流量率為Ar：O2 =90：10。此後，使用光微影技術及蝕刻技術，將氧化物半導體層13圖案化。接著，有關保護層17，使用SiO2 作為靶，藉由濺射，形成100nm厚之SiO2 膜。又，沉積300nm厚度之SiNx 作為通道蓋層，並藉由光微影及蝕刻，將通道蓋18圖案化。
接著，使用壓力蒸氣爐，於2大氣壓力及300℃下進行退火1小時，俾在與源極11及汲極12接觸之區域增加In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層之導電性。以此方式完成本發明之場效電晶體。
根據本發明製造之場效電晶體可達到有關磁滯特性、均勻性、高速操作性等之優異特性。
(實施例6)
於第1A至1D圖所示每一場效電晶體中顯現In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層13整體之導電性增加，且被控制於用來作為TFT之最佳導電性。
於實施例1至4所示每一場效電晶體中，用以形成In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層之條件設定成氣體流量率為Ar：O2 =80：20，且形成閘極絕緣層14或保護層17於氧化物半導體上。此後，使用壓力蒸氣爐，於2大氣壓力及200℃下進行退火1小時，以增加In-Zn-Ga-O(銦-鋅-鎵-氧)非晶態氧化物半導體層之導電性。於第12A至12D圖中顯示此階段之示意圖。此後，以除了此程序，與實施例1至4所示者相同之方式完成本發明之場效電晶體。
根據本發明製造之場效電晶體可達到有關磁滯特性、均勻性、高速操作性等之優異特性。
(實施例7)
本實施例說明包含上閘極TFT之顯示設備。
以和實施例1或2相同之方式製造上閘極TFT。將形成汲極之ITO膜之短側延長至100μm。除了90μm的延長部分外，TFT覆蓋絕緣層，同時固定有用於源極及汲極之配線。聚醯亞胺膜塗布於其上，並接受摩擦處理。
於此同時，ITO膜及聚醯亞胺膜以相同方式形成於塑膠基板上，並接受摩擦處理。將上面形成有ITO膜及聚醯亞胺膜之塑膠基板安置成與基板相向，於該基板上隔5μm之距離形成上閘極TFT。於基板間的間隙充塡向列液晶。而且，一對偏振板設在此一構造之兩側上。當施加電壓於上閘極TFT之閘極以改變施加於閘極之電壓時，光傳輸僅在自汲極延長之ITO膜之30μm×90μm部分改變。光傳輸亦可藉施加於源極與汲極間之電壓，在閘極電壓下持續改變，於該閘極電壓下，上閘極TFT處於ON(導通)狀態。如此，如第9圖所示，製造包括作為顯示裝置之液晶單元之顯示設備。
於本實施例中，上面形成有TFT之基板可為白色塑膠板，TFT之每一電極可由金形成，並可省略聚醯亞胺膜及偏振器。白色塑膠板與透明塑膠基板間的空隙充塡多數小盒，其中粒子及流體被包覆在絕緣膜中。於具有此種構造之顯示設備中，藉TFT控制施加於延長之汲極與位於上部之ITO膜間的電壓，俾小盒中的粒子上下移動，藉此，可透過控制從透明基板側看來於延長汲極區之反射比，進行顯示。
於本實施例中，諸TFT可相互緊鄰形成以形成電流控制電路，該電流控制電路具有例如普通四電晶體一電容器構造。此構造之末級電晶體之一可為第6圖所示TFT，以驅動有機電致發光(EL)裝置。例如，可使用包含用來作為汲極之上述ITO膜之TFT。包含電荷注入層及發光層之有機EL裝置可形成於自汲極延長之ITO膜之30μm×90μm部分。如此，即可製造包含EL裝置之顯示設備。
(實施例8)
二維配置根據實施例4之顯示裝置及多數TFT。例如，以在矩形之短側方向40μm之隔距及長側方向120μm之隔距配置各具有約30μm×115μm尺寸的7,425×1,790像素。像素包含根據實施例4之顯示裝置，諸如液晶單元或EL裝置及TFT。1,790閘極線沿長側方向通過7,425 TFT之閘極。7,425信號線通過1,790 TFT之源極沿短側方向自非晶態氧化物半導體膜突出5μm之部分。閘極線連接於閘極驅動電路。信號線連接於源極驅動電路。於液晶顯示裝置情況下，可將具有與液晶顯示裝置相同尺寸之濾色片適當地安置於液晶顯示裝置上，以製造每英寸具有約211像素(ppi)之A4大小主動矩陣彩色影像顯示設備。於濾色片中，紅、綠及藍(RGB)於長側方向反覆。
於EL裝置情況下，EL裝置中所含兩個TFT之第一TFT之閘極連接於閘極線，且第二TFT之源極連接於信號線。RGB(紅綠藍)之發射波長於EL裝置之長側方向反覆。如此，可製造具有與液晶顯示裝置相同的解析度的發射彩色影像顯示設備。
根據本發明，用以驅動主動矩陣之驅動電路可包含與像素TFT相同之TFT或既有IC晶片。
雖然業已參考例示性實施例說明本發明，惟須知，本發明不限於所揭示之例示性實施例。以下申請專利範圍之範疇須作最廣闊之解釋，以涵蓋所有此種修改及均等構造和功能。
10．．．基板
11．．．源極
12．．．汲極
13．．．氧化物半導體層
14．．．閘極絕緣層
15．．．閘極
17．．．保護層
18．．．通道蓋
19．．．氧化物半導體
112．．．氧化物膜
113．．．源極
114．．．汲極
115．．．閘極絕緣膜
116．．．閘極
117．．．層間絕緣膜
118．．．第一電極
119．．．發光層
120．．．第二電極
121,122．．．高電阻膜
123．．．電泳粒子單元
201．．．第一電晶體
202．．．第二電晶體
203．．．電容器
204．．．有機EL層
205．．．掃描電極線
206．．．單一電極線
207．．．共用電極線
第1A、1B、1C及1D圖係顯示根據本發明，場效電晶體之例示性構造之剖視圖。第1A圖顯示上閘極參差薄膜電晶體，第1B圖顯示上閘極/上接觸薄膜電晶體，第1C圖顯示下閘極反向參差薄膜電晶體，第1D圖顯示下閘極/下接觸薄膜電晶體。
第2圖係電晶體之剖視圖，其示意顯示根據本發明，在製造上閘極參差薄膜電晶體期間，於含有濕氣之大氣退火中，氧化物半導體之導電性增加之區域。
第3圖係電晶體之剖視圖，其示意顯示根據本發明，在製造上閘極/上接觸薄膜電晶體期間，於含有濕氣之大氣退火中，氧化物半導體之導電性增加之區域。
第4圖係電晶體之剖視圖，其示意顯示根據本發明，在製造下閘極反向參差薄膜電晶體期間，於含有濕氣之大氣退火中，氧化物半導體之導電性增加之區域。
第5圖係電晶體之剖視圖，其示意顯示根據本發明，在製造下閘極反向參差薄膜電晶體期間，於含有濕氣之大氣退火中，氧化物半導體之導電性增加之區域，其方法不同於第4圖所表示者。
第6圖係電晶體之剖視圖，其示意顯示根據本發明，在製造下閘極/下接觸薄膜電晶體期間，於含有濕氣之大氣退火中，氧化物半導體之導電性增加之區域。
第7圖係顯示根據本發明，於含有濕氣之大氣退火時，In-Ga-Zn-O(銦-鎵-鋅-氧)非晶態氧化物膜之樣本形狀之圖式。
第8圖係顯示根據本發明，於含有濕氣之大氣退火時，In-Ga-Zn-O(銦-鎵-鋅-氧)非晶態氧化物膜之電阻率改變之圖式。
第9圖係根據本發明，一顯示設備之例子之剖視圖。
第10圖係根據本發明，另一顯示設備之例子之剖視圖。
第11圖係顯示顯示設備之構造之視圖，於該顯示設備中二維配置包含有機EL裝置及薄膜電晶體之像素。
第12A、12B、12C及12D圖係於第1A、1B、1C及1D圖所示場效電晶體中，全部氧化物半導體之導電性增加時之剖視圖。第12A圖顯示根據本發明，於上閘極參差薄膜電晶體中，在含有濕氣之大氣中進行退火步驟之剖視圖；第12B圖顯示根據本發明，於上閘極/上接觸薄膜電晶體中，在含有濕氣之大氣中進行退火步驟之剖視圖；第12C圖顯示根據本發明，於下閘極反向參差薄膜電晶體中，在含有濕氣之大氣中進行退火步驟之剖視圖；第12D圖顯示根據本發明，於下閘極/下接觸薄膜電晶體中，在含有濕氣之大氣中進行退火步驟之剖視圖。
10．．．基板
11．．．源極
12．．．汲極
13．．．氧化物半導體層
14．．．閘極絕緣層
15．．．閘極
19．．．氧化物半導體

Claims (19)

  1. 一種製造場效電晶體的方法，該電晶體至少具有源極、汲極、氧化物半導體層、絕緣層及閘極在基板上或基板上方，該方法包含在形成該絕緣層於該氧化物半導體層之後，退火該氧化物半導體層及該絕緣層在含有濕氣的大氣中，以增加該氧化物半導體層之導電性，其中，蒸氣壓高於退火溫度下該大氣中的飽和水蒸氣壓。
  2. 如申請專利範圍第1項之製造場效電晶體的方法，其中，該絕緣層係閘極絕緣層及保護層之至少一者。
  3. 如申請專利範圍第1項之製造場效電晶體的方法，至少包括：形成該源極及該汲極於該基板上；形成該氧化物半導體層於上面形成有該源極及該汲極之該基板上；形成一閘極絕緣層於該氧化物半導體層上；形成該閘極於該閘極絕緣層上；以及在含有該濕氣的該大氣中進行退火。
  4. 如申請專利範圍第1項之製造場效電晶體的方法，至少包括：形成該氧化物半導體層於該基板上；形成一閘極絕緣層於該氧化物半導體層上；形成該閘極於該閘極絕緣層上；以及 在含有該濕氣的該大氣中進行退火。
  5. 如申請專利範圍第3項之製造場效電晶體的方法，其中，該閘極由具有低蒸氣滲透率之金屬製成。
  6. 如申請專利範圍第1項之製造場效電晶體的方法，至少包括：形成該閘極於該基板上；形成一閘極絕緣層於上面形成有該閘極之該基板上；形成該氧化物半導體層於該閘極絕緣層上；形成一保護層在該氧化物半導體層上或該氧化物半導體層上方；形成一接觸孔於該保護層上；以及在含有該濕氣的該大氣中進行退火；其中該保護層具有疊層結構，該疊層結構包含氧化物絕緣層部分，該氧化物絕緣層部分在該氧化物半導體層上或該氧化物半導體層上方，且於其上疊置一部分低蒸氣滲透率之材料。
  7. 如申請專利範圍第6項之製造場效電晶體的方法，其中，該源極及該汲極於含有濕氣的大氣中退火之前形成；以及該源極及該汲極具有低蒸氣滲透率。
  8. 如申請專利範圍第1項之製造場效電晶體的方法，至少包括：形成該閘極於該基板上； 形成一閘極絕緣層於上面形成有該閘極之該基板上；形成該氧化物半導體層於該閘極絕緣層上；形成一保護層在該氧化物半導體層上或該氧化物半導體層上方；形成一通道蓋在該保護層上或該保護層上方；以及在含有濕氣的大氣中進行退火。
  9. 如申請專利範圍第1項之製造場效電晶體的方法，至少包括：形成該閘極於該基板上；形成一閘極絕緣層於上面形成有該閘極之該基板上；形成該源極及該汲極於該閘極絕緣層上，該源極及該汲極由透明氧化物導體製成；形成該氧化物半導體層於上面形成有該源極及該汲極之該閘極上；形成一保護層在該氧化物半導體層上或該氧化物半導體層上方；形成一通道蓋在該保護層上或該保護層上方；以及在含有濕氣的大氣中進行退火。
  10. 如申請專利範圍第8項之製造場效電晶體的方法，其中，該通道蓋由具有低蒸氣滲透率之材料製成。
  11. 如申請專利範圍第1項之製造場效電晶體的方法，其中，該濕氣係水、比重大的水、水蒸氣或比重大的水蒸氣。
  12. 如申請專利範圍第1項之製造場效電晶體的方法 ，其中，該氧化物半導體層由包含In(銦)、Ga(鎵)及Zn(鋅)之非晶性氧化物材料製成。
  13. 如申請專利範圍第1項之製造場效電晶體的方法，其中，該含有濕氣的大氣中之退火係在100℃或高於100℃及低於500℃之溫度下進行。
  14. 如申請專利範圍第1項之製造場效電晶體的方法，其中，形成於該氧化物半導體層上之絕緣層係氧化物絕緣層。
  15. 一種場效電晶體，由如申請專利範圍第1項之方法製成。
  16. 一種顯示設備，其中於基板上，一顯示裝置之電極連接於一場效電晶體之源極或汲極；其中該場效電晶體係如申請專利範圍第15項之場效電晶體。
  17. 如申請專利範圍第16項之顯示設備，其中，該顯示裝置係電致發光裝置。
  18. 如申請專利範圍第16項之顯示設備，其中該顯示裝置係液晶單元。
  19. 如申請專利範圍第16項之顯示設備，該顯示裝置及該場效電晶體二維配置在該基板上。
TW097136473A 2007-09-26 2008-09-23 製造場效電晶體的方法 TWI389216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007249231 2007-09-26
JP2008223480A JP5354999B2 (ja) 2007-09-26 2008-09-01 電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW200937534A TW200937534A (en) 2009-09-01
TWI389216B true TWI389216B (zh) 2013-03-11

Family

ID=40512011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136473A TWI389216B (zh) 2007-09-26 2008-09-23 製造場效電晶體的方法

Country Status (7)

Country Link
US (1) US8110436B2 (zh)
EP (1) EP2206155B1 (zh)
JP (1) JP5354999B2 (zh)
KR (1) KR101144134B1 (zh)
CN (1) CN101809748B (zh)
TW (1) TWI389216B (zh)
WO (1) WO2009041713A2 (zh)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011001880A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101785992B1 (ko) 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101716918B1 (ko) * 2009-07-31 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102526493B1 (ko) * 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI582951B (zh) * 2009-08-07 2017-05-11 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
WO2011027715A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR102113148B1 (ko) * 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101927922B1 (ko) 2009-09-16 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
CN105789322B (zh) * 2009-09-16 2018-09-28 株式会社半导体能源研究所 半导体器件及其制造方法
KR20180031077A (ko) 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102246127B1 (ko) * 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101944239B1 (ko) * 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105762152B (zh) * 2009-10-29 2021-03-09 株式会社半导体能源研究所 半导体器件
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101082254B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101761432B1 (ko) * 2009-11-06 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180133548A (ko) 2009-11-20 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011065183A1 (en) * 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN102648490B (zh) 2009-11-30 2016-08-17 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
KR102333270B1 (ko) 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
KR20230130758A (ko) 2009-12-25 2023-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105047669B (zh) 2009-12-28 2018-08-14 株式会社半导体能源研究所 存储器装置和半导体装置
JP5844030B2 (ja) * 2010-01-14 2016-01-13 富士フイルム株式会社 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011096286A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
KR101810261B1 (ko) * 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102480055B1 (ko) 2010-02-26 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8906739B2 (en) 2010-04-06 2014-12-09 Sharp Kabushiki Kaisha Thin film transistor substrate and method for manufacturing same
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
KR101229712B1 (ko) * 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541053B2 (en) * 2010-07-08 2013-09-24 Molecular Imprints, Inc. Enhanced densification of silicon oxide layers
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
JP2012114246A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP2012114245A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
JP5687885B2 (ja) * 2010-11-25 2015-03-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101900525B1 (ko) 2011-03-18 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
US9379143B2 (en) * 2011-03-30 2016-06-28 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
CN102184864A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 薄膜晶体管及其制造方法
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP5890251B2 (ja) * 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013081128A1 (ja) * 2011-12-02 2013-06-06 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
CN102751333A (zh) * 2012-04-13 2012-10-24 友达光电股份有限公司 主动元件及其制造方法
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6527416B2 (ja) * 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105676259B (zh) * 2016-01-27 2018-12-04 泉州市金太阳电子科技有限公司 一种基于二硫化钼晶体管的闪烁体探测器及其制作方法
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN106371205A (zh) * 2016-08-31 2017-02-01 中山大学 一种可应用于近眼显示的柔性液晶透镜阵列
JP2020004861A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN111463272B (zh) * 2020-04-29 2021-08-10 中山大学 一种隧穿场效应晶体管结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923193B2 (ja) 1993-12-30 1999-07-26 キヤノン株式会社 光電変換素子の製造方法
JP3225268B2 (ja) 1997-09-18 2001-11-05 東京農工大学長 シリコン酸化物の改質方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
TWM272250U (en) 2004-11-19 2005-08-01 Hon Hai Prec Ind Co Ltd Land grid array electrical connector
JP4375560B2 (ja) * 2004-12-07 2009-12-02 セイコーエプソン株式会社 トランジスタ型強誘電体メモリの製造方法
CN100456440C (zh) * 2005-08-08 2009-01-28 统宝光电股份有限公司 高压水气退火的多晶硅薄膜晶体管组件的制作方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007109840A (ja) * 2005-10-13 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd 水蒸気アニール装置および水蒸気アニール方法
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
EP1950177A4 (en) * 2005-11-18 2009-02-25 Idemitsu Kosan Co SEMICONDUCTOR THIN FILM, MANUFACTURING METHOD AND THIN FILM TRANSISTOR
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5196813B2 (ja) 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5207885B2 (ja) 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法

Also Published As

Publication number Publication date
WO2009041713A3 (en) 2009-07-09
TW200937534A (en) 2009-09-01
CN101809748A (zh) 2010-08-18
EP2206155B1 (en) 2013-11-06
WO2009041713A2 (en) 2009-04-02
EP2206155A2 (en) 2010-07-14
JP2009099953A (ja) 2009-05-07
JP5354999B2 (ja) 2013-11-27
US8110436B2 (en) 2012-02-07
CN101809748B (zh) 2012-07-04
KR101144134B1 (ko) 2012-05-24
US20100203673A1 (en) 2010-08-12
KR20100061555A (ko) 2010-06-07

Similar Documents

Publication Publication Date Title
TWI389216B (zh) 製造場效電晶體的方法
KR102451215B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR101898439B1 (ko) 반도체 장치의 제작 방법
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP5110803B2 (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TWI406418B (zh) 薄膜電晶體及其製造方法
JP5196870B2 (ja) 酸化物半導体を用いた電子素子及びその製造方法
JP5305630B2 (ja) ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US7737438B2 (en) Field-effect transistor and method for manufacturing the same
JP2008235871A (ja) 薄膜トランジスタの形成方法及び表示装置
TW200847441A (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2013024646A1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TW200915577A (en) Manufacturing method of thin film transistor using oxide semiconductor
JP2010161339A (ja) 電界効果型トランジスタ及び表示装置
JP2007288156A (ja) アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP7492410B2 (ja) 画素回路及びその製造方法
JPWO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees