JP2012114245A - 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 - Google Patents
薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 Download PDFInfo
- Publication number
- JP2012114245A JP2012114245A JP2010262030A JP2010262030A JP2012114245A JP 2012114245 A JP2012114245 A JP 2012114245A JP 2010262030 A JP2010262030 A JP 2010262030A JP 2010262030 A JP2010262030 A JP 2010262030A JP 2012114245 A JP2012114245 A JP 2012114245A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- gate electrode
- forming
- taos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 18
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 13
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100489577 Solanum lycopersicum TFT10 gene Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Abstract
【課題】ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴ、このＴＡＯＳ ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得る。
【解決手段】ガラス基板１１上に形成されたゲート電極１２と、ゲート電極１２上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に、ゲート電極１２と重ならないように形成されたソース電極１４およびドレイン電極１５と、ゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように形成された第１、第２ＴＡＯＳ層１６、１７と、第１、第２ＴＡＯＳ層１６、１７上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光により形成された島状絶縁膜１８とを備え、第１、第２ＴＡＯＳ層１６、１７の島状絶縁膜１８と重ならない領域の抵抗値は、島状絶縁膜１８と重なる領域の抵抗値よりも低くなっている。
【選択図】図１
【解決手段】ガラス基板１１上に形成されたゲート電極１２と、ゲート電極１２上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に、ゲート電極１２と重ならないように形成されたソース電極１４およびドレイン電極１５と、ゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように形成された第１、第２ＴＡＯＳ層１６、１７と、第１、第２ＴＡＯＳ層１６、１７上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光により形成された島状絶縁膜１８とを備え、第１、第２ＴＡＯＳ層１６、１７の島状絶縁膜１８と重ならない領域の抵抗値は、島状絶縁膜１８と重なる領域の抵抗値よりも低くなっている。
【選択図】図１
Description
この発明は、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、この薄膜トランジスタ（ＴＦＴ）を用いた表示装置用電極基板およびそれらの製造方法に関する。
従来から、薄膜トランジスタ（ＴＦＴ）として、Ｂ／Ｃ型と呼ばれるボトムゲートかつトップコンタクト構造のものが広く用いられている。また、近年、ＴＦＴの半導体層として、透明アモルファス酸化物半導体（ＴＡＯＳ）を用いるものが提案されている（例えば、特許文献１参照）。ここで、ＴＡＯＳをＴＦＴに用いるに際して、半導体層を従来のアモルファスシリコン（ａ−Ｓｉ：ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ）からＴＡＯＳに置き換えることを念頭に開発が進められている。
しかしながら、従来技術には、以下のような課題がある。
従来のトップコンタクト構造のＴＦＴにおいて、半導体層としてＴＡＯＳを用いる場合には、ソース電極およびドレイン電極となる金属層がＴＡＯＳ層の直上に位置することとなる。また、ＴＡＯＳ材料の中で製品化が有力視されるＩＧＺＯ（Ｉｎ、ＧａおよびＺｎを含む酸化物）は、酸やアルカリに対する耐薬液性が低く、プラズマダメージを受けやすい。
従来のトップコンタクト構造のＴＦＴにおいて、半導体層としてＴＡＯＳを用いる場合には、ソース電極およびドレイン電極となる金属層がＴＡＯＳ層の直上に位置することとなる。また、ＴＡＯＳ材料の中で製品化が有力視されるＩＧＺＯ（Ｉｎ、ＧａおよびＺｎを含む酸化物）は、酸やアルカリに対する耐薬液性が低く、プラズマダメージを受けやすい。
そのため、ソース電極およびドレイン電極のパターニングに際して、耐薬液性が低いＴＡＯＳは、プロセスダメージを受けやすい。すなわち、プロセスに対するマージンが小さいので、ＴＦＴ特性の低下や歩留まりの低下を生じやすい。そこで、ＴＡＯＳを用いたＴＦＴ（ＴＡＯＳ ＴＦＴ）は、ソース電極およびドレイン電極がパターニングされた後に、ＴＡＯＳ層が形成されるボトムコンタクト構造とすることが望ましい。
また、従来のａ−Ｓｉを用いたＴＦＴ（ａ−Ｓｉ ＴＦＴ）は、合わせズレによるＴＦＴの寄生容量の変動を抑制するために、合わせズレによる影響が小さくなるよう、「Ｕ」字形状に構成されている。しかしながら、ＴＡＯＳ ＴＦＴは、ａ−Ｓｉ ＴＦＴの１０倍以上の移動度を有するので、「Ｕ」字形状にすると、ＴＦＴのサイズが要求値を超えることとなる。
もし、ＴＦＴが要求サイズよりも大きくなると、ＴＦＴの寄生容量による画質への影響が急激に大きくなるので、ＴＦＴを「Ｕ」字形状にすることはできない。そのため、ＴＡＯＳ ＴＦＴは、合わせズレによる寄生容量の変動が生じやすいストレート形状をとらざるを得ず、必然的に従来のａ−Ｓｉ ＴＦＴよりも合わせズレによる画質の低下が生じやすい。
さらに、従来のトップコンタクト構造のＴＦＴにＴＡＯＳを用いた場合には、ソース電極およびドレイン電極をゲートに対して位置合わせすることにより、合わせズレマージンの分だけＴＦＴの寄生容量が大きくなり、かつ合わせズレに応じて表示画面内の寄生容量の大きさが不均一となる。
ここで、液晶表示装置において、開口率や画質を向上させるために、ＴＦＴの寄生容量を低減する方法として、紫外線による裏面露光を用いたｉ／ｓ型のセルフアライン（自己整合型）ＴＦＴがある。そのため、寄生容量を低減して開口率や画質を向上させるために、ＴＡＯＳ ＴＦＴは、セルフアラインとすることが望ましい。
しかしながら、ＴＡＯＳ ＴＦＴをボトムコンタクト構造とした場合には、ソース電極およびドレイン電極となる金属層が遮光性を有するので、ＴＦＴをセルフアラインとすることができない。また、ＴＡＯＳ ＴＦＴを裏面露光によるセルフアラインとした場合には、ソース電極およびドレイン電極となる金属層をゲート電極と重なるように配置することができない。
すなわち、ＴＡＯＳ ＴＦＴにおいて、ボトムコンタクト構造と裏面露光によるセルフアラインとは、ソース電極およびドレイン電極となる金属層が遮光性を有するので、互いに整合せず、実現することができないという問題がある。
この発明は、上記のような課題を解決するためになされたものであり、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴ、このＴＡＯＳ ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることを目的とする。
この発明に係るＴＦＴは、基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に、ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、ゲート電極、ソース電極およびドレイン電極上に、ゲート電極を跨いでソース電極とドレイン電極とを繋ぐように形成された透明アモルファス酸化物半導体層と、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により形成された島状絶縁膜と、を備え、透明アモルファス酸化物半導体層の島状絶縁膜と重ならない領域の抵抗値は、プラズマ処理により、島状絶縁膜と重なる領域の抵抗値よりも低くなっているものである。
この発明に係るＴＦＴの製造方法は、基板上にゲート電極を形成するステップと、ゲート電極上にゲート絶縁膜を形成するステップと、ゲート絶縁膜上に、ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、ゲート電極、ソース電極およびドレイン電極上に、ゲート電極を跨いでソース電極とドレイン電極とを繋ぐように透明アモルファス酸化物半導体層を形成するステップと、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成するステップと、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射するステップと、を備えたものである。
この発明に係るＴＦＴによれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜が形成され、透明アモルファス酸化物半導体層の島状絶縁膜と重ならない領域の抵抗値は、プラズマ処理により、島状絶縁膜と重なる領域の抵抗値よりも低くなっている。
また、この発明に係るＴＦＴの製造方法によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成した後、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射している。これにより、透明アモルファス酸化物半導体層のプラズマが照射された領域（島状絶縁膜によってマスクされていない領域）が低抵抗化される。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴ、このＴＡＯＳ ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
また、この発明に係るＴＦＴの製造方法によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成した後、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射している。これにより、透明アモルファス酸化物半導体層のプラズマが照射された領域（島状絶縁膜によってマスクされていない領域）が低抵抗化される。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴ、このＴＡＯＳ ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
以下、この発明に係るＴＦＴおよび表示装置用電極基板の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
実施の形態１．
図１は、この発明の実施の形態１に係るＴＡＯＳ ＴＦＴ１０の構成を示す断面図である。図１において、ＴＡＯＳ ＴＦＴ１０は、ガラス基板１１と、ゲート電極１２と、ゲート絶縁膜１３と、ソース電極１４と、ドレイン電極１５と、第１ＴＡＯＳ層１６（透明アモルファス酸化物半導体層）と、第２ＴＡＯＳ層１７（透明アモルファス酸化物半導体層）と、島状絶縁膜１８と、樹脂絶縁膜１９とを備えている。
図１は、この発明の実施の形態１に係るＴＡＯＳ ＴＦＴ１０の構成を示す断面図である。図１において、ＴＡＯＳ ＴＦＴ１０は、ガラス基板１１と、ゲート電極１２と、ゲート絶縁膜１３と、ソース電極１４と、ドレイン電極１５と、第１ＴＡＯＳ層１６（透明アモルファス酸化物半導体層）と、第２ＴＡＯＳ層１７（透明アモルファス酸化物半導体層）と、島状絶縁膜１８と、樹脂絶縁膜１９とを備えている。
ゲート電極１２は、ガラス基板１１上に形成されている。なお、基板は、ガラス基板１１に限定されず、透明で、かつ絶縁性を有していればよい。ゲート絶縁膜１３は、ゲート電極１２上に形成されている。ソース電極１４およびドレイン電極１５は、ゲート絶縁膜１３上に、ゲート電極１２と重ならないようにそれぞれ形成されている。
第１ＴＡＯＳ層１６は、ゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように形成されたＴＡＯＳ層である。ここで、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７は、材料として、上述したＩｎ、ＧａおよびＺｎを含む酸化物であるＩＧＺＯを用いている。
第２ＴＡＯＳ層１７は、第１ＴＡＯＳ層１６に積層して連続的に形成され、かつゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように形成されたＴＡＯＳ層である。ここで、第２ＴＡＯＳ層１７は、第１ＴＡＯＳ層１６とは異なる成膜条件（後述する）によって形成され、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７は、積層構造を構成している。
島状絶縁膜１８は、第２ＴＡＯＳ層１７上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光（裏面露光）により形成された絶縁膜である。樹脂絶縁膜１９は、第２ＴＡＯＳ層１７および島状絶縁膜１８上に形成されている。
ここで、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７の、島状絶縁膜１８と重ならない領域の抵抗値は、後述するプラズマ処理により、島状絶縁膜１８と重なる領域の抵抗値よりも低抵抗化されている。具体的には、第１ＴＡＯＳ層１６は、ソースとして機能するソース領域１６ａ、ドレインとして機能するドレイン領域１６ｂおよびチャネル領域１６ｃを含む。
なお、第２ＴＡＯＳ層１７は、後述するように、Ｏ2の含有量が大きいので、プラズマ処理によってもなお絶縁性を有し、ソース領域１６ａを保護するソース保護領域１７ａ、ドレイン領域１６ｂを保護するドレイン保護領域１７ｂおよびチャネル領域１６ｃを保護するチャネル保護領域１７ｃを含む。
このとき、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７のチャネル領域１６ｃおよびチャネル保護領域１７ｃは、後述するように、ゲート電極１２に対してセルフアラインとなり、ソース領域１６ａおよびソース保護領域１７ａとドレイン領域１６ｂおよびドレイン保護領域１７ｂとの間に形成されている。
なお、ＴＡＯＳ ＴＦＴ１０を用いた表示装置用電極基板は、ＴＡＯＳ ＴＦＴ１０に加えて、ガラス基板１１上に形成された複数本の走査信号線（図示せず）と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように形成された複数本の表示信号線（図示せず）と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ ＴＦＴ１０と電気的に接続された複数の表示画素電極（図示せず）とをさらに備えて構成される。
また、この表示装置用電極基板において、ゲート電極１２は、走査信号線の一部または延在部から構成され、ソース電極１４およびドレイン電極１５は、表示信号線と同一工程によって形成されている。
続いて、ＴＡＯＳ ＴＦＴ１０の製造方法を、手順に沿って説明する。
まず、ガラス基板１１上にゲート電極１２を形成する。ここで、ゲート電極１２は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。続いて、ゲート電極１２上に、ゲート絶縁膜１３を形成する。ここで、ゲート絶縁膜１３は、例えばＣＶＤによって形成される。
まず、ガラス基板１１上にゲート電極１２を形成する。ここで、ゲート電極１２は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。続いて、ゲート電極１２上に、ゲート絶縁膜１３を形成する。ここで、ゲート絶縁膜１３は、例えばＣＶＤによって形成される。
次に、ゲート絶縁膜１３上に、ゲート電極１２と重ならないようにソース電極１４およびドレイン電極１５を形成する。ここで、ソース電極１４およびドレイン電極１５は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。
続いて、ゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように、第１ＴＡＯＳ層１６を形成する。ここで、第１ＴＡＯＳ層１６は、少なくともＡｒおよびＯ2を含む混合ガスを用いて、スパッタリングにより形成される。
次に、第１ＴＡＯＳ層１６に積層して連続的に、かつゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように、第２ＴＡＯＳ層１７を形成する。ここで、第２ＴＡＯＳ層１７は、少なくともＡｒおよびＯ2を含む混合ガスを用いて、スパッタリングにより形成される。
このとき、第１ＴＡＯＳ層１６は、例えば混合ガスの流量に対するＯ2の流量比１％で成膜され、第２ＴＡＯＳ層１７は、例えば混合ガスの流量に対するＯ2の流量比３３％で成膜される。
続いて、第２ＴＡＯＳ層１７上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光（裏面露光）により、島状絶縁膜１８を形成する。ここで、島状絶縁膜１８の材料として、樹脂製材料や酸化シリコン系または窒化シリコン系のＳｉＮｘ、ＳｉＯｘまたはＳｉＯｘＮｙが考えられる。
次に、ガラス基板１１の全面に、島状絶縁膜１８をマスクとして、島状絶縁膜１８側からプラズマを照射する。このとき、Ｏ2、Ｎ2、ＣＦ4、ＣＨＦ3、Ａｒのうち、少なくとも１つを含むガスを電離させたプラズマがガラス基板１１に照射される。ここで、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７にプラズマが照射されると、ＴＡＯＳ層（ＩＧＺＯ）中の酸素原子が叩き出されて酸素空孔が増加し、性質が導体側に近付く。
これにより、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７のソース領域１６ａおよびソース保護領域１７ａとドレイン領域１６ｂおよびドレイン保護領域１７ｂとが低抵抗化され、ソース領域１６ａおよびドレイン領域１６ｂが電極として使用できる程度の導電率となる。続いて、第２ＴＡＯＳ層１７および島状絶縁膜１８上に、樹脂製材料により、樹脂絶縁膜１９を形成する。
なお、ＴＡＯＳ ＴＦＴ１０を用いた表示装置用電極基板の製造方法は、ＴＡＯＳ ＴＦＴ１０の製造方法に加えて、以下の手順を備えている。すなわち、ガラス基板１１上に複数本の走査信号線（図示せず）を形成する手順と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように複数本の表示信号線（図示せず）を形成する手順と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ ＴＦＴ１０と電気的に接続されるように複数の表示画素電極（図示せず）を形成する手順とをさらに備えている。
また、この表示装置用電極基板の製造方法において、ゲート電極１２は、複数本の走査信号線を形成する手順において同時に形成され、ソース電極１４およびドレイン電極１５は、複数本の表示信号線を形成する手順においてそれぞれ同時に形成される。
ここで、ＴＡＯＳ ＴＦＴ１０の第１ＴＡＯＳ層１６におけるプラズマ処理後の抵抗値を、図２に示す。図２において、右の２点（Ｎ2／３０ｓおよびＮ2／６０ｓ）がプラズマ処理後の抵抗値を示している。図２より、第１ＴＡＯＳ層１６の島状絶縁膜１８と重ならない領域（ソース領域１６ａおよびドレイン領域１６ｂ）の抵抗値が、１０ｋΩ程度まで低下していることが分かる。
上述したように、ＩＧＺＯは耐薬液性が低いので、この実施の形態１では、ソース電極１４およびドレイン電極１５がパターニングされた後にＩＧＺＯの第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７が形成される。すなわち、ＩＧＺＯに対してソース電極１４およびドレイン電極１５はボトムコンタクト構造となる。
また、ＩＧＺＯの耐薬液性の低さは、フォトリソグラフィによるレジスト工程において、ＩＧＺＯ表面の変質に伴うＴＦＴ特性の低下を招きやすい。そこで、この実施の形態１では、ＴＦＴ特性の低下を防止するために、ボトムコンタクト構造であることを利用して、チャネル領域１６ｃとなる部分を含む第１ＴＡＯＳ層１６の成膜と連続して、絶縁性を有する高抵抗な第２ＴＡＯＳ層１７を成膜することにより、チャネル領域１６ｃとなるＩＧＺＯを被覆する。この結果、耐薬液性の低さに起因するプロセスダメージを低減することができる。
さらに、この実施の形態１では、裏面露光により形成された島状絶縁膜１８をマスクとしてプラズマ照射されたＩＧＺＯがソース領域１６ａおよびソース保護領域１７ａ、並びにドレイン領域１６ｂおよびドレイン保護領域１７ｂとなるので、ゲート電極１２に対してチャネル領域１６ｃおよびチャネル保護領域１７ｃの合わせズレが解消されるだけでなく、チャネル領域１６ｃおよびチャネル保護領域１７ｃに対するソース領域１６ａおよびソース保護領域１７ａ、並びにドレイン領域１６ｂおよびドレイン保護領域１７ｂの合わせズレも解消され、完全セルフアラインを実現することができる。
以上のように、実施の形態１に係るＴＦＴによれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜が形成され、透明アモルファス酸化物半導体層の島状絶縁膜と重ならない領域の抵抗値は、プラズマ処理により、島状絶縁膜と重なる領域の抵抗値よりも低くなっている。
また、実施の形態１に係るＴＦＴの製造方法によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成した後、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射している。これにより、透明アモルファス酸化物半導体層のプラズマが照射された領域（島状絶縁膜によってマスクされていない領域）が低抵抗化される。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴ、このＴＡＯＳ ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
また、実施の形態１に係るＴＦＴの製造方法によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成した後、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射している。これにより、透明アモルファス酸化物半導体層のプラズマが照射された領域（島状絶縁膜によってマスクされていない領域）が低抵抗化される。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴ、このＴＡＯＳ ＴＦＴを用いた表示装置用電極基板およびそれらの製造方法を得ることができる。
１１ ガラス基板、１２ ゲート電極、１３ ゲート絶縁膜、１４ ソース電極、１５ ドレイン電極、１６ 第１ＴＡＯＳ層、１６ａ ソース領域、１６ｂ ドレイン領域、１６ｃ チャネル領域、１７ 第２ＴＡＯＳ層、１７ａ ソース保護領域、１７ｂ ドレイン保護領域、１７ｃ チャネル保護領域、１８ 島状絶縁膜、１９ 樹脂絶縁膜。
Claims (8)
- 基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に、前記ゲート電極と重ならないようにそれぞれ形成されたソース電極およびドレイン電極と、
前記ゲート電極、前記ソース電極および前記ドレイン電極上に、前記ゲート電極を跨いで前記ソース電極と前記ドレイン電極とを繋ぐように形成された透明アモルファス酸化物半導体層と、
前記透明アモルファス酸化物半導体層上に、前記ゲート電極をマスクとした前記基板側からの露光により形成された島状絶縁膜と、を備え、
前記透明アモルファス酸化物半導体層の前記島状絶縁膜と重ならない領域の抵抗値は、プラズマ処理により、前記島状絶縁膜と重なる領域の抵抗値よりも低くなっている
ことを特徴とする薄膜トランジスタ。 - 前記透明アモルファス酸化物半導体層は、
成膜条件の互いに異なる２つ以上の透明アモルファス酸化物半導体層が連続的に成膜された積層構造を有している
ことを特徴とする請求項１に記載の薄膜トランジスタ。 - 請求項１または請求項２に記載の薄膜トランジスタを用いた表示装置用電極基板であって、
透明な絶縁性の前記基板上に形成された複数本の走査信号線と、
絶縁膜を介して前記複数本の走査信号線と交差するように形成された複数本の表示信号線と、
前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続された複数の表示画素電極と、をさらに備え、
前記ゲート電極は、前記走査信号線の一部または延在部から構成され、
前記ソース電極および前記ドレイン電極は、前記表示信号線と同一工程によって形成されている
ことを特徴とする表示装置用電極基板。 - 基板上にゲート電極を形成するステップと、
前記ゲート電極上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上に、前記ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、
前記ゲート電極、前記ソース電極および前記ドレイン電極上に、前記ゲート電極を跨いで前記ソース電極と前記ドレイン電極とを繋ぐように透明アモルファス酸化物半導体層を形成するステップと、
前記透明アモルファス酸化物半導体層上に、前記ゲート電極をマスクとした前記基板側からの露光により島状絶縁膜を形成するステップと、
前記基板の全面に、前記島状絶縁膜をマスクとして、前記島状絶縁膜側からプラズマを照射するステップと、
を備えたことを特徴とする薄膜トランジスタの製造方法。 - 前記透明アモルファス酸化物半導体層を形成するステップは、
成膜条件の互いに異なる２つ以上の透明アモルファス酸化物半導体層を連続的に成膜して積層構造を形成するステップを含む
ことを特徴とする請求項４に記載の薄膜トランジスタの製造方法。 - 前記透明アモルファス酸化物半導体層を形成するステップは、
少なくともＡｒおよびＯ2を含む混合ガスを用いて、スパッタリングにより透明アモルファス酸化物半導体層を成膜するステップであり、
前記積層構造の最下層の成膜時には、前記混合ガスの流量に対するＯ2の流量比を５％以下とし、
前記積層構造の最上層の成膜時には、前記混合ガスの流量に対するＯ2の流量比を２０％以上とする
ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。 - 前記プラズマを照射するステップは、
Ｏ2、Ｎ2、ＣＦ4、ＣＨＦ3、Ａｒのうち、少なくとも１つを含むガスを電離させたプラズマを照射する
ことを特徴とする請求項４から請求項６までの何れか１項に記載の薄膜トランジスタの製造方法。 - 請求項４から請求項７までの何れか１項に記載の薄膜トランジスタの製造方法を用いた表示装置用電極基板の製造方法であって、
透明な絶縁性の前記基板上に複数本の走査信号線を形成するステップと、
絶縁膜を介して前記複数本の走査信号線と交差するように複数本の表示信号線を形成するステップと、
前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続されるように複数の表示画素電極を形成するステップと、をさらに備え、
前記ゲート電極を形成するステップと、前記複数本の走査信号線を形成するステップとは、同一ステップであり、
前記ソース電極およびドレイン電極をそれぞれ形成するステップと、前記複数本の表示信号線を形成するステップとは、同一ステップである
ことを特徴とする表示装置用電極基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010262030A JP2012114245A (ja) | 2010-11-25 | 2010-11-25 | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
| KR1020110112548A KR101908496B1 (ko) | 2010-11-25 | 2011-10-31 | 박막 트랜지스터와 표시장치용 전극기판 및 이들의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010262030A JP2012114245A (ja) | 2010-11-25 | 2010-11-25 | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012114245A true JP2012114245A (ja) | 2012-06-14 |
Family
ID=46498133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010262030A Pending JP2012114245A (ja) | 2010-11-25 | 2010-11-25 | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2012114245A (ja) |
| KR (1) | KR101908496B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056566A (ja) * | 2013-09-13 | 2015-03-23 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
| JP2015056565A (ja) * | 2013-09-13 | 2015-03-23 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
| CN104779255A (zh) * | 2014-01-13 | 2015-07-15 | 三星显示有限公司 | 显示面板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6412322B2 (ja) * | 2014-03-13 | 2018-10-24 | 東京エレクトロン株式会社 | 半導体デバイス、その製造方法、及びその製造装置 |
| KR20170041433A (ko) * | 2015-10-07 | 2017-04-17 | 경희대학교 산학협력단 | 듀얼 게이트 박막 트랜지스터 및 그의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2008040343A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP2009099953A (ja) * | 2007-09-26 | 2009-05-07 | Canon Inc | 電界効果型トランジスタの製造方法 |
| JP2010153842A (ja) * | 2008-11-28 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4154176B2 (ja) * | 2002-05-31 | 2008-09-24 | 株式会社吉野工業所 | 棒状化粧料の収納皿 |
-
2010
- 2010-11-25 JP JP2010262030A patent/JP2012114245A/ja active Pending
-
2011
- 2011-10-31 KR KR1020110112548A patent/KR101908496B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2008040343A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP2009099953A (ja) * | 2007-09-26 | 2009-05-07 | Canon Inc | 電界効果型トランジスタの製造方法 |
| JP2010153842A (ja) * | 2008-11-28 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056566A (ja) * | 2013-09-13 | 2015-03-23 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
| JP2015056565A (ja) * | 2013-09-13 | 2015-03-23 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
| CN104779255A (zh) * | 2014-01-13 | 2015-07-15 | 三星显示有限公司 | 显示面板 |
| JP2015133490A (ja) * | 2014-01-13 | 2015-07-23 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示パネル |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101908496B1 (ko) | 2018-12-19 |
| KR20120056767A (ko) | 2012-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US9726940B2 (en) | Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus | |
| US8604477B2 (en) | Pixel structure and manufacturing method thereof | |
| KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2013251526A (ja) | 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法 | |
| US20120223308A1 (en) | Thin-film transistor, process for production of same, and display device equipped with same | |
| US20170213916A1 (en) | Dual-Gate TFT Array Substrate and Manufacturing Method Thereof, and Display Device | |
| US9893092B2 (en) | Thin-film transistor array substrate having oxide semiconductor with channel region between conductive regions | |
| JP2013051328A (ja) | アクティブマトリックス型表示素子およびその製造方法 | |
| JP2012114245A (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| US20180166562A1 (en) | Thin Film Transistor, Manufacturing Method for Array Substrate, Array Substrate and Display Device | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| US9972643B2 (en) | Array substrate and fabrication method thereof, and display device | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| JP6375165B2 (ja) | 表示装置 | |
| US9373589B2 (en) | Display substrate and manufacturing method thereof as well as display device | |
| JP2015056566A (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| JP6262477B2 (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| WO2022267532A1 (zh) | 阵列基板及其制备方法、显示面板 | |
| JP5687885B2 (ja) | 薄膜トランジスタおよび表示装置用電極基板の製造方法 | |
| TWI569456B (zh) | 薄膜電晶體及其製造方法 | |
| JP2009103769A (ja) | 表示装置 | |
| KR101888430B1 (ko) | 박막 트랜지스터 및 표시장치용 전극기판의 제조방법 | |
| JP2020031107A (ja) | 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141028 |