JP2013251526A - 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法 - Google Patents
薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法 Download PDFInfo
- Publication number
- JP2013251526A JP2013251526A JP2013027373A JP2013027373A JP2013251526A JP 2013251526 A JP2013251526 A JP 2013251526A JP 2013027373 A JP2013027373 A JP 2013027373A JP 2013027373 A JP2013027373 A JP 2013027373A JP 2013251526 A JP2013251526 A JP 2013251526A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- film transistor
- channel region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 323
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 90
- 239000010408 film Substances 0.000 claims abstract description 334
- 239000004065 semiconductor Substances 0.000 claims abstract description 225
- 230000001681 protective effect Effects 0.000 claims description 88
- 239000011810 insulating material Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 58
- 239000001257 hydrogen Substances 0.000 claims description 43
- 229910052739 hydrogen Inorganic materials 0.000 claims description 43
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 39
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 39
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 39
- 239000011737 fluorine Substances 0.000 claims description 39
- 229910052731 fluorine Inorganic materials 0.000 claims description 39
- 229910052717 sulfur Inorganic materials 0.000 claims description 39
- 239000011593 sulfur Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 19
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 10
- 229910018503 SF6 Inorganic materials 0.000 claims description 7
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 7
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 7
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 38
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 180
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 54
- 229910052814 silicon oxide Inorganic materials 0.000 description 54
- 239000000463 material Substances 0.000 description 44
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 239000010949 copper Substances 0.000 description 28
- 239000004020 conductor Substances 0.000 description 24
- 239000010936 titanium Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052750 molybdenum Inorganic materials 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 239000011368 organic material Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 8
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 8
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000008054 signal transmission Effects 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910001316 Ag alloy Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical group 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
Abstract
【課題】 薄膜トランジスターのゲート電極と、半導体層のソース領域またはドレイン領域との間の寄生容量が低減され、その特性が向上する薄膜トランジスター、寄生容量によるキックバック電圧が下げられて信号遅延および歪みが低減される薄膜トランジスター表示板およびその製造方法の提供。
【解決手段】ゲート電極と、前記ゲート電極の上または下に位置するゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲート電極と重なり合うチャネル領域と、前記チャネル領域と同じ層に位置し、前記チャネル領域と接続されており、前記チャネル領域を中心として相対向するソース領域およびドレイン領域と、を備え、前記チャネル領域と、前記ソース領域および前記ドレイン領域は酸化物半導体を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が前記チャネル領域のキャリア濃度よりも大きいことを特徴とする薄膜トランジスター。
【選択図】図５
【解決手段】ゲート電極と、前記ゲート電極の上または下に位置するゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲート電極と重なり合うチャネル領域と、前記チャネル領域と同じ層に位置し、前記チャネル領域と接続されており、前記チャネル領域を中心として相対向するソース領域およびドレイン領域と、を備え、前記チャネル領域と、前記ソース領域および前記ドレイン領域は酸化物半導体を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が前記チャネル領域のキャリア濃度よりも大きいことを特徴とする薄膜トランジスター。
【選択図】図５
Description
本発明は、薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法に関する。
薄膜トランジスター（thin film−transistor;ＴＦＴ）は、フラットパネル表示装置など種々の電子装置に用いられている。例えば、薄膜トランジスターは、液晶表示装置（liquid crystal display;ＬＣＤ）、有機発光ダイオードディスプレー（organic light emitting diode display;ＯＬＥＤ Ｄｉｓｐｌａｙ）、電気泳動ディスプレー（electrophoretic display）などのフラット表示装置でスイッチング素子または駆動素子として用いられている。
薄膜トランジスターは、走査信号を送信するゲート線と接続されているゲート電極と、画素電極に印加されるべき信号を送信するデータ線と接続されているソース電極と、ソース電極と相対向するドレイン電極と、ソース電極およびドレイン電極と電気的に接続されている半導体と、を備える。
中でも、半導体は、薄膜トランジスターの特性を決定する重要な要素である。このような半導体としては、ケイ素（Ｓｉ）が最も多用されている。ケイ素は、結晶形態に応じて非晶質シリコンおよび多結晶シリコンに大別できるが、非晶質シリコンは、製造工程が単純であるのに対し、電荷移動度が低くて高性能薄膜トランジスターを製造することに限界がある。一方、多結晶シリコンは、電荷移動度が高いのに対し、ケイ素を結晶化させる工程が求められるため、製造コストおよび工程が複雑である。
これらの非晶質シリコンおよび多結晶シリコンの欠点を補完するために、非晶質シリコンよりも電子移動度が高く、ＯＮ／ＯＦＦ比（ＴＦＴがＯＮした時のドレイン電流とＴＦＴがＯＦＦした時のドレイン電流（リーク電流）との比）が高い他、多結晶シリコンよりも低コストであり、しかも、高い均一度を有する酸化物半導体（oxide semiconductor）を用いる薄膜トランジスターへの取り組みが盛んになされている。
一方、薄膜トランジスターのゲート電極がソース電極またはドレイン電極と寄生容量を形成するとき、このような寄生容量に起因して薄膜トランジスターのスイッチング素子としての特性が低下する虞がある。
本発明の目的は、酸化物半導体を含む薄膜トランジスターの特性を向上させることである。また、本発明の他の目的は、薄膜トランジスターを備える薄膜トランジスター表示板における寄生容量によるキックバック電圧を下げて信号遅延を低減することである。
本発明の一実施形態に係る薄膜トランジスターは、ゲート電極と、前記ゲート電極の上または下に位置するゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲート電極と重なり合うチャネル領域と、前記チャネル領域と同じ層に位置し、前記チャネル領域と接続されており、前記チャネル領域を中心として相対向するソース領域およびドレイン領域と、を備え、前記チャネル領域と、前記ソース領域および前記ドレイン領域は酸化物半導体を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が前記チャネル領域のキャリア濃度よりも大きいことを特徴とする 。
好ましくは、前記ソース領域および前記ドレイン領域は、還元された前記酸化物半導体を含む。
また、好ましくは、前記ソース領域および前記ドレイン領域は、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種をさらに含む。
さらに、好ましくは、前記ソース領域および前記ドレイン領域が含むフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個/ｃｍ３以上である。
さらに、好ましくは、前記チャネル領域のキャリア濃度が１０１８個/ｃｍ３未満であり、前記ソース領域および前記ドレイン領域のキャリア濃度は１０１８個/ｃｍ３以上である。
さらに、好ましくは、前記薄膜トランジスターは、前記ソース領域と接続されたソース電極および前記ドレイン領域と接続されたドレイン電極をさらに備える。
さらに、好ましくは、前記薄膜トランジスターは、前記チャネル領域を覆うエッチストッパーをさらに備え、前記エッチストッパーは、前記ソース領域および前記ドレイン領域と実質的に重なり合わない。
さらに、好ましくは、前記エッチストッパーの縁部の境界および前記ゲート電極の縁部の境界は、実質的に互いに位置合わせされている。
さらに、好ましくは、前記薄膜トランジスターは、前記チャネル領域と、前記ソース領域および前記ドレイン領域の上に位置する保護膜と、前記保護膜の上に位置し、前記チャネル領域と重なり合う上部ゲート電極と、をさらに備える。
さらに、好ましくは、前記ゲート絶縁膜および前記ゲート電極は、前記チャネル領域の上に位置し、前記ゲート電極の縁部の境界と、前記ゲート絶縁膜の縁部の境界および前記チャネル領域の縁部の境界は実質的に互いに位置合わせされている。
本発明の一実施形態に係る薄膜トランジスター表示板の製造方法は、絶縁基板の上にゲート電極を形成するステップと、前記ゲート電極の上にゲート絶縁膜を積層するステップと、前記ゲート絶縁膜の上に半導体パターンを形成するステップと、前記半導体パターンの上に前記半導体パターンを横切って重なり合うエッチストッパーを形成するステップと、前記エッチストッパーによって覆われておらずに露出された前記半導体パターンを処理して、前記エッチストッパーによって覆われたチャネル領域および前記チャネル領域を中心として相対向するソース領域およびドレイン領域を形成するステップと、を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が、前記チャネル領域のキャリア濃度よりも大きいことを特徴とする 。
また、 本発明の他の実施形態に係る薄膜トランジスター表示板の製造方法は、絶縁基板の上に酸化物半導体を含む半導体パターンを形成するステップと、前記半導体パターンの上に絶縁物質を積層して絶縁物質層を形成するステップと、前記絶縁物質層の上にゲート電極を形成するステップと、前記ゲート電極をエッチングマスクとして前記絶縁物質層をパターニングしてゲート絶縁層を形成し、前記半導体パターンの一部を露出させるステップと、前記露出された半導体パターンを処理して前記ゲート電極によって覆われたチャネル領域および前記チャネル領域を中心として相対向するソース領域およびドレイン領域を形成するステップと、を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が、前記チャネル領域のキャリア濃度よりも大きいことを特徴とする。
好ましくは、前記半導体パターンを処理するステップは、前記半導体パターンを還元処理するステップを含む。
また、好ましくは、前記半導体パターンを処理するステップは、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、メタン（ＣＨ４）のうちの少なくとも一種を含むガスを用いて、前記半導体パターンをフッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種でドーピングするステップを含む。
本発明によれば、薄膜トランジスターのゲート電極と半導体層のソース領域またはドレイン領域との間の寄生容量を低減することができ、薄膜トランジスターの特性を向上させることができる。また、薄膜トランジスターを備える薄膜トランジスター表示板における寄生容量によるキックバック電圧を下げて信号遅延および歪みを低減することができる。
以下、本発明の実施形態につき、本発明が属する技術分野において通常の知識を持った者が容易に実施できる程度に詳しく説明する。しかしながら、本発明は種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。
図中、複数の層および領域を明確に表現するために、厚さを拡大して示す。明細書全般に亘って類似する部分に対しては同じ図面符号を付する。層、膜、領域、板などの部分が他の部分の「上に」あるとしたとき、これは、他の部分の「直上に」ある場合だけではなく、これらの間に他の部分がある場合も含む。逆に、ある部分が他の部分の「真上に」あるとしたときには、これらの間に他の部分がないことを意味する。
まず、図１に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図１は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図である。
プラスチック、ガラスなどの絶縁性物質を含む絶縁基板１１０の上にゲート電極１２４を含むゲート線１２１が位置する。ゲート線１２１は、ゲートオン電圧（Ｖｏｎ）およびゲートオフ電圧（Ｖｏｆｆ）を含むゲート信号を送信してもよい。
ゲート線１２１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）や銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）およびチタン（Ｔｉ）などから作製されてもよい。しかしながら、ゲート電極１２４は、物理的な性質が異なる少なくとも二つの導電膜を備える多重膜構造を有していてもよい。
ゲート線１２１の上には、ゲート絶縁膜１４０が位置する。ゲート絶縁膜１４０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁物質を含んでいてもよい。ゲート絶縁膜１４０は、スパッタリング方法などを用いて形成してもよい。
ゲート絶縁膜１４０の上には、チャネル領域１５４と、ソース領域１５３およびドレイン領域１５５を有する半導体層が位置する。
チャネル領域１５４は、ゲート電極１２４と重なり合う。チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界は、ゲート電極１２４の縁部の境界と実質的に一致していてもよく、ゲート電極１２４の縁部の境界の外側または内側に位置していてもよい。中でも、チャネル領域１５４の縁部の境界は、ゲート電極１２４の縁部の境界と実質的に位置合わせされていた方が、薄膜トランジスターの特性の向上および薄膜トランジスター表示板における信号遅延の防止を図る上で好適である。チャネル領域１５４の縁部の境界とゲート電極１２４の縁部とを実質的に位置合わせすることで、ゲート電極１２４とソース領域１５３又はドレイン領域１５５との間の寄生容量を減らすことができるため、信号遅延を防止できるからである。
チャネル領域１５４は、酸化物半導体を含んでいてもよい。酸化物半導体は金属酸化物半導体であり、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）などの金属の酸化物または亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）などの金属とこれらの酸化物との組み合わせから形成されてもよい。例えば、酸化物半導体は、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）のうちの少なくとも一種を含んでいてもよい。
ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４を中心として両側にそれぞれ位置し、互いに離れている。ソース領域１５３およびドレイン領域１５５はゲート電極１２４と重なり合っていてもよく、実質的に重なり合っていなくてもよい。
ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と物理的に且つ電気的に接続されている。
具体的に、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体を含むか、ソース領域１５３およびドレイン領域１５５のキャリア濃度は、チャネル領域１５４のキャリア濃度とは異なる。具体的に、チャネル領域１５４のキャリア濃度が１０１８個／ｃｍ３未満であるとき、ソース領域１５３およびドレイン領域１５５のキャリア濃度は、１０１８個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界にキャリア濃度の勾配が存在する。このキャリア濃度の勾配によりトランジスタの駆動能力を向上することができる。
本発明の一実施形態によれば、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体および還元された酸化物半導体を含んでいてもよい。例えば、ソース領域１５３およびドレイン領域１５５は、酸化物半導体とフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種をさらに含んでいてもよい。このとき、ソース領域１５３およびドレイン領域１５５が含むフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界に、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度の勾配が存在してもよい。
このようなソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体をプラズマ処理などの方法により還元させて形成してもよい。例えば、酸化物半導体を、チャンバー内において、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種を含むガスを用いて、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種でドーピングすることにより、本発明の一実施形態に係るソース領域１５３およびドレイン領域１５５を形成してもよい。
酸化物半導体はｎ型半導体であるため、フッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種のガスでドーピングされたソース領域１５３およびドレイン領域１５５はｎ+層となる。この場合、ソース領域１５３およびドレイン領域１５５は、電極と半導体層との間においてオーミックコンタクトの機能を行ってもよい。
他の実施形態によれば、ソース領域１５３およびドレイン領域１５５は、導電性を有するソース電極、ドレイン電極の機能を行ってもよい。
チャネル領域１５４の上には、エッチストッパー（エッチング防止膜とも呼ばれる）１６４が位置する。エッチストッパー１６４の左右の縁部の境界およびチャネル領域１５４の左右の縁部の境界は、実質的に位置合わせされている。このため、エッチストッパー１６４は、ソース領域１５３またはドレイン領域１５５と実質的に重なり合っていなくてもよい。
エッチストッパー１６４は、チャネル領域１５４を覆って後続工程において薄膜トランジスターのチャネルとなるチャネル領域１５４がエッチング液などによって損傷されることを防ぐことができる。また、エッチストッパー１６４は、チャネル領域１５４の上部に位置する保護膜１８０などの絶縁層または外部からチャネル領域１５４へと水素（Ｈ）などの不純物が拡散することを遮断して、チャネル領域１５４の性質が変わることを防ぐことができる。
エッチストッパー１６４の厚さは、３０００Å以下であってもよい。また、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘまたはＳｉＯＮｘのうちの少なくとも一種の物質を含む無機膜であってもよく、有機物または高分子有機物を含む有機膜であってもよい。
ソース領域１５３およびドレイン領域１５５がソース電極、ドレイン電極機能を行う場合、ゲート電極１２４と、半導体層のソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスター（ＴＦＴ）をなし、薄膜トランジスターのチャネルは、チャネル領域１５４に形成される。
薄膜トランジスターのチャネル長Ｌは、ソース領域１５３とドレイン領域１５５との間の距離、すなわち、チャネル領域１５４の横方向の幅として定義される。また、薄膜トランジスターのチャネル幅（図示せず）は、ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界の長さとして定義される。本発明の一実施形態によれば、薄膜トランジスターのチャネル長Ｌはエッチストッパー１６４の横方向の幅に依存し、エッチストッパー１６４をフォトエッチング工程により形成する場合、露光器の露光限界までチャネル長Ｌを減らすことができる。例えば、露光器の露光限界が３μｍである場合、薄膜トランジスターのチャネル長Ｌを３μｍまで減らすことができるので、薄膜トランジスターの移動度を高めることができて、薄膜トランジスターの特性を向上させることができる。
また、本発明の一実施形態によれば、薄膜トランジスターのチャネル長Ｌは、エッチストッパー１６４の横方向の幅とほぼ同様であるため、エッチストッパー１６４の横方向の幅を調節して薄膜トランジスターのチャネル長Ｌを調節することができる。このため、チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界のゲート電極１２４の縁部の境界に対する位置を自由に設定することができる。チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界をゲート電極１２４の縁部の境界と実質的に位置合わせさせたり、僅かに外側にずらすと、ソース領域１５３およびドレイン領域１５５がゲート電極１２４と実質的に重なり合わないため、ゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量を格段と低減することができる。このため、薄膜トランジスター表示板におけるゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量によるキックバック電圧を下げて信号遅延または歪みを低減することができる。これにより、消費電力を減らすことができる。そのため、データ線などの信号伝送配線（図示せず）の太さをさらに減らすことができ、配線材料の選択における自由度が大きくなる。つまり、信号遅延等の低減のために信号伝送配線を太くする必要がない。
ソース領域１５３およびドレイン領域１５５、並びにエッチストッパー１６４の上には保護膜（パッシベーション層）１８０が位置する。保護膜１８０は、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）と、窒酸化ケイ素（ＳｉＯＮ）およびフッ酸化ケイ素（ＳｉＯＦ）などの絶縁物質から形成されてもよい。
以下、図２Ａおよび図２Ｂ、図３Ａおよび図３Ｂに基づき、本発明の実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図２Ａは、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図２Ｂは、図２Ａに示す薄膜トランジスター表示板の平面図であり、図３Ａは、本発明の他の実施形態に係る薄膜トランジスター表示板の断面図であり、図３Ｂは、図３Ａに示す薄膜トランジスター表示板の平面図である。
図２Ａおよび図２Ｂに示す実施形態は、上述した図１に示す実施形態とほとんど同様であるが、ソース領域１５３と接続されているデータ線１７１およびドレイン領域１５５と接続されている画素電極１９１をさらに備えていてもよい。
データ線１７１は、データ信号を送信し、ゲート線１２１と交差しながら延びていてもよい。データ線１７１は、ソース領域１５３と電気的に接続されている。
図２Ａおよび図２Ｂを参照すると、データ線１７１は、ソース領域１５３と直接的に接触して電気的に接続されていてもよい。
このとき、データ線１７１は、保護膜１８０の下に位置していてもよい。また、データ線１７１は、ソース領域１５３に向かって突き出た突出部（図示せず）を備え、この突出部がソース領域１５３と接触してもよい。
図３Ａおよび図３Ｂを参照すると、データ線１７１は、接続ブリッジ８８を介してソース領域１５３と電気的に接続されてもよい。このとき、データ線１７１は、保護膜１８０の下に位置していてもよく、保護膜１８０は、データ線１７１を露出させるコンタクト孔１８７およびソース領域１５３を露出させるコンタクト孔１８８を備えていてもよい。接続ブリッジ８８は、コンタクト孔１８７、１８８を介してデータ線１７１とソース領域１５３を電気的に接続してもよい。データ線１７１は、ゲート絶縁膜１４０と保護膜１８０との間に位置していてもよく、保護膜１８０の上に位置していてもよい。データ線１７１が保護膜１８０の下に位置する場合に、接続ブリッジ８８は画素電極１９１と同じ層に同じ物質から形成されていてもよい。
画素電極１９１は、保護膜１８０の上に位置し、ＩＴＯ、ＩＺＯなどの透明な導電物質から形成されてもよい。画素電極１９１は、保護膜１８０のコンタクト孔１８５を介してドレイン領域１５５と電気的に接続されてもよい。画素電極１９１は、ドレイン領域１５５からデータ電圧を受け取って映像表示を制御する。
本発明の一実施形態に係る薄膜トランジスター表示板が液晶表示装置に備えられる場合、画素電極１９１は、対向電極（図示せず）と共に液晶層（図示せず）に電場を形成して、液晶分子の配列方向を制御することにより映像を表示する。薄膜トランジスター表示板が有機発光表示装置に備えられる場合に、画素電極１９１と対向電極（図示せず）との間に発光層（図示せず）が位置して発光ダイオードを形成する。
本発明の一実施形態において、データ線１７１または画素電極１９１が薄膜トランジスターのチャネル領域１５４と直接的に接触する必要がない。このため、データ線１７１および画素電極１９１とチャネル領域１５４とをある程度隔てることができるので、特に、データ線１７１が銅（Ｃｕ）などの金属を含むとき、チャネル領域１５４に金属成分が拡散されることを防ぐことができる。これにより、薄膜トランジスターの特性が劣化することを防ぐことができる。
以下、図４Ａおよび図４Ｂに基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図４Ａは、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図４Ｂは、図４Ａに示す薄膜トランジスター表示板の平面図である。
図４Ａおよび図４Ｂに示す実施形態は、上述した図１に示す実施形態とほとんど同じであるが、ソース領域１５３の上に位置するソース電極１７３と、ドレイン領域１５５の上に位置するドレイン電極１７５と、ドレイン電極１７５と電気的に接続されている画素電極１９１と、をさらに備えていてもよい。ここで、ソース電極１７３は、ソース領域１５３と直接的に接触して電気的に接続されてもく、ドレイン電極１７５は、ドレイン領域１５５と直接的に接触して電気的に接続されてもよく。
酸化物半導体領域をプラズマ処理などの方法により還元させてソース領域１５３およびドレイン領域１５５を形成すれば、フッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種のガスでドーピングされたソース領域１５３およびドレイン領域１５５はｎ+層となって、ソース電極１７３とドレイン電極１７５とチャネル層１５４との間においてオーミックコンタクト機能を行うことができる。
図４Ａには、ソース電極１７３およびドレイン電極１７５がソース領域１５３およびドレイン領域１５５よりもさらに厚く示してあるが、これは一つの実施形態に過ぎず、ソース電極１７３およびドレイン電極１７５は、ソース領域１５３およびドレイン領域１５５の厚さと同様であってもよく、それよりも薄くてもよい。
ソース電極１７３はデータ信号を送信し、ゲート線１２１と交差しながら延びるデータ線１７１と接続されている。例えば、ソース電極１７３は、図４Ｂに示すように、データ線１７１の長く延びる部分から突き出た部分であってもよい。他の例として、ソース電極１７３はデータ線１７１とは別設されてデータ線１７１と接続されてもよい。
画素電極１９１は、保護膜１８０の上に位置し、ＩＴＯ、ＩＺＯなどの透明な導電物質から形成されてもよい。画素電極１９１は、保護膜１８０のコンタクト孔１８５を介してドレイン電極１７５と電気的に接続されてもよい。画素電極１９１は、ドレイン電極１７５からデータ電圧を受け取って映像表示を制御する。
ソース電極１７３およびドレイン電極１７５は、アルミニウムやアルミニウム合金などアルミニウム系金属、銀や銀合金など銀系金属、銅や銅マンガンなどの銅合金など銅系金属、モリブデンやモリブデン合金などモリブデン系金属、クロム、タンタルおよびチタンなどから形成されてもよい。例えば、モリブデン合金として、Ｍｏ−Ｎｂ、Ｍｏ−Ｔｉがある。または、ソース電極１７３およびドレイン電極１７５は、ＩＴＯ、ＩＺＯ、ＡＺＯなどの透明性導電物質から形成されてもよい。ソース電極１７３およびドレイン電極１７５は、２以上の導電膜（図示せず）を備える多重膜構造を有していてもよい。例えば、ソース電極１７３およびドレイン電極１７５は、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／Ａｌ、Ｍｏ／Ｃｕ、ＣｕＭｎ／Ｃｕ、Ｔｉ／Ｃｕなどの多重膜構造を有していてもよい。
本実施形態においても、ソース電極１７３およびドレイン電極１７５がチャネル領域１５４と接触する必要がない。このため、ソース電極１７３およびドレイン電極１７５とチャネル領域１５４とをある程度隔てることができるので、ソース電極１７３およびドレイン電極１７５が銅（Ｃｕ）などの金属を含むとき、チャネル領域１５４に金属成分が拡散することを防ぐことができる。これにより、薄膜トランジスターの特性が劣化することを防ぐことができる。
以下、図５に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。
図５は、本発明の一実施形態に係る薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
本実施形態においては、上述した図４Ａおよび図４Ｂに示す薄膜トランジスター表示板を例にとって説明するが、本発明はこれに何ら限定されるものではなく、本発明の一実施形態に係る製造方法は他の種々の実施形態にも同様に適用可能である。
まず、図５（ａ）を参照すると、ガラス製またはプラスチック製の絶縁基板１１０の上に金属などの導電性物質を積層し且つパターニングしてゲート電極１２４を形成する。
次いで、ゲート電極１２４の上に酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁物質を含むゲート絶縁膜１４０を積層する。
次いで、ゲート絶縁膜１４０の上に酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体物質を含む半導体物質層（図示せず）を塗布し、その上にフォトレジストなどの感光膜を塗布し且つ露光して感光膜パターン５１を形成する。
次いで、感光膜パターン５１をマスクとして半導体物質層をエッチングして半導体パターン１５０を形成する。
次いで、図５（ｂ）を参照すると、感光膜パターン５１を除去し、半導体パターン１５０の上にエッチストッパー１６４を形成する。エッチストッパー１６４はゲート電極１２４と重なり合い、半導体パターン１５０の中央部を横切りながら重なり合い、エッチストッパー１６４に覆われていない半導体パターン１５０の両部分がエッチストッパー１６４を挟んで離れて位置する。エッチストッパー１６４は、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘまたはＳｉＯＮｘのうちの少なくとも一種の物質を含む無機膜、有機物または高分子有機物を含む有機膜を化学気相蒸着法（ＣＶＤ）やスパッタリング方法などによって蒸着した後に写真工程により形成してもよい。このとき、ドライエッチング法を用いてもよく、半導体パターン１５０がエッチングされないように十分なエッチング比を有するエッチングガスを用いてもよい。
次いで、図５（ｃ）を参照すると、エッチストッパー１６４の両側において露出された半導体パターン１５０の両部分を処理してソース領域１５３およびドレイン領域１５５を形成する。また、エッチストッパー１６４に覆われている半導体パターン１５０はチャネル領域１５４となる。これにより、ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
露出された半導体パターン１５０を処理する方法として、チャンバー内の還元雰囲気下で熱処理する方法、水素（Ｈ２）、ヘリウム（Ｈｅ）、ホスフィン（ＰＨ３）、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、ジボラン（Ｂ２Ｈ６）、二酸化炭素（ＣＯ２）、ゲルマン（ＧｅＨ４）、セレン化水素（Ｈ２Ｓｅ）、硫化水素（Ｈ２Ｓ）、アルゴン（Ａｒ）、窒素（Ｎ２）、酸化窒素（Ｎ２Ｏ）、フルオロホルム（ＣＨＦ２）などガスプラズマを用いたプラズマ処理方法などがある。
特に、本発明の一実施形態によれば、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、メタン（ＣＨ４）のうちの少なくとも一種を含むガスを用いて、露出された半導体パターン１５０をフッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種でドーピングしたり還元処理したりする方法を用いてもよい。これによれば、上述したように、チャネル領域１５４の酸化物半導体と共にフッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種を含むソース領域１５３およびドレイン領域１５５を形成することができる。このとき、ソース領域１５３およびドレイン領域１５５にドーピングされたフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよい。
次いで、図５（ｄ）を参照すると、ソース領域１５３およびドレイン領域１５５の上にソース電極１７３およびドレイン電極１７５をさらに形成してもよい。
次いで、図５（ｅ）を参照すると、ソース電極１７３およびドレイン電極１７５、ソース領域１５３およびドレイン領域１５５、エッチストッパー１６４の上に絶縁物質を塗布して保護膜１８０を形成する。次いで、保護膜１８０をパターニングしてドレイン電極１７５を露出させるコンタクト孔１８５を形成してもよい。
次いで、図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａおよび図４Ｂに示すように、保護膜１８０の上にドレイン電極１７５またはドレイン領域１５５と電気的に接続された画素電極１９１を形成してもよい。
このような本発明の一実施形態に係る製造方法により製造された薄膜トランジスターにおいて、エッチストッパー１６４の幅を露光限界内で調節して半導体層のソース領域１５３およびドレイン領域１５５がゲート電極１２４と実質的に重なり合わないようにできるので、ゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量を低減することができ、薄膜トランジスターのスイッチング素子としてのオン／オフ特性が向上する。なお、薄膜トランジスターの消費電力および信号伝送配線の太さを減らすことができ、配線材料選択の自由度が大きくなる。
また、薄膜トランジスターのチャネル長Ｌを露光器の露光限界まで減らすことができるので、移動度を高めて薄膜トランジスターの特性を向上させることができる。
次いで、図６および図７に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。上述した実施形態と同じ構成要素に対しては同じ図面符号を付して同じ説明は省略し、相違点を中心に説明する。これは、後述する説明にも同様に適用される。
図６は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図７は、図６に示す薄膜トランジスター表示板の平面図である。
本発明の一実施形態に係る薄膜トランジスター表示板は、上述した図２Ａから図４Ｂに示す実施形態に係る薄膜トランジスター表示板とほとんど同様であるが、島状のエッチストッパー１６４と接続されており、ゲート線１２１に沿ってゲート線１２１と並ぶように延びる線状のエッチストッパー１６１をさらに備える。
エッチストッパー１６４を備える線状のエッチストッパー１６１の縁部の境界は、ゲート電極１２４を備えるゲート線１２１の縁部の境界と実質的に位置合わせされていてもよく、ゲート線１２１の縁部の境界の僅かに内側または外側に位置していてもよい。すなわち、エッチストッパー１６４を備える線状のエッチストッパー１６１の平面形状と、ゲート電極１２４を備えるゲート線１２１の平面形状とはほぼ一致していてもよく、相似形であってもよい。
一方、チャネル領域１５４はエッチストッパー１６４によって覆われており、チャネル領域１５４の縁部の境界、さらに正確には、チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界は、エッチストッパー１６４の縁部の境界と実質的に一致していてもよく、エッチストッパー１６４の縁部の境界の僅かに内側に位置していてもよい。
本実施形態によれば、ゲート電極１２４とソース領域１５３またはドレイン領域１５５とが重なり合う面積を最小化させることができるので、ゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量を格段と低減することができる。
以下、図８に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。
図８は、本発明の一実施形態に係る薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
まず、図８（ａ）を参照すると、ガラス製またはプラスチック製の絶縁基板１１０の上に金属などの導電性物質を積層し且つパターニングしてゲート電極１２４を形成する。
次いで、ゲート電極１２４の上に酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁物質を含むゲート絶縁膜１４０を積層する。
次いで、ゲート絶縁膜１４０の上に酸化物半導体物質を含む半導体パターン１５０を形成し、その上にＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘまたはＳｉＯＮｘのうちの少なくとも一種の物質を含む無機膜、有機物または高分子有機物を含む有機膜を化学気相蒸着法（ＣＶＤ）やスパッタリング方法などにより蒸着してエッチストッパー層１６０を積層する。
次いで、エッチストッパー層１６０の上にフォトレジストなどの感光膜５０を塗布し、絶縁基板１１０の裏面側から光を照射する。このとき、感光膜５０は、露光された部分が除去される量の感光性を有することが好ましい。すると、不透明なゲート電極１２４によって遮られない感光膜５０が露光されて除去される。
次いで、図８（ｂ）を参照すると、露光された感光膜５０を除去して、ゲート電極１２４と対応する感光膜パターン５２を形成する。このとき、感光膜パターン５２の縁部の境界は、ゲート電極１２４の縁部の境界と一致していてもよく、ゲート電極１２４の縁部の境界の僅かに内側または外側に位置していてもよい。これは、露光器に用いられた光の波長や光が透過する物質の種類などの種々の設計要素によって決定される。
次いで、図８（ｃ）を参照すると、感光膜パターン５２をマスクとしてエッチストッパー層１６０をエッチングして、半導体パターン１５０を横切りながら覆うエッチストッパー１６４を形成する。
次いで、図８（ｄ）を参照すると、エッチストッパー１６４によって遮られずに露出された半導体パターン１５０の露出された両部分にイオンをドーピングして導電性を有するソース領域１５３およびドレイン領域１５５を形成する。エッチストッパー１６４に覆われている半導体パターン１５０はチャネル領域１５４となる。これにより、ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
露出された半導体パターン１５０を処理する方法は、上述した実施形態と同様であるため、ここではその詳細な説明は省略する。
次いで、図８（ｅ）を参照すると、ソース領域１５３およびドレイン領域１５５の上にソース電極１７３およびドレイン電極１７５をさらに形成してもよい。
次いで、図８（ｆ）を参照すると、ソース電極１７３およびドレイン電極１７５、ソース領域１５３およびドレイン領域１５５、エッチストッパー１６４の上に絶縁物質を塗布して保護膜１８０を形成する。次いで、保護膜１８０をパターニングしてドレイン電極１７５を露出させるコンタクト孔１８５を形成する。次いで、図６および図７に示すように、保護膜１８０の上にドレイン電極１７５またはドレイン領域１５５と電気的に接続された画素電極１９１を形成してもよい。
次いで、図９および図１０に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図９は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図１０は、図９に示す薄膜トランジスター表示板の平面図である。
本発明の一実施形態に係る薄膜トランジスター表示板は、上述した図２Ａから図４Ｂに示す実施形態に係る薄膜トランジスター表示板とほとんど同様であるが、保護膜１８０の上にゲート電極１２４と相対向する上部ゲート電極１９４をさらに備える。上部ゲート電極１９４は、画素電極１９１と同じ物質を含んでいてもよく、画素電極１９１と同時に形成されてもよい。
図１０を参照すると、上部ゲート電極１９４は、ゲート線１２１と接触して電気的に接続されてもよく、ゲート線１２１からゲート信号が送信されてもよい。このとき、保護膜１８０およびゲート絶縁膜１４０は、ゲート線１２１を露出させるコンタクト孔１８４を備え、コンタクト孔１８４を介して上部ゲート電極１９４がゲート線１２１と接続されてもよい。上部ゲート電極１９４の横方向の幅は、チャネル領域１５４の横方向の幅とほぼ同様であってもよく、それよりも狭くてもよい。なお、エッチストッパー１６１がゲート線１２１に沿ってゲート線１２１と並ぶように形成されている場合には、コンタクト孔１８４は保護膜１８０、エッチストッパー１６１及びゲート絶縁膜１４０を貫通するように形成されている。エッチストッパー１６４がゲート電極１２４上にのみ形成されている場合には、コンタクト孔１８４は保護膜１８０及びゲート絶縁膜１４０を貫通するように形成されている。
以下、図１１に基づき、図９および図１０に示す薄膜トランジスター表示板の本発明の一実施形態に係る製造方法について説明する。
図１１は、図９および図１０に示す薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
本実施形態に係る薄膜トランジスターの製造方法は、上述した図８に示す実施形態に係る薄膜トランジスターの製造方法とほとんど同様であるため、その詳細な説明は省略する。但し、図１１（ｆ）を参照すると、ＩＴＯ、ＩＺＯなどの透明導電物質から画素電極１９１を形成するとき、チャネル領域１５４の上に位置する上部ゲート電極１９４も一緒に形成してもよい。
次いで、図１２に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図１２は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図である。
図１２を参照すると、本実施形態は、上述した図４Ａおよび図４Ｂに示す実施形態に係る薄膜トランジスター表示板とほとんど同様であるが、ソース電極１７３およびドレイン電極１７５のうちの一部は直接的にソース領域１５３およびドレイン領域１５５と接触することなく、保護膜１８０の上に位置していてもよい。このとき、保護膜１８０は、ソース領域１５３を露出させるコンタクト孔１８３と、ドレイン領域１５５を露出させるコンタクト孔１８５とを有し、ソース電極１７３およびドレイン電極１７５は、保護膜１８０のコンタクト孔１８３、１８５を介してそれぞれソース領域１５３およびドレイン領域１５５と電気的に接続される。
次いで、図１３に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図１３（ａ）は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図１３（ｂ）は、本発明の一実施形態に係る薄膜トランジスター表示板の平面図である。
図１３（ａ）を参照すると、絶縁基板１１０の上に遮光膜７０が位置していてもよい。遮光膜７０は、後続して積層される酸化物半導体に光が達することを防いで、酸化物半導体が半導体としての性質を失うことを防ぐことができる。このため、遮光膜７０は、酸化物半導体に達しないように遮断すべき波長帯の光を透過させない材料から形成されることが好ましい。遮光膜７０は、有機絶縁物質、無機絶縁物質、金属などの導電性物質などから形成されてもよく、単一膜または多重膜にしてもよい。しかしながら、遮光膜７０は、場合によって省略されてもよい。具体的に、絶縁基板１１０の下側から光が照射されない場合、例えば、本発明の一実施形態に係る薄膜トランジスターが有機発光表示装置などに用いられる場合、遮光膜７０は省略されてもよい。
遮光膜７０の上には、バッファー層１２０が位置していてもよい。バッファー層１２０は、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでいてもよい。バッファー層１２０は、後続して積層される半導体に絶縁基板１１０からの不純物が流入することを防いで半導体を保護し、且つ、半導体の界面特性を向上させる。
バッファー層１２０の上には、チャネル領域１５４と、ソース領域１５３およびドレイン領域１５５を有する半導体層が位置する。遮光膜７０が存在する場合、チャネル領域１５４は遮光膜７０に遮られてもよい。チャネル領域１５４と、ソース領域１５３およびドレイン領域１５５についての説明は、上述した実施形態と同様であるため、ここでは、その詳細な説明は省略する。
特に、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体と同じ物質を含むが、ソース領域１５３およびドレイン領域１５５のキャリア濃度は、チャネル領域１５４のキャリア濃度とは異なる。具体的に、チャネル領域１５４のキャリア濃度が１０１８個／ｃｍ３未満であるとき、ソース領域１５３およびドレイン領域１５５のキャリア濃度は１０１８個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界にキャリア濃度の勾配が存在する。
本発明の一実施形態によれば、ソース領域１５３およびドレイン領域１５５は、酸化物半導体を含んでいてもよく、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種でドーピングされていてもよい。このとき、ソース領域１５３およびドレイン領域１５５が含むフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界に、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度の勾配が存在してもよい。
チャネル領域１５４の上には、ゲート絶縁層１４２が位置する。ゲート絶縁層１４２は、チャネル領域１５４を覆っていてもよい。また、ゲート絶縁層１４２は、ソース領域１５３またはドレイン領域１５５と実質的に重なり合っていなくてもよい。
ゲート絶縁層１４２は、単一膜であってもよく、二重膜以上の多重膜であってもよい。ゲート絶縁層１４２が単一膜である場合、ゲート絶縁層１４２は、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでいてもよい。ゲート絶縁層１４２は、チャネル領域１５４の界面特性を向上させ、チャネル領域１５４に不純物が浸透することを防ぐ。
ゲート絶縁層１４２が多重膜である場合、ゲート絶縁層１４２は、図１３（ａ）に示すように、下部膜１４２ａおよび上部膜１４２ｂを備えていてもよい。下部膜１４２ａは、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでおり、チャネル領域１５４の界面特性を向上させ、チャネル領域１５４に不純物が浸透することを防ぐ。上部膜１４２ｂは、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）などの種々の絶縁物質から形成されてもよい。
ゲート絶縁層１４２の上には、ゲート電極１２４が位置する。ゲート電極１２４の縁部の境界とゲート絶縁層１４２の縁部の境界は、実質的に位置合わせされていてもよい。
図１３（ａ）および図１３（ｂ）を参照すると、ゲート電極１２４は、チャネル領域１５４と重なり合う部分を備え、チャネル領域１５４は、ゲート電極１２４によって覆われている。ゲート電極１２４を中心としてチャネル領域１５４の両側には、ソース領域１５３およびドレイン領域１５５が位置し、ソース領域１５３およびドレイン領域１５５は、ゲート電極１２４と実質的に重なり合っていなくてもよい。このため、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が減る。
本発明の実施形態によれば、チャネル領域１５４とソース領域１５３との間の境界またはチャネル領域１５４とドレイン領域１５５との間の境界は、ゲート電極１２４およびゲート絶縁層１４２の縁部の境界と実質的に位置合わせされていてもよい。しかしながら、チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界がゲート電極１２４およびゲート絶縁層１４２の縁部の境界よりも僅かに内側に位置していてもよい。
ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなし、薄膜トランジスターのチャネルは、チャネル領域１５４に形成される。
ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上には、保護膜１８０が位置する。保護膜１８０は、ソース領域１５３を露出させるコンタクト孔１８３およびドレイン領域１５５を露出させるコンタクト孔１８５を備えていてもよい。
保護膜１８０の上には、ソース電極１７３およびドレイン電極１７５が位置していてもよい。ソース電極１７３は、保護膜１８０のコンタクト孔１８３を介して薄膜トランジスターのソース領域１５３と電気的に接続されてもよく、ドレイン電極１７５は、保護膜１８０のコンタクト孔１８５を介して薄膜トランジスターのドレイン領域１５５と電気的に接続されてもよい。
これとは異なり、保護膜１８０の上にカラーフィルター（図示せず）または有機物質からなる有機膜（図示せず）がさらに位置し、その上にソース電極１７３およびドレイン電極１７５が位置していてもよい。
以下、図１３に示す薄膜トランジスター表示板の本発明の一実施形態に係る製造方法について、上述した図１３と結び付けて、図１４から図１９に基づいて説明する。
図１４から図１９は、図１３に示す薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
まず、図１４を参照すると、ガラス製またはプラスチック製の絶縁基板１１０の上に有機絶縁物質、無機絶縁物質、金属などの導電性物質などからなる遮光膜７０を形成する。遮光膜７０の形成工程は、場合によって省略してもよい。
次いで、遮光膜７０の上に化学気相蒸着法などの方法により酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの酸化物を含む絶縁物質からなるバッファー層１２０を形成する。バッファー層１２０の厚さは、５００Å以上１μｍ以下であってもよいが、本発明はこれに限定されるものではない。
次いで、バッファー層１２０の上に、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体物質からなる半導体物質層を塗布し、その上にフォトレジストなどの感光膜を塗布する。次いで、感光膜を露光して感光膜パターン５３を形成する。感光膜パターン５３は、遮光膜７０の少なくとも一部と重なり合っていてもよい。
次いで、感光膜パターン５３をマスクとして半導体物質層をエッチングして半導体パターン１５０を形成する。
次いで、図１５を参照すると、半導体パターン１５０およびバッファー層１２０の上にゲート絶縁膜１４０を積層する。ゲート絶縁膜１４０は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む単一層にしてもよく、図１５に示すように、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む下部膜１４０ａと、絶縁物質を含む上部膜１４０ｂとを有する多重膜にしてもよい。本実施形態において、ゲート絶縁膜１４０の厚さは、１、０００以上５、０００以下であってもよいが、本発明はこれに何ら限定されるものではない。
次いで、図１６を参照すると、ゲート絶縁膜１４０の上に金属などの導電性物質を積層し且つパターニングしてゲート電極１２４を形成する。ゲート電極１２４は、半導体パターン１５０の中央部を横切りながら通過するように形成して、ゲート電極１２４と半導体パターン１５０とが重なり合う部分の両側に位置する半導体パターン１５０の両部分がゲート電極１２４によって覆われないようにする。
次いで、図１７を参照すると、ゲート電極１２４をエッチングマスクとしてゲート絶縁膜１４０をパターニングしてゲート絶縁層１４２を形成する。ゲート絶縁層１４２は、単一膜であってもよく、絶縁性酸化物を含む下部膜１４２ａと、絶縁物質を含む上部膜１４２ｂとを有する多重膜であってもよい。
これにより、ゲート電極１２４およびゲート絶縁層１４２は、実質的に同じ平面形状を有していてもよい。なお、半導体パターン１５０のうちゲート電極１２４に覆われていない両側の両部分が露出される。
次いで、図１８を参照すると、露出された半導体パターン１５０の露出された両部分を処理して導電性を有するソース領域１５３およびドレイン領域１５５を形成する。露出された半導体パターン１５０の処理方法は、上述した実施形態と同様であるため、ここではその詳細な説明を省略する。
特に、本発明の一実施形態によれば、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、メタン（ＣＨ４）のうちの少なくとも一種を含むガスを用いて、露出された半導体パターン１５０をドーピングまたは還元処理する方法を用いてもよい。ソース領域１５３およびドレイン領域１５５にドーピングされたフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよく、ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界にフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度の勾配が存在してもよい。
ゲート絶縁層１４２に覆われて還元されていない半導体パターン１５０は、薄膜トランジスターのチャネルであるチャネル領域１５４となる。これにより、ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
次いで、図１９を参照すると、ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上に絶縁物質を塗布して保護膜１８０を形成する。次いで、保護膜１８０をパターニングしてソース領域１５３を露出させるコンタクト孔１８３およびドレイン領域１５５を露出させるコンタクト孔１８５を形成する。
最後に、図１３に示すように、保護膜１８０の上にソース電極１７３およびドレイン電極１７５を形成してもよい。
本発明の実施形態に係る薄膜トランジスターにおいて、ゲート電極１２４とソース領域１５３またはドレイン領域１５５が実質的に重なり合わないため、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が格段と減少される。これにより、薄膜トランジスターのスイッチング素子としてのオン／オフ特性が向上する。
次いで、図２０に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図２０は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図である。
図２０を参照すると、絶縁基板１１０の上に遮光膜７０およびデータ信号を送信するデータ線１１５が位置していてもよい。データ線１１５は、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）などの金属またはこれらの合金などの導電性物質から形成されてもよい。
遮光膜７０およびデータ線１１５の上にはバッファー層１２０が位置し、その上にはチャネル領域１５４と、ソース領域１５３およびドレイン領域１５５が位置する。
チャネル領域１５４は、酸化物半導体物質を含んでいてもよい。遮光膜７０が存在する場合、チャネル領域１５４は遮光膜７０に遮られていてもよい。
ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４を中心として両側にそれぞれ相対向し、互いに離れている。また、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と接続されている。加えて、上述した実施形態のチャネル領域１５４と、ソース領域１５３およびドレイン領域１５５についての説明が本実施形態にも同様に適用可能である。
チャネル領域１５４の上には、ゲート絶縁層１４２が位置する。ゲート絶縁層１４２は、チャネル領域１５４を覆っていてもよい。なお、ゲート絶縁層１４２は、ソース領域１５３またはドレイン領域１５５とほとんど重なり合っていなくてもよい。
ゲート絶縁層１４２の上には、ゲート電極１２４が位置する。ゲート電極１２４の縁部の境界とゲート絶縁層１４２の縁部の境界は、実質的に位置合わせされていてもよい。
ゲート電極１２４は、チャネル領域１５４と重なり合う部分を備え、チャネル領域１５４は、ゲート電極１２４によって覆われている。ゲート電極１２４を中心としてチャネル領域１５４の両側にはソース領域１５３およびドレイン領域１５５が位置し、ソース領域１５３およびドレイン領域１５５はゲート電極１２４と実質的に重なり合っていなくてもよい。これにより、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が格段と減る。
ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上には保護膜１８０ａが位置し、その上に有機膜１８０ｂがさらに位置していてもよい。
有機膜１８０ｂは、有機絶縁物質またはカラーフィルター物質を含んでいてもよい。有機膜１８０ｂの表面は、平坦面であってもよい。
保護膜１８０ａおよび有機膜１８０ｂは、ソース領域１５３を露出させるコンタクト孔１８３およびドレイン領域１５５を露出させるコンタクト孔１８５を備えていてもよい。なお、バッファー層１２０と、保護膜１８０ａおよび有機膜１８０ｂは、データ線１１５を露出させるコンタクト孔１８１を備えていてもよい。
有機膜１８０ｂの上には、ソース電極１７３およびドレイン電極１７５が位置していてもよい。ソース電極１７３は、コンタクト孔１８３を介してソース領域１５３と電気的に接続されてもよく、ドレイン電極１７５は、コンタクト孔１８５を介してドレイン領域１５５と電気的に接続されてもよい。また、ソース電極１７３は、コンタクト孔１８１を介してデータ線１１５と接続されてもよい。これにより、ソース領域１５３は、データ線１１５からデータ信号を受信することができる。一方、ドレイン電極１７５は、それ自体が画素電極をなして映像表示を制御してもよく、別途の画素電極（図示せず）と接続されていてもよい。
以下、図２０に示す薄膜トランジスター表示板の本発明の一実施形態に係る製造方法について、上述した図２０と結び付けて図２１から図２８に基づいて説明する。
図２１から図２８は、図１８に示す薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
まず、図２１を参照すると、絶縁基板１１０の上に有機絶縁物質、無機絶縁物質、金属などの導電性物質などからなる遮光膜７０を形成する。遮光膜７０の形成工程は、場合によって省略してもよい。
次いで、絶縁基板１１０の上に金属などを積層し且つパターニングしてデータ線１１５を形成する。遮光膜７０およびデータ線１１５の形成順序は変わってもよい。
次いで、図２２を参照すると、遮光膜７０およびデータ線１１５の上にバッファー層１２０と、半導体物質層１５９と、絶縁物質層１４９およびゲート層１２９をこの順に積層する。
半導体物質層１５９は、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体物質を積層して形成してもよい。
絶縁物質層１４９は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む絶縁物質から形成してもよい。
ゲート層１２９は、アルミニウム（Ａｌ）などの導電性物質を積層して形成してもよい。
次いで、ゲート層１２９の上にフォトレジストなどの感光膜を塗布し且つ露光して感光膜パターン５４を形成する。感光膜パターン５４は、図２２に示すように、所定の厚さを有する第１の部分５４ａと、第１の部分５４ａよりも薄い厚さを有する第２の部分５４ｂと、を有する。感光膜パターン５４の第１の部分５４ａは、遮光膜７０と重なり合う個所に位置していてもよい。なお、感光膜パターン５４の第１の部分５４ａの両側には、第１の部分５４ａを中心として離れて相対向している一対の第２の部分５４ｂが接続されている。
このような感光膜パターン５４は、半透過領域を含む光マスク（図示せず）を用いて露光して形成してもよい。具体的に、感光膜パターン５４の形成のための光マスクは、光が透過する透過領域と、光が透過しない遮光領域と、一部の光のみが透過する半透過領域と、を含んでいてもよい。半透過領域は、スリット、半透明膜などを用いて形成してもよい。
このような半透過領域を含む光マスクを用いて露光を行うと、陰性の感光膜を用いる場合、光マスクの透過領域に対応する部分には光が照射されて感光膜が残留して厚い第１の部分５４ａが形成され、光マスクの遮光領域に対応する部分には光が照射されないため感光膜が除去され、光マスクの半透過領域に対応する部分には一部の光が照射されて薄い第２の部分５４ｂが形成される。陽性の感光膜を用いる場合には、上述の場合とは逆になるが、光マスクの半透過領域に対応する部分には依然として一部の光が照射されて感光膜パターン５４の第２の部分５４ｂが形成される。
次いで、図２３を参照すると、感光膜パターン５４をエッチングマスクとしてゲート層１２９と絶縁物質層１４９をこの順にエッチングする。このとき、ゲート層１２９は、ウェットエッチング法を用いてエッチングしてもよく、絶縁物質層１４９は、ドライエッチング法を用いてエッチングしてもよい。これにより、感光膜パターン５４の下部に同じ平面形状を有するゲートパターン１２２および絶縁パターン１４１が形成される。感光膜パターン５４によって覆われていない半導体物質層１５９は露出される。
次いで、図２４を参照すると、ゲートパターン１２２および絶縁パターン１４１をエッチングマスクとして露出された半導体物質層１５９を除去して半導体パターン１５０を形成する。半導体パターン１５０は、ゲートパターン１２２および絶縁パターン１４１と同じ平面形状を有していてもよい。
次いで、図２５を参照すると、感光膜パターン５４を、酸素プラズマを用いたアッシング方法などにより全面的にエッチングして薄肉化させることにより、第２の部分５４ｂを除去する。これにより、薄くなった第１の部分５４ａを残して感光膜パターン５５を形成することができる。
次いで、図２６を参照すると、感光膜パターン５５をエッチングマスクとしてゲートパターン１２２および絶縁パターン１４１をこの順にエッチングする。これにより、感光膜パターン５５に遮られていない半導体パターン１５０が露出され、ゲート電極１２４およびゲート絶縁層１４２が形成される。露出された半導体パターン１５０は、感光膜パターン５５に覆われた半導体パターン１５０を中心として両側に位置し、互いに離れている。
次いで、図２７を参照すると、露出された半導体パターン１５０を還元処理して導電性を有するソース領域１５３およびドレイン領域１５５を形成する。還元処理方法は、上述した実施形態と同様であるため、ここではその詳細な説明を省略する。
ゲート絶縁層１４２に覆われて還元されていない半導体パターン１５０は、チャネル領域１５４となる。ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
次いで、図２８を参照すると、感光膜パターン５５を除去した後、ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上に絶縁物質を塗布して保護膜１８０ａを形成する。次いで、保護膜１８０ａの上に有機絶縁物質を塗布して有機膜１８０ｂをさらに形成してもよい。
次いで、図２０に示すように、保護膜１８０ａおよび有機膜１８０ｂにコンタクト孔１８３、１８５、１８１を形成し、有機膜１８０ｂの上にソース電極１７３およびドレイン電極１７５を形成してもよい。
このように、本発明の実施形態によれば、薄膜トランジスターのゲート電極１２４とソース領域１５３またはドレイン領域１５５とがほとんど重なり合わないか、あるいは、重なり合う部分が非常に狭いので、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が格段と減る。これにより、薄膜トランジスターのオン電流および移動度が高くなり、薄膜トランジスターのスイッチング素子としてのオン／オフ特性が向上する。要するに、このような薄膜トランジスター付き表示装置におけるＲＣ遅延を低減することができる。したがって、信号伝送配線を太さを減らせるマージンができて製造コストを削減することができる。なお、薄膜トランジスター自体の特性が良くなるので、薄膜トランジスターのコンパクトが図れるとともに、微細チャネルを形成可能なマージンをさらに確保することができる。
図２９および図３０は、それぞれ本発明の一実施形態に係る薄膜トランジスター表示板を製造する方法を示すフローチャートである。
まず、図２９に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。先ず、ゲート電極が絶縁基板の上に形成され（２０１）、ゲート絶縁膜がゲート電極の上に積層され（２０３）、半導体パターンがゲート絶縁膜の上に形成され（２０５）、エッチストッパーが半導体パターンの上に形成され（２０７）、エッチストッパーによって露出された半導体パターンの部分を処理してソース領域およびドレイン領域を形成することにより、チャネルが形成される（２０９）。ソース領域およびドレイン領域のキャリア濃度は、チャネル領域のキャリア濃度よりも大きい。
次いで、図３０に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。先ず、酸化半導体を含む半導体パターンが絶縁基板の上に形成され（３０１）、絶縁物質を半導体パターンの上に積層して絶縁物質層を形成し（３０３）、ゲート電極が絶縁物質層の上に形成され（３０５）、ゲート電極をエッチングマスクとして絶縁物質層をパターニングしてゲート絶縁膜を形成し、同時に半導体パターンの一部を露出させ（３０７）、露出された半導体パターンが処理されてゲート電極に覆われたチャネル領域を形成し、同時にチャネル領域を中心として相対向するソース領域およびドレイン領域を形成する（３０９）。ソース領域およびドレイン領域のキャリア濃度は、チャネル領域のキャリア濃度よりも大きい。
このような製造方法により表示装置の薄膜トランジスターの移動度を高めてスイッチング素子の性能を向上させることができる。なお、薄膜トランジスター表示板のＲＣ遅延を低減することができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに何ら限定されるものではなく、下記の請求範囲において定義している本発明の基本概念を用いた当業者の種々の変形および改良形態もまた本発明の権利範囲に属するものである。
５１、５１、５３、５４、５５:感光膜パターン
７０:遮光膜
１１０:絶縁基板
１２０:バッファー層
１２２:ゲートパターン
１２４:ゲート電極
１４０:ゲート絶縁膜
１５９:半導体物質層
１５０:半導体パターン
１５３:ソース領域
１５４:チャネル領域
１５５:ドレイン領域
１４９:絶縁物質層
１４１:絶縁パターン
１４２:絶縁層
１５０:ゲート層
１６４:エッチストッパー
１８１、１８３、１８５:コンタクト孔
１７３:ソース電極
１７５:ドレイン電極
１８０、１８０ａ:保護膜
１８０ｂ:有機膜
１９１:画素電極
７０:遮光膜
１１０:絶縁基板
１２０:バッファー層
１２２:ゲートパターン
１２４:ゲート電極
１４０:ゲート絶縁膜
１５９:半導体物質層
１５０:半導体パターン
１５３:ソース領域
１５４:チャネル領域
１５５:ドレイン領域
１４９:絶縁物質層
１４１:絶縁パターン
１４２:絶縁層
１５０:ゲート層
１６４:エッチストッパー
１８１、１８３、１８５:コンタクト孔
１７３:ソース電極
１７５:ドレイン電極
１８０、１８０ａ:保護膜
１８０ｂ:有機膜
１９１:画素電極
本発明は、薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法に関する。
薄膜トランジスター（thin film−transistor;ＴＦＴ）は、フラットパネル表示装置など種々の電子装置に用いられている。例えば、薄膜トランジスターは、液晶表示装置（liquid crystal display;ＬＣＤ）、有機発光ダイオードディスプレー（organic light emitting diode display;ＯＬＥＤ Ｄｉｓｐｌａｙ）、電気泳動ディスプレー（electrophoretic display）などのフラット表示装置でスイッチング素子または駆動素子として用いられている。
薄膜トランジスターは、走査信号を送信するゲート線と接続されているゲート電極と、画素電極に印加されるべき信号を送信するデータ線と接続されているソース電極と、ソース電極と相対向するドレイン電極と、ソース電極およびドレイン電極と電気的に接続されている半導体と、を備える。
中でも、半導体は、薄膜トランジスターの特性を決定する重要な要素である。このような半導体としては、ケイ素（Ｓｉ）が最も多用されている。ケイ素は、結晶形態に応じて非晶質シリコンおよび多結晶シリコンに大別できるが、非晶質シリコンは、製造工程が単純であるのに対し、電荷移動度が低くて高性能薄膜トランジスターを製造することに限界がある。一方、多結晶シリコンは、電荷移動度が高いのに対し、ケイ素を結晶化させる工程が求められるため、製造コストおよび工程が複雑である。
これらの非晶質シリコンおよび多結晶シリコンの欠点を補完するために、非晶質シリコンよりも電子移動度が高く、ＯＮ／ＯＦＦ比（ＴＦＴがＯＮした時のドレイン電流とＴＦＴがＯＦＦした時のドレイン電流（リーク電流）との比）が高い他、多結晶シリコンよりも低コストであり、しかも、高い均一度を有する酸化物半導体（oxide semiconductor）を用いる薄膜トランジスターへの取り組みが盛んになされている。
一方、薄膜トランジスターのゲート電極がソース電極またはドレイン電極と寄生容量を形成するとき、このような寄生容量に起因して薄膜トランジスターのスイッチング素子としての特性が低下する虞がある。
本発明の目的は、酸化物半導体を含む薄膜トランジスターの特性を向上させることである。また、本発明の他の目的は、薄膜トランジスターを備える薄膜トランジスター表示板における寄生容量によるキックバック電圧を下げて信号遅延を低減することである。
本発明の一実施形態に係る薄膜トランジスターは、ゲート電極と、前記ゲート電極の上または下に位置するゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲート電極と重なり合うチャネル領域と、前記チャネル領域と同じ層に位置し、前記チャネル領域と接続されており、前記チャネル領域を中心として相対向するソース領域およびドレイン領域と、を備え、前記チャネル領域と、前記ソース領域および前記ドレイン領域は酸化物半導体を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が前記チャネル領域のキャリア濃度よりも大きいことを特徴とする 。
好ましくは、前記ソース領域および前記ドレイン領域は、還元された前記酸化物半導体を含む。
また、好ましくは、前記ソース領域および前記ドレイン領域は、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種をさらに含む。
さらに、好ましくは、前記ソース領域および前記ドレイン領域が含むフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個/ｃｍ３以上である。
さらに、好ましくは、前記チャネル領域のキャリア濃度が１０１８個/ｃｍ３未満であり、前記ソース領域および前記ドレイン領域のキャリア濃度は１０１８個/ｃｍ３以上である。
さらに、好ましくは、前記薄膜トランジスターは、前記ソース領域と接続されたソース電極および前記ドレイン領域と接続されたドレイン電極をさらに備える。
さらに、好ましくは、前記薄膜トランジスターは、前記チャネル領域を覆うエッチストッパーをさらに備え、前記エッチストッパーは、前記ソース領域および前記ドレイン領域と実質的に重なり合わない。
さらに、好ましくは、前記エッチストッパーの縁部の境界および前記ゲート電極の縁部の境界は、実質的に互いに位置合わせされている。
さらに、好ましくは、前記薄膜トランジスターは、前記チャネル領域と、前記ソース領域および前記ドレイン領域の上に位置する保護膜と、前記保護膜の上に位置し、前記チャネル領域と重なり合う上部ゲート電極と、をさらに備える。
さらに、好ましくは、前記ゲート絶縁膜および前記ゲート電極は、前記チャネル領域の上に位置し、前記ゲート電極の縁部の境界と、前記ゲート絶縁膜の縁部の境界および前記チャネル領域の縁部の境界は実質的に互いに位置合わせされている。
本発明の一実施形態に係る薄膜トランジスター表示板の製造方法は、絶縁基板の上にゲート電極を形成するステップと、前記ゲート電極の上にゲート絶縁膜を積層するステップと、前記ゲート絶縁膜の上に半導体パターンを形成するステップと、前記半導体パターンの上に前記半導体パターンを横切って重なり合うエッチストッパーを形成するステップと、前記エッチストッパーによって覆われておらずに露出された前記半導体パターンを処理して、前記エッチストッパーによって覆われたチャネル領域および前記チャネル領域を中心として相対向するソース領域およびドレイン領域を形成するステップと、を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が、前記チャネル領域のキャリア濃度よりも大きいことを特徴とする 。
また、 本発明の他の実施形態に係る薄膜トランジスター表示板の製造方法は、絶縁基板の上に酸化物半導体を含む半導体パターンを形成するステップと、前記半導体パターンの上に絶縁物質を積層して絶縁物質層を形成するステップと、前記絶縁物質層の上にゲート電極を形成するステップと、前記ゲート電極をエッチングマスクとして前記絶縁物質層をパターニングしてゲート絶縁層を形成し、前記半導体パターンの一部を露出させるステップと、前記露出された半導体パターンを処理して前記ゲート電極によって覆われたチャネル領域および前記チャネル領域を中心として相対向するソース領域およびドレイン領域を形成するステップと、を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が、前記チャネル領域のキャリア濃度よりも大きいことを特徴とする。
好ましくは、前記半導体パターンを処理するステップは、前記半導体パターンを還元処理するステップを含む。
また、好ましくは、前記半導体パターンを処理するステップは、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、メタン（ＣＨ４）のうちの少なくとも一種を含むガスを用いて、前記半導体パターンをフッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種でドーピングするステップを含む。
本発明によれば、薄膜トランジスターのゲート電極と半導体層のソース領域またはドレイン領域との間の寄生容量を低減することができ、薄膜トランジスターの特性を向上させることができる。また、薄膜トランジスターを備える薄膜トランジスター表示板における寄生容量によるキックバック電圧を下げて信号遅延および歪みを低減することができる。
以下、本発明の実施形態につき、本発明が属する技術分野において通常の知識を持った者が容易に実施できる程度に詳しく説明する。しかしながら、本発明は種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。
図中、複数の層および領域を明確に表現するために、厚さを拡大して示す。明細書全般に亘って類似する部分に対しては同じ図面符号を付する。層、膜、領域、板などの部分が他の部分の「上に」あるとしたとき、これは、他の部分の「直上に」ある場合だけではなく、これらの間に他の部分がある場合も含む。逆に、ある部分が他の部分の「真上に」あるとしたときには、これらの間に他の部分がないことを意味する。
まず、図１に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図１は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図である。
プラスチック、ガラスなどの絶縁性物質を含む絶縁基板１１０の上にゲート電極１２４を含むゲート線１２１が位置する。ゲート線１２１は、ゲートオン電圧（Ｖｏｎ）およびゲートオフ電圧（Ｖｏｆｆ）を含むゲート信号を送信してもよい。
ゲート線１２１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）や銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）およびチタン（Ｔｉ）などから作製されてもよい。しかしながら、ゲート電極１２４は、物理的な性質が異なる少なくとも二つの導電膜を備える多重膜構造を有していてもよい。
ゲート線１２１の上には、ゲート絶縁膜１４０が位置する。ゲート絶縁膜１４０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁物質を含んでいてもよい。ゲート絶縁膜１４０は、スパッタリング方法などを用いて形成してもよい。
ゲート絶縁膜１４０の上には、チャネル領域１５４と、ソース領域１５３およびドレイン領域１５５を有する半導体層が位置する。
チャネル領域１５４は、ゲート電極１２４と重なり合う。チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界は、ゲート電極１２４の縁部の境界と実質的に一致していてもよく、ゲート電極１２４の縁部の境界の外側または内側に位置していてもよい。中でも、チャネル領域１５４の縁部の境界は、ゲート電極１２４の縁部の境界と実質的に位置合わせされていた方が、薄膜トランジスターの特性の向上および薄膜トランジスター表示板における信号遅延の防止を図る上で好適である。チャネル領域１５４の縁部の境界とゲート電極１２４の縁部とを実質的に位置合わせすることで、ゲート電極１２４とソース領域１５３又はドレイン領域１５５との間の寄生容量を減らすことができるため、信号遅延を防止できるからである。
チャネル領域１５４は、酸化物半導体を含んでいてもよい。酸化物半導体は金属酸化物半導体であり、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）などの金属の酸化物または亜鉛（Ｚｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）などの金属とこれらの酸化物との組み合わせから形成されてもよい。例えば、酸化物半導体は、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）のうちの少なくとも一種を含んでいてもよい。
ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４を中心として両側にそれぞれ位置し、互いに離れている。ソース領域１５３およびドレイン領域１５５はゲート電極１２４と重なり合っていてもよく、実質的に重なり合っていなくてもよい。
ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と物理的に且つ電気的に接続されている。
具体的に、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体を含むか、ソース領域１５３およびドレイン領域１５５のキャリア濃度は、チャネル領域１５４のキャリア濃度とは異なる。具体的に、チャネル領域１５４のキャリア濃度が１０１８個／ｃｍ３未満であるとき、ソース領域１５３およびドレイン領域１５５のキャリア濃度は、１０１８個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界にキャリア濃度の勾配が存在する。このキャリア濃度の勾配によりトランジスタの駆動能力を向上することができる。
本発明の一実施形態によれば、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体および還元された酸化物半導体を含んでいてもよい。例えば、ソース領域１５３およびドレイン領域１５５は、酸化物半導体とフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種をさらに含んでいてもよい。このとき、ソース領域１５３およびドレイン領域１５５が含むフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界に、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度の勾配が存在してもよい。
このようなソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体をプラズマ処理などの方法により還元させて形成してもよい。例えば、酸化物半導体を、チャンバー内において、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種を含むガスを用いて、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種でドーピングすることにより、本発明の一実施形態に係るソース領域１５３およびドレイン領域１５５を形成してもよい。
酸化物半導体はｎ型半導体であるため、フッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種のガスでドーピングされたソース領域１５３およびドレイン領域１５５はｎ+層となる。この場合、ソース領域１５３およびドレイン領域１５５は、電極と半導体層との間においてオーミックコンタクトの機能を行ってもよい。
他の実施形態によれば、ソース領域１５３およびドレイン領域１５５は、導電性を有するソース電極、ドレイン電極の機能を行ってもよい。
チャネル領域１５４の上には、エッチストッパー（エッチング防止膜とも呼ばれる）１６４が位置する。エッチストッパー１６４の左右の縁部の境界およびチャネル領域１５４の左右の縁部の境界は、実質的に位置合わせされている。このため、エッチストッパー１６４は、ソース領域１５３またはドレイン領域１５５と実質的に重なり合っていなくてもよい。
エッチストッパー１６４は、チャネル領域１５４を覆って後続工程において薄膜トランジスターのチャネルとなるチャネル領域１５４がエッチング液などによって損傷されることを防ぐことができる。また、エッチストッパー１６４は、チャネル領域１５４の上部に位置する保護膜１８０などの絶縁層または外部からチャネル領域１５４へと水素（Ｈ）などの不純物が拡散することを遮断して、チャネル領域１５４の性質が変わることを防ぐことができる。
エッチストッパー１６４の厚さは、３０００Å以下であってもよい。また、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘまたはＳｉＯＮｘのうちの少なくとも一種の物質を含む無機膜であってもよく、有機物または高分子有機物を含む有機膜であってもよい。
ソース領域１５３およびドレイン領域１５５がソース電極、ドレイン電極機能を行う場合、ゲート電極１２４と、半導体層のソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスター（ＴＦＴ）をなし、薄膜トランジスターのチャネルは、チャネル領域１５４に形成される。
薄膜トランジスターのチャネル長Ｌは、ソース領域１５３とドレイン領域１５５との間の距離、すなわち、チャネル領域１５４の横方向の幅として定義される。また、薄膜トランジスターのチャネル幅（図示せず）は、ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界の長さとして定義される。本発明の一実施形態によれば、薄膜トランジスターのチャネル長Ｌはエッチストッパー１６４の横方向の幅に依存し、エッチストッパー１６４をフォトエッチング工程により形成する場合、露光器の露光限界までチャネル長Ｌを減らすことができる。例えば、露光器の露光限界が３μｍである場合、薄膜トランジスターのチャネル長Ｌを３μｍまで減らすことができるので、薄膜トランジスターの移動度を高めることができて、薄膜トランジスターの特性を向上させることができる。
また、本発明の一実施形態によれば、薄膜トランジスターのチャネル長Ｌは、エッチストッパー１６４の横方向の幅とほぼ同様であるため、エッチストッパー１６４の横方向の幅を調節して薄膜トランジスターのチャネル長Ｌを調節することができる。このため、チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界のゲート電極１２４の縁部の境界に対する位置を自由に設定することができる。チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界をゲート電極１２４の縁部の境界と実質的に位置合わせさせたり、僅かに外側にずらすと、ソース領域１５３およびドレイン領域１５５がゲート電極１２４と実質的に重なり合わないため、ゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量を格段と低減することができる。このため、薄膜トランジスター表示板におけるゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量によるキックバック電圧を下げて信号遅延または歪みを低減することができる。これにより、消費電力を減らすことができる。そのため、データ線などの信号伝送配線（図示せず）の太さをさらに減らすことができ、配線材料の選択における自由度が大きくなる。つまり、信号遅延等の低減のために信号伝送配線を太くする必要がない。
ソース領域１５３およびドレイン領域１５５、並びにエッチストッパー１６４の上には保護膜（パッシベーション層）１８０が位置する。保護膜１８０は、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）と、窒酸化ケイ素（ＳｉＯＮ）およびフッ酸化ケイ素（ＳｉＯＦ）などの絶縁物質から形成されてもよい。
以下、図２Ａおよび図２Ｂ、図３Ａおよび図３Ｂに基づき、本発明の実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図２Ａは、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図２Ｂは、図２Ａに示す薄膜トランジスター表示板の平面図であり、図３Ａは、本発明の他の実施形態に係る薄膜トランジスター表示板の断面図であり、図３Ｂは、図３Ａに示す薄膜トランジスター表示板の平面図である。
図２Ａおよび図２Ｂに示す実施形態は、上述した図１に示す実施形態とほとんど同様であるが、ソース領域１５３と接続されているデータ線１７１およびドレイン領域１５５と接続されている画素電極１９１をさらに備えていてもよい。
データ線１７１は、データ信号を送信し、ゲート線１２１と交差しながら延びていてもよい。データ線１７１は、ソース領域１５３と電気的に接続されている。
図２Ａおよび図２Ｂを参照すると、データ線１７１は、ソース領域１５３と直接的に接触して電気的に接続されていてもよい。
このとき、データ線１７１は、保護膜１８０の下に位置していてもよい。また、データ線１７１は、ソース領域１５３に向かって突き出た突出部（図示せず）を備え、この突出部がソース領域１５３と接触してもよい。
図３Ａおよび図３Ｂを参照すると、データ線１７１は、接続ブリッジ８８を介してソース領域１５３と電気的に接続されてもよい。このとき、データ線１７１は、保護膜１８０の下に位置していてもよく、保護膜１８０は、データ線１７１を露出させるコンタクト孔１８７およびソース領域１５３を露出させるコンタクト孔１８８を備えていてもよい。接続ブリッジ８８は、コンタクト孔１８７、１８８を介してデータ線１７１とソース領域１５３を電気的に接続してもよい。データ線１７１は、ゲート絶縁膜１４０と保護膜１８０との間に位置していてもよく、保護膜１８０の上に位置していてもよい。データ線１７１が保護膜１８０の下に位置する場合に、接続ブリッジ８８は画素電極１９１と同じ層に同じ物質から形成されていてもよい。
画素電極１９１は、保護膜１８０の上に位置し、ＩＴＯ、ＩＺＯなどの透明な導電物質から形成されてもよい。画素電極１９１は、保護膜１８０のコンタクト孔１８５を介してドレイン領域１５５と電気的に接続されてもよい。画素電極１９１は、ドレイン領域１５５からデータ電圧を受け取って映像表示を制御する。
本発明の一実施形態に係る薄膜トランジスター表示板が液晶表示装置に備えられる場合、画素電極１９１は、対向電極（図示せず）と共に液晶層（図示せず）に電場を形成して、液晶分子の配列方向を制御することにより映像を表示する。薄膜トランジスター表示板が有機発光表示装置に備えられる場合に、画素電極１９１と対向電極（図示せず）との間に発光層（図示せず）が位置して発光ダイオードを形成する。
本発明の一実施形態において、データ線１７１または画素電極１９１が薄膜トランジスターのチャネル領域１５４と直接的に接触する必要がない。このため、データ線１７１および画素電極１９１とチャネル領域１５４とをある程度隔てることができるので、特に、データ線１７１が銅（Ｃｕ）などの金属を含むとき、チャネル領域１５４に金属成分が拡散されることを防ぐことができる。これにより、薄膜トランジスターの特性が劣化することを防ぐことができる。
以下、図４Ａおよび図４Ｂに基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図４Ａは、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図４Ｂは、図４Ａに示す薄膜トランジスター表示板の平面図である。
図４Ａおよび図４Ｂに示す実施形態は、上述した図１に示す実施形態とほとんど同じであるが、ソース領域１５３の上に位置するソース電極１７３と、ドレイン領域１５５の上に位置するドレイン電極１７５と、ドレイン電極１７５と電気的に接続されている画素電極１９１と、をさらに備えていてもよい。ここで、ソース電極１７３は、ソース領域１５３と直接的に接触して電気的に接続されてもく、ドレイン電極１７５は、ドレイン領域１５５と直接的に接触して電気的に接続されてもよく。
酸化物半導体領域をプラズマ処理などの方法により還元させてソース領域１５３およびドレイン領域１５５を形成すれば、フッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種のガスでドーピングされたソース領域１５３およびドレイン領域１５５はｎ+層となって、ソース電極１７３とドレイン電極１７５とチャネル層１５４との間においてオーミックコンタクト機能を行うことができる。
図４Ａには、ソース電極１７３およびドレイン電極１７５がソース領域１５３およびドレイン領域１５５よりもさらに厚く示してあるが、これは一つの実施形態に過ぎず、ソース電極１７３およびドレイン電極１７５は、ソース領域１５３およびドレイン領域１５５の厚さと同様であってもよく、それよりも薄くてもよい。
ソース電極１７３はデータ信号を送信し、ゲート線１２１と交差しながら延びるデータ線１７１と接続されている。例えば、ソース電極１７３は、図４Ｂに示すように、データ線１７１の長く延びる部分から突き出た部分であってもよい。他の例として、ソース電極１７３はデータ線１７１とは別設されてデータ線１７１と接続されてもよい。
画素電極１９１は、保護膜１８０の上に位置し、ＩＴＯ、ＩＺＯなどの透明な導電物質から形成されてもよい。画素電極１９１は、保護膜１８０のコンタクト孔１８５を介してドレイン電極１７５と電気的に接続されてもよい。画素電極１９１は、ドレイン電極１７５からデータ電圧を受け取って映像表示を制御する。
ソース電極１７３およびドレイン電極１７５は、アルミニウムやアルミニウム合金などアルミニウム系金属、銀や銀合金など銀系金属、銅や銅マンガンなどの銅合金など銅系金属、モリブデンやモリブデン合金などモリブデン系金属、クロム、タンタルおよびチタンなどから形成されてもよい。例えば、モリブデン合金として、Ｍｏ−Ｎｂ、Ｍｏ−Ｔｉがある。または、ソース電極１７３およびドレイン電極１７５は、ＩＴＯ、ＩＺＯ、ＡＺＯなどの透明性導電物質から形成されてもよい。ソース電極１７３およびドレイン電極１７５は、２以上の導電膜（図示せず）を備える多重膜構造を有していてもよい。例えば、ソース電極１７３およびドレイン電極１７５は、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／Ａｌ、Ｍｏ／Ｃｕ、ＣｕＭｎ／Ｃｕ、Ｔｉ／Ｃｕなどの多重膜構造を有していてもよい。
本実施形態においても、ソース電極１７３およびドレイン電極１７５がチャネル領域１５４と接触する必要がない。このため、ソース電極１７３およびドレイン電極１７５とチャネル領域１５４とをある程度隔てることができるので、ソース電極１７３およびドレイン電極１７５が銅（Ｃｕ）などの金属を含むとき、チャネル領域１５４に金属成分が拡散することを防ぐことができる。これにより、薄膜トランジスターの特性が劣化することを防ぐことができる。
以下、図５に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。
図５は、本発明の一実施形態に係る薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
本実施形態においては、上述した図４Ａおよび図４Ｂに示す薄膜トランジスター表示板を例にとって説明するが、本発明はこれに何ら限定されるものではなく、本発明の一実施形態に係る製造方法は他の種々の実施形態にも同様に適用可能である。
まず、図５（ａ）を参照すると、ガラス製またはプラスチック製の絶縁基板１１０の上に金属などの導電性物質を積層し且つパターニングしてゲート電極１２４を形成する。
次いで、ゲート電極１２４の上に酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁物質を含むゲート絶縁膜１４０を積層する。
次いで、ゲート絶縁膜１４０の上に酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体物質を含む半導体物質層（図示せず）を塗布し、その上にフォトレジストなどの感光膜を塗布し且つ露光して感光膜パターン５１を形成する。
次いで、感光膜パターン５１をマスクとして半導体物質層をエッチングして半導体パターン１５０を形成する。
次いで、図５（ｂ）を参照すると、感光膜パターン５１を除去し、半導体パターン１５０の上にエッチストッパー１６４を形成する。エッチストッパー１６４はゲート電極１２４と重なり合い、半導体パターン１５０の中央部を横切りながら重なり合い、エッチストッパー１６４に覆われていない半導体パターン１５０の両部分がエッチストッパー１６４を挟んで離れて位置する。エッチストッパー１６４は、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘまたはＳｉＯＮｘのうちの少なくとも一種の物質を含む無機膜、有機物または高分子有機物を含む有機膜を化学気相蒸着法（ＣＶＤ）やスパッタリング方法などによって蒸着した後に写真工程により形成してもよい。このとき、ドライエッチング法を用いてもよく、半導体パターン１５０がエッチングされないように十分なエッチング比を有するエッチングガスを用いてもよい。
次いで、図５（ｃ）を参照すると、エッチストッパー１６４の両側において露出された半導体パターン１５０の両部分を処理してソース領域１５３およびドレイン領域１５５を形成する。また、エッチストッパー１６４に覆われている半導体パターン１５０はチャネル領域１５４となる。これにより、ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
露出された半導体パターン１５０を処理する方法として、チャンバー内の還元雰囲気下で熱処理する方法、水素（Ｈ２）、ヘリウム（Ｈｅ）、ホスフィン（ＰＨ３）、アンモニア（ＮＨ３）、シラン（ＳｉＨ４）、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、ジボラン（Ｂ２Ｈ６）、二酸化炭素（ＣＯ２）、ゲルマン（ＧｅＨ４）、セレン化水素（Ｈ２Ｓｅ）、硫化水素（Ｈ２Ｓ）、アルゴン（Ａｒ）、窒素（Ｎ２）、酸化窒素（Ｎ２Ｏ）、フルオロホルム（ＣＨＦ２）などガスプラズマを用いたプラズマ処理方法などがある。
特に、本発明の一実施形態によれば、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、メタン（ＣＨ４）のうちの少なくとも一種を含むガスを用いて、露出された半導体パターン１５０をフッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種でドーピングしたり還元処理したりする方法を用いてもよい。これによれば、上述したように、チャネル領域１５４の酸化物半導体と共にフッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種を含むソース領域１５３およびドレイン領域１５５を形成することができる。このとき、ソース領域１５３およびドレイン領域１５５にドーピングされたフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよい。
次いで、図５（ｄ）を参照すると、ソース領域１５３およびドレイン領域１５５の上にソース電極１７３およびドレイン電極１７５をさらに形成してもよい。
次いで、図５（ｅ）を参照すると、ソース電極１７３およびドレイン電極１７５、ソース領域１５３およびドレイン領域１５５、エッチストッパー１６４の上に絶縁物質を塗布して保護膜１８０を形成する。次いで、保護膜１８０をパターニングしてドレイン電極１７５を露出させるコンタクト孔１８５を形成してもよい。
次いで、図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａおよび図４Ｂに示すように、保護膜１８０の上にドレイン電極１７５またはドレイン領域１５５と電気的に接続された画素電極１９１を形成してもよい。
このような本発明の一実施形態に係る製造方法により製造された薄膜トランジスターにおいて、エッチストッパー１６４の幅を露光限界内で調節して半導体層のソース領域１５３およびドレイン領域１５５がゲート電極１２４と実質的に重なり合わないようにできるので、ゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量を低減することができ、薄膜トランジスターのスイッチング素子としてのオン／オフ特性が向上する。なお、薄膜トランジスターの消費電力および信号伝送配線の太さを減らすことができ、配線材料選択の自由度が大きくなる。
また、薄膜トランジスターのチャネル長Ｌを露光器の露光限界まで減らすことができるので、移動度を高めて薄膜トランジスターの特性を向上させることができる。
次いで、図６および図７に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。上述した実施形態と同じ構成要素に対しては同じ図面符号を付して同じ説明は省略し、相違点を中心に説明する。これは、後述する説明にも同様に適用される。
図６は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図７は、図６に示す薄膜トランジスター表示板の平面図である。
本発明の一実施形態に係る薄膜トランジスター表示板は、上述した図２Ａから図４Ｂに示す実施形態に係る薄膜トランジスター表示板とほとんど同様であるが、島状のエッチストッパー１６４と接続されており、ゲート線１２１に沿ってゲート線１２１と並ぶように延びる線状のエッチストッパー１６１をさらに備える。
エッチストッパー１６４を備える線状のエッチストッパー１６１の縁部の境界は、ゲート電極１２４を備えるゲート線１２１の縁部の境界と実質的に位置合わせされていてもよく、ゲート線１２１の縁部の境界の僅かに内側または外側に位置していてもよい。すなわち、エッチストッパー１６４を備える線状のエッチストッパー１６１の平面形状と、ゲート電極１２４を備えるゲート線１２１の平面形状とはほぼ一致していてもよく、相似形であってもよい。
一方、チャネル領域１５４はエッチストッパー１６４によって覆われており、チャネル領域１５４の縁部の境界、さらに正確には、チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界は、エッチストッパー１６４の縁部の境界と実質的に一致していてもよく、エッチストッパー１６４の縁部の境界の僅かに内側に位置していてもよい。
本実施形態によれば、ゲート電極１２４とソース領域１５３またはドレイン領域１５５とが重なり合う面積を最小化させることができるので、ゲート電極１２４とソース領域１５３またはドレイン領域１５５との間の寄生容量を格段と低減することができる。
以下、図８に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。
図８は、本発明の一実施形態に係る薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
まず、図８（ａ）を参照すると、ガラス製またはプラスチック製の絶縁基板１１０の上に金属などの導電性物質を積層し且つパターニングしてゲート電極１２４を形成する。
次いで、ゲート電極１２４の上に酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、または酸窒化シリコン（ＳｉＯＮ）などの絶縁物質を含むゲート絶縁膜１４０を積層する。
次いで、ゲート絶縁膜１４０の上に酸化物半導体物質を含む半導体パターン１５０を形成し、その上にＳｉＯｘ、ＳｉＮｘ、ＳｉＯＣｘまたはＳｉＯＮｘのうちの少なくとも一種の物質を含む無機膜、有機物または高分子有機物を含む有機膜を化学気相蒸着法（ＣＶＤ）やスパッタリング方法などにより蒸着してエッチストッパー層１６０を積層する。
次いで、エッチストッパー層１６０の上にフォトレジストなどの感光膜５０を塗布し、絶縁基板１１０の裏面側から光を照射する。このとき、感光膜５０は、露光された部分が除去される量の感光性を有することが好ましい。すると、不透明なゲート電極１２４によって遮られない感光膜５０が露光されて除去される。
次いで、図８（ｂ）を参照すると、露光された感光膜５０を除去して、ゲート電極１２４と対応する感光膜パターン５２を形成する。このとき、感光膜パターン５２の縁部の境界は、ゲート電極１２４の縁部の境界と一致していてもよく、ゲート電極１２４の縁部の境界の僅かに内側または外側に位置していてもよい。これは、露光器に用いられた光の波長や光が透過する物質の種類などの種々の設計要素によって決定される。
次いで、図８（ｃ）を参照すると、感光膜パターン５２をマスクとしてエッチストッパー層１６０をエッチングして、半導体パターン１５０を横切りながら覆うエッチストッパー１６４を形成する。
次いで、図８（ｄ）を参照すると、エッチストッパー１６４によって遮られずに露出された半導体パターン１５０の露出された両部分にイオンをドーピングして導電性を有するソース領域１５３およびドレイン領域１５５を形成する。エッチストッパー１６４に覆われている半導体パターン１５０はチャネル領域１５４となる。これにより、ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
露出された半導体パターン１５０を処理する方法は、上述した実施形態と同様であるため、ここではその詳細な説明は省略する。
次いで、図８（ｅ）を参照すると、ソース領域１５３およびドレイン領域１５５の上にソース電極１７３およびドレイン電極１７５をさらに形成してもよい。
次いで、図８（ｆ）を参照すると、ソース電極１７３およびドレイン電極１７５、ソース領域１５３およびドレイン領域１５５、エッチストッパー１６４の上に絶縁物質を塗布して保護膜１８０を形成する。次いで、保護膜１８０をパターニングしてドレイン電極１７５を露出させるコンタクト孔１８５を形成する。次いで、図６および図７に示すように、保護膜１８０の上にドレイン電極１７５またはドレイン領域１５５と電気的に接続された画素電極１９１を形成してもよい。
次いで、図９および図１０に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図９は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図１０は、図９に示す薄膜トランジスター表示板の平面図である。
本発明の一実施形態に係る薄膜トランジスター表示板は、上述した図２Ａから図４Ｂに示す実施形態に係る薄膜トランジスター表示板とほとんど同様であるが、保護膜１８０の上にゲート電極１２４と相対向する上部ゲート電極１９４をさらに備える。上部ゲート電極１９４は、画素電極１９１と同じ物質を含んでいてもよく、画素電極１９１と同時に形成されてもよい。
図１０を参照すると、上部ゲート電極１９４は、ゲート線１２１と接触して電気的に接続されてもよく、ゲート線１２１からゲート信号が送信されてもよい。このとき、保護膜１８０およびゲート絶縁膜１４０は、ゲート線１２１を露出させるコンタクト孔１８４を備え、コンタクト孔１８４を介して上部ゲート電極１９４がゲート線１２１と接続されてもよい。上部ゲート電極１９４の横方向の幅は、チャネル領域１５４の横方向の幅とほぼ同様であってもよく、それよりも狭くてもよい。なお、エッチストッパー１６１がゲート線１２１に沿ってゲート線１２１と並ぶように形成されている場合には、コンタクト孔１８４は保護膜１８０、エッチストッパー１６１及びゲート絶縁膜１４０を貫通するように形成されている。エッチストッパー１６４がゲート電極１２４上にのみ形成されている場合には、コンタクト孔１８４は保護膜１８０及びゲート絶縁膜１４０を貫通するように形成されている。
以下、図１１に基づき、図９および図１０に示す薄膜トランジスター表示板の本発明の一実施形態に係る製造方法について説明する。
図１１は、図９および図１０に示す薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
本実施形態に係る薄膜トランジスターの製造方法は、上述した図８に示す実施形態に係る薄膜トランジスターの製造方法とほとんど同様であるため、その詳細な説明は省略する。但し、図１１（ｆ）を参照すると、ＩＴＯ、ＩＺＯなどの透明導電物質から画素電極１９１を形成するとき、チャネル領域１５４の上に位置する上部ゲート電極１９４も一緒に形成してもよい。
次いで、図１２に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図１２は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図である。
図１２を参照すると、本実施形態は、上述した図４Ａおよび図４Ｂに示す実施形態に係る薄膜トランジスター表示板とほとんど同様であるが、ソース電極１７３およびドレイン電極１７５のうちの一部は直接的にソース領域１５３およびドレイン領域１５５と接触することなく、保護膜１８０の上に位置していてもよい。このとき、保護膜１８０は、ソース領域１５３を露出させるコンタクト孔１８３と、ドレイン領域１５５を露出させるコンタクト孔１８５とを有し、ソース電極１７３およびドレイン電極１７５は、保護膜１８０のコンタクト孔１８３、１８５を介してそれぞれソース領域１５３およびドレイン領域１５５と電気的に接続される。
次いで、図１３に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図１３（ａ）は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図であり、図１３（ｂ）は、本発明の一実施形態に係る薄膜トランジスター表示板の平面図である。
図１３（ａ）を参照すると、絶縁基板１１０の上に遮光膜７０が位置していてもよい。遮光膜７０は、後続して積層される酸化物半導体に光が達することを防いで、酸化物半導体が半導体としての性質を失うことを防ぐことができる。このため、遮光膜７０は、酸化物半導体に達しないように遮断すべき波長帯の光を透過させない材料から形成されることが好ましい。遮光膜７０は、有機絶縁物質、無機絶縁物質、金属などの導電性物質などから形成されてもよく、単一膜または多重膜にしてもよい。しかしながら、遮光膜７０は、場合によって省略されてもよい。具体的に、絶縁基板１１０の下側から光が照射されない場合、例えば、本発明の一実施形態に係る薄膜トランジスターが有機発光表示装置などに用いられる場合、遮光膜７０は省略されてもよい。
遮光膜７０の上には、バッファー層１２０が位置していてもよい。バッファー層１２０は、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでいてもよい。バッファー層１２０は、後続して積層される半導体に絶縁基板１１０からの不純物が流入することを防いで半導体を保護し、且つ、半導体の界面特性を向上させる。
バッファー層１２０の上には、チャネル領域１５４と、ソース領域１５３およびドレイン領域１５５を有する半導体層が位置する。遮光膜７０が存在する場合、チャネル領域１５４は遮光膜７０に遮られてもよい。チャネル領域１５４と、ソース領域１５３およびドレイン領域１５５についての説明は、上述した実施形態と同様であるため、ここでは、その詳細な説明は省略する。
特に、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４をなす酸化物半導体と同じ物質を含むが、ソース領域１５３およびドレイン領域１５５のキャリア濃度は、チャネル領域１５４のキャリア濃度とは異なる。具体的に、チャネル領域１５４のキャリア濃度が１０１８個／ｃｍ３未満であるとき、ソース領域１５３およびドレイン領域１５５のキャリア濃度は１０１８個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界にキャリア濃度の勾配が存在する。
本発明の一実施形態によれば、ソース領域１５３およびドレイン領域１５５は、酸化物半導体を含んでいてもよく、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種でドーピングされていてもよい。このとき、ソース領域１５３およびドレイン領域１５５が含むフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよい。ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界に、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度の勾配が存在してもよい。
チャネル領域１５４の上には、ゲート絶縁層１４２が位置する。ゲート絶縁層１４２は、チャネル領域１５４を覆っていてもよい。また、ゲート絶縁層１４２は、ソース領域１５３またはドレイン領域１５５と実質的に重なり合っていなくてもよい。
ゲート絶縁層１４２は、単一膜であってもよく、二重膜以上の多重膜であってもよい。ゲート絶縁層１４２が単一膜である場合、ゲート絶縁層１４２は、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでいてもよい。ゲート絶縁層１４２は、チャネル領域１５４の界面特性を向上させ、チャネル領域１５４に不純物が浸透することを防ぐ。
ゲート絶縁層１４２が多重膜である場合、ゲート絶縁層１４２は、図１３（ａ）に示すように、下部膜１４２ａおよび上部膜１４２ｂを備えていてもよい。下部膜１４２ａは、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの絶縁性酸化物を含んでおり、チャネル領域１５４の界面特性を向上させ、チャネル領域１５４に不純物が浸透することを防ぐ。上部膜１４２ｂは、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）などの種々の絶縁物質から形成されてもよい。
ゲート絶縁層１４２の上には、ゲート電極１２４が位置する。ゲート電極１２４の縁部の境界とゲート絶縁層１４２の縁部の境界は、実質的に位置合わせされていてもよい。
図１３（ａ）および図１３（ｂ）を参照すると、ゲート電極１２４は、チャネル領域１５４と重なり合う部分を備え、チャネル領域１５４は、ゲート電極１２４によって覆われている。ゲート電極１２４を中心としてチャネル領域１５４の両側には、ソース領域１５３およびドレイン領域１５５が位置し、ソース領域１５３およびドレイン領域１５５は、ゲート電極１２４と実質的に重なり合っていなくてもよい。このため、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が減る。
本発明の実施形態によれば、チャネル領域１５４とソース領域１５３との間の境界またはチャネル領域１５４とドレイン領域１５５との間の境界は、ゲート電極１２４およびゲート絶縁層１４２の縁部の境界と実質的に位置合わせされていてもよい。しかしながら、チャネル領域１５４とソース領域１５３またはドレイン領域１５５との間の境界がゲート電極１２４およびゲート絶縁層１４２の縁部の境界よりも僅かに内側に位置していてもよい。
ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなし、薄膜トランジスターのチャネルは、チャネル領域１５４に形成される。
ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上には、保護膜１８０が位置する。保護膜１８０は、ソース領域１５３を露出させるコンタクト孔１８３およびドレイン領域１５５を露出させるコンタクト孔１８５を備えていてもよい。
保護膜１８０の上には、ソース電極１７３およびドレイン電極１７５が位置していてもよい。ソース電極１７３は、保護膜１８０のコンタクト孔１８３を介して薄膜トランジスターのソース領域１５３と電気的に接続されてもよく、ドレイン電極１７５は、保護膜１８０のコンタクト孔１８５を介して薄膜トランジスターのドレイン領域１５５と電気的に接続されてもよい。
これとは異なり、保護膜１８０の上にカラーフィルター（図示せず）または有機物質からなる有機膜（図示せず）がさらに位置し、その上にソース電極１７３およびドレイン電極１７５が位置していてもよい。
以下、図１３に示す薄膜トランジスター表示板の本発明の一実施形態に係る製造方法について、上述した図１３と結び付けて、図１４から図１９に基づいて説明する。
図１４から図１９は、図１３に示す薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
まず、図１４を参照すると、ガラス製またはプラスチック製の絶縁基板１１０の上に有機絶縁物質、無機絶縁物質、金属などの導電性物質などからなる遮光膜７０を形成する。遮光膜７０の形成工程は、場合によって省略してもよい。
次いで、遮光膜７０の上に化学気相蒸着法などの方法により酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ３）、酸化イットリウム（Ｙ２Ｏ３）などの酸化物を含む絶縁物質からなるバッファー層１２０を形成する。バッファー層１２０の厚さは、５００Å以上１μｍ以下であってもよいが、本発明はこれに限定されるものではない。
次いで、バッファー層１２０の上に、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体物質からなる半導体物質層を塗布し、その上にフォトレジストなどの感光膜を塗布する。次いで、感光膜を露光して感光膜パターン５３を形成する。感光膜パターン５３は、遮光膜７０の少なくとも一部と重なり合っていてもよい。
次いで、感光膜パターン５３をマスクとして半導体物質層をエッチングして半導体パターン１５０を形成する。
次いで、図１５を参照すると、半導体パターン１５０およびバッファー層１２０の上にゲート絶縁膜１４０を積層する。ゲート絶縁膜１４０は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む単一層にしてもよく、図１５に示すように、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む下部膜１４０ａと、絶縁物質を含む上部膜１４０ｂとを有する多重膜にしてもよい。本実施形態において、ゲート絶縁膜１４０の厚さは、１、０００以上５、０００以下であってもよいが、本発明はこれに何ら限定されるものではない。
次いで、図１６を参照すると、ゲート絶縁膜１４０の上に金属などの導電性物質を積層し且つパターニングしてゲート電極１２４を形成する。ゲート電極１２４は、半導体パターン１５０の中央部を横切りながら通過するように形成して、ゲート電極１２４と半導体パターン１５０とが重なり合う部分の両側に位置する半導体パターン１５０の両部分がゲート電極１２４によって覆われないようにする。
次いで、図１７を参照すると、ゲート電極１２４をエッチングマスクとしてゲート絶縁膜１４０をパターニングしてゲート絶縁層１４２を形成する。ゲート絶縁層１４２は、単一膜であってもよく、絶縁性酸化物を含む下部膜１４２ａと、絶縁物質を含む上部膜１４２ｂとを有する多重膜であってもよい。
これにより、ゲート電極１２４およびゲート絶縁層１４２は、実質的に同じ平面形状を有していてもよい。なお、半導体パターン１５０のうちゲート電極１２４に覆われていない両側の両部分が露出される。
次いで、図１８を参照すると、露出された半導体パターン１５０の露出された両部分を処理して導電性を有するソース領域１５３およびドレイン領域１５５を形成する。露出された半導体パターン１５０の処理方法は、上述した実施形態と同様であるため、ここではその詳細な説明を省略する。
特に、本発明の一実施形態によれば、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、メタン（ＣＨ４）のうちの少なくとも一種を含むガスを用いて、露出された半導体パターン１５０をドーピングまたは還元処理する方法を用いてもよい。ソース領域１５３およびドレイン領域１５５にドーピングされたフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であってもよく、ソース領域１５３またはドレイン領域１５５とチャネル領域１５４との間の境界にフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度の勾配が存在してもよい。
ゲート絶縁層１４２に覆われて還元されていない半導体パターン１５０は、薄膜トランジスターのチャネルであるチャネル領域１５４となる。これにより、ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
次いで、図１９を参照すると、ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上に絶縁物質を塗布して保護膜１８０を形成する。次いで、保護膜１８０をパターニングしてソース領域１５３を露出させるコンタクト孔１８３およびドレイン領域１５５を露出させるコンタクト孔１８５を形成する。
最後に、図１３に示すように、保護膜１８０の上にソース電極１７３およびドレイン電極１７５を形成してもよい。
本発明の実施形態に係る薄膜トランジスターにおいて、ゲート電極１２４とソース領域１５３またはドレイン領域１５５が実質的に重なり合わないため、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が格段と減少される。これにより、薄膜トランジスターのスイッチング素子としてのオン／オフ特性が向上する。
次いで、図２０に基づき、本発明の一実施形態に係る薄膜トランジスターおよび薄膜トランジスター表示板について説明する。
図２０は、本発明の一実施形態に係る薄膜トランジスター表示板の断面図である。
図２０を参照すると、絶縁基板１１０の上に遮光膜７０およびデータ信号を送信するデータ線１１５が位置していてもよい。データ線１１５は、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）などの金属またはこれらの合金などの導電性物質から形成されてもよい。
遮光膜７０およびデータ線１１５の上にはバッファー層１２０が位置し、その上にはチャネル領域１５４と、ソース領域１５３およびドレイン領域１５５が位置する。
チャネル領域１５４は、酸化物半導体物質を含んでいてもよい。遮光膜７０が存在する場合、チャネル領域１５４は遮光膜７０に遮られていてもよい。
ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４を中心として両側にそれぞれ相対向し、互いに離れている。また、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と接続されている。加えて、上述した実施形態のチャネル領域１５４と、ソース領域１５３およびドレイン領域１５５についての説明が本実施形態にも同様に適用可能である。
チャネル領域１５４の上には、ゲート絶縁層１４２が位置する。ゲート絶縁層１４２は、チャネル領域１５４を覆っていてもよい。なお、ゲート絶縁層１４２は、ソース領域１５３またはドレイン領域１５５とほとんど重なり合っていなくてもよい。
ゲート絶縁層１４２の上には、ゲート電極１２４が位置する。ゲート電極１２４の縁部の境界とゲート絶縁層１４２の縁部の境界は、実質的に位置合わせされていてもよい。
ゲート電極１２４は、チャネル領域１５４と重なり合う部分を備え、チャネル領域１５４は、ゲート電極１２４によって覆われている。ゲート電極１２４を中心としてチャネル領域１５４の両側にはソース領域１５３およびドレイン領域１５５が位置し、ソース領域１５３およびドレイン領域１５５はゲート電極１２４と実質的に重なり合っていなくてもよい。これにより、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が格段と減る。
ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上には保護膜１８０ａが位置し、その上に有機膜１８０ｂがさらに位置していてもよい。
有機膜１８０ｂは、有機絶縁物質またはカラーフィルター物質を含んでいてもよい。有機膜１８０ｂの表面は、平坦面であってもよい。
保護膜１８０ａおよび有機膜１８０ｂは、ソース領域１５３を露出させるコンタクト孔１８３およびドレイン領域１５５を露出させるコンタクト孔１８５を備えていてもよい。なお、バッファー層１２０と、保護膜１８０ａおよび有機膜１８０ｂは、データ線１１５を露出させるコンタクト孔１８１を備えていてもよい。
有機膜１８０ｂの上には、ソース電極１７３およびドレイン電極１７５が位置していてもよい。ソース電極１７３は、コンタクト孔１８３を介してソース領域１５３と電気的に接続されてもよく、ドレイン電極１７５は、コンタクト孔１８５を介してドレイン領域１５５と電気的に接続されてもよい。また、ソース電極１７３は、コンタクト孔１８１を介してデータ線１１５と接続されてもよい。これにより、ソース領域１５３は、データ線１１５からデータ信号を受信することができる。一方、ドレイン電極１７５は、それ自体が画素電極をなして映像表示を制御してもよく、別途の画素電極（図示せず）と接続されていてもよい。
以下、図２０に示す薄膜トランジスター表示板の本発明の一実施形態に係る製造方法について、上述した図２０と結び付けて図２１から図２８に基づいて説明する。
図２１から図２８は、図１８に示す薄膜トランジスター表示板を本発明の一実施形態により製造する方法を順に示す断面図である。
まず、図２１を参照すると、絶縁基板１１０の上に有機絶縁物質、無機絶縁物質、金属などの導電性物質などからなる遮光膜７０を形成する。遮光膜７０の形成工程は、場合によって省略してもよい。
次いで、絶縁基板１１０の上に金属などを積層し且つパターニングしてデータ線１１５を形成する。遮光膜７０およびデータ線１１５の形成順序は変わってもよい。
次いで、図２２を参照すると、遮光膜７０およびデータ線１１５の上にバッファー層１２０と、半導体物質層１５９と、絶縁物質層１４９およびゲート層１２９をこの順に積層する。
半導体物質層１５９は、酸化亜鉛（ＺｎＯ）、亜鉛−錫酸化物（ＺＴＯ）、亜鉛−インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、チタン酸化物（ＴｉＯ）、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、インジウム−亜鉛−錫酸化物（ＩＺＴＯ）などの酸化物半導体物質を積層して形成してもよい。
絶縁物質層１４９は、酸化シリコン（ＳｉＯｘ）などの絶縁性酸化物を含む絶縁物質から形成してもよい。
ゲート層１２９は、アルミニウム（Ａｌ）などの導電性物質を積層して形成してもよい。
次いで、ゲート層１２９の上にフォトレジストなどの感光膜を塗布し且つ露光して感光膜パターン５４を形成する。感光膜パターン５４は、図２２に示すように、所定の厚さを有する第１の部分５４ａと、第１の部分５４ａよりも薄い厚さを有する第２の部分５４ｂと、を有する。感光膜パターン５４の第１の部分５４ａは、遮光膜７０と重なり合う個所に位置していてもよい。なお、感光膜パターン５４の第１の部分５４ａの両側には、第１の部分５４ａを中心として離れて相対向している一対の第２の部分５４ｂが接続されている。
このような感光膜パターン５４は、半透過領域を含む光マスク（図示せず）を用いて露光して形成してもよい。具体的に、感光膜パターン５４の形成のための光マスクは、光が透過する透過領域と、光が透過しない遮光領域と、一部の光のみが透過する半透過領域と、を含んでいてもよい。半透過領域は、スリット、半透明膜などを用いて形成してもよい。
このような半透過領域を含む光マスクを用いて露光を行うと、陰性の感光膜を用いる場合、光マスクの透過領域に対応する部分には光が照射されて感光膜が残留して厚い第１の部分５４ａが形成され、光マスクの遮光領域に対応する部分には光が照射されないため感光膜が除去され、光マスクの半透過領域に対応する部分には一部の光が照射されて薄い第２の部分５４ｂが形成される。陽性の感光膜を用いる場合には、上述の場合とは逆になるが、光マスクの半透過領域に対応する部分には依然として一部の光が照射されて感光膜パターン５４の第２の部分５４ｂが形成される。
次いで、図２３を参照すると、感光膜パターン５４をエッチングマスクとしてゲート層１２９と絶縁物質層１４９をこの順にエッチングする。このとき、ゲート層１２９は、ウェットエッチング法を用いてエッチングしてもよく、絶縁物質層１４９は、ドライエッチング法を用いてエッチングしてもよい。これにより、感光膜パターン５４の下部に同じ平面形状を有するゲートパターン１２２および絶縁パターン１４１が形成される。感光膜パターン５４によって覆われていない半導体物質層１５９は露出される。
次いで、図２４を参照すると、ゲートパターン１２２および絶縁パターン１４１をエッチングマスクとして露出された半導体物質層１５９を除去して半導体パターン１５０を形成する。半導体パターン１５０は、ゲートパターン１２２および絶縁パターン１４１と同じ平面形状を有していてもよい。
次いで、図２５を参照すると、感光膜パターン５４を、酸素プラズマを用いたアッシング方法などにより全面的にエッチングして薄肉化させることにより、第２の部分５４ｂを除去する。これにより、薄くなった第１の部分５４ａを残して感光膜パターン５５を形成することができる。
次いで、図２６を参照すると、感光膜パターン５５をエッチングマスクとしてゲートパターン１２２および絶縁パターン１４１をこの順にエッチングする。これにより、感光膜パターン５５に遮られていない半導体パターン１５０が露出され、ゲート電極１２４およびゲート絶縁層１４２が形成される。露出された半導体パターン１５０は、感光膜パターン５５に覆われた半導体パターン１５０を中心として両側に位置し、互いに離れている。
次いで、図２７を参照すると、露出された半導体パターン１５０を還元処理して導電性を有するソース領域１５３およびドレイン領域１５５を形成する。還元処理方法は、上述した実施形態と同様であるため、ここではその詳細な説明を省略する。
ゲート絶縁層１４２に覆われて還元されていない半導体パターン１５０は、チャネル領域１５４となる。ゲート電極１２４と、ソース領域１５３およびドレイン領域１５５は、チャネル領域１５４と共に薄膜トランジスターをなす。
次いで、図２８を参照すると、感光膜パターン５５を除去した後、ゲート電極１２４と、ソース領域１５３と、ドレイン領域１５５およびバッファー層１２０の上に絶縁物質を塗布して保護膜１８０ａを形成する。次いで、保護膜１８０ａの上に有機絶縁物質を塗布して有機膜１８０ｂをさらに形成してもよい。
次いで、図２０に示すように、保護膜１８０ａおよび有機膜１８０ｂにコンタクト孔１８３、１８５、１８１を形成し、有機膜１８０ｂの上にソース電極１７３およびドレイン電極１７５を形成してもよい。
このように、本発明の実施形態によれば、薄膜トランジスターのゲート電極１２４とソース領域１５３またはドレイン領域１５５とがほとんど重なり合わないか、あるいは、重なり合う部分が非常に狭いので、ゲート電極１２４とソース領域１５３との間の寄生容量またはゲート電極１２４とドレイン領域１５５との間の寄生容量が格段と減る。これにより、薄膜トランジスターのオン電流および移動度が高くなり、薄膜トランジスターのスイッチング素子としてのオン／オフ特性が向上する。要するに、このような薄膜トランジスター付き表示装置におけるＲＣ遅延を低減することができる。したがって、信号伝送配線を太さを減らせるマージンができて製造コストを削減することができる。なお、薄膜トランジスター自体の特性が良くなるので、薄膜トランジスターのコンパクトが図れるとともに、微細チャネルを形成可能なマージンをさらに確保することができる。
図２９および図３０は、それぞれ本発明の一実施形態に係る薄膜トランジスター表示板を製造する方法を示すフローチャートである。
まず、図２９に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。先ず、ゲート電極が絶縁基板の上に形成され（２０１）、ゲート絶縁膜がゲート電極の上に積層され（２０３）、半導体パターンがゲート絶縁膜の上に形成され（２０５）、エッチストッパーが半導体パターンの上に形成され（２０７）、エッチストッパーによって露出された半導体パターンの部分を処理してソース領域およびドレイン領域を形成することにより、チャネルが形成される（２０９）。ソース領域およびドレイン領域のキャリア濃度は、チャネル領域のキャリア濃度よりも大きい。
次いで、図３０に基づき、本発明の一実施形態に係る薄膜トランジスター表示板の製造方法について説明する。先ず、酸化半導体を含む半導体パターンが絶縁基板の上に形成され（３０１）、絶縁物質を半導体パターンの上に積層して絶縁物質層を形成し（３０３）、ゲート電極が絶縁物質層の上に形成され（３０５）、ゲート電極をエッチングマスクとして絶縁物質層をパターニングしてゲート絶縁膜を形成し、同時に半導体パターンの一部を露出させ（３０７）、露出された半導体パターンが処理されてゲート電極に覆われたチャネル領域を形成し、同時にチャネル領域を中心として相対向するソース領域およびドレイン領域を形成する（３０９）。ソース領域およびドレイン領域のキャリア濃度は、チャネル領域のキャリア濃度よりも大きい。
このような製造方法により表示装置の薄膜トランジスターの移動度を高めてスイッチング素子の性能を向上させることができる。なお、薄膜トランジスター表示板のＲＣ遅延を低減することができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに何ら限定されるものではなく、下記の請求範囲において定義している本発明の基本概念を用いた当業者の種々の変形および改良形態もまた本発明の権利範囲に属するものである。
５１、５１、５３、５４、５５:感光膜パターン
７０:遮光膜
１１０:絶縁基板
１２０:バッファー層
１２２:ゲートパターン
１２４:ゲート電極
１４０:ゲート絶縁膜
１５９:半導体物質層
１５０:半導体パターン
１５３:ソース領域
１５４:チャネル領域
１５５:ドレイン領域
１４９:絶縁物質層
１４１:絶縁パターン
１４２:絶縁層
１５０:ゲート層
１６４:エッチストッパー
１８１、１８３、１８５:コンタクト孔
１７３:ソース電極
１７５:ドレイン電極
１８０、１８０ａ:保護膜
１８０ｂ:有機膜
１９１:画素電極
７０:遮光膜
１１０:絶縁基板
１２０:バッファー層
１２２:ゲートパターン
１２４:ゲート電極
１４０:ゲート絶縁膜
１５９:半導体物質層
１５０:半導体パターン
１５３:ソース領域
１５４:チャネル領域
１５５:ドレイン領域
１４９:絶縁物質層
１４１:絶縁パターン
１４２:絶縁層
１５０:ゲート層
１６４:エッチストッパー
１８１、１８３、１８５:コンタクト孔
１７３:ソース電極
１７５:ドレイン電極
１８０、１８０ａ:保護膜
１８０ｂ:有機膜
１９１:画素電極
Claims (14)
- ゲート電極と、
前記ゲート電極の上または下に位置するゲート絶縁膜と、
前記ゲート絶縁膜を挟んで前記ゲート電極と重なり合うチャネル領域と、
前記チャネル領域と同じ層に位置し、前記チャネル領域と接続されており、前記チャネル領域を中心として相対向するソース領域およびドレイン領域と、
を備え、
前記チャネル領域と、前記ソース領域および前記ドレイン領域は酸化物半導体を含み、前記ソース領域および前記ドレイン領域のキャリア濃度が前記チャネル領域のキャリア濃度よりも大きいことを特徴とする薄膜トランジスター。 - 前記ソース領域および前記ドレイン領域は、還元された前記酸化物半導体を含むことを特徴とする請求項１に記載の薄膜トランジスター。
- 前記ソース領域および前記ドレイン領域は、フッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種をさらに含むことを特徴とする請求項２に記載の薄膜トランジスター。
- 前記ソース領域および前記ドレイン領域が含むフッ素（Ｆ）、水素（Ｈ）および硫黄（Ｓ）のうちの少なくとも一種の濃度は、１０１５個／ｃｍ３以上であることを特徴とする請求項３に記載の薄膜トランジスター。
- 前記チャネル領域のキャリア濃度が１０１８個／ｃｍ３未満であり、前記ソース領域および前記ドレイン領域のキャリア濃度は１０１８個／ｃｍ３以上であることを特徴とする請求項４に記載の薄膜トランジスター。
- 前記ソース領域と接続されたソース電極および前記ドレイン領域と接続されたドレイン電極をさらに備えることを特徴とする請求項５に記載の薄膜トランジスター。
- 前記チャネル領域を覆うエッチストッパーをさらに備え、
前記エッチストッパーは、前記ソース領域および前記ドレイン領域と実質的に重なり合わないことを特徴とする請求項６に記載の薄膜トランジスター。 - 前記エッチストッパーの縁部の境界および前記ゲート電極の縁部の境界は、実質的に互いに位置合わせされていることを特徴とする請求項７に記載の薄膜トランジスター。
- 前記チャネル領域と、前記ソース領域および前記ドレイン領域の上に位置する保護膜と、
前記保護膜の上に位置し、前記チャネル領域と重なり合う上部ゲート電極と、
をさらに備えることを特徴とする請求項８に記載の薄膜トランジスター。 - 前記ゲート絶縁膜および前記ゲート電極は、前記チャネル領域の上に位置し、
前記ゲート電極の縁部の境界と、前記ゲート絶縁膜の縁部の境界および前記チャネル領域の縁部の境界は実質的に互いに位置合わせされていることを特徴とする請求項５に記載の薄膜トランジスター。 - 絶縁基板の上にゲート電極を形成するステップと、
前記ゲート電極の上にゲート絶縁膜を積層するステップと、
前記ゲート絶縁膜の上に半導体パターンを形成するステップと、
前記半導体パターンの上に前記半導体パターンを横切って重なり合うエッチストッパーを形成するステップと、
前記エッチストッパーによって覆われておらずに露出された前記半導体パターンを処理して、前記エッチストッパーによって覆われたチャネル領域および前記チャネル領域を中心として相対向するソース領域およびドレイン領域を形成するステップと、
を含み、
前記ソース領域および前記ドレイン領域のキャリア濃度が、前記チャネル領域のキャリア濃度よりも大きいことを特徴とする薄膜トランジスター表示板の製造方法。 - 前記半導体パターンを処理するステップは、前記半導体パターンを還元処理するステップを含むことを特徴とする請求項１１に記載の薄膜トランジスター表示板の製造方法。
- 前記半導体パターンを処理するステップは、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、メタン（ＣＨ４）のうちの少なくとも一種を含むガスを用いて、前記半導体パターンをフッ素（Ｆ）、水素（Ｈ）、硫黄（Ｓ）のうちの少なくとも一種でドーピングするステップを含むことを特徴とする請求項１２に記載の薄膜トランジスター表示板の製造方法。
- 絶縁基板の上に酸化物半導体を含む半導体パターンを形成するステップと、
前記半導体パターンの上に絶縁物質を積層して絶縁物質層を形成するステップと、
前記絶縁物質層の上にゲート電極を形成するステップと、
前記ゲート電極をエッチングマスクとして前記絶縁物質層をパターニングしてゲート絶縁層を形成し、前記半導体パターンの一部を露出させるステップと、
前記露出された半導体パターンを処理して前記ゲート電極によって覆われたチャネル領域および前記チャネル領域を中心として相対向するソース領域およびドレイン領域を形成するステップと、
を含み、
前記ソース領域および前記ドレイン領域のキャリア濃度が、前記チャネル領域のキャリア濃度よりも大きいことを特徴とする薄膜トランジスター表示板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0059605 | 2012-06-04 | ||
| KR1020120059605A KR20130136063A (ko) | 2012-06-04 | 2012-06-04 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013251526A true JP2013251526A (ja) | 2013-12-12 |
| JP6184122B2 JP6184122B2 (ja) | 2017-08-23 |
Family
ID=49669116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013027373A Active JP6184122B2 (ja) | 2012-06-04 | 2013-02-15 | 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US9093540B2 (ja) |
| JP (1) | JP6184122B2 (ja) |
| KR (1) | KR20130136063A (ja) |
| CN (1) | CN103456793B (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015133490A (ja) * | 2014-01-13 | 2015-07-23 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示パネル |
| JP2015176885A (ja) * | 2014-03-13 | 2015-10-05 | 東京エレクトロン株式会社 | 半導体デバイス、その製造方法、及びその製造装置 |
| JP2015188062A (ja) * | 2014-02-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015191893A (ja) * | 2014-03-27 | 2015-11-02 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| WO2015186619A1 (ja) * | 2014-06-06 | 2015-12-10 | シャープ株式会社 | 半導体装置、表示装置及び半導体装置の製造方法 |
| WO2015186602A1 (ja) * | 2014-06-03 | 2015-12-10 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2016038823A1 (ja) * | 2014-09-10 | 2016-03-17 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| WO2016098651A1 (ja) * | 2014-12-16 | 2016-06-23 | シャープ株式会社 | 半導体装置、その製造方法、および半導体装置を備えた表示装置 |
| WO2016117609A1 (ja) * | 2015-01-21 | 2016-07-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017005064A (ja) * | 2015-06-08 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置を有する表示装置 |
| US9837547B2 (en) | 2015-05-22 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide conductor and display device including the semiconductor device |
| JP2018101681A (ja) * | 2016-12-20 | 2018-06-28 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| JP2019145562A (ja) * | 2018-02-16 | 2019-08-29 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタおよび表示装置 |
| JP2019165230A (ja) * | 2014-02-05 | 2019-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2019197901A (ja) * | 2013-12-27 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019212925A (ja) * | 2014-05-09 | 2019-12-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2020031031A1 (ja) * | 2018-08-09 | 2020-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
| US10957716B2 (en) | 2018-09-12 | 2021-03-23 | Sharp Kabushiki Kaisha | Array substrate, liquid crystal display panel, and organic electroluminescence display panel |
| US10971527B2 (en) | 2018-09-11 | 2021-04-06 | Sharp Kabushiki Kaisha | Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same |
| JP2021170681A (ja) * | 2014-02-05 | 2021-10-28 | 株式会社半導体エネルギー研究所 | トランジスタ |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124277B (zh) * | 2013-04-24 | 2018-02-09 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制作方法和阵列基板 |
| KR102044667B1 (ko) * | 2013-05-28 | 2019-11-14 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법 |
| KR102131195B1 (ko) * | 2013-07-16 | 2020-07-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
| KR102130516B1 (ko) * | 2013-11-26 | 2020-07-06 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 그 제조방법 |
| KR102183920B1 (ko) * | 2013-12-16 | 2020-11-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102237834B1 (ko) * | 2014-10-31 | 2021-04-12 | 엘지디스플레이 주식회사 | 캡핑층을 구비한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 |
| TW201622158A (zh) * | 2014-12-10 | 2016-06-16 | 中華映管股份有限公司 | 薄膜電晶體以及其製作方法 |
| KR20160086016A (ko) * | 2015-01-08 | 2016-07-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| US20160240563A1 (en) * | 2015-02-13 | 2016-08-18 | Electronics And Telecommunications Research Institute | Semiconductor device and method of fabricating the same |
| CN106158976A (zh) * | 2015-04-24 | 2016-11-23 | 群创光电股份有限公司 | 显示装置 |
| TWI577032B (zh) * | 2015-04-24 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
| TWI578546B (zh) * | 2015-05-28 | 2017-04-11 | 鴻海精密工業股份有限公司 | 薄膜電晶體的製造方法 |
| JP6457896B2 (ja) * | 2015-07-09 | 2019-01-23 | 株式会社ジャパンディスプレイ | 半導体装置及び半導体装置の製造方法 |
| KR102402599B1 (ko) * | 2015-12-16 | 2022-05-26 | 삼성디스플레이 주식회사 | 트랜지스터 표시판 및 그 제조 방법 |
| US10680115B2 (en) | 2015-12-22 | 2020-06-09 | Intel Corporation | P-channel oxide semiconductor thin film transistor |
| KR102567713B1 (ko) * | 2016-03-24 | 2023-08-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| KR102640164B1 (ko) * | 2016-05-09 | 2024-02-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| CN105977205B (zh) * | 2016-05-10 | 2019-10-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 |
| US10217771B2 (en) | 2016-06-23 | 2019-02-26 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR102643111B1 (ko) * | 2016-07-05 | 2024-03-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102586938B1 (ko) | 2016-09-05 | 2023-10-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20180049420A (ko) * | 2016-11-01 | 2018-05-11 | 삼성디스플레이 주식회사 | 색변환 패널, 이의 제조 방법 및 이를 포함하는 표시 장치 |
| CN106356306A (zh) * | 2016-11-14 | 2017-01-25 | 深圳市华星光电技术有限公司 | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 |
| KR102607697B1 (ko) * | 2017-02-07 | 2023-11-29 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US10224432B2 (en) | 2017-03-10 | 2019-03-05 | Applied Materials, Inc. | Surface treatment process performed on devices for TFT applications |
| CN109216395B (zh) * | 2017-07-06 | 2023-08-04 | 乐金显示有限公司 | 发光结构、发光晶体管及其制造方法 |
| US20190097063A1 (en) * | 2017-09-28 | 2019-03-28 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Esl tft substrate and fabrication method thereof |
| WO2019066931A1 (en) * | 2017-09-29 | 2019-04-04 | Intel Corporation | VOLTAGE REGULATOR CIRCUIT COMPRISING ONE OR MORE THIN FILM TRANSISTORS |
| US10797123B2 (en) * | 2017-10-13 | 2020-10-06 | Samsung Display Co., Ltd. | Display panel and method of fabricating the same |
| KR102603872B1 (ko) | 2018-04-20 | 2023-11-21 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| US11610998B2 (en) | 2018-07-09 | 2023-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN109346411A (zh) * | 2018-09-21 | 2019-02-15 | 深圳市华星光电技术有限公司 | 一种tft的制备方法 |
| CN112186004A (zh) * | 2019-07-04 | 2021-01-05 | 乐金显示有限公司 | 显示设备 |
| KR102651064B1 (ko) | 2019-07-30 | 2024-03-25 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210028318A (ko) * | 2019-09-03 | 2021-03-12 | 삼성디스플레이 주식회사 | 표시 장치 및 제조 방법 |
| US11695020B2 (en) * | 2019-12-17 | 2023-07-04 | Sharp Kabushiki Kaisha | Active matrix substrate and method for manufacturing same |
| CN112786453A (zh) * | 2021-01-18 | 2021-05-11 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制作方法和显示装置及其制作方法 |
| CN113589612B (zh) * | 2021-07-07 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN113568230B (zh) * | 2021-07-27 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN114236931B (zh) * | 2021-12-29 | 2024-01-30 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108425A (ja) * | 2004-10-06 | 2006-04-20 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
| WO2009075281A1 (ja) * | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
| JP2009528670A (ja) * | 2006-06-02 | 2009-08-06 | 財団法人高知県産業振興センター | 半導体機器及びその製法 |
| JP2010040645A (ja) * | 2008-08-01 | 2010-02-18 | Fujifilm Corp | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ |
| JP2011035389A (ja) * | 2009-07-10 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011519152A (ja) * | 2008-04-11 | 2011-06-30 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） | 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ |
| WO2011125940A1 (ja) * | 2010-04-06 | 2011-10-13 | 株式会社日立製作所 | 薄膜トランジスタおよびその製造方法 |
| JP2011222649A (ja) * | 2010-04-07 | 2011-11-04 | Sharp Corp | 半導体装置の製造方法および表示パネルの製造方法 |
| JP2011228622A (ja) * | 2010-03-30 | 2011-11-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2012009838A (ja) * | 2010-05-21 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2013016782A (ja) * | 2011-06-10 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876582A (en) * | 1983-05-02 | 1989-10-24 | Ncr Corporation | Crystallized silicon-on-insulator nonvolatile memory device |
| JPH01302768A (ja) * | 1988-05-30 | 1989-12-06 | Seikosha Co Ltd | 逆スタガー型シリコン薄膜トランジスタ |
| US5017983A (en) | 1989-08-03 | 1991-05-21 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
| JPH053320A (ja) | 1990-08-10 | 1993-01-08 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JPH0824193B2 (ja) | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| US5372958A (en) * | 1990-11-16 | 1994-12-13 | Seiko Epson Corporation | Process for fabricating a thin film semiconductor device |
| JP3489217B2 (ja) | 1994-09-16 | 2004-01-19 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP3210196B2 (ja) | 1994-12-22 | 2001-09-17 | シャープ株式会社 | 薄膜トランジスタとその製造方法 |
| US5828084A (en) * | 1995-03-27 | 1998-10-27 | Sony Corporation | High performance poly-SiGe thin film transistor |
| JP3286152B2 (ja) | 1995-06-29 | 2002-05-27 | シャープ株式会社 | 薄膜トランジスタ回路および画像表示装置 |
| KR100214460B1 (ko) | 1995-08-14 | 1999-08-02 | 구본준 | 박막트랜지스터 제조방법 |
| JP3036452B2 (ja) | 1997-01-20 | 2000-04-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10275913A (ja) | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 |
| KR100328847B1 (ko) | 1998-06-26 | 2002-08-14 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터의제조방법 |
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| US6882102B2 (en) | 2000-02-29 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US6542205B2 (en) | 2000-08-04 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| SG143972A1 (en) | 2000-09-14 | 2008-07-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| KR100809750B1 (ko) | 2001-03-31 | 2008-03-04 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터의 제조방법 |
| US7411215B2 (en) | 2002-04-15 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| KR100675631B1 (ko) | 2003-06-27 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR20050001253A (ko) | 2003-06-27 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100936908B1 (ko) | 2003-07-18 | 2010-01-18 | 삼성전자주식회사 | 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법 |
| CN100568457C (zh) * | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| KR100611154B1 (ko) | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 |
| TWI236153B (en) | 2004-01-05 | 2005-07-11 | Quanta Display Inc | Method for fabricating self-aligned TFT |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| KR100744086B1 (ko) | 2005-04-29 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR101186291B1 (ko) * | 2005-05-24 | 2012-09-27 | 삼성전자주식회사 | 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자 |
| TWI340607B (en) | 2005-08-12 | 2011-04-11 | Au Optronics Corp | Organic electroluminescent display panel and fabricating method thereof |
| JP2007188936A (ja) | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
| JP2007248987A (ja) | 2006-03-17 | 2007-09-27 | Toshiba Matsushita Display Technology Co Ltd | 表示装置用のアレイ基板 |
| US8796125B2 (en) | 2006-06-12 | 2014-08-05 | Kovio, Inc. | Printed, self-aligned, top gate thin film transistor |
| JP4179393B2 (ja) | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
| KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR100982311B1 (ko) * | 2008-05-26 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR101495348B1 (ko) | 2008-06-09 | 2015-02-25 | 엘지디스플레이 주식회사 | 투명 박막트랜지스터의 제조방법 |
| KR101497425B1 (ko) | 2008-08-28 | 2015-03-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR101516415B1 (ko) * | 2008-09-04 | 2015-05-04 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치 |
| JP5615540B2 (ja) | 2008-12-19 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4844627B2 (ja) | 2008-12-24 | 2011-12-28 | ソニー株式会社 | 薄膜トランジスタの製造方法および表示装置の製造方法 |
| KR101671210B1 (ko) * | 2009-03-06 | 2016-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| US7977151B2 (en) | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
| US8273600B2 (en) * | 2009-04-21 | 2012-09-25 | Chan-Long Shieh | Self-aligned metal oxide TFT with reduced number of masks |
| JP5760298B2 (ja) | 2009-05-21 | 2015-08-05 | ソニー株式会社 | 薄膜トランジスタ、表示装置、および電子機器 |
| TW201103090A (en) | 2009-07-01 | 2011-01-16 | Univ Nat Chiao Tung | Method for manufacturing a self-aligned thin film transistor and a structure of the same |
| KR101638978B1 (ko) | 2009-07-24 | 2016-07-13 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN102473734B (zh) * | 2009-07-31 | 2015-08-12 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| WO2011027656A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| KR102162746B1 (ko) | 2009-10-21 | 2020-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| JP5095865B2 (ja) * | 2009-12-21 | 2012-12-12 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法 |
| US8759917B2 (en) * | 2010-01-04 | 2014-06-24 | Samsung Electronics Co., Ltd. | Thin-film transistor having etch stop multi-layer and method of manufacturing the same |
| KR101675113B1 (ko) * | 2010-01-08 | 2016-11-11 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
| KR101117737B1 (ko) * | 2010-03-02 | 2012-02-24 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR101293130B1 (ko) | 2010-05-28 | 2013-08-12 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR101710179B1 (ko) | 2010-06-03 | 2017-02-27 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| CN101894760B (zh) * | 2010-06-10 | 2012-06-20 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| KR101793047B1 (ko) * | 2010-08-03 | 2017-11-03 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 및 이의 제조 방법 |
| JP5658978B2 (ja) | 2010-11-10 | 2015-01-28 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板及びその製造方法 |
| KR20120065854A (ko) * | 2010-12-13 | 2012-06-21 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| US20130264568A1 (en) * | 2010-12-22 | 2013-10-10 | Sharp Kabushiki Kaisha | Semiconductor device, color filter substrate, display device provided with color filter substrate, and method for manufacturing semiconductor device |
| JP5784479B2 (ja) * | 2010-12-28 | 2015-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9443984B2 (en) * | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5975635B2 (ja) * | 2010-12-28 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2012091297A1 (ko) * | 2010-12-30 | 2012-07-05 | 주성엔지니어링㈜ | 박막 트랜지스터 및 그 제조 방법 |
| US20130300968A1 (en) * | 2011-01-27 | 2013-11-14 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display panel and liquid crystal display device |
| KR101799048B1 (ko) * | 2011-02-25 | 2017-11-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| BR112013021693A2 (pt) * | 2011-03-11 | 2018-11-06 | Sharp Kk | transistor de película delgada, método de fabricação deste, e dispositivo de exibição |
| JP5977569B2 (ja) * | 2011-04-22 | 2016-08-24 | 株式会社神戸製鋼所 | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 |
| KR101854197B1 (ko) * | 2011-05-12 | 2018-06-21 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| KR101877448B1 (ko) * | 2011-06-30 | 2018-07-12 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR101851567B1 (ko) * | 2011-07-04 | 2018-04-25 | 삼성전자주식회사 | 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법 |
| US20130037793A1 (en) * | 2011-08-11 | 2013-02-14 | Qualcomm Mems Technologies, Inc. | Amorphous oxide semiconductor thin film transistor fabrication method |
-
2012
- 2012-06-04 KR KR1020120059605A patent/KR20130136063A/ko active Application Filing
- 2012-11-21 US US13/683,468 patent/US9093540B2/en active Active
-
2013
- 2013-01-10 CN CN201310009134.5A patent/CN103456793B/zh active Active
- 2013-02-15 JP JP2013027373A patent/JP6184122B2/ja active Active
-
2015
- 2015-07-24 US US14/808,769 patent/US9793377B2/en active Active
- 2015-07-27 US US14/809,830 patent/US9455333B2/en not_active Ceased
-
2018
- 2018-09-13 US US16/130,107 patent/USRE48290E1/en active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108425A (ja) * | 2004-10-06 | 2006-04-20 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| US20090065771A1 (en) * | 2006-03-17 | 2009-03-12 | Canon Kabushiki Kaisha | Field effect transistor using oxide film for channel and method of manufacturing the same |
| JP2009528670A (ja) * | 2006-06-02 | 2009-08-06 | 財団法人高知県産業振興センター | 半導体機器及びその製法 |
| JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
| WO2009075281A1 (ja) * | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
| JP2011519152A (ja) * | 2008-04-11 | 2011-06-30 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） | 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ |
| JP2010040645A (ja) * | 2008-08-01 | 2010-02-18 | Fujifilm Corp | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ |
| JP2011035389A (ja) * | 2009-07-10 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011228622A (ja) * | 2010-03-30 | 2011-11-10 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| WO2011125940A1 (ja) * | 2010-04-06 | 2011-10-13 | 株式会社日立製作所 | 薄膜トランジスタおよびその製造方法 |
| JP2011222649A (ja) * | 2010-04-07 | 2011-11-04 | Sharp Corp | 半導体装置の製造方法および表示パネルの製造方法 |
| JP2012009838A (ja) * | 2010-05-21 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2013016782A (ja) * | 2011-06-10 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11380795B2 (en) | 2013-12-27 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor film |
| US11757041B2 (en) | 2013-12-27 | 2023-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10818795B2 (en) | 2013-12-27 | 2020-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2019197901A (ja) * | 2013-12-27 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015133490A (ja) * | 2014-01-13 | 2015-07-23 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示パネル |
| US11640996B2 (en) | 2014-02-05 | 2023-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11011648B2 (en) | 2014-02-05 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP7194787B2 (ja) | 2014-02-05 | 2022-12-22 | 株式会社半導体エネルギー研究所 | トランジスタ |
| JP2021192428A (ja) * | 2014-02-05 | 2021-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019165230A (ja) * | 2014-02-05 | 2019-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US11942555B2 (en) | 2014-02-05 | 2024-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10680116B2 (en) | 2014-02-05 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including oxide semiconductor |
| JP7194788B2 (ja) | 2014-02-05 | 2022-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021170681A (ja) * | 2014-02-05 | 2021-10-28 | 株式会社半導体エネルギー研究所 | トランジスタ |
| US9847358B2 (en) | 2014-02-07 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10763282B2 (en) | 2014-02-07 | 2020-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10367013B2 (en) | 2014-02-07 | 2019-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015188062A (ja) * | 2014-02-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9530894B2 (en) | 2014-02-07 | 2016-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11355529B2 (en) | 2014-02-07 | 2022-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015176885A (ja) * | 2014-03-13 | 2015-10-05 | 東京エレクトロン株式会社 | 半導体デバイス、その製造方法、及びその製造装置 |
| JP2015191893A (ja) * | 2014-03-27 | 2015-11-02 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2019212925A (ja) * | 2014-05-09 | 2019-12-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20170200827A1 (en) * | 2014-06-03 | 2017-07-13 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| WO2015186602A1 (ja) * | 2014-06-03 | 2015-12-10 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US10158027B2 (en) * | 2014-06-03 | 2018-12-18 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| JPWO2015186602A1 (ja) * | 2014-06-03 | 2017-04-20 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2015186619A1 (ja) * | 2014-06-06 | 2015-12-10 | シャープ株式会社 | 半導体装置、表示装置及び半導体装置の製造方法 |
| WO2016038823A1 (ja) * | 2014-09-10 | 2016-03-17 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| WO2016098651A1 (ja) * | 2014-12-16 | 2016-06-23 | シャープ株式会社 | 半導体装置、その製造方法、および半導体装置を備えた表示装置 |
| WO2016117609A1 (ja) * | 2015-01-21 | 2016-07-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10861981B2 (en) | 2015-05-22 | 2020-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor |
| US10319861B2 (en) | 2015-05-22 | 2019-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide conductor |
| US9837547B2 (en) | 2015-05-22 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide conductor and display device including the semiconductor device |
| US11695078B2 (en) | 2015-05-22 | 2023-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including semiconductor device |
| US10903368B2 (en) | 2015-05-22 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including semiconductor device |
| JP2017005064A (ja) * | 2015-06-08 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置を有する表示装置 |
| JP2018101681A (ja) * | 2016-12-20 | 2018-06-28 | 株式会社Ｊｏｌｅｄ | 半導体装置および表示装置 |
| US10879402B2 (en) | 2018-02-16 | 2020-12-29 | Joled Inc. | Thin film transistor and display unit |
| JP2019145562A (ja) * | 2018-02-16 | 2019-08-29 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタおよび表示装置 |
| WO2020031031A1 (ja) * | 2018-08-09 | 2020-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
| JP7256189B2 (ja) | 2018-08-09 | 2023-04-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2020031031A1 (ja) * | 2018-08-09 | 2020-02-13 | ||
| US10971527B2 (en) | 2018-09-11 | 2021-04-06 | Sharp Kabushiki Kaisha | Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same |
| US10957716B2 (en) | 2018-09-12 | 2021-03-23 | Sharp Kabushiki Kaisha | Array substrate, liquid crystal display panel, and organic electroluminescence display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| US9455333B2 (en) | 2016-09-27 |
| CN103456793A (zh) | 2013-12-18 |
| CN103456793B (zh) | 2018-06-22 |
| US20130320328A1 (en) | 2013-12-05 |
| US9093540B2 (en) | 2015-07-28 |
| US20150333184A1 (en) | 2015-11-19 |
| US20150333154A1 (en) | 2015-11-19 |
| US9793377B2 (en) | 2017-10-17 |
| USRE48290E1 (en) | 2020-10-27 |
| KR20130136063A (ko) | 2013-12-12 |
| JP6184122B2 (ja) | 2017-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6184122B2 (ja) | 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法 | |
| US10192992B2 (en) | Display device | |
| US11594639B2 (en) | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same | |
| KR102650692B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20130111872A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2018061044A (ja) | 薄膜トランジスタ基板 | |
| JP2014131047A (ja) | 薄膜トランジスタ、および薄膜トランジスタ表示板 | |
| CN107342295B (zh) | 薄膜晶体管阵列面板 | |
| KR20170113739A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20160120394A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20230126679A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20180027684A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102333756B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102130548B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20190043127A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20140081413A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6184122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |