CN109346411A - 一种tft的制备方法 - Google Patents

一种tft的制备方法 Download PDF

Info

Publication number
CN109346411A
CN109346411A CN201811109278.7A CN201811109278A CN109346411A CN 109346411 A CN109346411 A CN 109346411A CN 201811109278 A CN201811109278 A CN 201811109278A CN 109346411 A CN109346411 A CN 109346411A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
insulating
patterned semiconductor
ild
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811109278.7A
Other languages
English (en)
Inventor
李金明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201811109278.7A priority Critical patent/CN109346411A/zh
Priority to PCT/CN2018/117402 priority patent/WO2020056916A1/zh
Publication of CN109346411A publication Critical patent/CN109346411A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种TFT的制备方法，该方法包括：提供一衬底；在衬底之上沉积缓冲层；在缓冲层表面沉积形成半导体层；对半导体层进行处理形成图案化半导体层，在刻蚀工艺中的导体化工艺处理时在NF3和特定气体的环境中进行，以利用NF3产生F*；在图案化半导体层表面形成绝缘层；通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。本发明实施例中制备的TFT金属离子掺杂氧化均匀，结构稳定。

Description

一种TFT的制备方法
技术领域
本发明涉及半导体材料技术领域，具体涉及一种TFT的制备方法。
背景技术
近年来，氧化物半导体材料在大尺寸平板显示方面已得到广泛的应用，特别是铟镓锌氧化物(InGaZnO4，IGZO)因其低温制备工艺，低阈值电压、高迁移率及良好的大尺寸制备均匀性而广受人们的关注。非晶态氧化铟镓锌材料(Amorphous Indium Gallium ZincOxide，a-IGZO)薄膜晶体管(Thin Film Transistor，TFT)结构的稳定性和可靠性，特别是在负偏压热应力(NBTS)下的可靠性是当前研究的热点。且在a-IGZO TFT结构中，相对于底栅(Bottom Gate)TFT结构,顶栅(Top Gate)TFT结构可以减少寄生电容的存在，具有良好的可扩展性，因此在大尺寸平板显示应用方面具有明显的优势。而目前顶栅TFT结构导体化处理是其关键，气体等离子处理虽有工艺简单，但稳定性较差，金属离子掺杂则存在氧化不均的问题。
发明内容
本发明实施例提供一种TFT的制备方法，以解决目前TFT制备方法稳定性差，金属离子掺杂存在氧化不均的问题。
为解决上述问题，本发明提供的技术方案如下：
提供一衬底；
在所述衬底之上沉积缓冲层；
在所述缓冲层表面沉积形成半导体层，所述半导体层由金属氧化物材料形成；
依次利用黄光工艺和刻蚀工艺对所述半导体层进行处理形成图案化半导体层，在刻蚀工艺中的导体化工艺处理时采用NF3和特定气体的环境中进行，以利用NF3产生F*，所述特定气体为惰性气体或者N2；
在所述图案化半导体层表面形成绝缘层，在所述绝缘层之上形成栅极层；
通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；
依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。
进一步的，所述依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层，包括：
利用导体化工艺制得栅极图案层和绝缘图案层；
沉积形成ILD层；
在ILD层内制得源漏图案层。
进一步的，所述沉积形成ILD层包括：
采用等离子增强化学气相沉积工艺沉积层间介质ILD层，并在所述图案化半导体层的两侧形成掺杂区，所述ILD层覆盖所述缓冲层、所述图案化半导体层、所述栅极图案层和所述绝缘图案层。
进一步的，所述在ILD层内制得源漏图案层，包括：
对所述ILD层进行挖空；
在所述ILD层的挖空区域沉积形成源漏层，并利用黄光工艺和刻蚀工艺制得源漏图案层。
进一步的，所述在所述衬底之上沉积缓冲层，包括：
采用化学气相沉积CVD工艺在所述衬底之上沉积缓冲层，材料为SIOx，沉积厚度2000～5500埃。
进一步的，所述在所述缓冲层表面沉积形成半导体层，包括：
采用物理气相沉积PVD工艺在所述缓冲层表面沉积形成300～1000埃厚度的半导体层，在沉积后进行退火处理，退火温度为150～450℃。
进一步的，所述在所述图案化半导体层表面形成绝缘层，包括：
通过等离子增强化学气相沉积工艺在所述图案化半导体层表面沉积形成绝缘层，所述绝缘层为SiOx，或者SiNx和SiOx的复合层，所述绝缘层沉积厚度为1500～4000埃。
进一步的，所述在所述绝缘层之上形成栅极层，包括：
采用PVD工艺在所述绝缘层之上沉积形成栅极层，厚度为400～1500埃。
进一步的，所述导体化工艺包括黄光工艺和刻蚀工艺，所述利用导体化工艺制得栅极图案层和绝缘图案层，包括：
依次利用黄光工艺和刻蚀工艺对所述绝缘层和所述栅极层进行处理，制得栅极图案层和绝缘图案层，所述刻蚀工艺中的导体化工艺在NF3和所述特定气体的环境中进行，所述特定气体为惰性气体或者N2。
进一步的，所述ILD层为SiOx，或者SiNx和SiOx的复合层，所述ILD层沉积厚度为1500～4000埃。
进一步的，所述通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中的退火温度为150～450℃。
进一步的，对所述ILD层进行挖空，包括：
利用黄光工艺和干湿刻蚀工艺对ILD层进行挖空。
进一步的，所述在所述ILD层的挖空区域沉积形成源漏层，并利用黄光工艺和刻蚀工艺制得源漏图案层，包括：
通过PVD沉积形成在在所述ILD层的挖空区域形成源漏层，厚度为400～1500埃，再依次利用黄光工艺和刻蚀工艺对所述源漏层进行处理制得具有源漏图案层。
本发明实施例方法采用提供一衬底；在衬底之上沉积缓冲层；在缓冲层表面沉积形成半导体层，半导体层由金属氧化物材料形成；依次利用黄光工艺和刻蚀工艺对半导体层进行处理形成图案化半导体层，在刻蚀工艺中的导体化工艺处理时采用NF3和特定气体的环境中进行，以利用NF3产生F*；在图案化半导体层表面形成绝缘层，在绝缘层之上形成栅极层；通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。本发明实施例中利用F*与金属氧化物结合较稳定的原理，在刻蚀工艺的导体化处理时采用NF3和特定气体进行，其中NF3用于对金属氧化物导体化过程中掺杂F*，而特定气体用于保证导体化过程中的粗糙度，降低绝缘层的厚度，形成稳定结构，本发明实施例中制备的TFT中金属离子掺杂氧化均匀，结构稳定，性能稳定。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供一种TFT的制备方法的一个实施例流程示意图；
图2是本发明实施例中在衬底之上沉积缓冲层，在缓冲层表面沉积形成半导体层的结构示意图；
图3是本发明实施例中在图案化半导体层表面形成绝缘层，在绝缘层之上形成栅极层后的结构示意图；
图4是本发明实施例中步骤S107的一个实施例示意图；
图5是本发明实施例中在采用等离子增强化学气相沉积工艺沉积层间介质ILD层，并在图案化半导体层的两侧形成掺杂区后的结构示意图；
图6是本发明实施例中对ILD层进行挖空后的结构示意图；
图7是本发明实施例中在ILD层的挖空区域沉积形成源漏层后的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
薄膜晶体管(Thin-film transistor，TFT)是场效应晶体管的种类之一，大略的制作方式是在基板上沉积各种不同的薄膜，如半导体主动层、介电层和金属电极层。薄膜晶体管对显示器件的工作性能具有十分重要的作用.
如图1所示，为本发明实施例中TFT的制备方法的一个实施例示意图，该方法包括：
S101、提供一衬底；
晶体管和集成电路都是在半导体片子的表面上来制作的，这里的半导体片就是衬底，半导体衬底不仅起着电气性能的作用，而且也起着机械支撑的作用。举例而言，衬底为玻璃基板。
S102、在衬底之上沉积缓冲层。
具体的，如图2所示，在衬底之上沉积缓冲层，可以包括：
采用化学气相沉积CVD工艺在衬底之上沉积缓冲层，材料为SIOx，沉积厚度2000～5500埃。
其中，CVD是Chemical Vapor Deposition的简称，是指高温下的气相反应，例如，金属卤化物、有机金属、碳氢化合物等的热分解，氢还原或使它的混合气体在高温下发生化学反应以析出金属、氧化物、碳化物等无机材料的方法。
S103、在缓冲层表面沉积形成半导体层。
其中，半导体层由金属氧化物材料形成。在一个实际应用场景中，半导体层为IGZO，可以理解的是，在其他实施例中，半导体层的材料也可以是其他金属氧化物材料，如(SnO2)、氧化钛(TiO2)和氧化锌(ZnO)等。
具体的，在缓冲层表面沉积形成半导体层，可以包括：
采用物理气相沉积PVD工艺在缓冲层表面沉积形成300～1000埃厚度的半导体层，在沉积后进行退火处理，退火温度为150～450℃。
其中，物理气相沉积(Physical Vapor Deposition，PVD)指利用物理过程实现物质转移，将原子或分子由源转移到基材表面上的过程。它的作用是可以使某些有特殊性能(强度高、耐磨性、散热性、耐腐性等)的微粒喷涂在性能较低的母体上，使得母体具有更好的性能。
S104、依次利用黄光工艺和刻蚀工艺对半导体层进行处理形成图案化半导体层。
具体的，在刻蚀工艺中的导体化工艺处理时采用NF3和特定气体的环境中进行，以利用NF3产生F*。其中，该特定气体为与NF3不发生反应的气体，例如，该特定气体为惰性气体或者N2。本发明实施例中F*指的是F离子(氟离子)。
本发明实施例中，在刻蚀工艺的导体化处理时采用NF3和特定气体进行，其中NF3用于对金属氧化物导体化过程中掺杂F*，而特定气体用于保证导体化过程中的粗糙度，降低绝缘层的厚度，形成稳定结构，本发明实施例中制备的TFT中金属离子掺杂氧化均匀，结构稳定。
具体的，本发明实施例中的原理如下公式：
即NF3与金属氧化物中的OO结合，形成和电子，使得制备的TFT中金属离子掺杂氧化均匀，结构稳定。
优选的，该惰性气体为He气。该导体化工艺不仅采用NF3和特定气体进行，而且通过调整刻蚀工艺，保证GI层可以调整至0.7um,左右，优选NF3气体和N2，避免副产物对IGZO薄膜的影响。
S105、在图案化半导体层表面形成绝缘层，在绝缘层之上形成栅极层。
如图3所示，为在图案化半导体层表面形成绝缘层，在绝缘层之上形成栅极层后的结构示意图，在图案化半导体层表面形成绝缘层，在绝缘层之上形成栅极层(gate)。
其中，绝缘层指的是GI层，GI层通过一个LTPS中的工艺，叫GI Deposition也就是GI层沉积形成。GI是TFT中，栅极金属和半导体Si之间的绝缘层，通常为SiNx/SiOx称之为Gate Insulator栅极绝缘层。
进一步的，在图案化半导体层表面形成绝缘层，可以包括：
通过等离子增强化学气相沉积工艺在所述图案化半导体层表面沉积形成绝缘层，所述绝缘层为SiOx，或者SiNx和SiOx的复合层，该绝缘层沉积厚度为1500～4000埃。
进一步的，在绝缘层之上形成栅极层，可以包括：
采用PVD工艺在绝缘层之上沉积形成栅极层，厚度为400～1500埃。其中，栅极层材料可以采用AL、MO、CU、TI等金属，本发明实施例中不作具体限定。
S106、通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层。
具体的，该通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中的退火温度为150～450℃。
S107、依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。
如图4所示，进一步的，所述步骤S107，具体可以包括：
S1071、利用导体化工艺制得栅极图案层和绝缘图案层。
进一步的，该导体化工艺包括黄光工艺和刻蚀工艺，利用导体化工艺制得栅极图案层和绝缘图案层，可以包括：
依次利用黄光工艺和刻蚀工艺对绝缘层和所述栅极层进行处理，制得栅极图案层和绝缘图案层，该刻蚀工艺中的导体化工艺在NF3和特定气体的环境中进行，该导体化工艺具体可以参照步骤S104中的过程，此处不再赘述。
如图5所示，为采用等离子增强化学气相沉积工艺沉积层间介质ILD层，并在图案化半导体层的两侧形成掺杂区后的结构示意图，具体的，采用等离子增强化学气相沉积工艺沉积层间介质ILD层，并在图案化半导体层的两侧形成掺杂区，其中，ILD叫中间绝缘层，也叫层间介质，层间介质主要提供器件内部的导体区、金属之间的电绝缘以及与周围环境的隔离防护。该ILD层覆盖缓冲层、图案化半导体层、栅极图案层和所述绝缘图案层。进一步的，所述ILD层为SiOx，或者SiNx和SiOx的复合层，所述ILD层沉积厚度为1500～4000埃。
本发明实施例中，GI层的存在，使得掺杂区与半导体层之间有一个掺杂过渡区，因而形成一种轻掺杂漏结构即LDD(Lightly Doped Drain)结构，是在沟道中靠近漏极的附近设置一个低掺杂的漏区，让该低掺杂的漏区也承受部分电压，这种结构可防止热电子退化效应。
S1072、沉积形成ILD层。
进一步的，所述沉积形成ILD层包括：
采用等离子增强化学气相沉积工艺沉积层间介质ILD层，并在所述图案化半导体层的两侧形成掺杂区，所述ILD层覆盖所述缓冲层、所述图案化半导体层、所述栅极图案层和所述绝缘图案层。
S1073、在ILD层内制得源漏图案层。
进一步的，所述在ILD层内制得源漏图案层，包括：
对所述ILD层进行挖空；
在所述ILD层的挖空区域沉积形成源漏层，并利用黄光工艺和刻蚀工艺制得源漏图案层。
如图6所示，为对ILD层进行挖空后的结构示意图，具体的，对ILD层进行挖空，可以包括：
利用黄光工艺和干湿刻蚀工艺对ILD层进行挖空。挖空后，挖空区域以供后续形成源漏层。
如图7所示，为在ILD层的挖空区域沉积形成源漏层后的结构示意图，进一步的，在ILD层的挖空区域沉积形成源漏层，并利用黄光工艺和刻蚀工艺制得源漏图案层，可以包括：
通过PVD沉积形成在在ILD层的挖空区域形成源漏层，厚度为400～1500埃，再依次利用黄光工艺和刻蚀工艺对源漏层进行处理制得具有源漏图案层。
其中，源漏层材料可以采用AL、MO、CU、TI等金属，本发明实施例中不作具体限定。
本发明实施例中TFT制备方法后续还可以采用其他进一步的制程，本发明实施例中不作具体限定。
本发明实施例方法采用提供一衬底；在衬底之上沉积缓冲层；在缓冲层表面沉积形成半导体层，半导体层由金属氧化物材料形成；依次利用黄光工艺和刻蚀工艺对半导体层进行处理形成图案化半导体层，在刻蚀工艺中的导体化工艺处理时采用NF3和特定气体的环境中进行，以利用NF3产生F*；在图案化半导体层表面形成绝缘层，在绝缘层之上形成栅极层；通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。本发明实施例中利用F*与金属氧化物结合较稳定的原理，在刻蚀工艺的导体化处理时采用NF3和特定气体进行，其中NF3用于对金属氧化物导体化过程中掺杂F*，而特定气体用于保证导体化过程中的粗糙度，降低绝缘层的厚度，形成稳定结构，本发明实施例中制备的TFT中金属离子掺杂氧化均匀，结构稳定，性能稳定。
以上对本发明实施例所提供的一种TFT的制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种TFT的制备方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底之上沉积缓冲层；
在所述缓冲层表面沉积形成半导体层，所述半导体层由金属氧化物材料形成；
依次利用黄光工艺和刻蚀工艺对所述半导体层进行处理形成图案化半导体层，在刻蚀工艺中的导体化工艺处理时采用NF3和特定气体的环境中进行，以利用NF3产生F*，所述特定气体为惰性气体或者N2；
在所述图案化半导体层表面形成绝缘层，在所述绝缘层之上形成栅极层；
通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；
依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。
2.根据权利要求1所述的TFT的制备方法，其特征在于，所述依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层，包括：
利用导体化工艺制得栅极图案层和绝缘图案层；
沉积形成ILD层；
在ILD层内制得源漏图案层。
3.根据权利要求2所述的TFT的制备方法，其特征在于，所述沉积形成ILD层包括：
采用等离子增强化学气相沉积工艺沉积层间介质ILD层，并在所述图案化半导体层的两侧形成掺杂区，所述ILD层覆盖所述缓冲层、所述图案化半导体层、所述栅极图案层和所述绝缘图案层。
4.根据权利要求2所述的TFT的制备方法，其特征在于，所述在ILD层内制得源漏图案层，包括：
对所述ILD层进行挖空；
在所述ILD层的挖空区域沉积形成源漏层，并利用黄光工艺和刻蚀工艺制得源漏图案层。
5.根据权利要求1所述的TFT的制备方法，其特征在于，所述在所述衬底之上沉积缓冲层，包括：
采用化学气相沉积CVD工艺在所述衬底之上沉积缓冲层，材料为SIOx，沉积厚度2000～5500埃。
6.根据权利要求1所述的TFT的制备方法，其特征在于，所述在所述缓冲层表面沉积形成半导体层，包括：
采用物理气相沉积PVD工艺在所述缓冲层表面沉积形成300～1000埃厚度的半导体层，在沉积后进行退火处理，退火温度为150～450℃。
7.根据权利要求1所述的TFT的制备方法，其特征在于，所述在所述图案化半导体层表面形成绝缘层，包括：
通过等离子增强化学气相沉积工艺在所述图案化半导体层表面沉积形成绝缘层，所述绝缘层为SiOx，或者SiNx和SiOx的复合层，所述绝缘层沉积厚度为1500～4000埃。
8.根据权利要求7所述的TFT的制备方法，其特征在于，所述在所述绝缘层之上形成栅极层，包括：
采用PVD工艺在所述绝缘层之上沉积形成栅极层，厚度为400～1500埃。
9.根据权利要求8所述的TFT的制备方法，其特征在于，所述利用导体化工艺制得栅极图案层和绝缘图案层，包括：
依次利用黄光工艺和刻蚀工艺对所述绝缘层和所述栅极层进行处理，制得栅极图案层和绝缘图案层，所述刻蚀工艺中的导体化工艺在NF3和所述特定气体的环境中进行。
10.根据权利要求1所述的TFT的制备方法，其特征在于，所述通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中的退火温度为150～450℃。
CN201811109278.7A 2018-09-21 2018-09-21 一种tft的制备方法 Pending CN109346411A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811109278.7A CN109346411A (zh) 2018-09-21 2018-09-21 一种tft的制备方法
PCT/CN2018/117402 WO2020056916A1 (zh) 2018-09-21 2018-11-26 一种 tft 的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811109278.7A CN109346411A (zh) 2018-09-21 2018-09-21 一种tft的制备方法

Publications (1)

Publication Number Publication Date
CN109346411A true CN109346411A (zh) 2019-02-15

Family

ID=65306003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811109278.7A Pending CN109346411A (zh) 2018-09-21 2018-09-21 一种tft的制备方法

Country Status (2)

Country Link
CN (1) CN109346411A (zh)
WO (1) WO2020056916A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN105428418A (zh) * 2005-09-29 2016-03-23 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064089B2 (en) * 2002-12-10 2006-06-20 Semiconductor Energy Laboratory Co., Ltd. Plasma treatment apparatus and method for plasma treatment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428418A (zh) * 2005-09-29 2016-03-23 株式会社半导体能源研究所 半导体器件及其制造方法
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
WO2020056916A1 (zh) 2020-03-26

Similar Documents

Publication Publication Date Title
TWI296817B (en) Method of controlling the film properties of a cvd-deposited silicon nitride film
CN107946189B (zh) 一种薄膜晶体管及其制备方法
Alshammari et al. Enhanced ZnO thin-film transistor performance using bilayer gate dielectrics
US9935183B2 (en) Multilayer passivation or etch stop TFT
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
Yoon et al. Study of nitrogen high-pressure annealing on InGaZnO thin-film transistors
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
KR20070102969A (ko) 비정질 ＺｎＯ계 ＴＦＴ의 제조방법
Bae et al. The effect of annealing on amorphous indium gallium zinc oxide thin film transistors
JP2010199307A (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2016206239A1 (zh) 低温多晶硅薄膜晶体管及其制备方法
CN104576753B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN108376712A (zh) 一种基于碘化亚铜的透明薄膜晶体管及制备方法
Luo et al. Damage-free back channel wet-etch process in amorphous indium–zinc-oxide thin-film transistors using a carbon-nanofilm barrier layer
WO2017008410A1 (zh) 一种薄膜晶体管结构及其制备方法
CN102738243B (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
WO2016086608A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
Wu et al. Effects of e-beam deposited gate dielectric layers with atmospheric pressure plasma treatment for IGZO thin-film transistors
TWI660460B (zh) Flexible thin film transistor and preparation method thereof
WO2013051644A1 (ja) 絶縁膜およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215