CN104576753B - 一种低温多晶硅薄膜晶体管及其制造方法 - Google Patents
一种低温多晶硅薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104576753B CN104576753B CN201410832407.0A CN201410832407A CN104576753B CN 104576753 B CN104576753 B CN 104576753B CN 201410832407 A CN201410832407 A CN 201410832407A CN 104576753 B CN104576753 B CN 104576753B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- source
- channel region
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000002425 crystallisation Methods 0.000 claims abstract description 24
- 230000008025 crystallization Effects 0.000 claims abstract description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000002344 surface layer Substances 0.000 claims abstract description 19
- 239000002923 metal particle Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000006698 induction Effects 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- -1 grid Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- 239000007769 metal material Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Abstract
本发明公开了一种低温多晶硅薄膜晶体管及其制造方法，该方法包括：在基板上制作缓冲层；在缓冲层上制作非晶硅层；在非晶硅层上覆盖金属诱导层，进行金属诱导晶化使非晶硅层转变为多晶硅层；图形化所述多晶硅层形成沟道区和源漏区；刻蚀掉所述沟道区因金属诱导晶化残留有金属粒子的表层；在源漏区和经刻蚀的沟道区上依次形成栅极绝缘层、栅极、层间绝缘层和源漏极。本发明实现了沟道区和源漏区金属粒子浓度的分别控制，不但使得沟道区金属粒子浓度较低，减小漏电流；而且使得源漏区金属粒子浓度较高，且金属粒子可作为掺杂物减少重掺杂工艺，同时减小接触电阻，最终消除残留在有源区的金属粒子对器件性能的影响。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种低温多晶硅薄膜晶体管及其制造方法。
背景技术
多晶硅材料（poly-silicon, p-Si）与非晶硅材料（amorphous silicon, a-Si）比较起来具有更高的迁移率，因此，采用多晶硅制备薄膜晶体管可以得到响应更快的器件。一般来说，薄膜晶体管至少具有栅极、源极、漏极以及有源层等构件，其中可通过控制栅极的电压来改变有源层的导电性，以使源极与漏极之间形成导通（开）或绝缘（关）的状态，此外，通常还会在有源层上形成一具有N型掺杂或P型掺杂的欧姆接触层，以减少有源层与源极、或通道层与漏极间的接触电阻。
现有技术中，通常在非晶硅沉积完成后沉积一层金属扩散阻挡层，如二氧化硅，之后再溅镀一层金属诱导层，实现晶化同时控制到达多晶硅表面金属粒子的浓度，其缺点是：虽能控制到达多晶硅表面的金属粒子浓度，但不能分区域控制。
发明内容
为解决上述问题，本发明提供一种低温多晶硅薄膜晶体管及其制造方法，其在金属诱导晶化完成后通过刻蚀去掉沟道区因金属诱导晶化残留有金属粒子的表层，消除残留在沟道区的金属粒子对TFT器件性能的影响，减小沟道区漏电流；同时残留在源漏区的金属粒子可以作为掺杂，形成欧姆接触，减小接触电阻。
为达到上述目的，本发明提供一种低温多晶硅薄膜晶体管的制造方法，该方法包括：
步骤一，在基板上制作缓冲层；
步骤二，在缓冲层上制作非晶硅层；
步骤三，在非晶硅层上覆盖金属诱导层，进行金属诱导晶化使非晶硅层转变为多晶硅层；
步骤四，图形化所述多晶硅层形成沟道区和源漏区；
步骤五，刻蚀掉所述沟道区因金属诱导晶化残留有金属粒子的表层；
步骤六，在源漏区和经刻蚀的沟道区上依次形成栅极绝缘层、栅极、层间绝缘层和源漏极。
进一步地，所述步骤一包括：在基板上依次沉积第一缓冲层和第二缓冲层。
进一步地，所述第一缓冲层的材料为硅的氧化物。
进一步地，所述第二缓冲层的材料为硅的氮化物。
进一步地，在所述步骤三之前还包括在所述非晶硅层上沉积金属扩散阻挡层。
进一步地，步骤五中，所述沟道区因金属诱导晶化残留有金属粒子的表层包括一金属粒子浓度最大的峰值层，所述被刻蚀掉的沟道区表层厚度至少超过所述峰值层。
进一步地，在所述步骤五之后，还包括刻蚀所述源漏区因金属诱导晶化残留有金属粒子的表层。
进一步地，所述源漏区因金属诱导晶化残留有金属粒子的表层包括一金属粒子浓度最大的峰值层，所述被刻蚀掉的沟道区表层厚度不超过所述峰值层。
进一步地，步骤五采用半曝光刻蚀掉所述沟道区表层。
本发明还提供一种由上述方法制造的低温多晶硅薄膜晶体管。
本发明相对于现有技术具有以下实质性特点和进步：
在金属诱导晶化完成后通过刻蚀去掉沟道区因金属诱导晶化残留有金属粒子的表层，降低了沟道区的金属粒子浓度，减小漏电流；同时由于金属诱导晶化残留在源漏区表层的金属粒子可作为掺杂物，减少了源漏区的重掺杂工艺，并减小了源漏区的接触电阻，最终优化了薄膜晶体管性能。
附图说明
图1A至图1D为本发明实施例的低温多晶硅的制造流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
如图1A至1D所示的一种低温多晶硅薄膜晶体管的制造方法，该方法包括：
步骤一，在基板100上制作缓冲层110。所述的基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料，例如：导电材料、晶圆、陶瓷，或其它可适用的材料。所述的缓冲层110可采用低压化学气相淀积工艺或离子增长型化学气相淀积工艺。在具体的实施例中，缓冲层110可以是单层或双层。单层缓冲层110可以为氧化硅或氮化硅。双层缓冲层110包括第一缓冲层和第二缓冲层，第一缓冲层的材料为硅的氧化物，例如SiO2；第二缓冲层的材料也可为硅的氮化物，例如Si3N4。
步骤二，在缓冲层110上制作非晶硅层120。缓冲层110可阻挡基板100所含的杂质向非晶硅层120迁移。形成非晶硅层120的方式可以是化学气相淀积工艺（CVD）或离子增长型化学气相淀积工艺（PlasmaEnhanced Chemical Vapor Deposition, PECVD）。
步骤三，在非晶硅层120上覆盖金属诱导层140，进行金属诱导晶化使非晶硅层120转变为多晶硅层121。在金属诱导晶化后有金属粒子残留在多晶硅层121表层，会造成较大的漏电流，进而影响TFT器件性能。在覆盖金属诱导层140之前还可在非晶硅层120上沉积金属扩散阻挡层，然后覆盖金属诱导层140。在非晶硅层120上沉积金属扩散阻挡层可在金属诱导晶化时控制到达Si表面金属粒子的浓度。金属扩散阻挡层的材料包含氧化硅、氮化硅、氮氧化硅，或其它可适用的材料，优选SiO2，而较佳的厚度是0~500 Å。
步骤四，图形化多晶硅层121形成沟道区122和源漏区123。所述的沟道区122的材质是N型掺杂非晶硅或P型掺杂非晶硅，如掺杂有磷原子，且所掺杂磷原子浓度为介于1×1017~1×1019atom/cm3之间，或者，掺杂有硼原子，且所掺杂硼原子的浓度为介于1×1016~5×1017atom/cm3之间。
步骤五，采用半曝光工艺刻蚀掉沟道区122因金属诱导晶化残留有金属粒子的表层，消除金属粒子残留在多晶硅层121表层造成较大的漏电流的影响。沟道区122的表层中包含一层金属粒子浓度最大的峰值层，该刻蚀工艺至少要刻蚀到所述峰值层的下层，才能消除金属粒子对沟道区122的影响。同时，可选择进一步刻蚀源漏区123因金属诱导晶化残留有金属粒子的表层。源漏区123的表层中也包含一层金属粒子浓度最大的峰值层，该刻蚀工艺优选地要刻蚀到露出所述峰值层，使得残留在源漏区123的金属粒子可以作为掺杂，形成欧姆接触，减小接触电阻。因此，减少了常规工艺中金属诱导晶化后剥离金属诱导层及金属扩散阻挡层的工艺步骤，以及之后对源漏区进行离子掺杂的步骤；同时实现了对沟道区和源漏区实现了分区的离子掺杂控制，减小了沟道区的漏电流及源漏区的接触电阻。
步骤六，在经刻蚀的沟道区及源漏区上依次形成栅极绝缘层150、栅极160、层间绝缘层170和源漏极180。其中栅极绝缘层150的材质可以是氧化硅或其它绝缘材料；形成栅极绝缘层150的方式可是采用PECVD工艺，并配合SiH4/N2O或TEOS/O2等反应气体。形成栅极160的方法是先沉积一层导电材料，之后图案化所述导电材料以形成栅极金属层。基于导电性的考虑，栅极一般是使用金属材料。根据其它实施例，栅极也可以是使用其它导电材料，例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层。作为具体的实施例，形成栅极160的方式先在栅极绝缘层150上以溅镀（sputtering）工艺或物理气相淀积（physics vapor deposition, PVD）工艺形成栅极材料层，其中，栅极材料层的材质例如是铬或其它金属材质，接着，再对此栅极材料层进行光刻工艺或蚀刻工艺，以形成栅极160。层间绝缘层170隔绝栅极160和源漏极180，但源漏极180通过层间绝缘层170和栅极绝缘层150上的过孔与源漏区123电连接。
至此，形成一个低温多晶硅薄膜晶体管，该低温多晶硅薄膜晶体管包括依次层叠于基板上的缓冲层、多晶硅沟道、栅绝缘层、栅极和源漏极，其中，多晶硅沟道为金属诱导晶化产生，并经刻蚀去掉了掺杂有金属粒子的表层 ，降低了沟道区的金属粒子浓度，减小了漏电流；同时保留源漏区的金属粒子的掺杂，不但省略了重掺杂的工艺步骤，并减小了接触电阻。实现了对沟道区和源漏区掺杂程度的分别控制。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
Claims (7)
1.一种低温多晶硅薄膜晶体管的制造方法，其特征在于，该方法包括：
步骤一，在基板上制作缓冲层；
步骤二，在缓冲层上制作非晶硅层；
步骤三，在非晶硅层上覆盖金属诱导层，进行金属诱导晶化使非晶硅层转变为多晶硅层；
步骤四，图形化所述多晶硅层形成沟道区和源漏区；
步骤五，刻蚀掉所述沟道区因金属诱导晶化残留有金属粒子的表层，所述沟道区因金属诱导晶化残留有金属粒子的表层包括一金属粒子浓度最大的峰值层，所述被刻蚀掉的沟道区表层厚度至少超过所述峰值层；
步骤六，在源漏区和经刻蚀的沟道区上依次形成栅极绝缘层、栅极、层间绝缘层和源漏极；
在所述步骤五之后，还包括刻蚀所述源漏区因金属诱导晶化残留有金属粒子的表层；
所述源漏区因金属诱导晶化残留有金属粒子的表层包括一金属粒子浓度最大的峰值层，所述被刻蚀掉的源漏区表层厚度不超过所述峰值层。
2.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，所述步骤一包括：在基板上依次沉积第一缓冲层和第二缓冲层。
3.如权利要求2所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，所述第一缓冲层的材料为硅的氧化物。
4.如权利要求3所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，所述第二缓冲层的材料为硅的氮化物。
5.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，在所述步骤三之前还包括在所述非晶硅层上沉积金属扩散阻挡层。
6.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其特征在于，步骤五采用半曝光刻蚀掉所述沟道区表层。
7.一种采用如权利要求1-6任一项所述的方法制造的低温多晶硅薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410832407.0A CN104576753B (zh) | 2014-12-29 | 2014-12-29 | 一种低温多晶硅薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410832407.0A CN104576753B (zh) | 2014-12-29 | 2014-12-29 | 一种低温多晶硅薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576753A CN104576753A (zh) | 2015-04-29 |
| CN104576753B true CN104576753B (zh) | 2018-06-26 |
Family
ID=53092391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410832407.0A Active CN104576753B (zh) | 2014-12-29 | 2014-12-29 | 一种低温多晶硅薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576753B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779171A (zh) * | 2015-05-05 | 2015-07-15 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置 |
| CN105118777A (zh) * | 2015-07-01 | 2015-12-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及其结构 |
| CN105470205B (zh) * | 2015-12-24 | 2018-09-07 | 上海天马有机发光显示技术有限公司 | 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 |
| CN105428243B (zh) * | 2016-01-11 | 2017-10-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、阵列基板和显示装置 |
| CN106024639A (zh) * | 2016-07-21 | 2016-10-12 | 深圳市华星光电技术有限公司 | 基于金属诱导结晶工艺的ltps tft的制作方法 |
| CN115241278A (zh) * | 2022-07-08 | 2022-10-25 | 武汉华星光电技术有限公司 | 半导体器件和电子装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709184A (zh) * | 2011-05-13 | 2012-10-03 | 京东方科技集团股份有限公司 | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4286741B2 (ja) * | 2004-07-26 | 2009-07-01 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7932138B2 (en) * | 2007-12-28 | 2011-04-26 | Viatron Technologies Inc. | Method for manufacturing thin film transistor |
-
2014
- 2014-12-29 CN CN201410832407.0A patent/CN104576753B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709184A (zh) * | 2011-05-13 | 2012-10-03 | 京东方科技集团股份有限公司 | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576753A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576753B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| KR101912888B1 (ko) | 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| US8890247B2 (en) | Extremely thin semiconductor-on-insulator with back gate contact | |
| CN104979215B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN106098628A (zh) | Tft背板的制作方法及tft背板 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN102157564A (zh) | 顶栅金属氧化物薄膜晶体管的制备方法 | |
| CN107910302A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| US10224430B1 (en) | Thin film transistors with epitaxial source/drain and drain field relief | |
| CN103137490B (zh) | 半导体器件及其制造方法 | |
| CN105655404A (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| CN102709185A (zh) | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| TW200933892A (en) | Microcrystalline silicon thin film transistor and method for manufacturing the same | |
| WO2014153841A1 (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 | |
| CN106298880B (zh) | 氧化物薄膜及制备方法、晶体管及制备方法、显示背板 | |
| Kim et al. | Improvement in the bias stability of zinc oxide thin-film transistors using Si3N4 insulator with SiO2 interlayer | |
| CN104617151B (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 | |
| CN104733536B (zh) | 薄膜晶体管及其制造方法 | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| CN105185838B (zh) | 薄膜晶体管及其制造方法 | |
| CN108074870A (zh) | 晶体管及其形成方法 | |
| WO2021134422A1 (zh) | 一种薄膜晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201216 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: Building 4, No.1 Longteng Road, Kunshan Development Zone, Suzhou City, Jiangsu Province Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd. |
|
| TR01 | Transfer of patent right |