CN105470205B - 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 - Google Patents
一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 Download PDFInfo
- Publication number
- CN105470205B CN105470205B CN201510990543.7A CN201510990543A CN105470205B CN 105470205 B CN105470205 B CN 105470205B CN 201510990543 A CN201510990543 A CN 201510990543A CN 105470205 B CN105470205 B CN 105470205B
- Authority
- CN
- China
- Prior art keywords
- tft
- film transistor
- thin film
- interlayer insulating
- metal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000010410 layer Substances 0.000 claims abstract description 277
- 239000010408 film Substances 0.000 claims abstract description 235
- 229910052751 metal Inorganic materials 0.000 claims abstract description 218
- 239000002184 metal Substances 0.000 claims abstract description 218
- 239000011229 interlayer Substances 0.000 claims abstract description 196
- 239000010409 thin film Substances 0.000 claims abstract description 164
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000005499 laser crystallization Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010257 thawing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种多层薄膜晶体管组，包括基底，以及位于其上方的低温多晶硅薄膜晶体管，薄膜晶体管的层数大于1，上下层叠层排列。薄膜晶体管包括栅极、源极、漏极、层间绝缘层与多条金属引线。多条金属引线一端分别连接于源极、漏极，另一端由层间绝缘层上表面引出。多条金属引线位于层间绝缘层上表面的部分和栅极遮盖该薄膜晶体管的低温多晶硅层。本发明中金属引线的分布设计保证了对上层TFT的半导体层进行激光晶化时，下层TFT的金属引线和金属电极能够完全遮挡住下层TFT的低温多晶硅层，从而保证下层TFT的低温多晶硅层不会因激光照射而发生损伤。
Description
技术领域
本发明涉及晶体管领域，尤其涉及一种多层薄膜晶体管组及其制造方法。
背景技术
随着半导体技术的发展，以及电子消费产品的性能要求，电子器件中电路设计日益复杂，电路中晶体管等元器件的数量不断增多；而另一方面，电子器件的尺寸有不断缩小的需求，使得电路中晶体管数量增多与空间有限的矛盾日益突出。
新的电子器件需要内部元器件具有更高的空间密度(单位体积的元器件数量)。传统技术中，为了实现更高密度或更紧凑的晶体管电路，一方面着眼于减小晶体管的尺寸，另一方面缩小晶体管之间的距离。然而，这两种方法都对工艺提出了更高的要求，而且减小晶体管的尺寸或缩小晶体管之间的距离都可能对最终的性能以及稳定性产生影响。
图1为现有技术一种紧密排列的薄膜晶体管组的示意图，包括基底1’，以及同层排列的两个或多个薄膜晶体管2’(虚线框内部分)，薄膜晶体管2’主要由缓冲层3’、低温多晶硅层4’、栅极绝缘层5’、栅极6’、源极7’、漏极8’、层间绝缘层9’、平坦化层10’、多条金属引线等部分组成，多条金属引线包括栅极金属引线111’、源极金属引线112’、漏极金属引线113’。为了薄膜晶体管功能的正常实现以及相邻薄膜晶体管之间互不干扰，薄膜晶体管需要保证一定的器件面积，且不同薄膜晶体管之间不能靠得太近，这就限制了器件的进一步集成。
发明内容
为了克服以上提到的缺陷，本发明实施例提供一种多层薄膜晶体管组，包括基底，以及位于其上方的低温多晶硅薄膜晶体管，薄膜晶体管的层数大于1，上下层叠层排列；
薄膜晶体管包括缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极、层间绝缘层、平坦化层，以及多条金属引线；
层间绝缘层位于缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极的上方，多条金属引线一端分别连接于源极、漏极，另一端由层间绝缘层上表面引出，层间绝缘层上表面为层间绝缘层背离薄膜晶体管的一侧表面，且多条金属引线具有位于层间绝缘层上表面的部分；
多条金属引线位于层间绝缘层上表面的部分和栅极遮盖低温多晶硅层。多条金属引线位于层间绝缘层上表面的部分沿着该层间绝缘层的表面延伸引出该薄膜晶体管，或向上延伸穿过其上方的薄膜晶体管。从其上方的薄膜晶体管的层间绝缘层表面引出。
当所薄膜晶体管为顶栅型，多条金属引线位于层间绝缘层上表面的部分超出低温多晶硅层的边界，且与栅极有重叠。
当薄膜晶体管为底栅型，低温多晶硅层具有未被源极、漏极遮盖的沟道区，多条金属引线位于层间绝缘层上表面的部分遮盖沟道区。
本发明实施例还提供一种制备多层薄膜晶体管组的方法，包括：
制作一薄膜晶体管。薄膜晶体管包括缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极、层间绝缘层，以及多条金属引线，层间绝缘层位于缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极的上方；在层间绝缘层对应源极、漏极处刻蚀过孔，在过孔处制作多条金属引线，多条金属引线一端分别连接于源极、漏极，另一端由层间绝缘层上表面引出，层间绝缘层上表面为层间绝缘层背离薄膜晶体管的一侧表面，且多条金属引线具有位于层间绝缘层上表面的部分；
多条金属引线位于层间绝缘层上表面的部分和栅极遮盖低温多晶硅层。
在已形成的薄膜晶体管上方，重复以上步骤制作其他薄膜晶体管，薄膜晶体管的层数大于1，上下层叠层排列。
当制作顶栅型薄膜晶体管时，在层间绝缘层对应栅极、源极、漏极处同时刻蚀过孔，在过孔处制作多条金属引线，多条金属引线一端分别连接于栅极、源极、漏极，另一端由层间绝缘层上表面引出。当制作底栅型薄膜晶体管时，在制作栅极的同时，制作金属引线将栅极沿着栅极所在表面引出，或沿着栅极所在表面引出至低温多晶硅层和源极、漏极的边界之外，并穿过层间绝缘层上表面引出。
本发明中金属引线的分布设计保证了对上层TFT的半导体层进行激光晶化时，下层TFT的金属引线和金属电极层能够完全遮挡住下层TFT的低温多晶硅层，从而保证下层TFT的低温多晶硅层不会因激光照射而受到损伤。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中多层薄膜晶体管组同层排布的示意图；
图2为顶栅型多层薄膜晶体管组一实施例的叠层排布的示意图；
图3为图2中的A-A截面图；
图4为顶栅型多层薄膜晶体管组一实施例中薄膜晶体管层间绝缘层上表面的俯视图；
图5为顶栅型多层薄膜晶体管组一实施例的另一实施方式中薄膜晶体管层间绝缘层上表面的俯视图；
图6为顶栅型多层薄膜晶体管组另一实施例中多层薄膜晶体管组叠层排布的示意图；
图7为图6中的B-B截面图；
图8为顶栅型多层薄膜晶体管组另一实施例中第一薄膜晶体管层间绝缘层上表面的俯视图；
图9为顶栅型多层薄膜晶体管组另一实施例中第二薄膜晶体管层间绝缘层上表面的俯视图；
图10为错位顶栅型多层薄膜晶体管组的结构示意图；
图11为底栅型多层薄膜晶体管组一实施例的叠层排布的示意图；
图12为图11中的C-C截面图；
图13为底栅型多层薄膜晶体管组另一实施例中多层薄膜晶体管组叠层排布的示意图；
图14为图13中的D-D截面图；
图15为底栅型多层薄膜晶体管组中栅极层的另一种引出方式示意图；
图16为错位底栅型多层薄膜晶体管组的结构示意图；
图17为制作顶栅型多层薄膜晶体管组的第一步骤；
图18为制作顶栅型多层薄膜晶体管组的第二步骤；
图19为制作顶栅型多层薄膜晶体管组的第三步骤；
图20为制作顶栅型多层薄膜晶体管组的第四步骤；
图21为制作顶栅型多层薄膜晶体管组的第五步骤；
图22为制作底栅型多层薄膜晶体管组的第一步骤；
图23为制作底栅型多层薄膜晶体管组的第二步骤；
图24为制作底栅型多层薄膜晶体管组的第三步骤；
图25为制作底栅型多层薄膜晶体管组的第四步骤；
图26为制作底栅型多层薄膜晶体管组的第五步骤；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明实施例提供了一种顶栅型多层薄膜晶体管组，如图2～图5所示。图 2为顶栅型多层薄膜晶体管组的叠层排布的示意图，多层薄膜晶体管组包括基底 1与形成在基底1上方的两层顶栅型低温多晶硅薄膜晶体管10与20，下层薄膜晶体管10与上层薄膜晶体管20在垂直方向重叠。在本发明实施例的其他实施方式中，多层薄膜晶体管组的薄膜晶体管层数不限于2层，也可以为大于2的任一层数。
如图2所示，多层薄膜晶体管组中的薄膜晶体管10包括缓冲层12、低温多晶硅层13、栅极绝缘层14、栅极15、源极16、漏极17、层间绝缘层18，以及栅极金属引线191、源极金属引线192、漏极金属引线193。层间绝缘层18位于薄膜晶体管10的缓冲层12、低温多晶硅层13、栅极绝缘层14、栅极15、源极 16、漏极17的上方，平坦化层11位于层间绝缘层18的上方。制作平坦化层11 的目的是将其作为上层薄膜晶体管的基底，保证此基底的平坦程度，提高制作精度，减小上层薄膜晶体管的工艺误差。在本发明实施例中的其他实施方式中，也可省去平坦化层，从而节省一道掩膜版(Mask)，本发明对此不做限定。
源极金属引线192、漏极金属引线193的一端分别连接于薄膜晶体管的源极 16、漏极17，另一端穿过层间绝缘层18，延伸至层间绝缘层18的上表面，并沿着层间绝缘层的上表面延伸或铺展，形成源极金属引线192、漏极金属引线193 位于层间绝缘层18上表面的部分192B、193B，层间绝缘层18上表面为层间绝缘层18背离薄膜晶体管的一侧表面,所述192B、193B沿着层间绝缘层的上表面引出薄膜晶体管10。
图3为图2中的A-A截面图，结合图2与图3，栅极金属引线191的一端连接于薄膜晶体管的栅极15，另一端穿过层间绝缘层18，延伸至层间绝缘层18 的上表面，并沿着层间绝缘层18的上表面延伸或铺展，形成栅极金属引线15 位于层间绝缘层18上表面的部分191B，所述191B沿着层间绝缘层18的上表面引出薄膜晶体管10。
同样，多层薄膜晶体管组中的薄膜晶体管20包括缓冲层22、低温多晶硅层 23、栅极绝缘层24、栅极25、源极26、漏极27、层间绝缘层28，以及栅极金属引线291、源极金属引线292、漏极金属引线293。层间绝缘层28位于该薄膜晶体管缓冲层22、低温多晶硅层23、栅极绝缘层24、栅极25、源极26、漏极 27的上方，平坦化层21位于层间绝缘层28的上方。
源极金属引线292、漏极金属引线293的一端分别连接于薄膜晶体管的源极 26、漏极27，另一端穿过层间绝缘层28，延伸至层间绝缘层28的上表面，并沿着层间绝缘层28的上表面延伸或铺展，形成源极金属引线292、漏极金属引线 293位于层间绝缘层28上表面的部分292B、293B，所述292B、293B沿着层间绝缘层28的上表面引出薄膜晶体管20。如图2和图3，栅极金属引线291的一端连接于薄膜晶体管的栅极25，另一端穿过层间绝缘层28，延伸至层间绝缘层28 的上表面，并沿着层间绝缘层28的上表面延伸或铺展，形成栅极金属引线291位于层间绝缘层28上表面的部分291B，所述291B沿着层间绝缘层28的上表面引出薄膜晶体管20。
图4为本实施例薄膜晶体管10或20的上表面俯视图，金属引线在薄膜晶体管10或20上表面的分布为栅极金属引线191(291)、源极金属引线192(292)、漏极金属引线193(293)位于层间绝缘层18(28)上表面的部分191B(291B)、 192B(292B)、193B(293B)。其中，源极金属引线192(292)、漏极金属引线193 (293)位于层间绝缘层28上表面的部分192B(292B)、193B(293B)均与栅极金属层15(25)有部分重叠，且均位于低温多晶硅层13(23)的上方，金属引线位于层间绝缘层18上表面的部分192B(292B)、193B(293B)与栅极金属层15(25) 遮盖低温多晶硅层13(23)。
当上层薄膜晶体管20进行激光晶化的工艺的时候，所用激光可能会照射到下层薄膜晶体管10，而激光晶化采用的高能量激光会使得下层薄膜晶体管10的表面甚至内部受到损伤。本发明实施例设计金属引线与栅极金属层遮盖低温多晶硅层，由于薄膜晶体管中的引线为金属引线，密度较高，对激光具有吸收和反射作用，因此可以阻隔照射在其上的激光，避免金属引线下方的薄膜晶体管受损；另外，由于金属引线的熔点较高，被激光误照不会导致金属的融化，因此不影响其本身的性能。
如图5为本实施例中金属引线位于层间绝缘层18上表面的部分192B、193B 与栅极金属层15从上方遮盖低温多晶硅层13的一种实施方式。与以上所述的结构的不同点在于，此实施方式中，栅极金属层的边缘为曲线，金属引线位于层间绝缘层18上方的部分与栅极金属层在垂直方向有重叠，且下方的低温多晶硅层 13被位于其上方的栅极金属层15和金属引线的192B、193B完全遮盖。本发明实施例对金属引线与栅极金属层的具体重叠位置、面积不做限定，只要保证低温多晶硅层13被位于其上方的栅极金属层和金属引线完全遮盖，均在本发明实施例的保护范围内。
本实施例中金属引线采用金属钼材料，金属钼常用于制作晶体管或集成电路的金属引线，其具有较高的熔点，可以有效阻挡激光。
图6～图9为本发明一实施例中多层薄膜晶体管组的结构示意图。本实施例与前一实施例不同之处在于，下层薄膜晶体管10的金属引线从上层薄膜晶体管 10的四周向上引出上层薄膜晶体管20。具体的，多层薄膜晶体管组包括基底1 与形成在基底1上方的两层顶栅型低温多晶硅薄膜晶体管10与20，上层薄膜晶体管20与下层薄膜晶体管10在垂直方向重叠。栅极金属引线191、源极金属引线192、漏极金属引线193位于层间绝缘层18上表面的部分191B、192B、193B 穿过其上层薄膜晶体管20，从薄膜晶体管20的层间绝缘层28上表面引出。如图6所示，金属引线位于层间绝缘层18上方的部分192B、193B向外延伸至超出上层薄膜晶体管20的边界，然后通过垂直方向的过孔，向上延伸，穿过上层薄膜晶体管20的层间绝缘层28至其上表面。图7为图6中B-B截面图，如图7 所示，栅极金属引线191位于层间绝缘层18上表面的部分191B沿着与所述192B、 193B不同的方向向外延伸至超出上层薄膜晶体管20的边界，然后通过垂直方向的过孔，向上延伸，穿过上层薄膜晶体管20的层间绝缘层28至其上表面。所述 191B与上层薄膜晶体管20的栅极金属引线291也可以由同一侧向上引出，本发明实施例对此不作限制，只要保证不同引线相互之间绝缘即可。另外，金属引线向上引出避免了金属引线与薄膜晶体管的各层之间产生较大的寄生电容，有效防止薄膜晶体管周围金属引线的增加导致对其功能的影响。
图8为本实施例中下层薄膜晶体管10的表面的上表面俯视图。金属引线在下层薄膜晶体管10的表面分布为栅极金属引线191、源极金属引线192、漏极金属引线193位于层间绝缘层18上表面的部分191B、192B、193B，以及所述191B、 192B、193B继续向外延伸至超出上层薄膜晶体管边界的部分191C、192C、193C。与前一实施例不同的是，所述191B、192B、193B向外延伸至超出上层薄膜晶体管边界即止，然后通过在191C、192C、193C处设置过孔，金属引线通过过孔向上延伸至上层薄膜晶体管20的层间绝缘层28的上表面，形成金属引线位于层间绝缘层28上表面的部分191D、192D、193D，如图9所示。栅极金属引线191、 291，源极金属引线192、292，漏极金属引线193、293同时从层间绝缘层28上表面引出，金属引线在层间绝缘层28上表面分布为，下层薄膜晶体管的金属引线19位于层间绝缘层28上表面的部分191D、192D、193D，以及上层薄膜晶体管的金属引线29位于层间绝缘层28上表面的部分291B、292B、293B。
源极金属引线192(292)、漏极金属引线193(293)位于层间绝缘层18上表面的部分192B(292B)、193B(293B)均与栅极金属层15(25)有部分重叠，且均位于低温多晶硅层13(23)的上方，金属引线位于层间绝缘层18上表面的部分 192B(292B)、193B(293B)与栅极金属层15(25)从上方遮盖低温多晶硅层13(23)。
另外，在本发明实施例的其他实施方式中，上下层薄膜晶体管也可不完全对齐，如图10所示的多层薄膜晶体管组，上下层薄膜晶体管也可错位叠加，本发明对此不作限定，只要上下层薄膜晶体管有至少一部分重叠的多层薄膜晶体管组，均在本发明实施例保护范围内。
图11～图12为本发明的又一实施例中多层薄膜晶体管组的结构示意图，本实施例中薄膜晶体管组由底栅型薄膜晶体管叠加而成。多层薄膜晶体管组包括基底1与形成在基底1上方的两层底栅型低温多晶硅薄膜晶体管30与40，上层薄膜晶体管40与下层薄膜晶体管30在垂直方向重叠。在实施例的其他实施方式中，多层薄膜晶体管组的薄膜晶体管层数不限于2层，也可以为大于1的任一层数。
如图11所示，多层薄膜晶体管组中的薄膜晶体管30包括缓冲层32、低温多晶硅层33、栅极绝缘层34、栅极35、源极36、漏极37、层间绝缘层38，以及栅极金属引线391、源极金属引线392、漏极金属引线393。层间绝缘层38位于缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极的上方，平坦化层 31位于层间绝缘层38的上方。
源极金属引线392、漏极金属引线393的一端分别连接于薄膜晶体管的源极 36、漏极37，另一端穿过层间绝缘层38，由层间绝缘层38的上表面引出。其中，层间绝缘层38上表面为层间绝缘层38背离薄膜晶体管的一侧表面。源极金属引线392、漏极金属引线393由源极36、漏极37延伸至层间绝缘层38上表面，并沿着层间绝缘层38的上表面延伸或铺展，形成源极金属引线392、漏极金属引线393位于层间绝缘层38上表面的部分392B、393B。
同样，多层薄膜晶体管组中的薄膜晶体管40包括缓冲层42、低温多晶硅层 43、栅极绝缘层44、栅极45、源极46、漏极47、层间绝缘层48，以及栅极金属引线491、源极金属引线492、漏极金属引线493。层间绝缘层48位于缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极的上方，平坦化层41位于层间绝缘层48的上方。
源极金属引线492、漏极金属引线493的一端分别连接于薄膜晶体管的源极 46、漏极47，另一端穿过层间绝缘层48，由层间绝缘层48的上表面引出。源极金属引线492、漏极金属引线493由源极46、漏极47延伸至层间绝缘层48上表面，并沿着层间绝缘层48的上表面延伸或铺展，形成源极金属引线492、漏极金属引线493位于层间绝缘层48上表面的部分492B、493B。
金属引线位于层间绝缘层48上表面的部分392B(492B)或393B(493B)与栅极金属层35(45)有部分重叠，且位于低温多晶硅层23(43)的上方，金属引线位于层间绝缘层48上表面的部分392B(492B)、393B(493B)与栅极金属层35(45) 从上方遮盖低温多晶硅层33(43)。
金属引线位于层间绝缘层38上表面的部分392B(492B)或393B(493B)沿着该薄膜晶体管的层间绝缘层38(48)的上表面引出薄膜晶体管30(40)。
图12为图11中的C-C截面图。栅极金属层35(45)被栅极绝缘层34(44)、源极36(46)、漏极37(47)覆盖，无法从其正上方制作引线。如图12所示，在缓冲层32(42)上制作栅极金属引线391(491)，栅极金属引线391(491)沿着缓冲层32(42)延伸至薄膜晶体管30(40)外。
图13～14为由底栅型薄膜晶体管叠加而成的另一实施例结构示意图，图14 为图13中的D-D截面图。本实施例与前一实施例不同之处在于，下层薄膜晶体管的金属引线绕着上层薄膜晶体管的四周向上延伸引出。具体的，金属引线位于层间绝缘层38上表面的部分392B、393B沿着层间绝缘层38的上表面延伸至超出上层薄膜晶体管40的边界外即止，通过过孔金属引线向上延伸至上层薄膜晶体管40的层间绝缘层48的上表面，形成金属引线位于层间绝缘层48上表面的部分492D、493D。源极金属引线392、492，漏极金属引线393、493同时从层间绝缘层48上表面引出。
图14所示，栅极金属引线391、491沿着所在缓冲层表面向外延伸至所在薄膜晶体管的源极、漏极、低温多晶硅层边界外即止，然后通过设置的过孔向上延伸至上层薄膜晶体管40的层间绝缘层48表面，并形成栅极金属引线391、491 位于层间绝缘层48表面的部分391D、491B。
层间绝缘层48上表面分布为，薄膜晶体管10的金属引线39位于层间绝缘层48上表面的部分391D、392D、393D，以及上层薄膜晶体管的金属引线49位于层间绝缘层48上表面的部分491B、492B、493B。
在本实施例的其他实施方式中，下层薄膜晶体管的栅极金属引线也可以只延伸至该层薄膜晶体管30的层间绝缘层38的上表面，然后沿着层间绝缘层38的上表面横向延伸，引出薄膜晶体管30，如图15所示。
另外，在本实施例的其他实施方式中，上下层薄膜晶体管也可不完全对齐，如图16所示的多层薄膜晶体管组，上下层薄膜晶体管也可错位叠加，本发明对此不作限定，只要上下层薄膜晶体管有至少一部分重叠的多层薄膜晶体管组，均在本发明实施例保护范围内。
应该说明的是，本发明实施例中不同层的薄膜晶体管层可以为不同型的薄膜晶体管，如顶栅型薄膜晶体管与底栅型薄膜晶体管的混合叠加。本发明对此，不做限定，只要保证同一层薄膜晶体管的各金属引线与各金属电极层(栅极、源极、漏极)遮盖该层的低温多晶硅层，即在本发明的保护范围内。
另外，任一层薄膜晶体管的金属引线既可沿着所在层间绝缘层的表面横向引出薄膜晶体管，也可以绕过上层薄膜晶体管，从上层薄膜晶体管的四周向上延伸并引出，不同层薄膜晶体管的金属引线引出方向可以不同，本发明不以此为限。
本发明还提供制备多层薄膜晶体管组的方法，多层薄膜晶体管组的薄膜晶体管层数大于1，上下层叠层排列。图17～图21为制作顶栅型多层薄膜晶体管组的过程。在本实施例中，首先制作第一层薄膜晶体管10，包括在基底1上制作缓冲层12、制作低温多晶硅层13(包括源极16和漏极17)、制作栅极绝缘层14、制作栅极15,如图17所示。然后，制作层间绝缘层18，如图18所示，层间绝缘层18位于缓冲层12、低温多晶硅层13、栅极绝缘层14、栅极15、源极16、漏极17的上方。在层间绝缘层18对应栅极15、源极16、漏极17处刻蚀过孔，在过孔处制作栅极金属引线191、源极金属引线192、漏极金属引线193，栅极金属引线191、源极金属引线192、漏极金属引线193一端分别连接于栅极、源极、漏极，另一端穿过层间绝缘层18，延伸至层间绝缘层18的上表面，并沿着层间绝缘层18的上表面延伸或铺展，形成栅极金属引线191、源极金属引线192、漏极金属引线193位于层间绝缘层18上表面的部分191B、192B、193B。层间绝缘层18上表面为层间绝缘层18背离薄膜晶体管的一侧表面。
如图19所示，在制作第一层薄膜晶体管10的层间绝缘层18与金属引线191、 192、193之后，在层间绝缘层18上方制作一层平坦化层11。
如图20所示，在平坦化层11上制作第二层薄膜晶体管20，包括在平坦化层11上制作缓冲层22、制作低温多晶硅层23(包括源极26和漏极27)、制作栅极绝缘层24、制作栅极25。
然后，制作层间绝缘层28，如图21所示，层间绝缘层28位于第一层薄膜晶体管10的缓冲层22、低温多晶硅层23、栅极绝缘层24、栅极25、源极26、漏极27的上方。在层间绝缘层28对应栅极25、源极26、漏极27处刻蚀过孔，在过孔处制作栅极金属引线291、源极金属引线292、漏极金属引线293，栅极金属引线291、源极金属引线292、漏极金属引线293一端分别连接于栅极25、源极26、漏极27，另一端穿过层间绝缘层28，延伸至层间绝缘层28的上表面，并沿着层间绝缘层28的上表面延伸或铺展，形成栅极金属引线291、源极金属引线292、漏极金属引线293位于层间绝缘层28上表面的部分291B、292B、293B。层间绝缘层28上表面为层间绝缘层28背离薄膜晶体管的一侧表面。
在制作第二薄膜晶体管的金属引线的同时，刻蚀过孔穿过第二薄膜晶体管20的层间绝缘层28以及第一薄膜晶体管10的平坦化层11，将第一薄膜晶体管 10的金属引线向上延伸至第二薄膜晶体管20的层间绝缘层28上表面引出。具体的，第一薄膜晶体管金属引线的191B、192B、193B向外延伸至超出上层薄膜晶体管边界，超出边界的部分为191C、192C、193C。制作第二薄膜晶体管金属引线过程中，在刻蚀栅极25、源极26、漏极27的过孔的同时，在对应191C、 192C、193C处也分别刻蚀过孔穿过第二薄膜晶体管的层间绝缘层28以及第一薄膜晶体管10的平坦化层11，制作金属引线通过过孔将第一薄膜晶体管金属引线向上延伸，穿过第二薄膜晶体管层间绝缘层28，从第二薄膜晶体管层间绝缘层 28引出。
在制作第二层薄膜晶体管20的层间绝缘层28与金属引线之后，在层间绝缘层28上方制作平坦化层21。
在已形成的平坦化层21上方，重复以上步骤制作更多的薄膜晶体管。
在制作第一薄膜晶体管金属引线191、192、193的步骤中，也可将金属引线 191、192、193沿着层间绝缘层18的上表面向外延伸引出第一薄膜晶体管。具体的，在制作金属引线191、192、193位于层间绝缘层表面18上表面部分时， 191B、192B、193B向外延伸至直接引出第一薄膜晶体管，其图形如4所示。同样，其他层的薄膜晶体管金属引线也可按照上述步骤，沿着该层的层间绝缘层上表面向外延伸直接引出该层薄膜晶体管。
图22～图26为制作底栅型多层薄膜晶体管组的过程。在本实施例中，首先制作第一层薄膜晶体管30，包括在基底1上制作缓冲层32、制作栅极35、制作栅极绝缘层34、制作低温多晶硅层33、制作源极36和漏极37,如图22所示。制作栅极35的同时，在缓冲层32上制作栅极金属引线391，栅极金属引线391 沿着所在缓冲层表面向外延伸至所在薄膜晶体管各功能层(源极、漏极、低温多晶硅层)边界外，栅极金属引线391位于该薄膜晶体管各功能层边界外的部分为 391C。
然后，制作层间绝缘层38，如图23所示，层间绝缘层38位于缓冲层32、低温多晶硅层33、栅极绝缘层34、栅极35、源极36、漏极37的上方。在层间绝缘层38对应源极36、漏极37处刻蚀过孔，在过孔处制作源极金属引线392、漏极金属引线393，源极金属引线392、漏极金属引线393一端分别连接于源极、漏极，另一端穿过层间绝缘层38，延伸至层间绝缘层38的上表面，并沿着层间绝缘层38的上表面延伸或铺展，形成源极金属引线392、漏极金属引线393位于层间绝缘层38上表面的部分392B、393B。层间绝缘层38上表面为层间绝缘层38背离薄膜晶体管的一侧表面。
如图24所示，在制作第一层薄膜晶体管30的层间绝缘层38与金属引线391、 392、393之后，在层间绝缘层38上方制作一层平坦化层31。
如图25所示，在平坦化层31上制作第二层薄膜晶体管40，包括在基底1 上制作缓冲层32、制作栅极35、制作栅极绝缘层34、制作低温多晶硅层33、制作源极36和漏极37,如图22所示。制作栅极45的同时。在缓冲层42上制作栅极金属引线491，栅极金属引线491、491沿着所在缓冲层表面向外延伸至所在薄膜晶体管各功能层(源极、漏极、低温多晶硅层)边界外，栅极金属引线491 位于该薄膜晶体管各功能层边界外的部分为491C。
然后，制作层间绝缘层48，如图26所示，层间绝缘层48位于缓冲层42、低温多晶硅层43、栅极绝缘层44、栅极45、源极46、漏极47的上方。在层间绝缘层48对应源极46、漏极47处刻蚀过孔，在过孔处制作源极金属引线492、漏极金属引线493，源极金属引线492、漏极金属引线493一端分别连接于源极、漏极，另一端穿过层间绝缘层48，延伸至层间绝缘层48的上表面，并沿着层间绝缘层48的上表面延伸或铺展，形成源极金属引线492、漏极金属引线493位于层间绝缘层48上表面的部分492B、493B。层间绝缘层48上表面为层间绝缘层48背离薄膜晶体管的一侧表面。
在制作第二薄膜晶体管的源极金属引线492、漏极金属引线493的同时，制备金属引线，将第一薄膜晶体管栅极、源极和漏极和第二薄膜晶体管的栅极均由第二薄膜晶体管的层间绝缘层48上表面引出。具体的，第一薄膜晶体管金属引线的392B、393B向外延伸至超出上层薄膜晶体管边界，超出边界的部分为392C、 393C。制作第二薄膜晶体管金属引线过程中，在刻蚀源极26、漏极27的过孔的同时，在对应392C、393C以及所述391C、491C处也分别刻蚀过孔，穿过第一薄膜晶体管的层间绝缘层38、第一薄膜晶体管30的平坦化层31、第二薄膜晶体管 40的层间绝缘层48，制作金属引线通过过孔将第一薄膜晶体管金属引线391、392、393以及第二薄膜晶体管的栅极金属引线491向上延伸，从第二薄膜晶体管层间绝缘层48引出，该制备步骤的结果如图13、图14所示。
在制作第二层薄膜晶体管40的层间绝缘层48与金属引线49之后，在层间绝缘层48上方制作平坦化层41。
在已形成的平坦化层41上方，重复以上步骤制作更多的薄膜晶体管。
在制作第一薄膜晶体管金属引线391的步骤中，也可以将金属引线391沿着所在薄膜晶体管的缓冲层32表面直接引出该薄膜晶体管30，如图12所示。此外，也可以在391C刻蚀过孔穿过第一薄膜晶体管的层间绝缘层38上表面，然后沿着第一薄膜晶体管的层间绝缘层38上表面向外延伸直至引出第一薄膜晶体管 30，如图15所示。本发明实施例中，任一层底栅型薄膜晶体管的栅极金属引线可沿着所在薄膜晶体管缓冲层的表面引出，或沿着所在薄膜晶体管的层间绝缘层上表面引出，或向上延伸至该层上层的薄膜晶体管的层间绝缘层上表面引出，且不以此为限。
在制作第一薄膜晶体管金属引线392、393的步骤中，也可将金属引线392、 393沿着层间绝缘层38的上表面向外延伸引出第一薄膜晶体管。具体的，在制作金属引线391、392、393位于层间绝缘层38上表面部分时，所述391B、392B、 393B向外延伸至直接引出第一薄膜晶体管。同样，任一层薄膜晶体管金属引线也可按照上述步骤，沿着该层的层间绝缘层上表面向外延伸直接引出该层薄膜晶体管。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种薄膜晶体管组结构，其特征在于，包括基底，以及位于其上方的低温多晶硅薄膜晶体管，薄膜晶体管的层数大于1，上下层叠层排列；
所述薄膜晶体管包括一缓冲层、一低温多晶硅层、一栅极绝缘层、一栅极、一源极、一漏极、一层间绝缘层，以及多条金属引线；
层间绝缘层位于缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极的上方，多条金属引线一端分别连接于源极、漏极，另一端由层间绝缘层上表面引出，层间绝缘层上表面为层间绝缘层背离薄膜晶体管的一侧表面，且多条金属引线具有位于层间绝缘层上表面的部分；
薄膜晶体管为顶栅型，多条金属引线位于层间绝缘层上表面的部分超出低温多晶硅层的边界和栅极遮盖低温多晶硅层，且与栅极有重叠；或，
薄膜晶体管为底栅型，低温多晶硅层具有未被源极、漏极遮盖的沟道区，多条金属引线位于层间绝缘层上表面的部分遮盖沟道区。
2.如权利要求1的薄膜晶体管组结构，其特征在于，不同层的薄膜晶体管在其垂直方向完全重叠。
3.如权利要求1的薄膜晶体管组结构，其特征在于，多条金属引线位于层间绝缘层上表面的部分向外延伸至超出位于其上方的薄膜晶体管的边界，并从位于其上方的薄膜晶体管的层间绝缘层上表面引出。
4.如权利要求1的薄膜晶体管组结构，其特征在于，多条金属引线位于层间绝缘层上表面的部分沿着层间绝缘层上表面引出薄膜晶体管。
5.如权利要求1的薄膜晶体管组结构，其特征在于薄膜晶体管还包括平坦化层，平坦化层位于层间绝缘层之上。
6.如权利要求1的薄膜晶体管组结构，其特征在于，多条金属引线由钼金属或含钼合金材料的任意一种构成。
7.一种制备薄膜晶体管组结构的方法，包括：
制作一薄膜晶体管，薄膜晶体管包括一缓冲层、一低温多晶硅层、一栅极绝缘层、一栅极、一源极、一漏极、一层间绝缘层，以及多条金属引线，层间绝缘层位于缓冲层、低温多晶硅层、栅极绝缘层、栅极、源极、漏极的上方；在层间绝缘层对应源极、漏极处刻蚀过孔，在过孔处制作多条金属引线，多条金属引线一端分别连接于源极、漏极，另一端由层间绝缘层上表面引出，层间绝缘层上表面为层间绝缘层背离薄膜晶体管的一侧表面，且多条金属引线具有位于层间绝缘层上表面的部分；
在已形成的薄膜晶体管上方，重复以上步骤制作其他薄膜晶体管，薄膜晶体管的层数大于1，上下层叠层排列；
薄膜晶体管为顶栅型，在层间绝缘层对应栅极、源极、漏极处同时刻蚀过孔，在过孔处制作多条金属引线，多条金属引线一端分别连接于栅极、源极、漏极，另一端由层间绝缘层上表面引出和栅极遮盖低温多晶硅层，且与栅极有重叠；或
薄膜晶体管为底栅型，在制作栅极的同时，制作金属引线，金属引线沿着栅极所在表面引出至低温多晶硅层和源极、漏极的边界之外，并由层间绝缘层上表面引出。
8.如权利要求7的制备薄膜晶体管组结构的方法，其特征在于，多条金属引线位于层间绝缘层上表面的部分向外延伸至超出位于其上方的薄膜晶体管的边界，并从位于其上方的薄膜晶体管的层间绝缘层引出。
9.如权利要求7的制备薄膜晶体管组结构的方法，其特征在于，多条金属引线位于层间绝缘层上表面的部分沿着层间绝缘层上表面引出薄膜晶体管。
10.如权利要求7的制备薄膜晶体管组结构的方法，其特征在于，在制作多条金属引线之后，在层间绝缘层上方制作一层平坦化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510990543.7A CN105470205B (zh) | 2015-12-24 | 2015-12-24 | 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510990543.7A CN105470205B (zh) | 2015-12-24 | 2015-12-24 | 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105470205A CN105470205A (zh) | 2016-04-06 |
| CN105470205B true CN105470205B (zh) | 2018-09-07 |
Family
ID=55607769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510990543.7A Active CN105470205B (zh) | 2015-12-24 | 2015-12-24 | 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105470205B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102535145B1 (ko) * | 2016-06-13 | 2023-05-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109828395A (zh) * | 2019-04-24 | 2019-05-31 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN110827758A (zh) * | 2019-10-31 | 2020-02-21 | 福建华佳彩有限公司 | 分层式amoled像素补偿电路 |
| CN214898447U (zh) * | 2021-03-19 | 2021-11-26 | 京东方科技集团股份有限公司 | 阵列基板、显示面板 |
| CN114326235B (zh) * | 2022-01-06 | 2023-12-12 | Tcl华星光电技术有限公司 | 阵列基板及液晶显示面板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124461A (ja) * | 1998-10-20 | 2000-04-28 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| CN100373538C (zh) * | 2000-09-14 | 2008-03-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP4923405B2 (ja) * | 2005-01-11 | 2012-04-25 | カシオ計算機株式会社 | フォトセンサ及び画像読取装置 |
| TWI319211B (en) * | 2006-12-13 | 2010-01-01 | Univ Nat Taiwan | Mobility enhancement of thin film transistor by strain technology |
| JP5366517B2 (ja) * | 2007-12-03 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN102473734B (zh) * | 2009-07-31 | 2015-08-12 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP5642447B2 (ja) * | 2009-08-07 | 2014-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103887328B (zh) * | 2012-12-21 | 2017-12-22 | 厦门天马微电子有限公司 | 薄膜晶体管阵列基板、液晶显示装置及制造方法 |
| CN104576753B (zh) * | 2014-12-29 | 2018-06-26 | 昆山国显光电有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
-
2015
- 2015-12-24 CN CN201510990543.7A patent/CN105470205B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105470205A (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470205B (zh) | 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法 | |
| US9465901B2 (en) | Stretch dummy cell insertion in finFET process | |
| CN105575959B (zh) | 集成电路装置 | |
| TW533554B (en) | Semiconductor wafer and its manufacturing method, semiconductor device and its manufacturing method | |
| CN105374946B (zh) | 一种柔性显示装置及其制备方法 | |
| CN102867842B (zh) | 超级结器件及制造方法 | |
| CN101728428A (zh) | 一种硅控整流器及其制造方法 | |
| CN110047899A (zh) | 显示面板、显示装置及制造方法 | |
| US20110012232A1 (en) | Bipolar transistor | |
| CN107046057A (zh) | 半导体器件及其制造方法 | |
| CN103681858A (zh) | 半导体装置 | |
| US20080029854A1 (en) | Conductive shielding pattern and semiconductor structure with inductor device | |
| CN108039345A (zh) | 反熔丝结构及其形成方法、半导体器件 | |
| CN104752440B (zh) | 一种像素结构、阵列基板及其制造方法 | |
| CN104425442A (zh) | 半导体器件及其制造方法 | |
| CN109411545A (zh) | 一种薄膜晶体管及其制造方法 | |
| CN103913917B (zh) | 一种tft阵列基板及显示面板 | |
| CN100514648C (zh) | 半导体装置及其制造方法 | |
| CN106847808A (zh) | 一种改善超结mosfet uis能力的版图结构 | |
| JP3311166B2 (ja) | 絶縁ゲート型半導体装置 | |
| CN208655632U (zh) | 集成电路存储器 | |
| CN206628469U (zh) | 一种改善超结mosfet uis能力的版图结构 | |
| CN106920850B (zh) | 一种非对称薄膜晶体管结构及其制备方法 | |
| JP2012212821A (ja) | 半導体装置 | |
| CN101026189A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211029 Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd. Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch Patentee after: Tianma Micro-Electronics Co.,Ltd. Address before: 201201, 889, Qing Qing Road, Shanghai, Pudong New Area Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd. Patentee before: Tianma Micro-Electronics Co.,Ltd. |
|
| TR01 | Transfer of patent right |