CN115241278A - 半导体器件和电子装置 - Google Patents
半导体器件和电子装置 Download PDFInfo
- Publication number
- CN115241278A CN115241278A CN202210804923.7A CN202210804923A CN115241278A CN 115241278 A CN115241278 A CN 115241278A CN 202210804923 A CN202210804923 A CN 202210804923A CN 115241278 A CN115241278 A CN 115241278A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- layer
- metal
- active layer
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 229910052751 metal Inorganic materials 0.000 claims abstract description 185
- 239000002184 metal Substances 0.000 claims abstract description 185
- 239000013078 crystal Substances 0.000 claims abstract description 104
- 239000010409 thin film Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 32
- 230000003197 catalytic effect Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 236
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000006555 catalytic reaction Methods 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Abstract
本申请提供一种半导体器件和电子装置；该半导体器件包括薄膜晶体管，薄膜晶体管包括衬底、缓冲层和有源层，缓冲层设置于衬底一侧，有源层设置于缓冲层远离衬底的一侧，其中，半导体器件还包括金属层，金属层设置于有源层朝向缓冲层的一侧，金属层包括至少一个金属块，且金属块与有源层的至少部分直接接触。本申请通过在有源层朝向缓冲层的一侧设置金属层，金属层包括至少一个金属块，使金属块与有源层的至少部分直接接触，则在将有源层由非晶硅转化为多晶硅时，由于金属块的催化作用，使得多晶硅中的晶粒的尺寸交大，减少了多晶硅中的晶界，提高了半导体器件的迁移率。
Description
技术领域
本申请涉及显示技术领域，尤其是涉及一种半导体器件和电子装置。
背景技术
随着显示技术的发展，现有显示器件对窄边框、高开口率、高亮度、高分辨率提出了越来越高的要求，因此，需要在减小薄膜晶体管的尺寸的同时，保持良好的开态电流。现有半导体器件会采用多晶硅作为有源层以提高载流子迁移率，提高开态电流。但在多晶硅的制备过程中，由于工艺的限制，导致激光退火后形成的多晶硅的晶粒尺寸较小，导致载流子迁移率较低，从而导致半导体器件的开态电流较低，无法满足需求。
所以，现有半导体器件存在工艺限制形成的多晶硅的晶粒尺寸较小所导致的半导体器件的迁移率较低的技术问题。
发明内容
本申请实施例提供一种半导体器件和电子装置，用以缓解现有半导体器件存在工艺限制形成的多晶硅的晶粒尺寸较小所导致的半导体器件的迁移率较低的技术问题。
本申请实施例提供一种半导体器件，该半导体器件
薄膜晶体管，所述薄膜晶体管包括：
衬底；
缓冲层，设置于所述衬底一侧；
有源层，设置于所述缓冲层远离所述衬底的一侧；
其中，所述半导体器件还包括金属层，所述金属层设置于所述有源层朝向所述缓冲层的一侧，所述金属层包括至少一个金属块，且所述金属块与所述有源层的至少部分直接接触。
在一些实施例中，所述缓冲层在与所述有源层接触的区域设置有凹槽，所述金属块设置于所述凹槽内。
在一些实施例中，所述金属层的材料的熔点小于1410摄氏度。
在一些实施例中，所述金属层的材料包括铝、镍、镓、铟中的至少一个。
在一些实施例中，所述半导体器件包括多个薄膜晶体管，至少一个所述薄膜晶体管的有源层无晶界。
在一些实施例中，所述薄膜晶体管的有源层包括第一晶粒，所述第一晶粒与所述金属块对应设置，所述第一晶粒的数量与所述金属块的数量相等。
在一些实施例中，述第一晶粒为圆形或者类圆形，所述第一晶粒的直径为1微米至5微米。
在一些实施例中，所述薄膜晶体管包括多个第一晶粒，所述金属层包括阵列设置的金属块，所述第一晶粒的晶界位于相邻两个金属块之间。
在一些实施例中，所述有源层包括沟道部和位于所述沟道部两侧的第一掺杂部和第二掺杂部，所述第一掺杂部及所述第二掺杂部沿着所述沟道部之间的连线的形状与所述薄膜晶体管的第一掺杂部和第二掺杂部对应的金属块沿所述沟道部的连线的形状相同。
在一些实施例中，所述第一掺杂部与所述第二掺杂部沿着所述沟道部之间的连线的形状为直线，所述金属块沿着所述直线阵列设置。
在一些实施例中，所述第一掺杂部与所述第二掺杂部位于同一水平线上，所述第一掺杂部及所述第二掺杂部沿着所述沟道部之间的连线的形状为折线，所述金属块沿着所述折线阵列设置。
在一些实施例中，所述沟道部包括设置于所述第一掺杂部的垂线方向的第一部分、设置于所述第二掺杂部的垂线方向的第二部分和与所述第一部分和所述第二部分垂直连接的第三部分，所述第一掺杂部及所述第二掺杂部沿着所述沟道部之间的连线沿着所述第一部分、所述第三部分和所述第二部分设置，所述金属块沿着所述第一部分、所述第三部分和所述第二部分阵列设置。
在一些实施例中，所述沟道部包括连接所述第一掺杂部和所述第二掺杂部的第四部分和第五部分，所述第四部分和所述第五部分垂直设置，所述金属块沿所述第四部分和所述第五部分的方向阵列设置。
在一些实施例中，所述第一晶粒的直径与相邻所述金属块的中心点之间的间距相等。
同时，本申请实施例提供一种电子装置，该电子装置包括如上述实施例任一所述的半导体器件。
有益效果：本申请提供一种半导体器件和电子装置；该半导体器件包括薄膜晶体管，薄膜晶体管包括衬底、缓冲层和有源层，缓冲层设置于衬底一侧，有源层设置于缓冲层远离衬底的一侧，其中，半导体器件还包括金属层，金属层设置于有源层朝向缓冲层的一侧，金属层包括至少一个金属块，且金属块与有源层的至少部分直接接触。本申请通过在有源层朝向缓冲层的一侧设置金属层，金属层包括至少一个金属块，使金属块与有源层的至少部分直接接触，则在将有源层由非晶硅转化为多晶硅时，由于金属块的催化作用，使得多晶硅中的晶粒的尺寸交大，减少了多晶硅中的晶界，提高了半导体器件的迁移率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的半导体器件的第一种示意图。
图2为本申请实施例提供的半导体器件的第二种示意图。
图3为本申请实施例提供的有源层的第一种示意图。
图4为本申请实施例提供的有源层的第二种示意图。
图5为本申请实施例提供的有源层的第三种示意图。
图6为本申请实施例提供的半导体器件制备方法的各个步骤对应的半导体器件的第一种结构图。
图7为本申请实施例提供的半导体器件制备方法的各个步骤对应的半导体器件的第二种结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例针对现有半导体器件存在工艺限制形成的多晶硅的晶粒尺寸较小所导致的半导体器件的迁移率较低的技术问题，提供一种半导体器件和电子装置，用以缓解上述技术问题。
如图1所示，本申请实施例提供一种半导体器件，该半导体器件1包括薄膜晶体管10，所述薄膜晶体管10包括：
衬底11；
缓冲层13，设置于所述衬底11一侧；
有源层15，设置于所述缓冲层13远离所述衬底11的一侧；
其中，所述半导体器件1还包括金属层14，所述金属层14设置于所述有源层15朝向所述缓冲层13的一侧，所述金属层14包括至少一个金属块，且所述金属块与所述有源层15的至少部分直接接触。
本申请实施例提供一种半导体器件，该半导体器件通过在有源层朝向缓冲层的一侧设置金属层，金属层包括至少一个金属块，使金属块与有源层的至少部分直接接触，则在将有源层由非晶硅转化为多晶硅时，由于金属块的催化作用，使得多晶硅中的晶粒的尺寸交大，减少了多晶硅中的晶界，提高了半导体器件的迁移率。
需要说明的是，在本申请中的附图中，由于晶界能在微观上看到，因此，本申请中的附图以实线示出晶界的位置以及示意的形状。
在一种实施例中，所述金属块设置于所述缓冲层与所述有源层之间。通过将金属块设置在缓冲层与有源层之间，使得在形成多晶硅时，金属块能够对非晶硅的反应过程进行催化，金属块作为晶核，使得形成的晶粒的宽度变大，从而减少晶界的数量，提高半导体器件的迁移率。
针对金属块设置于缓冲层与有源层之间会导致有源层的厚度变小，影响有源层的电性的问题。在一种实施例中，所述缓冲层在与所述有源层接触的区域设置凹槽，所述金属块设置于所述凹槽内。通过在缓冲层上设置凹槽，使金属块设置在凹槽内，则有源层与缓冲层和金属块接触的表面保持平整，使有源层的电性较好，且金属块作为催化剂使得有源层的晶粒的宽度变大，减小晶界的数量，提高半导体器件的迁移率。
具体的，缓冲层的材料包括氮化硅、氧化硅或者氮化硅和氧化硅的叠层。
具体的，缓冲层的厚度范围为0.3微米至1微米。
具体的，凹槽的深度范围为0.05微米至0.5微米，凹槽的宽度范围为0.5微米至2微米，相邻凹槽的相邻边缘的间距为0.5微米至3微米，相邻凹槽的中点的间距为1微米至5微米。通过使凹槽的深度范围为0.05至0.5微米，避免凹槽的深度过大导致缓冲层形成有凹槽的部分厚度较小，使缓冲层阻隔水氧的能力较好；而凹槽的宽度范围为0.5微米至2微米，使得金属块能够设置在凹槽内，对有源层进行催化，减少晶界；使相邻凹槽的相邻边缘的间距为0.5微米至3微米，相邻凹槽的中点的间距为1微米至5微米，则可以使得金属块具有一定的周期，晶粒能够较大，减少晶界。
在一种实施例中，所述金属层的材料的熔点小于1410摄氏度。通过采用熔点小于1410摄氏度的材料作为金属层的材料，使得金属层的熔点低于硅的熔点，金属层容易与硅形成固溶体，从而在非晶硅转换为多晶硅的过程中，通过金属层对反应过程进行催化，提高多晶硅的晶粒的尺寸，减少晶界。
在一种实施例中，金属层的材料包括铝、镍、镓、铟中的一种。通过采用铝、镍、镓、铟作为金属层的材料，使金属层容易与硅形成固溶体，从而在非晶硅转换为多晶硅的过程中，通过金属层对反应过程进行催化，提高多晶硅的晶粒的尺寸，减少晶界。
针对多晶硅的晶界较多会导致半导体器件的迁移率较低的问题。在一种实施例中，所述半导体器件包括多个薄膜晶体管，至少一个所述薄膜晶体管的有源层无晶界。通过使薄膜晶体管的有源层无晶界，则在粒子的迁移过程中不会受到晶界的阻挡，提高了半导体器件的迁移率。
具体的，如图2所示，所述金属层14包括一个金属块，所述有源层15包括单晶硅，所述单晶硅的直径小于5微米。在有源层的宽度小于5微米时，可以通过在有源层下方设置一个金属块，使得在这个金属块的催化下，非晶硅转化为单晶硅，则仅存在一个晶粒，使得有源层内无晶界，提高半导体器件的迁移率。
在一种实施例中，如图1、图3所示，所述薄膜晶体管10的有源层15包括第一晶粒151，所述第一晶粒151与所述金属块141对应设置，所述第一晶粒151的数量与所述金属块141的数量相等。通过使第一晶粒与金属块对应设置，第一晶粒的数量与金属块的数量相等，则第一晶粒是在金属块的催化下形成，第一晶粒的直径较大，减少晶界的数量，提高半导体器件的迁移率。
具体的，在通过激光退火的工艺将非晶硅转换为多晶硅时，通过金属块的催化形成第一晶粒，即使由于工艺限制导致第一晶粒之间仍然存有小于第一晶粒的直径的晶粒，但由于第一晶粒的直径较大，仍然可以减少有源层的晶界的数量，提高半导体器件的迁移率。
在一种实施例中，所述第一晶粒为圆形或者类圆形，所述第一晶粒的直径为1微米至5微米。通过使第一晶粒的直径为1微米至5微米，使得第一晶粒较大，晶界的数量较少，提高半导体器件的迁移率。
具体的，如图1、图3所示，所述金属层14包括阵列设置的金属块141，所述有源层15包括多个第一晶粒151，所述金属块141的数量与所述第一晶粒151的数量相等，所述第一晶粒的晶界152位于相邻两个金属块141之间。通过使金属块的数量与第一晶粒的数量相等，使得每个第一晶粒都是通过金属块的催化形成，各个第一晶粒的宽度较大，从而可以减少晶界的数量，提高半导体器件的迁移率，且第一晶粒会沿金属块所处位置向四周生长，从而使第一晶粒的晶界位于相邻两个金属块之间，通过金属块的间距的调整，可以对第一晶粒的宽度进行调整，使晶界数量减少，提高半导体器件的迁移率。
具体的，金属层的厚度范围为0.05微米至0.5微米，通过使金属层的厚度为0.05微米至0.5微米，避免金属层的厚度过大导致缓冲层的厚度较小，出现水氧从缓冲层厚度较小的位置入侵。
具体的，金属块之间的间距为1微米至5微米，通过使金属块的阵列周期为1微米至5微米，使得晶粒的宽度为1微米至5微米，增加晶粒的宽度，减少晶界的数量，提高半导体器件的迁移率。
具体的，金属块的宽度范围为0.5微米至2微米，在设置金属块时，金属块的宽度过小会导致晶粒的宽度较小，从而导致晶界的数量较多，半导体器件的迁移率较低，而使得金属块的宽度过大时，会导致显示面板的开口率较低，影响显示面板的透过率，且金属块的宽度较大时，金属块上可能会存在多个形核位点，导致一个金属块会形成多个晶粒，使得晶粒的宽度较小，晶界较多，因此，设置金属块的宽度为0.5微米至2微米，并控制相邻金属阵列的周期为1微米至5微米，制备晶粒宽度为1微米至5微米的晶粒，使得形成的晶粒的宽度较大，晶界数量较少，提高半导体器件的迁移率。
在一种实施例中，如图3所示，所述有源层15包括沟道部251和位于所述沟道部251两侧的第一掺杂部252和第二掺杂部253，所述第一掺杂部252及所述第二掺杂部253沿着所述沟道部251之间的连线的形状与所述薄膜晶体管的第一掺杂部252和第二掺杂部253对应的金属块141沿所述沟道部的连线的形状相同。通过使第一掺杂部及第二掺杂部沿着沟道部之间的连线的形状与薄膜晶体管的第一掺杂部和第二掺杂部对应的金属块沿着沟道部的连线的形状相同，使得对于不同设置方式的有源层，可以通过金属阵列的设置方式的改变，使得位于沟道部、第一掺杂部和第二掺杂部的有源层的晶粒的宽度较大，从而可以减少晶界的数量，提高半导体器件的迁移率。
具体的，相较于采用非晶硅作为催化剂来增加晶粒尺寸，由于本申请中可以使金属块阵列排布，根据需求的有源层的形状来设置金属块的间距、宽度，从而可以使得有源层的晶粒的宽度较大，晶界数量较少，在有源层的宽度较小时，还可以形成单晶硅，提高半导体器件的迁移率。
在一种实施例中，如图3所示，所述第一掺杂部252和所述第二掺杂部253沿着所述沟道部251之间的连线的形状为直线，所述金属块141沿着所述直线阵列设置。通过使金属块沿直线阵列设置，则位于金属块所处区域的晶粒能够沿着金属块的方向生长，使得晶粒的宽度较大，晶界的数量较少，提高半导体器件的迁移率。
具体的，如图3中的(a)所示，在形成有源层时，对非晶硅层进行处理得到多晶硅层25，具体可以采用激光退火的方式对非晶硅层进行处理，由于有源层15的区域设置有金属块141，使得有源层15的晶粒在金属块141的催化下生长较快，晶粒的宽度较大，而位于有源层15外的区域由于无金属块，使得无效部分26的晶粒的宽度较小，晶界的数量较多；然后对多晶硅层进行刻蚀，如图3中的(b)所示，去除无效部分26并形成有源层的图案，得到有源层15，此时有第一掺杂部及第二掺杂部沿着沟道部之间的连线的形状与第一掺杂部和第二掺杂部对应的金属块沿着沟道部的连线的形状相同，沟道部、第一掺杂部和第二掺杂部沿着金属块的设置方向设置，得到“一字型沟道”的有源层，且该有源层的晶粒的宽度较大，晶界的数量较少，半导体器件的迁移率较高。
在一种实施例中，如图4所示，所述第一掺杂部252与所述第二掺杂部253位于同一水平线上，所述第一掺杂部252及所述第二掺杂部253沿着所述沟道部251之间的连线的形状为折线，所述金属块141沿着所述折线阵列设置。通过使金属块包括沿着折线阵列设置，使得形成的沟道部、第一掺杂部和第二掺杂部能够形成金属块所形成的形状，且由于金属块的催化作用，沟道部、第一掺杂部和第二掺杂部的晶粒的宽度较大，晶界数量较少，从而提高了半导体器件的迁移率。
在一种实施例中，如图4所示，所述沟道部251包括设置于所述第一掺杂部252的垂线方向的第一部分、设置于所述第二掺杂部253的垂线方向的第二部分和与所述第一部分和所述第二部分垂直连接的第三部分，所述第一掺杂部252及所述第二掺杂部253沿着所述沟道部251之间的连线沿着所述第一部分、所述第三部分和所述第二部分设置，所述金属块141沿着所述第一部分、所述第三部分和所述第二部分阵列设置。通过使金属块包括沿着水平线的方向设置的部分、与水平设置的部分垂直的部分以及连接的部分，使得形成的沟道部、第一掺杂部和第二掺杂部能够形成金属块所形成的形状，且由于金属块的催化作用，沟道部、第一掺杂部和第二掺杂部的晶粒的宽度较大，晶界数量较少，从而提高了半导体器件的迁移率。
具体的，如图4中的(a)所示，在形成有源层时，对非晶硅层进行处理得到多晶硅层25，具体可以采用激光退火的方式对非晶硅层进行处理，由于有源层15的区域设置有金属块141，使得有源层15的晶粒在金属块141的催化下生长较快，晶粒的宽度较大，而位于有源层15外的区域由于无金属块，使得无效部分26的晶粒的宽度较小，晶界的数量较多；然后对多晶硅层进行刻蚀，如图4中的(b)所示，去除无效部分26并形成有源层的图案，得到有源层15，此时有源层的沟道部、第一掺杂部和第二掺杂部的沿着金属块的设置方向设置，得到“几字型沟道”的有源层，且该有源层的晶粒的宽度较大，晶界的数量较少，半导体器件的迁移率较高。
在一种实施例中，如图5所示，所述沟道部251包括连接所述第一掺杂部252和所述第二掺杂部253的第四部分和第五部分，所述第四部分和所述第五部分垂直设置，所述金属块141沿所述第四部分和所述第五部分的方向阵列设置。通过使金属块包括相互垂直的部分，使得在形成有源层时，有源层能够沿着金属块形成，且由于金属块的催化作用，沟道部、第一掺杂部和第二掺杂部的晶粒的宽度较大，晶界数量较少，从而提高了半导体器件的迁移率。
具体的，如图5中的(a)所示，在形成有源层时，对非晶硅层进行处理得到多晶硅层25，具体可以采用激光退火的方式对非晶硅层进行处理，由于有源层15的区域设置有金属块141，使得有源层15的晶粒在金属块141的催化下生长较快，晶粒的宽度较大，而位于有源层15外的区域由于无金属块，使得无效部分26的晶粒的宽度较小，晶界的数量较多；然后对多晶硅层进行刻蚀，如图5中的(b)所示，去除无效部分26并形成有源层的图案，得到有源层15，此时有源层的沟道部、第一掺杂部和第二掺杂部的沿着金属块的设置方向设置，得到“L字型沟道”的有源层，且该有源层的晶粒的宽度较大，晶界的数量较少，半导体器件的迁移率较高。
需要说明的是，在图3、图4和图5中使位于有源层外的多晶硅下不设置金属块，有源层外的多晶硅的晶粒的宽度较小且晶界的数量较多，但本申请实施例不限于此，例如可以使有源层外的多晶硅下也设置有金属块。
在一种实施例中，如图1所示，所述第一晶粒的直径L1与相邻所述金属块的中心点之间的间距L2相等。通过使金属块的中心点之间的间距与第一晶粒的直径相等，从而可以通过金属块的间距和宽度对有源层中的晶粒的宽度进行调整，使有源层中的晶界的数量较少，提高半导体器件的迁移率。
具体的，金属块等间距设置，在第一晶粒的截面为梯形时，第一晶粒的直径是指梯形的中线处的宽度。
具体的，上述实施例以金属块等间距设置为例进行了详细描述，但本申请实施例不限于此，例如在沟道部和掺杂部需要的晶粒宽度不同时，可以使金属块的间距不等，且金属块的尺寸不等，则可以使得沟道部和掺杂部的晶粒宽度不同。
具体的，相较于当前半导体器件中通过在缓冲层内设置非晶硅，然后沉积非晶硅以提高晶粒宽度的方式，当前半导体器件中在缓冲层内设置非晶硅会导致非晶硅的厚度增加，且在激光退火时位于缓冲层内的非晶硅会增加形核位点，容易导致晶粒数量增加，晶粒尺寸增加效果不明显；而本申请实施例采用金属块作为催化剂，由于金属块与非晶硅的材料不同，不会与非晶硅结合导致非晶硅的厚度增大性能改变，且金属块与非晶硅材料不同，不会增加形核位点，能够增大晶粒的宽度，减少晶界的数量，提高半导体器件的迁移率。且相较于采用非晶硅提高晶粒宽度，本申请中采用金属块可以阵列设置，根据有源层的形状设定金属块的间距、宽度，减少有源层内的晶界数量，在有源层的宽度较小时，还可以得到单晶硅，提高半导体器件的迁移率。
在一种实施例中，如图1所示，半导体器件1还包括遮光层12，遮光层12对应有源层15设置。
在一种实施例中，如图1所示，所述半导体器件1还包括栅极绝缘层16、栅极层17、层间绝缘层18、源漏极层19、平坦化层20、第一电极层21、钝化层22和第二电极层23，栅极绝缘层16设置于有源层15远离缓冲层13的一侧，栅极层17设置于栅极绝缘层16远离有源层15的一侧，层间绝缘层18设置于栅极层17远离栅极绝缘层16的一侧，源漏极层19设置于层间绝缘层18远离栅极层17的一侧，平坦化层20设置于源漏极层19远离层间绝缘层18的一侧，第一电极层21设置于平坦化层20远离源漏极层19的一侧，钝化层22设置于第一电极层21远离平坦化层20的一侧，第二电极层23设置于钝化层22远离第一电极层21的一侧。
同时，本申请实施例提供一种半导体器件的制备方法，该半导体器件的制备方法包括：
提供衬底，并在衬底上形成遮光层，在遮光层上沉积缓冲层，并通过曝光显影刻蚀工艺形成凹槽；该步骤对应的半导体器件的结构如图6中的(a)所示；
然后在缓冲层上沉积金属层；该步骤对应的半导体器件的结构如图6中的(b)所示；
具体的，如图6中的(b)所示，在缓冲层上沉积金属薄膜24时，由于缓冲层上设有凹槽，金属24会在形成有凹槽的位置形成金属块。
然后在金属层上形成光阻；该步骤对应的半导体器件的结构如图6中的(c)所示；
具体的，如图6中的(c)所示，通过设置光阻35，使半导体器件能够流平，便于后续制程。
然后通过干蚀刻将光阻和位于缓冲层上的金属薄膜进行整面刻蚀，并控制刻蚀过程使凹槽外的金属刻蚀完毕后结束刻蚀，保留凹槽内的金属；该步骤对应的半导体器件的结构如图6中的(d)所示；
然后在缓冲层上沉积非晶硅层；该步骤对应的半导体器件的结构如图7中的(a)所示；
具体的，如图7中的(a)所示，通过在缓冲层上形成非晶硅层41，使得可以通过非晶硅层形成多晶硅。
然后对非晶硅层进行激光退火处理，使得非晶硅层转变为多晶硅层；该步骤对应的半导体器件的结构如图7中的(b)所示；
具体的，如图7中的(b)所示，在由非晶硅层转变为多晶硅层25时，对于存在金属块的区域和不存在金属块的区域，多晶硅的晶粒的宽度不同，多晶硅的晶界的数量不同，且存在金属块的区域的多晶硅的晶粒的宽度较大，晶界数量较少，使得形成有源层时，有源层的晶粒的宽度较大，晶界数量较少，提高半导体器件的迁移率。
具体的，该步骤以非晶硅层转变为多晶硅层为例进行说明，但本申请实施例不限于此，例如可以由非晶硅层转变为单晶硅。
然后对多晶硅层进行曝光显影和刻蚀，形成有源层；该步骤对应的半导体器件的结构如图7中的(c)所示；
然后在有源层上形成栅极绝缘层、栅极层、层间绝缘层、源漏极层、平坦化层、第一电极层、钝化层和第二电极层，得到半导体器件。
同时，本申请实施例提供一种电子装置，该电子装置包括如上述实施例任一所述的半导体器件。
具体的，电子装置可以为液晶显示面板、也可以为有机发光二极管显示面板。
根据上述实施例可知：
本申请实施例提供一种半导体器件和电子装置；该半导体器件包括薄膜晶体管，薄膜晶体管包括衬底、缓冲层和有源层，缓冲层设置于衬底一侧，有源层设置于缓冲层远离衬底的一侧，其中，半导体器件还包括金属层，金属层设置于有源层朝向缓冲层的一侧，金属层包括至少一个金属块，且金属块与有源层的至少部分直接接触。本申请通过在有源层朝向缓冲层的一侧设置金属层，金属层包括至少一个金属块，使金属块与有源层的至少部分直接接触，则在将有源层由非晶硅转化为多晶硅时，由于金属块的催化作用，使得多晶硅中的晶粒的尺寸交大，减少了多晶硅中的晶界，提高了半导体器件的迁移率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种半导体器件和电子装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (15)
1.一种半导体器件，其特征在于，包括薄膜晶体管，所述薄膜晶体管包括：
衬底；
缓冲层，设置于所述衬底一侧；
有源层，设置于所述缓冲层远离所述衬底的一侧；
其中，所述半导体器件还包括金属层，所述金属层设置于所述有源层朝向所述缓冲层的一侧，所述金属层包括至少一个金属块，且所述金属块与所述有源层的至少部分直接接触。
2.如权利要求1所述的半导体器件，其特征在于，所述缓冲层在与所述有源层接触的区域设置有凹槽，所述金属块设置于所述凹槽内。
3.如权利要求1所述的半导体器件，其特征在于，所述金属层的材料的熔点小于1410摄氏度。
4.如权利要求3所述的半导体器件，其特征在于，所述金属层的材料包括铝、镍、镓、铟中的至少一个。
5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包括多个薄膜晶体管，至少一个所述薄膜晶体管的有源层无晶界。
6.如权利要求1所述的半导体器件，其特征在于，所述薄膜晶体管的有源层包括第一晶粒，所述第一晶粒与所述金属块对应设置，所述第一晶粒的数量与所述金属块的数量相等。
7.如权利要求6所述的半导体器件，其特征在于，所述第一晶粒为圆形或者类圆形，所述第一晶粒的直径为1微米至5微米。
8.如权利要求6所述的半导体器件，其特征在于，所述薄膜晶体管包括多个第一晶粒，所述金属层包括阵列设置的金属块，所述第一晶粒的晶界位于相邻两个金属块之间。
9.如权利要求8所述的半导体器件，其特征在于，所述有源层包括沟道部和位于所述沟道部两侧的第一掺杂部和第二掺杂部，所述第一掺杂部及所述第二掺杂部沿着所述沟道部之间的连线的形状与所述薄膜晶体管的第一掺杂部和第二掺杂部对应的金属块沿所述沟道部的连线的形状相同。
10.如权利要求9所述的半导体器件，其特征在于，所述第一掺杂部与所述第二掺杂部沿着所述沟道部之间的连线的形状为直线，所述金属块沿着所述直线阵列设置。
11.如权利要求10所述的半导体器件，其特征在于，所述第一掺杂部与所述第二掺杂部位于同一水平线上，所述第一掺杂部及所述第二掺杂部沿着所述沟道部之间的连线的形状为折线，所述金属块沿着所述折线阵列设置。
12.如权利要求11所述的半导体器件，其特征在于，所述沟道部包括设置于所述第一掺杂部的垂线方向的第一部分、设置于所述第二掺杂部的垂线方向的第二部分和与所述第一部分和所述第二部分垂直连接的第三部分，所述第一掺杂部及所述第二掺杂部沿着所述沟道部之间的连线沿着所述第一部分、所述第三部分和所述第二部分设置，所述金属块沿着所述第一部分、所述第三部分和所述第二部分阵列设置。
13.如权利要求11所述的半导体器件，其特征在于，所述沟道部包括连接所述第一掺杂部和所述第二掺杂部的第四部分和第五部分，所述第四部分和所述第五部分垂直设置，所述金属块沿所述第四部分和所述第五部分的方向阵列设置。
14.如权利要求8所述的半导体器件，其特征在于，所述第一晶粒的直径与相邻所述金属块的中心点之间的间距相等。
15.一种电子装置，其特征在于，包括如权利要求1至14任一所述的半导体器件。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210804923.7A CN115241278A (zh) | 2022-07-08 | 2022-07-08 | 半导体器件和电子装置 |
| PCT/CN2022/108652 WO2024007385A1 (zh) | 2022-07-08 | 2022-07-28 | 半导体器件和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210804923.7A CN115241278A (zh) | 2022-07-08 | 2022-07-08 | 半导体器件和电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115241278A true CN115241278A (zh) | 2022-10-25 |
Family
ID=83671415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210804923.7A Pending CN115241278A (zh) | 2022-07-08 | 2022-07-08 | 半导体器件和电子装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115241278A (zh) |
| WO (1) | WO2024007385A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009000136A1 (en) * | 2007-06-22 | 2008-12-31 | The Hong Kong University Of Science And Technology | Polycrystalline silicon thin film transistors with bridged-grain structures |
| CN104576753B (zh) * | 2014-12-29 | 2018-06-26 | 昆山国显光电有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| CN106206622B (zh) * | 2016-09-23 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106601823A (zh) * | 2016-12-29 | 2017-04-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
| CN112071868A (zh) * | 2020-09-18 | 2020-12-11 | 京东方科技集团股份有限公司 | Ltps tft阵列基板及显示装置 |
-
2022
- 2022-07-08 CN CN202210804923.7A patent/CN115241278A/zh active Pending
- 2022-07-28 WO PCT/CN2022/108652 patent/WO2024007385A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024007385A1 (zh) | 2024-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1309034C (zh) | 底栅控制型多晶硅薄膜晶体管的制造方法 | |
| US7531394B2 (en) | Manufacturing method for a TFT LCD array substrate | |
| US4864376A (en) | Thin-film transistor and method of fabricating the same | |
| US6410373B1 (en) | Method of forming polysilicon thin film transistor structure | |
| US7678619B2 (en) | Method of manufacturing a thin film transistor matrix substrate | |
| US20100155747A1 (en) | Organic light emission diode display device and method of fabricating the same | |
| JP3176527B2 (ja) | 半導体装置の製造方法 | |
| WO2015043082A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| KR101088457B1 (ko) | 금속 촉매를 이용한 폴리 실리콘 마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR101127533B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| US20230352496A1 (en) | Array substrate and display panel | |
| KR100660691B1 (ko) | 박막 트랜지스터, 회로장치, 액정 디스플레이, 반도체장치 및 그 제조방법 | |
| US7259103B2 (en) | Fabrication method of polycrystalline silicon TFT | |
| CN115241278A (zh) | 半导体器件和电子装置 | |
| KR20090029570A (ko) | 박막 트랜지스터의 제조 방법 | |
| CN107910338B (zh) | 阵列基板以及显示装置 | |
| WO2019085009A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| WO2019085011A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| WO2019085013A1 (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| US20240096908A1 (en) | Array substrate | |
| US20240038895A1 (en) | Semiconductor device and electronic device | |
| CN111106132B (zh) | 阵列基板的制作方法及显示面板 | |
| CN114545695A (zh) | 显示面板及其制备方法、显示终端 | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |