CN111106132B - 阵列基板的制作方法及显示面板 - Google Patents
阵列基板的制作方法及显示面板 Download PDFInfo
- Publication number
- CN111106132B CN111106132B CN201911358713.4A CN201911358713A CN111106132B CN 111106132 B CN111106132 B CN 111106132B CN 201911358713 A CN201911358713 A CN 201911358713A CN 111106132 B CN111106132 B CN 111106132B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- forming
- metal oxide
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 256
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 68
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 68
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 58
- 239000011241 protective layer Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000002243 precursor Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012702 metal oxide precursor Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板的制作方法及显示面板。阵列基板预设有第一有源层区域和第二有源层区域，阵列基板的制作方法包括：提供基底；在基底上形成依次层叠的非晶硅层和保护层；图案化保护层及非晶硅层以形成至少一个第一结构和至少一个第二结构，并暴露出基底未与第一结构及第二结构接触的部分；其中，第一结构位于第一有源层区域，第二结构环绕第二有源层区域，第一结构中的保护层的厚度大于第二结构中的保护层的厚度；在第二有源层区域的基底上形成金属氧化物层。本发明实施例能够减少阵列基板制作工艺中掩膜工艺的次数，降低制作成本。
Description
技术领域
本发明实施例涉及显示技术，尤其涉及一种阵列基板的制作方法及显示面板。
背景技术
随着显示技术的发展，显示面板的应用越来越广泛，现有的显示面板多采用LTPS(低温多晶硅)技术制成，但存在漏电流较大的问题。
为了降低显示面板的漏电流，现有的显示面板采用LTPO(低温多晶氧化物)工艺，然而，其工艺步骤较为复杂，成本较高。
发明内容
本发明提供一种阵列基板的制作方法及显示面板，以降低阵列基板的制作难度，节省成本。
第一方面，本发明实施例提供了一种阵列基板的制作方法，所述阵列基板预设有第一有源层区域和第二有源层区域，所述方法包括：提供基底；在所述基底上形成依次层叠的非晶硅层和保护层；图案化所述保护层及所述非晶硅层以形成至少一个第一结构和至少一个第二结构，并暴露出所述基底未与所述第一结构及所述第二结构接触的部分；其中，所述第一结构位于所述第一有源层区域，所述第二结构环绕所述第二有源层区域；所述第一结构中的保护层的厚度大于所述第二结构中的保护层的厚度；在所述第二有源层区域的基底上形成金属氧化物层。
可选地，在所述第二有源层区域的基底上形成金属氧化物层包括：将金属氧化物材料前驱体溶液旋涂于所述第二有源层区域的基底上；退火处理以得到所述金属氧化物层。
可选地，图案化所述保护层及所述非晶硅层以暴露出部分所述基底，并形成至少一个第一结构和至少一个第二结构包括：利用半色调掩膜工艺形成所述第二结构中的保护层，以使所述第一结构中的保护层的厚度大于所述第二结构中的保护层的厚度。
可选地，所述保护层的材料为光刻胶。
可选地，所述第二结构中的保护层的厚度为0.6微米至0.8微米。
可选地，所述非晶硅层的厚度为500埃。
可选地，在所述基底上被所述第二结构环绕的区域形成金属氧化物层之后还包括：去除所述第二结构；去除所述第一结构中的保护层；晶化所述第一结构中的非晶硅层以形成多晶硅层。
可选地，晶化所述第一结构中的非晶硅层以形成多晶硅层包括：利用掩膜版遮挡所述金属氧化物层，并暴露出所述非晶硅层，通过退火以晶化所述第一结构中的非晶硅层。
可选地，晶化所述第一结构中的非晶硅层后还包括：形成覆盖所述基底、所述多晶硅层及所述金属氧化物层的栅极绝缘层；在所述栅极绝缘层上形成与所述多晶硅层及所述金属氧化物层对应的栅极；对所述多晶硅层及所述金属氧化物层进行离子注入；形成覆盖所述栅极绝缘层及所述栅极的层间绝缘层；在所述层间绝缘层上形成源漏极层。
第二方面，本发明实施例还提供了一种显示面板，包括阵列基板，其中，所述阵列基板采用利用第一方面所述的制作方法制作；所述第一结构的非晶硅层与所述金属氧化物层同层设置，且均位于所述基底上。
本发明采用的阵列基板的制作方法包括：提供基底；在基底上形成依次层叠的非晶硅层和保护层；图案化保护层及非晶硅层以形成至少一个第一结构和至少一个第二结构，并暴露出基底未与第一结构及第二结构接触的部分；其中，第一结构位于第一有源层区域，第二结构环绕第二有源层区域，第一结构中的保护层的厚度大于第二结构中的保护层的厚度；在第二有源层区域的基底上形成金属氧化物层。利用一次掩膜工艺即可形成用于制作LTPS晶体管有源层的非晶硅层以及用于制作IGZO晶体管的金属氧化物层，避免了现有技术中需要两次掩膜工艺以分别形成用于制作LTPS晶体管有源层的非晶硅层以及用于制作IGZO晶体管的金属氧化物层，从而节省了掩膜工艺，降低了LTPO器件制作的工艺难度，进而降低了工艺成本。
附图说明
图1为本发明实施例提供的一种阵列基板的制作方法的流程图；
图2-图17为本发明提供的阵列基板的制作方法主要流程对应的产品结构示意图；
图18为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中提到的现有的显示面板存在制作工艺复杂，成本较高的问题，发明人经过仔细研究发现，产生此技术问题的原因在于：
对于现有的LTPO显示面板，由于其包含LTPS晶体管以及IGZO(氧化铟镓锌)晶体管，构成晶体管的有源层分别为多晶硅和IGZO，且现有技术中两种晶体管的有源层位于不同的层，并且均是利用两次掩膜工艺形成，从而造成显示面板制作过程中需要用到的掩膜工艺较多，成本较高。
基于上述技术问题，本发明提出如下解决方案：
图1为本发明实施例提供的一种阵列基板的制作方法的流程图，参考图1，阵列基板的制作方法包括：
步骤S11，提供基底；
具体地，图2-图17为本发明提供的阵列基板的制作方法主要流程对应的产品结构示意图，参考图2，基底101可为刚性基底或者柔性基底，以为阵列基板上的其余膜层提供支撑；当基底101为刚性基底时，基底101的材料可为玻璃，当基底101为柔性基底时，基底101的材料可为聚酰亚胺PI；在其他一些实施例中，基底101还可为透明基底，以使得阵列基板可应用于底发射的显示面板中。
步骤S12，在基底上形成依次层叠的非晶硅层和保护层；
具体地，可利用沉积的方式在基底101上形成一层非晶硅层102，然后在非晶硅层102上涂布形成保护层103；非晶硅层102一方面可用于后续制备LTPS晶体管的有源层，另一方面还可用于形成界定金属氧化物层的堤坝；而保护层103一方面可用于保护非晶硅层102，另一方面还可用于同非晶硅层102共同形成界定金属氧化物层的堤坝。
步骤S13，图案化保护层及非晶硅层以形成至少一个第一结构和至少一个第二结构，并暴露出基底未与第一结构及第二结构接触的部分；其中，第一结构位于第一有源层区域，第二结构环绕第二有源层区域，第一结构中的保护层的厚度大于第二结构中的保护层的厚度。
具体地，如图4所示，阵列基板上预设有第一有源层区域100和第二有源层区域200，可利用一次掩膜工艺对保护层103以及非晶硅层102进行图形化，以同时形成第一结构201和第二结构202，其中，第一结构201位于第一有源层区域100，第二结构202环绕第二有源层区域200，即第二结构202为环绕一周的堤坝形结构，其轮廓可为圆形或者多边形等，本发明实施例对此不做具体限定，环状的第二结构202用于界定出金属氧化物层所在的区域。第一结构201中的非晶硅层可用于后续晶化以形成LTPS晶体管的有源层。且第一结构201中的保护层2011的厚度大于第二结构202中的保护层2012的厚度；金属氧化物层104在制作完成后，在后续制作工艺中，可将第二结构202中的保护层2012以及非晶硅层去除，以防止非晶硅层对金属氧化物层104产生影响，进而影响IGZO晶体管工作的稳定性。而通过设置第一结构201中保护层2011的厚度大于第二结构202中保护层2012的厚度，在后续将第二结构202刻蚀掉时，不会将第一结构201中的非晶硅刻蚀掉，从而保证在阵列基板上既能够形成LTPS晶体管，又能够形成IGZO晶体管，也即能够保证阵列基板的良率。
步骤S14，在第二有源层区域的基底上形成金属氧化物层。
具体地，如图5和图6所示，可通过喷墨打印的方式在基底101上被第二结构202环绕的区域形成金属氧化物层104，此时金属氧化物层104与非晶硅层102同层设置，可使得后续制作出的LTPS晶体管的有源层和IGZO晶体管的有源层位于同一层；金属氧化物层104例如可以为IGZO，可用于形成IGZO晶体管的有源层，具有漏电流小等优点。
本实施例的技术方案，采用的阵列基板的制作方法包括：提供基底；在基底上形成依次层叠的非晶硅层和保护层；图案化保护层及非晶硅层以形成至少一个第一结构和至少一个第二结构，并暴露出基底未与第一结构及第二结构接触的部分；其中，第一结构位于第一有源层区域，第二结构环绕第二有源层区域，第一结构中的保护层的厚度大于第二结构中的保护层的厚度；在第二有源层区域的基底上形成金属氧化物层。利用一次掩膜工艺即可形成用于制作LTPS晶体管有源层的非晶硅层以及用于制作IGZO晶体管的金属氧化物层，避免了现有技术中需要两次掩膜工艺以分别形成用于制作LTPS晶体管有源层的非晶硅层以及用于制作IGZO晶体管的金属氧化物层，从而节省了掩膜工艺，降低了LTPO器件制作的工艺难度，进而降低了工艺成本。
可选地，在第二有源层区域的基底上形成金属氧化物层包括：将金属氧化物前驱体材料前驱体溶液旋涂于第二有源层区域的基底上；退火处理以得到金属氧化物层。
具体地，如图5和图6所示，金属氧化物层104可通过溶液法制成，可先在第二有源层区域旋涂金属氧化物材料前驱体溶液300，旋涂形成的金属氧化物材料前驱体溶液300的深度可为1微米-2微米，可保证经过退火处理后的金属氧化物层104的厚度范围为300埃-1000埃；进而保证IGZO晶体管具有较高的载流子迁移率，IGZO晶体管的性能较佳；同时第二结构202的厚度可大于或等于2微米，从而保证在旋涂金属氧化物材料前驱体溶液时，不会出现溢出的问题，避免由于金属氧化物材料前驱体溶液溢出而导致在基底其他区域形成金属氧化物层进而可能导致的短路问题。
可选地，图案化保护层及非晶硅层以暴露出部分基底，并形成至少一个第一结构和至少一个第二结构包括：利用半色调掩膜工艺形成第二结构中的保护层，以使第一结构中的保护层的厚度大于第二结构中的保护层的厚度。
具体地，在采用半色调掩膜技术之前，保护层在第一结构中的部分与用于形成第二结构的前程结构中的部分厚度相同，而利用半色调掩膜技术可将保护层在用于形成第二结构的前程结构中的部分减薄，从而形成第二结构中的保护层。半色调掩膜技术较为成熟，能够有效地对保护层在第二结构202中的部分进行减薄，从而形成第二结构中的保护层，并且具有成本低廉，可靠性高等优点，通过调整掩膜版上光的透过率，调整保护层的曝光程度，进而调整保护层在第二结构202中的厚度。
可选地，保护层的材料为光刻胶。
具体地，光刻胶具有成本低廉，容易刻蚀以及容易清洗等优点，既能够有效地对非晶硅层进行保护，又不会增加阵列基板制作的成本。
可选地，第二结构202中的保护层2012的厚度为0.6微米至0.8微米。
具体地，若第二结构202中的保护层2012的厚度过薄，在打印制备金属氧化物层时，一方面，形成在第二结构202所对应区域的溶液较浅，制备形成的金属氧化物层经退火等处理后将会过薄，从而严重影响金属氧化物层的性能，降低IGZO晶体管的性能，进而降低显示面板的整体性能，另一方面，溶液会出现溢出的问题，导致在基底其他区域形成金属氧化物层进而可能导致出现短路问题。而若第二结构202中的保护层2012的厚度过厚，会造成保护层材料的浪费，而且在后续对第二结构2012进行去除时，去除的时间较长，从而造成工艺时间的浪费。通过设置第二结构202中保护层2012的厚度为0.6微米至0.8微米，既能够保证金属氧化物层不至于过薄，又能够节省材料以及节约工艺时间。
可选地，非晶硅层102的厚度为500埃。
这样设置，可使得晶化形成的多晶硅层102的厚度为500埃，进而使得形成的LTPS晶体管的性能较好，作为开关晶体管或是驱动晶体管时均具有良好的开关性能或者驱动性能。
可选地，在基底上被第二结构环绕的区域形成金属氧化物层之后还包括：去除第二结构；去除第一结构中的保护层；晶化第一结构中的非晶硅层以形成多晶硅层。
具体地，如图7和图8所示所示，可先利用灰化处理的方式将第二结构202中的保护层去除，且此时第一结构2012也被刻蚀掉一部分，但是由于灰化处理之前第一结构201中的保护层2011的厚度大于第二结构中的保护层的厚度，此步骤后第一结构201仍存在部分保护层2011，也即此步骤过后仍会保留第一结构201中的非晶硅层，再利用干刻的方法对第二结构202中的非晶硅层102进行刻蚀，以去除第二结构202，只保留金属氧化物层104。如图9所示，由于对第二结构去除之后，第一结构中还保留一部分保护层，通过去除第一结构中的保护层，进而只保留第一结构中的非晶硅层202，此时非晶硅层202的表面暴露出来，方便后续对非晶硅层202晶化。如图10所示，采用ELA(Excimer Laser Annealing，准分子激光退火)工艺对非晶硅层进行晶化，进而形成多晶硅层203，多晶硅层203具有一定的导电性，可作为LTPS晶体管的有源层。
可选地，晶化第一结构中的非晶硅层以形成多晶硅层包括：利用掩膜版遮挡金属氧化物层，并暴露出非晶硅层，通过退火以晶化第一结构中的非晶硅层。
具体地，如图11所示，利用掩膜版204对金属氧化物层104进行遮挡，以防止在对非晶硅层进行晶化时对金属氧化物层104产生影响，进而保证金属氧化物层104不会受到污染，保证制备出的IGZO晶体管具有较低的漏电流，工作稳定性较好。
可选地，晶化第一结构中的非晶硅层之后还包括：
形成覆盖所述基底、所述多晶硅层及所述金属氧化物层的栅极绝缘层；
具体地，如图12所示，可通过沉积等方式整面形成覆盖多晶硅层203以及金属氧化物层104的栅极绝缘层301，在本实施例中，由于多晶硅层203与金属氧化物层104同层设置，只需要一次沉积工艺即可形成多晶硅层203以及金属氧化物层104所对应的栅极绝缘层，进一步简化制作工艺。
在栅极绝缘层上形成与多晶硅层及金属氧化物层对应的栅极；
具体地，如图13所示，可先在栅极绝缘层301的表面蒸镀一整层金属层，然后将该金属层进行图形化，以分别形成对应于多晶硅层203的栅极302以及对应于金属氧化物层104的栅极302。对应于多晶硅层203的栅极302与对应于金属氧化物层104的栅极302同层设置，也即利用一次掩膜工艺即可形成对应于多晶硅层203的栅极302以及对应于金属氧化物层104的栅极302，而现有的LTPS晶体管的栅极与IGZO晶体管的栅极位于不同层时需要两次掩膜工艺，也即本实施例能够进一步减少一次掩膜工艺，进而进一步降低工艺成本。
对多晶硅层203以及金属氧化物层进行离子注入。
具体地，如图14所示，可直接利用栅极302为掩膜版，分别对多晶硅层203以及金属氧化物层104进行离子注入，如可向多晶硅层203注入P型离子，以对多晶硅层203重掺杂，形成重掺杂结构2031，其可作为LTPS晶体管的源极或者漏极；可向金属氧化物层104中注入氢离子，对金属氧化物层104未被栅极302遮挡的部分进行轻掺杂，形成轻掺杂结构1041，其可作为IGZO晶体管的源极或者漏极。
形成覆盖栅极绝缘层及所述栅极的层间绝缘层。
具体地，如图15所示，可通过沉积等方式形成层间绝缘层303，层间绝缘层303的厚度以及材料等为本领域技术人员所熟知，在此不再赘述。
在层间绝缘层上形成源漏极层。
具体地，如图16所示，可利用一次掩膜工艺形成多个贯穿层间绝缘层303以及栅极绝缘层301的通孔304，通孔304与重掺杂结构2031以及轻掺杂结构1041接触，以方便引出LTPS晶体管的源漏极以及IGZO晶体管的源漏极，并且由于重掺杂结构2031与轻掺杂结构1041同层设置，也即利用一次掩膜工艺即可形成对应于重掺杂结构2031的通孔304以及对应于轻掺杂结构1031的通孔304，而现有的LTPS晶体管的重掺杂结构2031与IGZO晶体管的轻掺杂结构1041位于不同层时需要两次掩膜工艺分别形成所对应的通孔，也即本实施例能够进一步减少一次掩膜工艺，进而进一步降低工艺成本。
形成源漏极层。
具体地，如图17所示，可通过蒸镀等方式整面形成填充通孔以及覆盖层间绝缘层303的金属层，再对金属层进行图形化以形成源漏极层305，由此完成LTPS晶体管以及IGZO晶体管的制作。
本发明实施例还提供了一种显示面板，图18为本发明实施例提供的一种显示面板的结构示意图，参考图18，显示面板包括阵列基板，阵列基板采用本发明任意实施例提供的制作方法制作；且第一结构的非晶硅层(即后续形成的多晶硅层203)与金属氧化物层104同层设置，且均位于基底上。
具体地，显示面板包括平坦化层401、像素限定层402、阳极403以及发光功能层404等，显示面板还可包括覆盖发光功能层403的阴极，其发光原理为本领域技术人员所熟知，在此不再赘述，因其包含本发明任意实施例提供的阵列基板的制备方法，因此也具有相同的有益效果，在此不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种阵列基板的制作方法，其特征在于，所述阵列基板预设有第一有源层区域和第二有源层区域，所述方法包括：
提供基底；
在所述基底上形成依次层叠的非晶硅层和保护层；
图案化所述保护层及所述非晶硅层以形成至少一个第一结构和至少一个第二结构，并暴露出所述基底未与所述第一结构及所述第二结构接触的部分；其中，所述第一结构位于所述第一有源层区域，所述第二结构环绕所述第二有源层区域，所述第一结构中的保护层的厚度大于所述第二结构中的保护层的厚度；
在所述第二有源层区域的基底上形成金属氧化物层。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，
在所述第二有源层区域的基底上形成金属氧化物层包括：
将金属氧化物材料前驱体溶液旋涂于所述第二有源层区域的基底上；
退火处理以得到所述金属氧化物层。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，图案化所述保护层及所述非晶硅层以暴露出部分所述基底，并形成至少一个第一结构和至少一个第二结构包括：
利用半色调掩膜工艺形成所述第二结构中的保护层，以使所述第一结构中的保护层的厚度大于所述第二结构中的保护层的厚度。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述保护层的材料为光刻胶。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述第二结构中的保护层的厚度为0.6微米至0.8微米。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述非晶硅层的厚度为500埃。
7.根据权利要求1所述的阵列基板的制作方法，其特征在于，
在所述基底上被所述第二结构环绕的区域形成金属氧化物层之后还包括：
去除所述第二结构；
去除所述第一结构中的保护层；
晶化所述第一结构中的非晶硅层以形成多晶硅层。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，
晶化所述第一结构中的非晶硅层以形成多晶硅层包括：
利用掩膜版遮挡所述金属氧化物层，并暴露出所述非晶硅层，通过退火以晶化所述第一结构中的非晶硅层。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，晶化所述第一结构中的非晶硅层后还包括：
形成覆盖所述基底、所述多晶硅层及所述金属氧化物层的栅极绝缘层；
在所述栅极绝缘层上形成与所述多晶硅层及所述金属氧化物层对应的栅极；
对所述多晶硅层及所述金属氧化物层进行离子注入；
形成覆盖所述栅极绝缘层及所述栅极的层间绝缘层；
在所述层间绝缘层上形成源漏极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911358713.4A CN111106132B (zh) | 2019-12-25 | 2019-12-25 | 阵列基板的制作方法及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911358713.4A CN111106132B (zh) | 2019-12-25 | 2019-12-25 | 阵列基板的制作方法及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111106132A CN111106132A (zh) | 2020-05-05 |
| CN111106132B true CN111106132B (zh) | 2022-06-24 |
Family
ID=70424747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911358713.4A Active CN111106132B (zh) | 2019-12-25 | 2019-12-25 | 阵列基板的制作方法及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111106132B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
| EP3485513A4 (en) * | 2017-09-29 | 2020-07-29 | Boe Technology Group Co. Ltd. | NETWORK SUBSTRATE, DISPLAY APPARATUS AND METHOD OF MANUFACTURING NETWORK SUBSTRATE |
-
2019
- 2019-12-25 CN CN201911358713.4A patent/CN111106132B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111106132A (zh) | 2020-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101280827B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| WO2017028461A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| WO2018214732A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2015043082A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| US7061019B2 (en) | Semiconductor circuit array substrate with a photo-electric sensor portion | |
| KR100623232B1 (ko) | 평판표시장치 및 그의 제조방법 | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| KR20000032041A (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| US6562667B1 (en) | TFT for LCD device and fabrication method thereof | |
| KR100585873B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US11355569B2 (en) | Active device substrate comprising silicon layer and manufacturing method thereof | |
| WO2018205947A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN111106132B (zh) | 阵列基板的制作方法及显示面板 | |
| CN106128962B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
| KR20100130523A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR100482162B1 (ko) | 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100441436B1 (ko) | 투과율이 향상된 평판표시장치 및 그의 제조방법 | |
| KR100915148B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP3097229B2 (ja) | 薄膜トランジスタ素子アレイとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |