CN106128962B - 一种薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN106128962B
CN106128962B CN201610811580.1A CN201610811580A CN106128962B CN 106128962 B CN106128962 B CN 106128962B CN 201610811580 A CN201610811580 A CN 201610811580A CN 106128962 B CN106128962 B CN 106128962B
Authority
CN
China
Prior art keywords
layer
photoresist
region
pattern
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610811580.1A
Other languages
English (en)
Other versions
CN106128962A (zh
Inventor
孙双
曹占锋
张方振
牛菁
吕志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610811580.1A priority Critical patent/CN106128962B/zh
Publication of CN106128962A publication Critical patent/CN106128962A/zh
Application granted granted Critical
Publication of CN106128962B publication Critical patent/CN106128962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

本发明公开一种薄膜晶体管及其制作方法、阵列基板、显示装置，通过减小薄膜晶体管制作过程中所采用的掩模版个数，从而降低薄膜晶体管的制作成本。所述阵列基板的制作方法，包括：通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案；通过一次构图工艺在所述有源层的图案上形成包括接触孔的层间介质层的图案，所述接触孔暴露出所述层间介质层下方的所述有源层，并对所述有源层部分区域进行掺杂；通过一次构图工艺在所述层间介质层的图案上形成源漏极的图案；所述源漏极通过所述接触孔与所述有源层的掺杂区域连接。

Description

一种薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
在各种显示装置的像素单元中，通过施加驱动电压来驱动显示装置的薄膜晶体管(Thin Film Transistor，TFT)被大量使用。在TFT的有源层一直使用稳定性和加工性较好的非晶硅(a-Si)材料，但是a-Si材料的载流子迁移率较低，不能满足大尺寸、高分辨率显示器件的要求，特别是不能满足下一代有源矩阵式有机发光显示器件(Active MatrixOrganic Light Emitting Device，AMOLED)的要求。与非晶硅(a-Si)薄膜晶体管相比，多晶硅尤其是低温多晶硅薄膜晶体管具有更高的电子迁移率、更好的液晶特性以及较少的漏电流，已经逐渐取代非晶硅薄膜晶体管，成为薄膜晶体管的主流。
在形成低温多晶硅(Low Temperature Poly-silicon，LTPS)阵列基板时，包括在衬底基板上采用一次构图工艺形成栅极的图形，在栅极的上方形成栅极绝缘层的图形，采用一次构图工艺在栅极绝缘层的图形上方形成有源层的图形，采用一次构图工艺在有源层的上方形成层间介质层的图形，采用一次构图工艺在层间介质层的上方形成源漏极的图形。
通过上述描述可知，制作阵列基板时至少需要4次构图工艺，即至少需要使用4次掩膜板(mask)，上述制作工艺所用到的掩模板数量比较多，会降低生产效率，增加了生产成本.
发明内容
本发明提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管制作过程中所采用的掩模版个数，从而降低薄膜晶体管的制作成本。
本发明实施例提供了一种薄膜晶体管的制作方法，该方法包括：
通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案；
通过一次构图工艺在所述有源层的图案上形成包括接触孔的层间介质层的图案，所述接触孔暴露出所述层间介质层下方的所述有源层，并对所述有源层部分区域进行掺杂；
通过一次构图工艺在所述层间介质层的图案上形成源漏极的图案；所述源漏极通过所述接触孔与所述有源层的掺杂区域连接。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案，包括；
在衬底基板上依次形成栅极金属层、栅极绝缘层膜层、多晶硅膜层以及第一光刻胶层；
通过对所述第一光刻胶层进行曝光、显影，刻蚀所述栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，通过对所述第一光刻胶层进行曝光、显影，刻蚀所述栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案，包括：
对所述第一光刻胶层进行曝光、显影，形成第一光刻胶完全保留区域和第一光刻胶完全去除区域，其中，所述第一光刻胶完全保留区域与用于形成栅极的区域相对应；
刻蚀第一光刻胶完全去除区域所对应的栅极金属层、栅极绝缘层膜层和多晶硅膜层，形成栅极、栅极绝缘层和有源层的图案。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，形成有源层的图案之后，该方法还包括：
剥离所述第一光刻胶完全保留区域所对应的第一光刻胶。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，通过一次构图工艺在所述有源层的图案上形成包括接触孔的层间介质层的图案，所述接触孔暴露出所述层间介质层下方的所述有源层，并对所述有源层部分区域进行掺杂，包括：
在所述有源层的图案上形成层间介质层膜层；
形成覆盖所述层间介质层膜层的第二光刻胶层；
对所述第二光刻胶层进行曝光、显影，形成第二光刻胶完全保留区域和第二光刻胶完全去除区域；
刻蚀第二光刻胶完全去除区域所对应的层间介质层，形成所述接触孔，所述接触孔暴露出所述层间介质层下方的所述有源层；
采用离子注入方法，对有源层与所述接触孔对应的区域进行重掺杂；
对所述第二光刻胶完全保留区域的第二光刻胶进行灰化，使得所述层间介质层的部分区域露出，以灰化后的第二光刻胶为掩模版对所述有源层中与所述层间介质层露出区域所对应的区域以及与所述接触孔对应的区域进行轻掺杂。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在所述有源层的图案上形成层间介质层膜层之后，形成覆盖所述层间介质层膜层的第二光刻胶层之前，该方法还包括：
对所述层间介质层膜层进行活化和加氢处理。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，对所述有源层进行轻掺杂后，该方法还包括：
剥离所述第二光刻胶完全保留区域所对应的第二光刻胶。
相应地，本发明实施例还提供了一种薄膜晶体管，采用如本发明实施例提供的任一种制作方法制成。
相应地，本发明实施例还提供了一种阵列基板，包括利用本发明实施例提供的薄膜晶体管的制作方法制作的薄膜晶体管。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述阵列基板包括串联的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的源极电性相连。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任意一种的阵列基板。
本发明有益效果如下：
本发明提供的一种薄膜晶体管的制作方法，包括通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案；通过一次构图工艺在所述有源层的图案上形成包括接触孔的层间介质层的图案，所述接触孔暴露出所述层间介质层下方的所述有源层，并对所述有源层部分区域进行掺杂；通过一次构图工艺在所述层间介质层的图案上形成源漏极的图案；所述源漏极通过所述接触孔与所述有源层的掺杂区域连接。因此，本发明实施例中，采用一次构图工艺(即采用第一掩模版)形成栅极、栅极绝缘层和有源层的图案，采用一次构图工艺(即采用第二掩模版)形成具有接触孔的层间介质层的图案，并对有源层的部分区域进行掺杂，采用一次构图工艺(即采用第三掩模版)形成源漏极的图案，相比现有技术中，每个膜层采用一个掩模版的制作方法减少了1个掩模版，从而降低了薄膜晶体管的制作成本。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的制作方法的流程示意图；
图2(a)-图2(l)为本发明实施例一提供的一种阵列基板的制作方法在每个步骤执行后的结构示意图；
图3(a)-图3(e)为本发明实施例二提供的一种阵列基板的制作方法在每个步骤执行后的结构示意图；
图4为本发明实施例提供的一种阵列基板的结构示意图；
图5为本发明实施例提供的另一种阵列基板的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管制作过程中所采用的掩模版个数，从而降低薄膜晶体管的制作成本。
下面结合附图，对本发明实施例提供的薄膜晶体管、阵列基板及其制作方法、显示装置的具体实施方式进行详细地说明。
附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
参见图1，本发明实施例提供的一种薄膜晶体管的制作方法，包括：
S101、通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案；
S102、通过一次构图工艺在有源层的图案上形成包括接触孔的层间介质层的图案，接触孔暴露出层间介质层下方的有源层，并对有源层部分区域进行掺杂；
S103、通过一次构图工艺在层间介质层的图案上形成源漏极的图案；源漏极通过接触孔与有源层的掺杂区域连接。
本发明提供的上述薄膜晶体管的制作方法，通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案；通过一次构图工艺在有源层的图案上形成包括接触孔的层间介质层的图案，接触孔暴露出层间介质层下方的有源层，并对有源层部分区域进行掺杂；通过一次构图工艺在层间介质层的图案上形成源漏极的图案；源漏极通过接触孔与有源层的掺杂区域连接。因此，本发明实施例中，采用一次构图工艺(即采用第一掩模版)形成栅极、栅极绝缘层和有源层的图案，采用一次构图工艺(即采用第二掩模版)形成具有接触孔的层间介质层的图案，并对有源层的部分区域进行掺杂，采用一次构图工艺(即采用第三掩模版)形成源漏极的图案，相比现有技术中，每个膜层采用一个掩模版的制作方法减少了1个掩模版，从而降低了薄膜晶体管的制作成本。
本发明实施例提供的薄膜晶体管的制作方法中，采用第一掩模版通过构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案，采用第二掩模版通过构图工艺在有源层的图案上方形成层间介质层的图案，且对有源层的部分区域进行掺杂，在对有源层进行掺杂时无需增加额外的掩模版，采用第三掩模版通过构图工艺在层间介质层的上方形成源漏极的图案。因此相比于现有技术中，针对每一膜层需要设置一个掩模版的方法，至少减少了1个掩模版的成本。因此，本发明实施例提供的薄膜晶体管的制作方法降低了制作成本，且减少了工艺流程。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，步骤S101通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案，包括；在衬底基板上依次形成栅极金属层、栅极绝缘层膜层、多晶硅膜层以及第一光刻胶层；通过对第一光刻胶层进行曝光、显影，刻蚀栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案。
具体地，在形成阵列基板中的薄膜晶体管中的栅极、栅极绝缘层和有源层的图案时，可以通过对有源层上方的第一光刻胶进行曝光、显影形成的图形，以及采用刻蚀的工艺，采用一次构图工艺形成；当需要形成阵列基板中的栅极、栅极绝缘层、有源层以及栅线的图案时，可以通过对有源层上方的第一光刻胶进行曝光、显影形成的图形对栅极金属层、栅极绝缘层膜层、多晶硅膜层进行刻蚀，形成栅极、栅极绝缘层和有源层的图案。因此，本发明实施例中提供的阵列基板的制作方法中，通过一次构图工艺形成了栅极、栅极绝缘层和有源层的图案，从而简化了工艺流程，节省了制作成本。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，通过对第一光刻胶层进行曝光、显影，刻蚀栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案，包括：
对第一光刻胶层进行曝光、显影，形成第一光刻胶完全保留区域和第一光刻胶完全去除区域，其中，第一光刻胶完全保留区域与用于形成栅极的区域相对应；刻蚀第一光刻胶完全去除区域所对应的栅极金属层、栅极绝缘层膜层和多晶硅膜层，形成栅极、栅极绝缘层和有源层的图案。
具体地，本发明实施例提供的薄膜晶体管中通过对栅极金属层、栅极绝缘层膜层和多晶硅膜层一次性刻蚀形成结构相同的栅极、栅极绝缘层和有源层的图形，进一步简化了制作工艺。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，形成有源层的图案之后，该方法还包括：剥离第一光刻胶完全保留区域所对应的第一光刻胶。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，通过一次构图工艺在有源层的图案上形成包括接触孔的层间介质层的图案，接触孔暴露出层间介质层下方的有源层，并对有源层部分区域进行掺杂，包括：在有源层的图案上形成层间介质层膜层；形成覆盖层间介质层膜层的第二光刻胶层；对第二光刻胶层进行曝光、显影，形成第二光刻胶完全保留区域和第二光刻胶完全去除区域；刻蚀第二光刻胶完全去除区域所对应的层间介质层，形成接触孔，接触孔暴露出层间介质层下方的有源层；采用离子注入方法，对有源层与接触孔对应的区域进行重掺杂；对第二光刻胶完全保留区域的第二光刻胶进行灰化，使得层间介质层的部分区域露出
，以灰化后的第二光刻胶为掩模版对有源层中与层间介质层的露出区域所对应的区域以及与接触孔对应的区域进行轻掺杂。
具体地，在对有源层进行掺杂的工艺包括用于与即将形成的源漏极电性相连的接触区域进行重掺杂，以及为了避免接触区域产生漏电流，在重掺杂区域周围进行轻掺杂。其中，接触孔包括第一接触孔和第二接触孔，第一接触孔用于使即将形成源极与有源层的重掺杂区域进行接触，第二接触孔用于使即将形成的漏极与有源层的重掺杂区域进行接触。为了进一步避免源极或漏极与有源层接触的区域形成的漏电流，在形成第一接触孔和第二接触孔的周围对有源层进行轻掺杂。其中，对有源层进行掺杂的工艺可以采用离子注入法进行掺杂，或者采用别的方式，在此不做具体限定。其中，由于采用离子注入方式对有源层进行掺杂时，离子不能穿过光刻胶层，可以穿过层间介质层，因此，在对有源层进行重掺杂和轻掺杂时均以第二光刻胶层为掩模版进行掺杂。其中，对有源层进行轻掺杂时，由于离子可以透过层间介质层，以灰化后的第二光刻胶做掩膜版，离子穿过露出的层间介质层区域注入到与露出的层间介质层所对应的区域和接触孔所对应的区域，使得有源层中在重掺杂区域周围形成轻掺杂区域。具体地，由于重掺杂区域的离子浓度远远大于轻掺杂区域的离子浓度，因此即使重掺杂区域有较低的离子浓度，也不会影响重掺杂区域的浓度。其中，第一接触孔和第二接触孔的形状在具体实施例中详细描述。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，在对有源层进行掺杂工艺后，为了进一步确定有源层的掺杂区域的稳定性，本发明实施例中在有源层的图案上形成层间介质层膜层之后，形成覆盖层间介质层膜层的第二光刻胶层之前，该方法还包括：对层间介质层膜层进行活化和加氢处理。可以理解的是，多晶硅膜层是由单晶硅膜层通过晶化形成，在此过程中，为了防止在晶化过程中发生氢爆，需要对单晶硅膜层进行去氢处理。在多晶硅膜层形成后，为保证膜层的稳定性，需要通过层间介质层膜层对多晶硅层进行加氢和活化处理。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，对有源层进行轻掺杂后，该方法还包括：剥离第二光刻胶完全保留区域所对应的第二光刻胶。
基于同一发明思想，本发明实施例还提供了一种薄膜晶体管，采用本发明实施例提供的任一种制作方法制成。
基于同一发明思想，本发明实施例还提供了一种阵列基板，包括上述任一种的薄膜晶体管的制作方法制作的薄膜晶体管。
此外，本发明实施例提供一种阵列基板的制作方法，包括上述薄膜晶体管的制作方法之外，还包括在形成薄膜晶体管的同时，形成与薄膜晶体管的栅极相连的栅线的图案。其中，与薄膜晶体管的制作方法相同的步骤在此不再赘述。
下面详细描述本发明实施例提供的阵列基板在薄膜晶体管制作方法基础上的不同点。
在具体实施例中，本发明实施例提供的阵列基板的制作方法中，通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案，包括；在衬底基板上依次形成栅极金属层、栅极绝缘层膜层、多晶硅膜层以及第一光刻胶层；通过对第一光刻胶层进行曝光、显影，刻蚀栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案；或者，
通过对第一光刻胶层进行曝光、显影，刻蚀栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案，灰化第一光刻胶，刻蚀栅极绝缘层膜层、多晶硅膜层形成与栅极连接的栅线的图案。
具体地，在形成阵列基板中的薄膜晶体管中的栅极、栅极绝缘层和有源层的图案时，可以通过对有源层上方的第一光刻胶进行曝光、显影形成的图形，以及采用刻蚀的工艺，采用一次构图工艺形成；当需要形成阵列基板中的栅极、栅极绝缘层、有源层以及栅线的图案时，可以通过对有源层上方的第一光刻胶进行曝光、显影形成的图形对栅极金属层、栅极绝缘层膜层、多晶硅膜层进行第一次刻蚀，形成栅极、栅极绝缘层和有源层的图案，然后对第一光刻胶进行灰化，第二次刻蚀栅极绝缘层膜层、多晶硅膜层形成与栅极连接的栅线的图案。因此，本发明实施例中提供的阵列基板的制作方法中，通过一次构图工艺形成了栅极、栅极绝缘层和有源层的图案，或者通过采用一次构图工艺形成栅极、栅极绝缘层、有源层，以及与栅极相连的栅线的图形，从而简化了工艺流程，节省了制作成本。
在具体实施例中，本发明实施例提供的上述阵列基板的制作方法中，通过对第一光刻胶层进行曝光、显影，刻蚀所述栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案，灰化第一光刻胶层，刻蚀栅极绝缘层膜层、多晶硅膜层形成与栅极连接的栅线的图案，包括：
对所述第一光刻胶层进行曝光、显影，形成第一光刻胶完全保留区域、第一光刻胶完全去除区域和第一光刻胶半保留区域，其中，第一光刻胶完全保留区域与用于形成栅极的区域相对应，第一光刻胶半保留区域与用于形成栅线的区域相对应；
刻蚀第一光刻胶完全去除区域所对应的栅极金属层、栅极绝缘层膜层和多晶硅膜层，形成栅极、栅极绝缘层和有源层的图案；
灰化第一光刻胶层，使得第一光刻胶半保留区域的第一光刻胶完全去除；
刻蚀第一光刻胶半保留区域所对应的栅极绝缘层和多晶硅膜层，形成栅线的图案。
具体地，在形成栅极的图案的同时，形成栅线的图案，并采用一次构图工艺形成栅极、栅极绝缘层、有源层以及栅线的图案，进一步简化了工艺流程。
具体地，在有源层上形成层间介质膜层，以及在层间介质膜层上形成第二光刻胶层，并通过对第二光刻胶进行曝光、显影，且以第二光刻胶为掩膜版对有源层进行重掺杂，并且通过对第二光刻胶的进一步灰化后，以灰化后的第二光刻胶为掩膜版对有源层进行轻掺杂工艺后，剥离第二光刻胶，本发明实施例提供的阵列基板的制作方法中，在剥离第二光刻胶之后，还包括在层间介质层的上方形成源极和漏极的图案，以及在源极和漏极的图案上方依次形成平坦层、公共电极层、钝化层和像素电极的图案，其中，像素电极通过贯穿钝化层的过孔与薄膜晶体管的漏极电性相连。其中，形成平坦层、公共电极层、钝化层和像素电极的图案中的每一膜层采用一个掩模版，具体制作方法与现有技术相同，在此不作赘述。
下面通过具体实施例详细描述本发明实施例提供的阵列基板的制作方法。
实施例一
本发明实施例提供的一种阵列基板的制作方法，包括：
步骤一，在衬底基板01上依次沉积栅极金属层02、栅极绝缘层03和多晶硅膜层04和第一光刻胶层05，如图2(a)所示，其中多晶硅膜层的形成可以通过在栅极绝缘层上方形成非晶硅膜层，通过对非晶硅膜层进行分子激光退火(ELA)工艺后，变成多晶硅膜层。
步骤二、对第一光刻胶层进行曝光、显影，形成第一光刻胶完全保留区域051和第一光刻胶完全去除区域052，其中，第一光刻胶完全保留区域与用于形成栅极的区域相对应，如图2(b)所示；
步骤三、刻蚀第一光刻胶完全去除区域052所对应的栅极金属层02、栅极绝缘层03和多晶硅膜层04，形成栅极021、栅极绝缘层031和有源层041的图案，如图2(c)所示；
步骤四、基于图2(c)所示的结构，将第一光刻胶完全保留区域051所对应的第一光刻胶剥离，如图2(d)所示；
步骤五、在有源层的图案上方依次形成层间介质层膜层06和第二光刻胶层07，如图2(e)所示；
步骤六、对第二光刻胶进行曝光和显影，形成第二光刻胶完全保留区域071和第二光刻胶完全去除区域072，如图2(f)所示；
步骤七、刻蚀第二光刻胶完全去除区域071所对应的层间介质层，形成第一接触孔1和第二接触孔2，使得第一接触孔和第二接触孔暴露出层间介质层下方的有源层041，如图2(g)所示；
步骤八、采用离子注入方法，对有源层与第一接触孔1和第二接触孔2对应的区域进行重掺杂，形成用于与源漏极电性相连的欧姆接触区域，如图2(h)所示；
步骤九、如图2(i)所示，对第二光刻胶完全保留区域071的第二光刻胶进行灰化，使得层间介质层06中位于欧姆接触区域周围的部分区域露出，然后以灰化后的第二光刻胶为掩模版对有源层中与层间介质层的露出区域所对应的区域以及与接触孔对应的区域进行轻掺杂，其中，经过轻掺杂工艺后形成的轻掺杂的区域为图2(i)中的042；
步骤十、剥离第二光刻胶完全保留区域所对应的第二光刻胶，如图2(j)所示；
步骤十一、在层间介质层06的上方形成与有源层电性相连的源极08和漏极09的图案，如图2(k)所示；
步骤十二、在源极08和漏极09的上方形成平坦层010、公共电极层011、钝化层012和像素电极层013的图形，其中，钝化层012中包括用于贯穿钝化层和平坦层电性连接像素电极层013和公共电极层011的过孔，如图2(l)所示。
实施例二
本发明实施例提供的一种阵列基板的制作方法，包括：
步骤一，在衬底基板01上依次沉积栅极金属层02、栅极绝缘层03和多晶硅膜层04和第一光刻胶层05，如图3(a)所示，其中多晶硅膜层的形成可以通过在栅极绝缘层上方形成非晶硅膜层，通过对非晶硅膜层进行分子激光退火(ELA)工艺后，变成多晶硅膜层。
步骤二、对第一光刻胶层05进行曝光、显影，形成第一光刻胶完全保留区域051、第一光刻胶完全去除区域052和第一光刻胶半保留区域053，其中，第一光刻胶完全保留区域051与用于形成栅极的区域相对应，第一光刻胶半保留区域与用于形成栅线的区域相对应，如图3(b)所示；
步骤三、刻蚀第一光刻胶完全去除区域052所对应的栅极金属层02、栅极绝缘层03和多晶硅膜层04，形成栅极021、栅极绝缘层031和有源层041的图案，如图3(c)所示；
步骤四、灰化第一光刻胶层，使得第一光刻胶半保留区域053的第一光刻胶完全去除，如图3(d)所示；
步骤五、刻蚀第一光刻胶半保留区域053所对应的栅极绝缘层031和多晶硅膜层04，形成栅线022的图案，如图3(e)所示。
然后采用实施例一中步骤五至步骤十二中的方式依次形成层间介质层、源极、漏极、平坦层、公共电极层、钝化层和像素电极层的图案，由于步骤方法相同，在此不再赘述。
通过上述步骤形成阵列基板中每个膜层的结构均需要采用构图工艺进行构图。构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
综上所述，根据实施例一或者实施例二中制作阵列基板的方法，可见，本发明实施例中采用第一掩模版形成栅极、栅极绝缘层和有源层的图案，或者，采用第一掩模版形成栅极、栅极绝缘层、有源层以及栅线的图案，采用第二掩模版形成层间介质层的图案以及对有源层的部分区域进行掺杂，采用第三掩模版形成源漏极的图案，采用第四掩模版形成平坦层的图案，采用第五掩模版形成公共电极层的图案，采用第六掩模版形成钝化层的图案，其中，钝化层的图案中包括贯穿钝化层用于使像素电极和漏极电性相连的过孔，采用第七掩模版形成像素电极层的图案，且通过过孔与漏极电性相连。因此，本发明实施例提供的阵列基板仅需要采用七个掩模版，减少了掩模版的使用数量，节约了成本。
参见图4，本发明实施例提供的阵列基板，包括位于衬底基板01上方的栅极021、栅极绝缘层031和有源层041，位于有源层041上方的层间介质层06，其中，层间介质层06中包括第一接触孔1和第二接触孔2，位于层间介质层06上方的源极08、漏极09，位于源极08和漏极09上方的平坦层010、公共电极层011、钝化层012和像素电极013，其中，钝化层012中包括贯穿钝化层和平坦层的过孔3，像素电极013通过过孔3与漏极09相连。其中，阵列基板中包括与栅极相连的栅线，图4中并未画出。
参见图5，本发明实施例提供的另一种阵列基板，包括在衬底基板01上形成的第一薄膜晶体管11的结构和第二薄膜晶体管12的结构，其中，第一薄膜晶体管11和第二薄膜晶体管12均包括栅极021、栅极绝缘层031和有源层041，位于有源层041上方的层间介质层06，其中，层间介质层06中包括第一接触孔1和第二接触孔2，位于层间介质层06上方的源极08、漏极09；其中，第二薄膜晶体管12结构与第一薄膜晶体管结构相同，阵列基板还包括位于第一薄膜晶体管11和第二薄膜晶体管12上方的平坦层010、公共电极层011、钝化层012和像素电极013，其中，钝化层012中包括贯穿钝化层012的过孔3，像素电极013通过过孔3与第二薄膜晶体管12中的漏极09相连。可以理解的是，两个串联的薄膜晶体管共同工作，通过分压，能够减小薄膜晶体管产生的漏电流。
具体地，本发明实施例提供的上述阵列基板可以应用于液晶显示面板，也可以应用于有机电致发光显示面板，在此不作限定。
当上述阵列基板应用于液晶显示面板时，像素电极指液晶显示面板中的像素电极，当上述阵列基板应用于有机电致发光显示面板时，像素电极可以指有机电极发光像素结构中的阴极层或阳极层。
基于同一发明思想，本发明实施例还提供了一种显示面板，包括本发明实施例提供的阵列基板。
基于同一发明思想，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种的显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
综上所述，本发明实施例提供的一种薄膜晶体管的制作方法，包括通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案；通过一次构图工艺在所述有源层的图案上形成包括接触孔的层间介质层的图案，所述接触孔暴露出所述层间介质层下方的所述有源层，并对所述有源层部分区域进行掺杂；通过一次构图工艺在所述层间介质层的图案上形成源漏极的图案；所述源漏极通过所述接触孔与所述有源层的掺杂区域连接。因此，本发明实施例中，采用一次构图工艺(即采用第一掩模版)形成栅极、栅极绝缘层和有源层的图案，采用一次构图工艺(即采用第二掩模版)形成具有接触孔的层间介质层的图案，并对有源层的部分区域进行掺杂，采用一次构图工艺(即采用第三掩模版)形成源漏极的图案，相比现有技术中，每个膜层采用一个掩模版的制作方法减少了1个掩模版，从而降低了薄膜晶体管的制作成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，该方法包括：
通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案；
在所述有源层的图案上形成层间介质层膜层；
形成覆盖所述层间介质层膜层的第二光刻胶层；
对所述第二光刻胶层进行曝光、显影，形成第二光刻胶完全保留区域和第二光刻胶完全去除区域；
刻蚀第二光刻胶完全去除区域所对应的层间介质层，形成接触孔，所述接触孔暴露出所述层间介质层下方的所述有源层；
采用离子注入方法，对有源层与所述接触孔对应的区域进行重掺杂，以形成用于与源漏极电性相连的欧姆接触区域；
对所述第二光刻胶完全保留区域的第二光刻胶进行灰化，使得所述层间介质层中位于所述欧姆接触区域周围的部分区域露出，以灰化后的第二光刻胶为掩模版对所述有源层中与所述层间介质层露出区域所对应的区域以及与所述接触孔对应的区域进行轻掺杂；
通过一次构图工艺在所述层间介质层的图案上形成所述源漏极的图案，所述源漏极通过所述接触孔与所述有源层的掺杂区域连接。
2.根据权利要求1所述的方法，其特征在于，通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案，包括；
在衬底基板上依次形成栅极金属层、栅极绝缘层膜层、多晶硅膜层以及第一光刻胶层；
通过对所述第一光刻胶层进行曝光、显影，刻蚀所述栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案。
3.根据权利要求2所述的方法，其特征在于，通过对所述第一光刻胶层进行曝光、显影，刻蚀所述栅极金属层、栅极绝缘层膜层、多晶硅膜层形成栅极、栅极绝缘层和有源层的图案，包括：
对所述第一光刻胶层进行曝光、显影，形成第一光刻胶完全保留区域和第一光刻胶完全去除区域，其中，所述第一光刻胶完全保留区域与用于形成栅极的区域相对应；
刻蚀第一光刻胶完全去除区域所对应的栅极金属层、栅极绝缘层膜层和多晶硅膜层，形成栅极、栅极绝缘层和有源层的图案。
4.根据权利要求3所述的方法，其特征在于，形成有源层的图案之后，该方法还包括：
剥离所述第一光刻胶完全保留区域所对应的第一光刻胶。
5.根据权利要求1所述的方法，其特征在于，在所述有源层的图案上形成层间介质层膜层之后，形成覆盖所述层间介质层膜层的第二光刻胶层之前，该方法还包括：
对所述层间介质层膜层进行活化和加氢处理。
6.根据权利要求1所述的方法，其特征在于，对所述有源层进行轻掺杂后，该方法还包括：
剥离所述第二光刻胶完全保留区域所对应的第二光刻胶。
7.一种薄膜晶体管，其特征在于，采用如权利要求1-6任一项所述制作方法制成。
8.一种阵列基板，其特征在于，包括如权利要求7所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板包括串联的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的源极电性相连。
10.一种显示装置，其特征在于，包括权利要求8或9所述的阵列基板。
CN201610811580.1A 2016-09-08 2016-09-08 一种薄膜晶体管及其制作方法、阵列基板、显示装置 Active CN106128962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610811580.1A CN106128962B (zh) 2016-09-08 2016-09-08 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610811580.1A CN106128962B (zh) 2016-09-08 2016-09-08 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN106128962A CN106128962A (zh) 2016-11-16
CN106128962B true CN106128962B (zh) 2019-11-05

Family

ID=57271590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610811580.1A Active CN106128962B (zh) 2016-09-08 2016-09-08 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN106128962B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946196B (zh) * 2017-11-28 2021-12-28 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN109634004A (zh) * 2018-11-12 2019-04-16 惠科股份有限公司 一种显示面板、制作方法和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
KR101302636B1 (ko) * 2007-08-30 2013-09-03 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
CN100589232C (zh) * 2008-04-08 2010-02-10 友达光电股份有限公司 薄膜晶体管结构、像素结构及其制造方法
KR101274708B1 (ko) * 2008-06-25 2013-06-12 엘지디스플레이 주식회사 평판 표시장치용 어레이 기판 및 그의 제조방법
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
KR20150015071A (ko) * 2013-07-31 2015-02-10 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 표시장치 및 이의 제조방법
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법

Also Published As

Publication number Publication date
CN106128962A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN108598089B (zh) Tft基板的制作方法及tft基板
CN104617102B (zh) 阵列基板及阵列基板制造方法
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
CN203871327U (zh) 一种阵列基板及显示装置
CN103123910A (zh) 阵列基板及其制造方法、显示装置
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN105702744A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107482066A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN101093848A (zh) Tft阵列衬底及其制造方法
US11018165B2 (en) Manufacturing method of array substrate and array substrate
CN110634804A (zh) 一种阵列基板及其制备方法、触控显示面板
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
CN105185792A (zh) 液晶显示面板、阵列基板及其制造方法
CN105336684A (zh) 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板
CN103560114A (zh) 一种tft阵列基板及其制造方法、显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN101236904A (zh) 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
CN106128962B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
CN109524356B (zh) 一种阵列基板的制造方法、阵列基板及显示面板
WO2013143294A1 (zh) 阵列基板、其制作方法以及显示装置
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant