KR101302636B1 - 유기 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents
유기 박막 트랜지스터 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101302636B1 KR101302636B1 KR1020070087450A KR20070087450A KR101302636B1 KR 101302636 B1 KR101302636 B1 KR 101302636B1 KR 1020070087450 A KR1020070087450 A KR 1020070087450A KR 20070087450 A KR20070087450 A KR 20070087450A KR 101302636 B1 KR101302636 B1 KR 101302636B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- organic
- gate
- electrode
- film transistor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000005192 partition Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000002161 passivation Methods 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 13
- 239000011368 organic material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 126
- 239000011651 chromium Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- -1 polyfluorane Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229920000547 conjugated polymer Polymers 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- VPUGDVKSAQVFFS-UHFFFAOYSA-N coronene Chemical compound C1=C(C2=C34)C=CC3=CC=C(C=C3)C4=C4C3=CC=C(C=C3)C4=C2C3=C1 VPUGDVKSAQVFFS-UHFFFAOYSA-N 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 2
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 2
- CLYVDMAATCIVBF-UHFFFAOYSA-N pigment red 224 Chemical compound C=12C3=CC=C(C(OC4=O)=O)C2=C4C=CC=1C1=CC=C2C(=O)OC(=O)C4=CC=C3C1=C42 CLYVDMAATCIVBF-UHFFFAOYSA-N 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000011118 polyvinyl acetate Substances 0.000 description 2
- 239000002094 self assembled monolayer Substances 0.000 description 2
- 239000013545 self-assembled monolayer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- KUJYDIFFRDAYDH-UHFFFAOYSA-N 2-thiophen-2-yl-5-[5-[5-(5-thiophen-2-ylthiophen-2-yl)thiophen-2-yl]thiophen-2-yl]thiophene Chemical compound C1=CSC(C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC=CC=2)=C1 KUJYDIFFRDAYDH-UHFFFAOYSA-N 0.000 description 1
- GSOFREOFMHUMMZ-UHFFFAOYSA-N 3,4-dicarbamoylnaphthalene-1,2-dicarboxylic acid Chemical compound C1=CC=CC2=C(C(O)=N)C(C(=N)O)=C(C(O)=O)C(C(O)=O)=C21 GSOFREOFMHUMMZ-UHFFFAOYSA-N 0.000 description 1
- NAZODJSYHDYJGP-UHFFFAOYSA-N 7,18-bis[2,6-di(propan-2-yl)phenyl]-7,18-diazaheptacyclo[14.6.2.22,5.03,12.04,9.013,23.020,24]hexacosa-1(23),2,4,9,11,13,15,20(24),21,25-decaene-6,8,17,19-tetrone Chemical compound CC(C)C1=CC=CC(C(C)C)=C1N(C(=O)C=1C2=C3C4=CC=1)C(=O)C2=CC=C3C(C=C1)=C2C4=CC=C3C(=O)N(C=4C(=CC=CC=4C(C)C)C(C)C)C(=O)C1=C23 NAZODJSYHDYJGP-UHFFFAOYSA-N 0.000 description 1
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Divinylene sulfide Natural products C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002220 fluorenes Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- YTVNOVQHSGMMOV-UHFFFAOYSA-N naphthalenetetracarboxylic dianhydride Chemical compound C1=CC(C(=O)OC2=O)=C3C2=CC=C2C(=O)OC(=O)C1=C32 YTVNOVQHSGMMOV-UHFFFAOYSA-N 0.000 description 1
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N o-biphenylenemethane Natural products C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 150000003577 thiophenes Chemical class 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 마스크를 사용하지 않고 임프린트 방법으로 유기 박막 트랜지스터 기판을 형성하여 제조 비용을 절감하고 제조 시간을 단축시킬 수 있는 유기 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
본 발명에 따른 유기 박막 트랜지스터 기판은 기판 상에 형성되는 게이트 라인; 상기 게이트 라인과 절연되어 형성되는 데이터 라인; 상기 게이트 라인 및 데이터 라인과 접속하며 유기 반도체층을 포함하는 유기 박막 트랜지스터; 상기 데이터 라인 상에 형성되며 화소 영역을 정의하는 격벽을 포함하는 뱅크 절연막; 및 상기 화소 영역에 형성되는 화소 전극을 포함한다.
Description
본 발명은 유기 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 구체적으로 임프린트 방식에 의한 유기 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
현대사회가 정보 사회화 되어감에 따라 정보 표시 장치의 하나의 액정 표시 장치(Liquid Crystal Display : LCD)의 중요성이 점차 증가하고 있다. 액정 표시 장치는 소형화, 경량화, 박형화 및 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 액정 표시 장치는 액정 표시 패널에 매트릭스 형태로 배열된 액정셀들 각각이 스캔 신호에 따라 광 투광율을 조절하게 함으로써 화상을 표시하게 된다.
액정셀들 각각에는 스캔 신호를 독립적으로 공급하기 위한 스위치 소자로 박막 트랜지스터(Thin Film Transistor : TFT)가 이용된다. 여기서 박막 트랜지스터 의 액티브층으로는 아몰퍼스-실리콘(Amorphous-Si) 또는 폴리-실리콘(Poly-Si)이 이용된다. 그리고, 최근에는 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(Organic Thin Film Transistor : OTFT)에 대한 연구가 활발히 이루어지고 있다.
이러한, 유기 박막 트랜지스터 기판의 제조 공정은 다수의 마스크 공정이 사용된다. 하나의 마스크 공정은 박막 증착 공정, 세정 공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다.
이중 포토리소그래피 공정은 포토레지스트의 도포, 마스크 정렬, 노광, 현상 및 스트립을 포함하는 일련의 공정이다. 포토리소그래피 공정은 공정 소요 시간이 길고 포토레지스트를 제거하기 위한 스트립 용액의 낭비가 크며 고가의 노광 장비가 필요한 문제점이 발생한다. 특히, 기판의 크기가 대형화되고 패턴 사이즈가 작아짐에 따라 포토리소그래피 공정을 이용함에 따른 비용은 더욱 증가하는 문제점이 발생한다.
본 발명이 해결하고자 하는 과제는 마스크를 사용하지 않고 임프린트 방법으로 유기 박막 트랜지스터 기판을 형성하여 제조 비용을 절감하고 제조 시간을 단축시킬 수 있는 유기 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
상기 과제를 달성하기 위하여, 본 발명에 따른 유기 박막 트랜지스터 기판은 기판 상에 형성되는 게이트 라인; 상기 게이트 라인과 절연되어 형성되는 데이터 라인; 상기 게이트 라인 및 데이터 라인과 접속하며 유기 반도체층을 포함하는 유기 박막 트랜지스터; 상기 데이터 라인 상에 형성되며 화소 영역을 정의하는 격벽을 포함하는 뱅크 절연막; 및 상기 화소 영역에 형성되는 화소 전극을 포함한다.
그리고, 뱅크 절연막은 상기 유기 박막 트랜지스터의 유기 반도체층 및 화소 전극이 도포되도록 단차지게 형성될 수 있다.
여기서, 상기 뱅크 절연막에는 제 1 콘택홀 및 제 2 콘택홀이 형성되며, 상기 유기 반도체층은 상기 제 1 콘택홀에 형성되고, 상기 화소 전극은 상기 제 2 콘택홀에 형성될 수 있다.
그리고, 상기 제 1 콘택홀 및 제 2 콘택홀이 형성되는 지지층을 더 포함할 수 있다.
여기서, 상기 지지층은 상기 격벽보다 단차가 낮게 형성될 수 있다.
한편, 상기 뱅크 절연막은 감광성 유기 물질로 이루어질 수 있다.
그리고, 상기 유기 박막 트랜지스터 기판은 상기 유기 반도체층을 보호하도록 상기 유기 반도체층 상에 형성되는 유기 보호막을 더 포함할 수 있다.
여기서, 유기 보호막은 상기 제 1 콘택홀 내에 형성될 수 있다.
또한, 상기 유기 박막 트랜지스터 기판은 상기 기판 상에 형성되는 스토리지 전극을 더 포함할 수 있다.
그리고, 상기 유기 박막 트랜지스터 기판은 상기 기판 상에 형성되며 상기 게이트 라인과 접속하는 게이트 패드 전극을 더 포함할 수 있다.
한편, 상기 유기 박막 트랜지스터 기판은 상기 게이트 절연막 상에 형성되며 상기 데이터 라인과 접속하는 데이터 패드 전극을 더 포함할 수 있다.
상기 과제를 달성하기 위하여, 본 발명에 따른 유기 박막 트랜지스터 기판 및 이의 제조 방법은 (S1) 기판 상에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계; (S2) 상기 게이트 금속 패턴 상에 단차지게 형성된 제 1 임프린트 몰드를 이용하여 게이트 절연막과 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계; (S3) 상기 게이트 절연막 및 데이터 금속 패턴 상에 단차지게 형성된 제 2 임프린트 몰드를 이용하여 단차를 갖는 뱅크 절연막을 형성하는 단계; 및 (S4) 상기 뱅크 절연막에 의해 구획된 영역 내에 화소 전극을 형성하는 단계를 포함한다.
여기서, 상기 (S1) 단계는 상기 기판 상에 게이트 라인, 게이트 전극, 스토 리지 전극 및 게이트 패드 전극을 포함하는 게이트 금속 패턴을 형성하는 단계인 것이 바람직하다.
그리고, 상기 (S2) 단계는 상기 게이트 금속 패턴 상에 데이터 라인, 소스 전극, 드레인 전극 및 데이터 패드 전극을 포함하는 데이터 금속 패턴을 형성하는 단계인 것이 바람직하다.
여기서, 상기 (S2) 단계는 상기 게이트 금속 패턴 상에 절연 물질 및 금속 물질을 순차적으로 증착하여 절연층 및 데이터 도전층을 형성하는 단계; 상기 데이터 도전층 상에 감광성 유기 물질로 이루어진 포토레지스트층을 형성하는 단계; 상기 포토레지스트층 상에 상기 제 1 임프린트 몰드를 배치하는 단계; 상기 포토레지스트층을 상기 제 1 임프린트 몰드로 가압하여 두께가 다른 포토레지스트 패턴을 형성하는 단계; 상기 제 1 임프린트 몰드를 제거하는 단계; 상기 포토레지스트 패턴을 이용하여 절연층 및 데이터 도전층을 식각하여 상기 게이트 패드 전극을 노출시키고, 상기 데이터 도전층을 패터닝하여 데이터 라인, 소스 전극, 드레인 전극 및 데이터 패드 전극을 형성하는 단계를 포함할 수 있다.
또한, 상기 두께가 다른 포토레지스트 패턴을 형성하는 단계는 상기 데이터 금속 패턴이 형성될 영역에 두께가 두꺼운 제 1 포토레지스트 패턴을 형성하고, 상기 데이터 도전층이 제거될 영역에 두께가 얇은 제 2 포토레지스트 패턴을 형성하는 단계인 것이 바람직하다.
그리고, 상기 (S3) 단계는 상기 게이트 절연막 및 데이터 금속 패턴 상에 감광성 유기 물질로 이루어진 유기 절연층을 형성하는 단계; 상기 유기 절연층 상에 상기 유기 절연층 중 뱅크 절연막 외부 영역으로의 광의 전달을 차단하는 차단막을 포함하며 단차지게 형성된 상기 제 2 임프린트 몰드를 배치하는 단계; 상기 유기 절연층을 상기 제 2 임프린트 몰드로 가압하여 단차지게 형성된 뱅크 절연 패턴을 형성하는 단계; 상기 제 2 임프린트 몰드 상부에 광을 조사하여 상기 뱅크 절연 패턴을 경화하는 단계; 상기 차단막 하부에 형성되며 차단막에 의해 광이 차단된 뱅크 절연 패턴을 제거하는 단계; 상기 뱅크 절연 패턴을 식각하여, 소스 전극 및 드레인 전극을 노출시키는 제 1 콘택홀 및 드레인 전극을 노출시키는 제 2 콘택홀을 형성하고, 상기 화소 전극이 형성되는 영역을 구획하는 격벽을 포함하는 뱅크 절연막을 형성하는 단계를 포함할 수 있다.
한편, 상기 (S4) 단계는 상기 뱅크 절연막에 의해 구획된 영역 내에 유기 반도체층, 유기 보호막 및 화소 전극을 형성하는 단계인 것이 바람직하다.
그리고, 상기 (S4) 단계는 상기 뱅크 절연막의 제 1 콘택홀에 유기 반도체를 도포하여 유기 반도체층을 형성하는 단계; 상기 유기 반도체층 상에 유기 절연 물질을 도포하여 유기 보호막을 형성하는 단계; 및 상기 뱅크 절연막의 격벽에 의해 구획되는 영역에 투명 도전 물질을 도포하여 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 과제 외에 본 발명의 다른 과제 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
본 발명에 따른 유기 박막 트랜지스터 기판 및 이의 제조 방법은 임프린트 방법을 이용하여 유기 박막 트랜지스터 기판의 패턴을 형성함으로써 마스크를 사용하지 않아 제조 시간이 단축되고 제조 비용을 절감할 수 있다.
본 발명의 바람직한 실시 예들을 도 1 내지 도 14를 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판을 도시한 평면도이고, 도 2는 도 1에서 Ⅰ-Ⅰ’를 따라 절취한 유기 박막 트랜지스터 기판을 도시한 단면도이다.
도 1 및 도 2를 참조하면, 유기 박막 트랜지스터 기판(150)은 게이트 패드 전극(25), 데이터 패드 전극(45), 게이트 라인(20), 데이터 라인(40), 게이트 절연막(30), 스토리지 전극(29), 유기 박막 트랜지스터(50), 뱅크 절연막(70), 유기 보호막(90) 및 화소 전극(100)을 포함한다.
여기서, 게이트 패드 전극(25), 데이터 패드 전극(45)은 비표시 영역에 형성된다. 그리고, 게이트 라인(20), 데이터 라인(40), 게이트 절연막(30), 스토리지 전극(29), 유기 박막 트랜지스터(50), 뱅크 절연막(70), 유기 보호막(90) 및 화소 전극(100)은 표시 영역에 형성된다.
상기 게이트 패드 전극(25)은 게이트 라인(20)과 접속하며 게이트 드라이버 (도시하지 않음)로부터 스캔 신호를 공급받아 게이트 라인(20)에 공급한다. 게이트 패드 전극(25)은 유리, 플라스틱 등으로 이루어진 기판(10) 상에 형성된다.
상기 데이터 패드 전극(45)은 데이터 라인(40)과 접속하며 데이터 드라이버(도시하지 않음)로부터 화소 전압 신호를 공급받아 데이터 라인(40)에 공급한다. 데이터 패드 전극(45)은 게이트 절연막(30) 상에 형성된다.
상기 게이트 라인(20)은 게이트 패드 전극(25)으로부터 스캔 신호를 공급받는다. 게이트 라인(20)은 기판(10) 상에 형성되며 금속 물질이 단일층으로 형성되거나 이 금속 물질 등을 이용하여 복수층으로 적층된 구조로 형성된다. 여기서, 금속 물질은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 또는 이들의 합금 중 어느 하나로 형성된다.
상기 데이터 라인(40)은 데이터 패드 전극(45)으로부터 화소 전압 신호를 공급받는다. 데이터 라인(40)은 게이트 라인(20)과 게이트 절연막(30)을 사이에 두고 교차하며 형성된다. 그리고, 데이터 라인(40)은 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 등의 금속 물질이 단일층으로 형성되거나 이 금속 물질 등을 이용하여 복수층으로 적층된 구조로 형성된다.
상기 게이트 절연막(30)은 게이트 라인(20) 및 데이터 라인(40) 사이에 형성되며 게이트 라인(20)을 포함하는 게이트 금속 패턴과 데이터 라인(40)을 포함하는 데이터 금속 패턴을 절연시킨다. 그리고, 게이트 절연막(30)은 게이트 패드 전극(25)을 노출시킨다. 여기서, 게이트 절연막(30)은 폴리이미드(polyimide), 폴리비닐알코올(polyvinyl alcohol), 폴리플루오란(polyfluorane), 파릴렌(parylene) 등의 유기 물질로 이루질 수 있다. 또한, 게이트 절연막(30)은 옥타데실트리클로로실란(Octadecyl TrichloroSilane : OTS)으로 표면처리된 산화 규소와 같은 무기 물질로 이루어질 수 있다.
상기 스토리지 전극(29)은 기판(10) 상에 게이트 라인(20)과 동일한 물질로 형성된다. 스토리지 전극(29)과 유기 박막 트랜지스터(50)의 드레인 전극(55)은 중첩되어 스토리지 커패시터를 형성한다. 구체적으로, 스토리지 커패시터는 게이트 절연막(30)을 사이에 두고 스토리지 전극(29)과 드레인 전극(55)이 중첩되어 형성된다.
상기 유기 박막 트랜지스터(50)는 게이트 라인(30)에 공급되는 스캔 신호에 응답하여 데이터 라인(40)에 공급되는 화소 전압 신호가 화소 전극(100)에 충전되어 유지되게 한다. 이를 위하여, 유기 박막 트랜지스터(50)는 게이트 라인(30)과 접속된 게이트 전극(51), 데이터 라인(40)과 접속된 소스 전극(53), 소스 전극(53)과 마주하며 화소 전극(100)과 접속된 드레인 전극(55)을 포함한다.
그리고, 유기 박막 트랜지스터(50)는 게이트 절연막(30)을 사이에 두고 게이트 전극(51)과 중첩되어 소스 전극(53)과 드레인 전극(55) 사이에 채널을 형성하는 유기 반도체층(60)을 포함한다. 유기 반도체층(60)은 게이트 전극(51)과 중첩되는 영역에서 소스 전극(53) 및 드레인 전극(55)과 접촉되도록 형성된다. 여기서, 유기 반도체층(60)은 폴리비닐아세테이트(PolyVinylAcetate : PVA), 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), α-6T, α-4T, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실 디안하이드라이드(perylenetetracarboxylic dianhydride) 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체, 치환된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 등과 같은 유기 절연 물질로 이루어질 수 있다.
상기 뱅크 절연막(70)은 감광성 유기 물질로 이루어질 수 있다. 그리고, 뱅크 절연막(70)은 제 1 콘택홀(73) 및 제 2 콘택홀(75)을 마련하도록 형성된다. 뱅크 절연막(70)에 의해 마련된 제 1 콘택홀(73)은 소스 전극(53) 및 드레인 전극(55)의 일부가 유기 반도체층(60)과 접속하며, 제 2 콘택홀(75)은 드레인 전극(55)의 일부가 화소 전극(100)과 접속한다. 그리고, 뱅크 절연막(70)은 격벽(79) 및 지지층(77)을 포함한다. 격벽(79)은 데이터 라인(20) 상에 형성된다. 그리고, 격벽(79)은 화소 전극(100)이 형성될 영역을 구획하기 위하여 외곽을 둘러싸며 화소 영역을 정의한다. 지지층(77)은 제 1 콘택홀(73) 및 제 2 콘택홀(75)이 형성되며 격벽(79)보다 단차가 낮게 형성된다.
상기 유기 보호막(90)은 유기 박막 트랜지스터(50)를 보호한다. 그리고, 유기 보호막(90)은 뱅크 절연막(70)에 의해 마련된 제 1 콘택홀(73) 내에 형성된다. 다시 말하여, 유기 보호막(90)은 제 1 콘택홀(73) 내에 형성된 유기 반도체층(60) 상에 형성된다. 여기서, 유기 보호막(90)은 벤조사이클로부탄(BenzoCycloButene : BCB), 아크릴계 유기 화합물, 플루오르폴리아릴에테르(FluoroPolyArrylEther : FPAE), 퍼플루오르사이클로부탄(PerFluoroCycloButene : PFCB) 및 사이토프(cytop)로 이루어지는 군에서 선택되는 적어도 하나의 유기 물질로 이루어질 수 있다.
상기 화소 전극(100)은 뱅크 절연막(70)의 격벽(79)에 의해 마련된 영역인 화소 영역에 형성된다. 그리고, 화소 전극(100)은 드레인 전극(55)과 뱅크 절연막(70)에 의해 마련된 제 2 콘택홀(75)을 통해 접속한다. 이에 따라, 화소 전극(100)은 드레인 전극(55)으로부터 화소 전압 신호를 공급받아 화소를 정상 구현할 수 있다. 화소 전극(100)은 투명 도전 물질 또는 반사를 가지는 도전 물질로 이루어진다. 여기서, 투명 도전 물질은 인듐 틴 옥사이드(Indium Tin Oxide : 이하 ITO), 틴 옥사이드(Tin Oxide : 이하 TO), 인듐 징크 옥사이드(Indium Zinc Oxide : 이하 IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : 이하 ITZO) 등으로 형성된다.
본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법을 도 3 내지 도 14를 참조하여 상세하게 설명하기로 한다.
도 3 및 도 4는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 게이트 금속 패턴의 제조 방법을 설명하기 위해 도시한 평면도 및 단면도이다.
도 3 및 도 4를 참조하면, 기판(10) 상에 게이트 라인(20), 게이트 전극(51), 게이트 패드 전극(25) 및 스토리지 전극(29)을 포함하는 게이트 금속 패턴을 형성한다. 구체적으로, 유리, 플라스틱 등으로 이루어진 기판(10) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 도전층을 형성한다. 여기서, 게이트 도전층은 몰리브덴(Mo), 니오브(Nb), 구리(Cu), 알루미늄(Al), 크롬(Cr), 은(Ag), 텅스텐(W) 등 이들의 합금이 단일층 또는 복수층 구조로 형성한다. 이어서, 게이트 도전층 상에 임프린트 몰드를 배치한다. 이 후, 임프린트 몰드를 가압하여 게이트 도전층을 패터닝하므로 게이트 라인(20), 게이트 전극(51), 게이트 패드 전극(25) 및 스토리지 전극(29)을 포함하는 게이트 금속 패턴을 형성한다. 여기서, 게이트 금속 패턴은 임프린트 몰드를 이용한 방법뿐만 아니라 포토리소그래피 공정을 포함하는 마스크 공정으로도 형성될 수 있다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 게이트 절연막 및 데이터 금속 패턴의 제조 방법을 구체적으로 설명하기 위해 도시한 단면도이다. 그리고, 도 6 및 도 7은 도 5a 내지 도 5f의 제조 과정을 거쳐 게이트 절연막 및 데이터 금속 패턴이 완성된 유기 박막 트랜지스터 기판을 도시한 평면도 및 단면도이다.
도 5a를 참조하면, 게이트 금속 패턴이 형성된 기판(10) 상에 절연층(31) 및 데이터 도전층(41)을 형성한다. 구체적으로, 게이트 금속 패턴이 형성된 기판(10) 상에 절연 물질을 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition : PECVD) 등의 증착 방법으로 증착하여 절연층(31)을 형성한다. 이후, 절연층(31) 상에 알루미늄(Al), 크롬(Cr), 은(Ag) 등의 금속 물질을 스퍼터링 등의 증착 방법으로 증착하여 데이터 도전층(41)을 형성한다.
도 5b 및 도 5c를 참조하면, 절연층(31) 및 데이터 도전층(41)이 형성된 기판(10) 상에 포토레지스트층(210)을 형성하고 포토레지스트층(210) 상에 제 1 임프린트 몰드(200)를 배치한다. 이후, 포토레지스트층(210)을 제 1 임프린트 몰드(200)로 가압하여 두께가 다른 포토레지스트 패턴(217)을 형성한다.
구체적으로, 절연층(31) 및 데이터 도전층(41)이 형성된 기판(10) 상에 감광성 유기 물질로 이루어진 포토레지스트층(210)을 형성한다. 이후, 포토레지스트층(210) 상에 단차지게 형성된 제 1 임프린트 몰드(200)를 배치한다. 여기서, 단차지게 형성된 제 1 임프린트 몰드(200)는 두께가 가장 얇은 제 1 영역(S11), 두께가 가장 두꺼운 제 2 영역(S13) 및 두께가 제 1 영역(S11)보다는 두껍고 제 2 영역(S13)보다는 얇은 제 3 영역(S15)을 포함한다. 제 1 영역(S11)은 데이터 금속 패턴을 형성할 영역에 위치하고 제 2 영역(S13)은 게이트 패드 전극(25)을 노출시킬 영역에 위치하며 제 3 영역(S15)은 데이터 도전층(41)을 제거할 영역에 위치한다. 다음으로, 포토레지스트층(210)을 제 1 임프린트 몰드(200)로 가압하여 두께가 다른 포토레지스트 패턴(217)을 형성한다. 포토레지스트 패턴(217)은 제 1 임프린트 몰드(200)의 제 1 영역(S11)에 의해 가압되어 두께가 상대적으로 두껍게 형성된 제 1 포토레지스트 패턴(213)을 포함한다. 그리고, 포토레지스트 패턴(217) 은 제 1 임프린트 몰드(200)의 제 3 영역(S15)에 의해 가압되어 두께가 상대적으로 얇게 형성된 제 2 포토레지스트 패턴(215)을 포함한다. 한편, 포토레지스트층(210)을 제 1 임프린트 몰드(200)의 제 2 영역(S13)이 가압하면 포토레지스트층(210)은 제거된다. 이후, 제 1 임프린트 몰드(200)를 제거한다.
제 1 및 제 2 포토레지스트 패턴(213, 215)을 마스크로 이용한 제 1 식각 공정으로 도 5d에 도시된 바와 같이 데이터 도전층(41)을 제거하고 절연층(31)을 노출한다. 이어서, 산소 플라즈마 등을 이용한 애칭 공정으로 제 1 포토레지스트 패턴(213)의 두께는 얇아지고 제 2 포토레지스트 패턴(215)을 제거한다.
그리고, 도 5e에 도시된 바와 같이 애칭된 제 1 포토레지스트 패턴(213)을 마스크로 이용한 제 2 식각 공정으로 데이터 도전층(41)을 패터닝하고 게이트 패드 전극(25)이 노출될 영역에 절연층(31)을 제거한다. 이어서, 산소 플라즈마 등을 이용한 애칭 공정으로 제 1 포토레지스트 패턴(213)의 두께는 더 얇아진다. 다음으로, 도 5f에 도시된 바와 같이 데이터 금속 패턴 상에 남아있는 제 1 포토레지스트 패턴(213)을 애칭 공정으로 제거한다.
이에 따라, 게이트 금속 패턴이 형성된 기판(10) 상에 도 6 및 도 7에 도시된 바와 같이 게이트 절연막(30)이 형성된다. 그리고, 게이트 절연막(30) 상에 데이터 라인(40), 소스 전극(53), 드레인 전극(55) 및 데이터 패드 전극(45)을 포함하는 데이트 금속 패턴이 형성된다.
도 8a 내지 도 8e는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 뱅크 절연막의 제조 방법을 구체적으로 설명하기 위해 도시한 단면도이다. 그리고, 도 9 및 도 10은 도 8a 내지 도 8e의 제조 과정을 거쳐 뱅크 절연막이 완성된 유기 박막 트랜지스터 기판을 도시한 평면도 및 단면도이다.
도 8a를 참조하면, 게이트 절연막(30) 및 데이터 금속 패턴이 형성된 기판(10) 상에 유기 절연층(230)을 형성하고 유기 절연층(230) 상에 차단막(225)을 포함하는 제 2 임프린트 몰드(220)를 배치한다. 구체적으로, 게이트 절연막(30) 및 데이트 금속 패턴이 형성된 기판(10) 상에 감광성 유기 물질을 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition : PECVD) 등의 증착 방법으로 유기 절연층(230)을 형성한다. 이후, 유기 절연층(230) 상에 차단막(225)을 포함하며 단차지게 형성된 제 2 임프린트 몰드(220)를 배치한다. 여기서, 차단막(225)은 비표시 영역 즉 게이트 패드 전극(25) 및 데이터 패드 전극(45)이 형성된 영역에 위치하며 제 2 임프린트 몰드(220)의 상측에 형성된다. 다시 말하여, 차단막(225)은 유기 절연층(230) 중 뱅크 절연막 외부 영역으로의 광의 전달을 차단한다. 제 2 임프린트 몰드(220)는 두께가 가장 얇은 제 1 영역(S21), 두께가 가장 두꺼운 제 2 영역(S23) 및 두께가 제 1 영역(S21)보다는 두껍고 제 2 영역(S23)보다는 얇은 제 3 영역(S25)을 포함한다. 제 1 영역(S21) 및 제 3 영역(S25)은 뱅크 절연막이 형성될 영역에 위치하고 제 2 영역(S23)은 유기 절연층(230)이 제거되어 제 1 콘택홀 및 제 2 콘택홀이 형성될 영역에 위치한다. 다음으로, 유기 절연층(230)을 제 2 임프린트 몰드(220)로 가압하여 뱅크 절연 패턴을 형성한다.
도 8b를 참조하면, 제 2 임프린트 몰드(220)가 가압된 상태에서 광을 조사하여 뱅크 절연 패턴(237)을 경화한다. 구체적으로, 제 2 임프린트 몰드(220)가 가압된 상태에서 뱅크 절연 패턴(237)이 형성된 기판(10)에 광을 조사한다. 이에 따라, 제 2 임프린트 몰드(220)의 제 1 영역(S21), 제 2 영역(S23) 및 제 3 영역(S25)에 의해 형성된 뱅크 절연 패턴(237)은 경화된다. 한편, 차단막(225)에 의해 광이 차단되어 비표시 영역에 형성된 뱅크 절연 패턴(237)은 경화되지 않는다. 이후, 비표시 영역에 형성되며 경화되지 않은 뱅크 절연 패턴(237)을 도 8c에 도시된 바와 같이 제거한다. 차단막(225)을 형성하여 차단막(225) 하부에 형성된 뱅크 절연 패턴(237)은 경화되지 않아 쉽게 제거할 수 있는 효과가 발행한다. 다음으로, 도 8d에 도시된 바와 같이 제 2 임프린트 몰드를 제거하며 두께가 다른 뱅크 절연 패턴(237)이 남는다. 뱅크 절연 패턴(237)은 두께가 두꺼우며 뱅크 절연막의 격벽이 형성될 영역에 형성되는 제 1 뱅크 절연 패턴(233) 및 두께가 얇으며 뱅크 절연막의 지지층이 형성될 영역에 형성되는 제 2 뱅크 절연 패턴(235)을 포함한다. 이후, 도 8e에 도시된 바와 같이 산소 플라즈마 등을 이용한 애칭 공정으로 제 1 및 제 2 뱅크 절연 패턴(233, 235)은 얇아지고 소스 전극(53) 및 드레인 전극(55) 사이에 형성된 게이트 절연막(30)이 노출된다.
이에 따라, 게이트 절연막(30) 및 데이터 금속 패턴이 형성된 기판(10) 상에 도 9 및 도 10에 도시된 바와 같이 제 1 및 제 2 콘택홀(73, 75)을 포함하는 뱅크 절연막(70)이 형성된다.
도 11은 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 유기 반도체층의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 11을 참조하면, 제 1 콘택홀(73)에 의해 노출된 소스 전극(53) 및 드레인 전극(55) 상에 유기 반도체층(60)을 형성한다. 구체적으로, 잉크젯 노즐을 이용하여 뱅크 절연막(70)에 의해 마련된 제 1 콘택홀(73) 내에 액체 상태의 유기 반도체를 분사한다. 이후, 액체 상태의 유기 반도체가 경화됨으로써 유기 반도체층(60)을 형성한다. 유기 반도체층(60)이 형성된 후 유기 반도체층(60)을 자기 분자 조립체(Self Assembled Monolayer : SAM) 처리 공정한다. 이에 따라, 유기 반도체층(60)은 소스 전극(53) 및 드레인 전극(55)과 오믹 접속한다.
도 12는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 유기 보호막의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 12를 참조하면, 유기 반도체층(60)이 형성된 제 1 콘택홀(73) 내에 유기 보호막(90)을 형성한다. 구체적으로, 유기 반도체층(60)이 형성된 제 1 콘택홀(73) 내에 폴리비닐아세테이트(PolyVinylAcetate : PVA) 등과 같은 액체 상태의 유기 절연 물질이 잉크젯 노즐을 통해 분사한다. 이후, 액체 상태의 유기 절연 물질이 경화되어 유기 보호막(90)을 형성한다.
도 13 및 도 14는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 화소 전극의 제조 방법을 설명하기 위해 도시한 평면도 및 단면도이다.
도 13 및 도 14를 참조하면, 뱅크 절연막(70)의 격벽(79)에 의해 형성된 영역에 화소 전극(100)을 형성한다. 구체적으로, 지지층(77), 제 1 콘택홀(73) 내에 형성된 유기 보호막(90) 및 드레인 전극(55)을 노출시키는 제 2 콘택홀(75) 상에 ITO, IZO, TO, ITZO 등과 같은 액체 상태의 투명 도전 물질이 잉크젯 노즐을 통해 분사한다. 이후, 액체 상태의 투명 도전 물질이 경화되어 화소 전극(100)을 형성한다. 이에 따라, 화소 전극(100)은 제 2 콘택홀(75)을 통해 드레인 전극(55)과 접속한다.
도 1은 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판을 도시한 평면도이다.
도 2는 도 1에서 Ⅰ-Ⅰ’를 따라 절취한 유기 박막 트랜지스터 기판을 도시한 단면도이다.
도 3 및 도 4는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 게이트 금속 패턴의 제조 방법을 설명하기 위해 도시한 평면도 및 단면도이다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 게이트 절연막 및 데이터 금속 패턴의 제조 방법을 구체적으로 설명하기 위해 도시한 단면도이다.
도 6 및 도 7은 도 5a 내지 도 5f의 제조 과정을 거쳐 게이트 절연막 및 데이터 금속 패턴이 완성된 유기 박막 트랜지스터 기판을 도시한 평면도 및 단면도이다.
도 8a 내지 도 8e는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 뱅크 절연막의 제조 방법을 구체적으로 설명하기 위해 도시한 단면도이다.
도 9 및 도 10은 도 8a 내지 도 8e의 제조 과정을 거쳐 뱅크 절연막이 완성된 유기 박막 트랜지스터 기판을 도시한 평면도 및 단면도이다.
도 11은 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 유기 반도체층의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 12는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 유기 보호막의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 13 및 도 14는 본 발명의 실시예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 화소 전극의 제조 방법을 설명하기 위해 도시한 평면도 및 단면도이다.
<도면 부호의 간단한 설명>
10 : 기판 20 : 게이트 라인
25 : 게이트 패드 전극 29 : 스토리지 전극
30 : 게이트 절연막 35, 73, 75 : 콘택홀
40 : 데이터 라인 45 : 데이터 패드 전극
50 : 유기 박막 트랜지스터 51 : 게이트 전극
53 : 소스 전극 55 : 드레인 전극
60 : 유기 반도체층 70 : 뱅크 절연막
79 : 격벽 90 : 유기 보호막
100 : 화소 전극 150 : 유기 박막 트랜지스터 기판
200, 220 : 임프린트 몰드
Claims (19)
- 기판 상에 형성되는 게이트 라인;상기 게이트 라인과 절연되어 형성되는 데이터 라인;상기 게이트 라인 및 데이터 라인과 접속하며 유기 반도체층을 포함하는 유기 박막 트랜지스터;상기 데이터 라인 상에 형성되며 화소 영역을 정의하는 격벽을 포함하는 뱅크 절연막; 및상기 화소 영역에 형성되는 화소 전극을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 뱅크 절연막은 상기 유기 박막 트랜지스터의 유기 반도체층 및 화소 전극이 도포되도록 단차지게 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 2 항에 있어서,상기 뱅크 절연막에는 제 1 콘택홀 및 제 2 콘택홀이 형성되며,상기 유기 반도체층은 상기 제 1 콘택홀에 형성되고, 상기 화소 전극은 상기 제 2 콘택홀에 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 3 항에 있어서,상기 뱅크 절연막은상기 제 1 콘택홀 및 제 2 콘택홀이 형성되는 지지층을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 4 항에 있어서,상기 지지층은 상기 격벽보다 단차가 낮게 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 4 항에 있어서,상기 뱅크 절연막은 감광성 유기 물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 3 항에 있어서,상기 유기 반도체층을 보호하도록 상기 유기 반도체층 상에 형성되는 유기 보호막을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 7 항에 있어서,상기 유기 보호막은 상기 제 1 콘택홀 내에 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 기판 상에 형성되는 스토리지 전극을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 기판 상에 형성되며 상기 게이트 라인과 접속하는 게이트 패드 전극을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트 절연막 상에 형성되며 상기 데이터 라인과 접속하는 데이터 패드 전극을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판.
- (S1) 기판 상에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계;(S2) 상기 게이트 금속 패턴 상에 단차지게 형성된 제 1 임프린트 몰드를 이용하여 게이트 절연막과 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계;(S3) 상기 게이트 절연막 및 데이터 금속 패턴 상에 단차지게 형성된 제 2 임프린트 몰드를 이용하여 단차를 갖는 뱅크 절연막을 형성하는 단계; 및(S4) 상기 뱅크 절연막에 의해 구획된 영역 내에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 (S1) 단계는상기 기판 상에 게이트 라인, 게이트 전극, 스토리지 전극 및 게이트 패드 전극을 포함하는 게이트 금속 패턴을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 (S2) 단계는상기 게이트 금속 패턴 상에 데이터 라인, 소스 전극, 드레인 전극 및 데이터 패드 전극을 포함하는 데이터 금속 패턴을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
- 제 14 항에 있어서,상기 (S2) 단계는상기 게이트 금속 패턴 상에 절연 물질 및 금속 물질을 순차적으로 증착하여 절연층 및 데이터 도전층을 형성하는 단계;상기 데이터 도전층 상에 감광성 유기 물질로 이루어진 포토레지스트층을 형성하는 단계;상기 포토레지스트층 상에 상기 제 1 임프린트 몰드를 배치하는 단계;상기 포토레지스트층을 상기 제 1 임프린트 몰드로 가압하여 두께가 다른 포토레지스트 패턴을 형성하는 단계;상기 제 1 임프린트 몰드를 제거하는 단계;상기 포토레지스트 패턴을 이용하여 절연층 및 데이터 도전층을 식각하여 상 기 게이트 패드 전극을 노출시키고, 상기 데이터 도전층을 패터닝하여 데이터 라인, 소스 전극, 드레인 전극 및 데이터 패드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
- 제 15 항에 있어서,상기 두께가 다른 포토레지스트 패턴을 형성하는 단계는상기 데이터 금속 패턴이 형성될 영역에 두께가 두꺼운 제 1 포토레지스트 패턴을 형성하고, 상기 데이터 도전층이 제거될 영역에 두께가 얇은 제 2 포토레지스트 패턴을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 (S3) 단계는상기 게이트 절연막 및 데이터 금속 패턴 상에 감광성 유기 물질로 이루어진 유기 절연층을 형성하는 단계;상기 유기 절연층 상에 상기 유기 절연층 중 뱅크 절연막 외부 영역으로의 광의 전달을 차단하는 차단막을 포함하며 단차지게 형성된 상기 제 2 임프린트 몰드를 배치하는 단계;상기 유기 절연층을 상기 제 2 임프린트 몰드로 가압하여 단차지게 형성된 뱅크 절연 패턴을 형성하는 단계;상기 제 2 임프린트 몰드 상부에 광을 조사하여 상기 뱅크 절연 패턴을 경화하는 단계;상기 차단막 하부에 형성되며 차단막에 의해 광이 차단된 뱅크 절연 패턴을 제거하는 단계;상기 뱅크 절연 패턴을 식각하여, 소스 전극 및 드레인 전극을 노출시키는 제 1 콘택홀 및 드레인 전극을 노출시키는 제 2 콘택홀을 형성하고, 상기 화소 전극이 형성되는 영역을 구획하는 격벽을 포함하는 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 (S4) 단계는상기 뱅크 절연막에 의해 구획된 영역 내에 유기 반도체층, 유기 보호막 및 화소 전극을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
- 제 18 항에 있어서,상기 (S4) 단계는상기 뱅크 절연막의 제 1 콘택홀에 유기 반도체를 도포하여 유기 반도체층을 형성하는 단계;상기 유기 반도체층 상에 유기 절연 물질을 도포하여 유기 보호막을 형성하는 단계; 및상기 뱅크 절연막의 격벽에 의해 구획되는 영역에 투명 도전 물질을 도포하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070087450A KR101302636B1 (ko) | 2007-08-30 | 2007-08-30 | 유기 박막 트랜지스터 기판 및 이의 제조 방법 |
| US12/196,990 US7858434B2 (en) | 2007-08-30 | 2008-08-22 | Organic thin film transistor substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070087450A KR101302636B1 (ko) | 2007-08-30 | 2007-08-30 | 유기 박막 트랜지스터 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090022269A KR20090022269A (ko) | 2009-03-04 |
| KR101302636B1 true KR101302636B1 (ko) | 2013-09-03 |
Family
ID=40405973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070087450A KR101302636B1 (ko) | 2007-08-30 | 2007-08-30 | 유기 박막 트랜지스터 기판 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7858434B2 (ko) |
| KR (1) | KR101302636B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9159925B2 (en) | 2011-11-14 | 2015-10-13 | Orthogonal, Inc. | Process for imprint patterning materials in thin-film devices |
| US9391168B2 (en) | 2012-09-18 | 2016-07-12 | Samsung Display Co., Ltd. | Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom |
| CN104662646B (zh) * | 2012-09-21 | 2018-01-09 | 凸版印刷株式会社 | 薄膜晶体管及其制造方法、图像显示装置 |
| US20150085456A1 (en) * | 2013-03-05 | 2015-03-26 | Ronald Steven Cok | Imprinted multi-level micro-wire circuit structure |
| US8932474B1 (en) * | 2013-03-05 | 2015-01-13 | Eastman Kodak Company | Imprinted multi-layer micro structure method |
| CN104681743B (zh) * | 2013-11-29 | 2017-02-15 | 清华大学 | 有机发光二极管的制备方法 |
| CN106128962B (zh) * | 2016-09-08 | 2019-11-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040079566A (ko) * | 2003-03-07 | 2004-09-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조방법 |
| KR20050023012A (ko) * | 2003-08-28 | 2005-03-09 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR20070043094A (ko) * | 2005-10-20 | 2007-04-25 | 삼성전자주식회사 | 평판표시장치 |
| KR20070081416A (ko) * | 2006-02-10 | 2007-08-16 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040059093A (ko) | 2002-12-27 | 2004-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR100531410B1 (ko) | 2003-04-15 | 2005-11-28 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치의 어레이 기판 및 그의 제조 방법 |
| KR101016960B1 (ko) | 2003-12-30 | 2011-02-28 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
| TWI366218B (en) * | 2004-06-01 | 2012-06-11 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| JP2006186148A (ja) | 2004-12-28 | 2006-07-13 | Sanyo Electric Co Ltd | アクティブマトリクス基板の製造方法 |
| JP5148086B2 (ja) * | 2005-08-18 | 2013-02-20 | 三星電子株式会社 | 有機薄膜トランジスタ表示板 |
-
2007
- 2007-08-30 KR KR1020070087450A patent/KR101302636B1/ko active IP Right Grant
-
2008
- 2008-08-22 US US12/196,990 patent/US7858434B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040079566A (ko) * | 2003-03-07 | 2004-09-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조방법 |
| KR20050023012A (ko) * | 2003-08-28 | 2005-03-09 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR20070043094A (ko) * | 2005-10-20 | 2007-04-25 | 삼성전자주식회사 | 평판표시장치 |
| KR20070081416A (ko) * | 2006-02-10 | 2007-08-16 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090022269A (ko) | 2009-03-04 |
| US20090057658A1 (en) | 2009-03-05 |
| US7858434B2 (en) | 2010-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101244898B1 (ko) | 유기 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101328628B1 (ko) | 유기 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4675871B2 (ja) | 表示装置とその製造方法 | |
| KR101302636B1 (ko) | 유기 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101198907B1 (ko) | 유기 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7514326B2 (en) | Organic thin film transistor, display device using the same and method of fabricating the same | |
| JP4988322B2 (ja) | 表示装置とその製造方法 | |
| US7858971B2 (en) | Organic thin film transistor substrate and method of fabricating the same | |
| US8013326B2 (en) | Organic thin film transistor substrate and method of manufacture | |
| KR100675639B1 (ko) | 유기 박막트랜지스터 및 액정표시소자의 제조방법 | |
| KR101427707B1 (ko) | 유기 박막 트랜지스터 기판 및 그의 제조 방법 | |
| US8278648B2 (en) | Fabrication method for an organic thin film transistor substrate | |
| KR101352110B1 (ko) | 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치 | |
| KR20080011826A (ko) | 유기 박막 트랜지스터 기판 및 이의 제조방법 | |
| KR20080041448A (ko) | 유기 박막 트랜지스터 기판의 제조 방법 | |
| KR20100070231A (ko) | 유기박막트랜지스터, 패턴형성방법, 이를 이용한 유기박막트랜지스터 및 액정표시소자 제조방법 | |
| KR101241138B1 (ko) | 유기 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR20080040158A (ko) | 유기 박막 트랜지스터 기판 및 이의 제조방법 | |
| KR20090124546A (ko) | 유기 박막 트랜지스터 기판의 제조 방법 | |
| KR20080006315A (ko) | 전기 영동 장치 및 그의 제조 방법 | |
| KR20100065748A (ko) | 유기 박막 트랜지스터의 제조방법 | |
| KR20080074536A (ko) | 박막 패터닝 방법 및 그를 이용한 박막 트랜지스터 기판의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 6 |