KR20040079566A

KR20040079566A - 박막트랜지스터 제조방법

Info

Publication number: KR20040079566A
Application number: KR1020030014494A
Authority: KR
Inventors: 황용섭; 김진욱
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-03-07
Filing date: 2003-03-07
Publication date: 2004-09-16
Also published as: KR100541532B1

Abstract

본 발명은 박막트랜지스터의 제작방법에 관한 것으로 특히, 비노광방식(non-photolithography)을 사용한 박막트랜지스터의 제조방법에 관한 것이다.

요약하면, 게이트 전극과 액티브층과 소스 및 드레인 전극이 순차적으로 적층되는 구성에서, 구성층 상에 용액상의 버퍼층을 형성하고 이 버퍼층을 소프트 몰드(PDMS 몰드)를 이용하여 불필요한 부분을 제거함으로서 소정의 형상을 만든다.

즉, 버퍼층은 열을 가하면 액상으로 퍼지면서 상기 소프트 몰드의 음각패턴으로 이동하게 되므로, 버퍼층은 소정의 형상으로 단차지게 구성된다.

이와 같이 한 후, 소정의 형상으로 구성된 버퍼층 이외의 영역으로 노출된 구성층을 약액으로 식각하여 원하는 형상의 구성요소를 만드는 것이다.

이러한 방법은 종래와 비교하여 노광장비와 같은 값비싼 장비가 사용되지 않으므로 제조 단가가 매우 저렴하고, 비교적 공정이 쉽기 때문에 공정 수율을 개선할 수 있는 장점이 있다.

Description

박막트랜지스터 제조방법{Method of fabricating of a thin film transistor}

본 발명은 박막트랜지스터의 제조방법에 관한 것으로 특히, 비노광방식을 이용한 박막트랜지스터의 제조방법에 관한 것이다.

일반적으로, 박막트랜지스터는 액정표시장치(Liquid Crystal Display Device)와 유기전계 발광소자(Organic Electroluminescence)의 스위칭 및 구동 소자로 사용된다.

이하, 도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이다.

도시한 바와 같이, 액정표시장치(11)는 다수의 서브 컬러필터(7)와 상기 각 컬러필터(7)사이에 구성된 블랙매트릭스(6)와 상기 컬러필터와 블랙매트릭스 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(10)으로 구성되며, 상기 상부기판(5)과 하부기판(10) 사이에는 액정(9)이 충진되어 있다.

상기 하부기판(10)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(25)이 형성된다.

이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(25)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 투명한 화소전극(34)이 형성된다.

상기 화소전극(34)과 공통전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO) 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.

상기 게이트 배선(13)을 통해 박막트랜지스터(T)의 게이트 전극에 주사신호가 인가되면, 상기 박막트랜지스터(T)의 채널이 열리게 되고, 상기 데이터 배선(25)에서 박막트랜지스터(T)를 거쳐 상기 화소전극(34)으로 입력된다.

상기 화소전극에 입력된 신호에 따라 화소전극(34)과 상기 공통전극(17)의 사이에 전계가 분포하게 되며, 전계의 세기에 따라 상기 액정(9)의 배열방향이 달라진다.

이때, 상기 액정(9)의 배열 방향에 따라 상기 백라이트(미도시)에서 조사된 빛의 출사량이 달라지게 되며, 이로 인해 관찰자는 상기 데이터 신호를 화상으로 관찰하게 된다.

전술한 바와 같이, 상기 박막트랜지스터는 상기 액정층을 구동하는 스위칭 역할을 하게 된다.

상기 박막트랜지스터와 이에 연결된 화소전극의 단면 구성을 이하, 도 2를 참조하여 설명한다.

도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 단면도이다.

도시한 바와 같이, 기판(10)상에는 게이트 전극(18)이 구성되고, 게이트 전극(18)의 상부에는 게이트 절연막(20)을 사이에 두고 적층된 액티브층(22)과 오믹콘택층(24)이 구성된다.

상기 오믹 콘택층(24)의 상부에는 소정 간격 이격된 소스 전극(26)과 드레인 전극(28)이 구성된다.

상기 소스 및 드레인 전극(26,28)의 상부에는 상기 드레인 전극(28)의 일부를 노출하는 보호막(30)이 구성되고, 보호막(30)의 상부에는 상기 노출된 드레인 전극(28)과 접촉하는 투명한 화소전극(34)이 구성된다.

전술한 바와 같이 구성된 박막트랜지스터 및 이에 연결된 화소전극의 구성은 일반적으로 5 마스크 공정 또는 6 마스크 공정으로 제작되는데 이하, 도면을 참조하여 5마스크 공정을 이용한 박막트랜지스터 및 화소전극의 제조공정을 설명한다.

도 3a 내지 도 3g는 액정표시장치의 박막트랜지스터와 이에 연결된 화소전극의 제조공정을 종래의 공정순서에 따라 도시한 공정 단면도이다.

(모든 구성들은 사진식각 방법에 의해 형성되며, 이러한 방법은 각 공정에 따라 반복되므로 편의상 사진식각 공정은 제 1 마스크 공정에서만 설명하기로 한다.)

이하, 도 3a 내지 도 3c는 제 1 마스크 공정을 설명한 도면이다.

먼저, 도 3a에 도시한 바와 같이, 절연 기판(10)상에 알루미늄(Al)또는 알루미늄 합금(AlNd)을 포함하는 도전성 금속그룹 중 선택된 하나 또는 그 이상의 금속을 증착하여 제 1 금속층(12)을 형성한다.

상기 제 1 금속층(12)의 상부에 포토레지스트(photo-resist, 이하 "PR"이라 칭함)를 도포하여 PR층(14)을 형성한다.(이때, PR은 포지티브 타입으로 가정한다.)

상기 PR층(14)이 형성된 기판(10)의 상부에 투과부(A)와 차단부(B)로 구성된마스크(M)가 위치하도록 하고, 마스크(M)의 상부로부터 빛을 조사하는 공정을 진행한다.

이와 같이 하며, 상기 투과부(A)를 통과한 빛은 이에 대응하는 PR층(14)을 노광하게 되고, 노광된 PR층은 화학적으로 변형되는 과정을 겪는다.

따라서, 상기 노광된 부분을 스트립 용액을 이용하여 제거하게 되면 도 3b에 도시한 바와 같이, 상기 제 1 금속층(12)의 상부로 패턴된 PR층(16)이 형성된다.

상기 패턴된 PR층(16) 사이로 노출된 제 1 금속층(12)을 제거 한후, 패턴된 PR층(16)을 제거하는 공정을 진행하게 되면 도 3c에 도시한 바와 같이, 소정형상의 게이트 전극(18)이 형성된다.

도 3d는 제 2 마스크 공정인 액티층 형성공정을 도시한 도면이다.

도시한 바와 같이, 상기 게이트 전극(18)을 절연하기 위한 게이트 절연막(20)을 형성하고, 게이트 절연막(20)의 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 앞서 설명한 사진식각 공정을 통해 패턴하여, 상기 게이트 전극(18) 상부의 게이트 절연막(20)상에 액티브층(22)과 오믹 콘택층(24)을 형성한다.

도 3e는 제 3 마스크 공정인 소스 및 드레인 전극의 형성공정을 도시한 단면도이다.

도시한 바와 같이, 상기 액티브층(22)과 오믹 콘택층(24)이 형성된 기판(20)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 구리(Cu)등을 포함하는 도전성 금속그룹 중 선택된 하나를증착하고 제 3 마스크 공정으로 식각하고 패턴하여, 상기 오믹 콘택층(24)상에 소정간격 이격된 소스 전극(26)과 드레인 전극(28)을 형성한다.

도 3f는 제 4 마스크 공정인 보호막 패턴 공정을 나타내 도면이다.

도시한 바와 같이, 상기 소스 및 드레인 전극(26,28)이 형성된 기판(10)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하거나, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(30)을 형성한다.

상기 보호막을 제 5 마스크 공정으로 패턴하여, 상기 드레인 전극(28)의 일부를 노출하는 드레인 콘택홀(32)을 형성한다.

도 3g는 제 5 마스크 공정인 화소전극 패턴 공정을 나타낸 도면이다.

도시한 바와 같이, 상기 보호막(30)이 형성된 기판(10)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 제 5 마스크 공정으로 패턴하여, 상기 노출된 드레인 전극(28)과 접촉하는 화소 전극(34)을 형성한다.

전술한 바와 같은 공정을 통해 액정표시장치에 구성되는 박막트랜지스터와 이에 연결된 화소전극을 형성할 수 있다.

그러나, 전술한 바와 같은 종래의 박막트랜지스터 공정을 각 구성층을 형성하는 공정마다 별도의 사진식각 공정을 사용하게 된다.

사진식각 공정은 앞서 설명한 바와 같이, PR층을 코팅하고 이를 마스크를 통해 노광하고 현상하는 공정을 통해 하부의 구성층을 노출하게 되고, 다시 노출된 구성층을 식각하는 공정을 거쳐 비로소 원하는 형상의 구성요소를 형성하게 된다.

이러한 종래의 노광방식을 이용한 패턴공정은 별도의 값비싼 노광장치를 필요로 하며, 공정 또한 매우 복잡하여 공정 수율을 낮추고 재료비를 상승시키는 원인이 되고 있다.

본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로, 상기 사진식각 방식 대신 소정의 형상으로 제작된 소프트 몰드를 이용한 소프트 리소그라피 방법(soft lithography method)을 사용한다.

상세히는, 용액상으로 코팅된 버퍼층의 표면에 음각 및 양각 패턴이 구성된 소프트 몰드를 접촉시킨 후 열을 가한다.

열이 가해지게 되면, 상기 버퍼층은 소프트 몰드의 음각패턴으로 이동하게 되어, 구성층의 상부에는 상기 음각패턴과 동일한 형상의 버퍼층이 형성된다.

상기 소정의 형상으로 구성된 버퍼층을 마스크로 하여, 노출된 구성층을 식각하는 방식으로 전술한 박막트랜지스터를 제작할 수 있게 된다.

전술한 본 발명의 방법으로 박막트랜지스터를 제작하게 되면, 노광장비가 필요없게 되며 공정 또한 간단하면서 정밀도가 높아서 상당한 원가 절감효과가 있다.

도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,

도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 단면도이고,

도 3a 내지 도 3g는 종래에 따른 박막트랜지스터 제조공정을 공정순서에 따라 도시한 공정 단면도이고,

도 4a 내지 도 4g는 본 발명의 제 1 실시예에 따른 박막트랜지스터 제조공정을 공정순서에 따라 도시한 공정 단면도이고,

도 5a 내지 도 5b는 본 발명의 제 2 실시예에 따른 박막트랜지스터 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 기판 102 : 제 1 금속층

104 : 버퍼층 106 : 소프트 몰드

전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 박막트랜지터 제조방법은 기판 상에 제 1 금속층을 증착하고, 소프트 몰드(PDMS 몰드)를 이용한 소프트 리소그라피(soft lithography)공정을 진행하는 단계에 있어서,

소프트 리소그라피 공정은, 제 1 금속층 상에 액상의 합성수지를 코팅하여 버퍼층을 형성하는 단계와; 상기 버퍼층의 표면에 음각패턴과 양각 패턴으로 구성된 소프트 몰드를 접촉시키고 일정한 열을 가하여, 상기 양각패턴에 대응하는 액상의 버퍼층이 상기 음각패턴으로 이동하는 단계와; 상기 음각패턴에 대응하여 이와는 동일한 형상으로 구성된 패턴된 버퍼층이 상기 제 2 금속층 상부에 형성되는 단계를 포함하는 소프트 리소그라피 공정단계와; 상기 소정의 형상으로 형성된 버퍼층 이외의 영역으로 노출된 하부의 제 1 금속층을 식각하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극의 상부에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층을 적층하는 단계와; 상기 비정질 실리콘층의 상부에 평탄화된 표면을 가지도록 코팅된 상기 버퍼층을 형성하고, 소프트 리소그라피 공정과 식각 공정으로, 상기 게이트 전극 상부의 게이트 절연막 상에 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층 상부에 제 2 금속층을 형성하는 단계와; 상기 제 2 금속층의 상부에 평탄화된 표면을 가지도록 코팅된 상기 버퍼층을 형성하고, 소프트 리소그라피 공정과 식각 공정으로, 상기 오믹 콘택층 상에 소정간격 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.

상기 소프트 몰드는 PDMS(polydimethylsiloxane)와 약 10 중량%의 경화제를혼합하여 형성한다.

상기 버퍼층은 열을 가하면 점도가 낮아지고, 상기 소프트 몰드(PDMS 몰드)와 작용하여 이동성이 커지는 특성을 가지는 액상의 합성수지인 것을 특징으로 한다.

상기 합성수지는 대표적으로 폴리스티렌(polystyrene)물질을 사용한다.

전술한 방법에서, 상기 버퍼층이 단차진 경우, 상기 소프트 몰드의 음각 패턴은 버퍼층의 단차진 부분에 대응하여 단차지게 구성하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 제 1 실시예 --

본 발명의 제 1 실시예는 패턴된 소프트 몰드(PDMS 몰드)를 이용한 소프트 리소그라피(soft lithography) 방식을 이용하여 박막트랜지스터를 제작하는 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명 따른 박막트랜지스터의 제조공정을 설명한다.

도 4a 내지 도 4g는 본 발명의 방법에 따른 박막트랜지스터 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.

도 4a와 도 4b는 게이트 전극을 형성하는 공정을 나타낸 단면도이다.

도 4a에 도시한 바와 같이, 기판(100)상에 알루미늄(AlNd)과 알루미늄 합금(AlNd)을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하여, 제 1금속층(102)을 형성한다.

연속하여, 상기 제 1 금속층(102)의 상부에 폴리스티렌(polystyrene)과 같은 용액상의 합성수지를 코팅(스핀 코팅, spin coating)하여 버퍼층(104)을 형성한다.

상기 버퍼층(104)은 열이 가해지면 점도가 낮아져 이동성이 커지게 되는 특성을 가지는 합성수지를 사용하게 되며, 이는 이후 언급할 소프트 몰드의 재질과도 밀접한 관련이 있다.

다음으로, 상기 제 1 금속층(102)과 버퍼층(104)이 형성된 기판(100)의 이격된 상부로부터 음각(E)과 양각(F)으로 패턴된 소프트 몰드(106)를 상기 버퍼층(104)에 접촉시킨다.

이때, 상기 소프트 몰드(106)는 소프트 물질이 굳어졌을 때의 상태가 부드러운 재질을 가지는 물질에서 선택되는 것이 바람직하며, 이러한 소프트 물질로는 PDMS(polydimethylsiloxane)을 들 수 있으며, PDMS(polydimethylsiloxane)를 약 10 중량%의 경화제를 섞은 PDMS 몰드로 하는 것이 가장 바람직하다.

상기 소프트 몰드(106)는 패턴이 형성될 부분에 대응되도록 위치하며, 상기 양각 패턴(F)을 버퍼층(104)에 접촉한 후 일정한 열을 가하게 되면, 상기 버퍼층(104)은 순식간에 점도가 낮아지면서 상기 소프트 몰드(106)의 음각패턴(E)으로 이동하게 된다.

도 4b에 도시한 바와같이, 시간이 지나 상기 소프트 몰드(106)를 들어 올리게 되면, 상기 음각패턴(E)의 형상과 동일한 소정 형상의 버퍼층(108)이 상기 제 1 금속층(102)의 상부에 남게 된다.

다음으로, 상기 패턴된 버퍼층(108)의 하부로 노출된 제 1 금속층(102)을 제거한 후, 패턴된 버퍼층을 제거하게 되면 원하는 형상의 게이트 전극(110)을 형성할 수 있게 된다.

이때, 상기 버퍼층(104)의 표면이 평탄화 되어야만 상기 소프트 몰드(106)가 접촉하기 용이하다.

전술한 바와 같이, 소프트 몰드(도 4a의 106)를 이용한 소프트 리소그라피 (soft lithography)공정을 이후 공정에서도 계속 적용하게 된다.

도 4c와 도 4d는 액티브층을 형성하는 공정을 나타낸 도면이다.

도시한 바와 같이, 상기 게이트 전극(110)이 형성된 기판(100)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(112)을 형성한다.

다음으로, 상기 게이트 절연막(112)의 상부에 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+a-Si:H)을 증착하여, 비정질 실리콘층(114)과 불순물 비정질 실리콘층(116)을 형성한다.

연속하여, 상기 비정질 실리콘층(114)의 상부에 앞서 언급한 폴리스티렌과 같은 용액상의 합성수지를 코팅하여 버퍼층(118)을 형성한다.

이때, 상기 버퍼층(118)은 상기 게이트 전극(110)에 의해 단차지게 구성된 그 상위층(액티브층과 오믹 콘택층)을 완전히 평탄하게 덮도록 두텁게 형성해야 한다.

앞서 설명한 바와 같이, 상기 버퍼층(118)이 평탄해야만 상기 소프트 몰드(120)의 접촉이 용이하게 된다.

이때, 고려되어져할 점은 상기 소프트 몰드(120)를 이용한 버퍼층의 리소그라피 두께(L)는 2㎛이하가 되는 것이다.

이를 위해서는, 상기 버퍼층(118)이 높이(L)와 상기 오믹 콘택층(116)을 포함한 액티브층(114)의 단차의 높이(H)가 L/H>1.3의 비로 형성되면 된다.

상기 버퍼층(118)에 소프트 몰드(120)를 접촉하되, 상기 게이트 전극(110)에 대응하는 부분에 음각 패턴(E)이 위치하도록 하고, 양각 패턴(F)의 표면은 버퍼층(118)의 표면에 접촉하도록 한다.

다음으로, 앞서 설명한 소프트 리소그라피 공정을 진행하게 되며, 도 4d에 도시한 바와 같이, 상기 게이트 전극(110)의 상부에만 상기 소프트 몰드(도 4c의 120)의 음각패턴(E)과 동일한 형상으로 패턴(형상화)된 버퍼층(122)이 남게 된다.

다음으로, 상기 패턴된 버퍼층(122)이외의 영역으로 노출된 비정질 실리콘층 (114)및 오믹 콘택층(116)을 제거한 후 연속하여, 상기 버퍼층(122)을 소정의 용제를 통해 제거하면, 상기 게이트 전극(110)상부의 게이트 절연막(112)상에 적층된 액티브층(126)과 오믹 콘택층(128)이 형성된다.

도 4e와 도 4f는 소스 전극과 드레인 전극을 형성하는 공정이다.

도 4e에 도시한 바와 같이, 상기 액티브층(126)과 오믹 콘택층(128)이 형성된 기판(100)의 전면에 알루미늄(Al), 알루미늄합금(예를 들면 AlNd), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 구리(Cu)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 제 2 금속층(130)을 형성한다.

연속하여, 앞서 설명한 바와 같은 용액상의 합성수지를 코팅하여, 버퍼층(132)을 형성한다. 상기 버퍼층(132)또한 표면이 평탄화된 상태로 형성되어 져야한다.

다음으로, 상기 버퍼층(132)의 표면에 소프트 몰드(134)의 양각 패턴(F)을 접촉하게 되는데 이때, 음각패턴(E)은 상기 오믹 콘택층(128)을 중심으로 소정간격 이격되어 오믹 콘택층(128)의 양측에 걸쳐 이격하여 대응되도록 구성된다.

연속하여, 상기 버퍼층(132)에 상기 소프트 몰드(134)를 접촉한 상태에서 열을 가하여 앞서 설명한 소프트 리소그라피 공정을 거치게 되면, 도 4f에 도시한 바와 같이, 상기 소프트 몰드(134)의 음각패턴(E)과 동일한 형상의 버퍼층(136)이 상기 오믹 콘택층(128)의 상부에 이격하여 형성된다.

다음으로, 상기 버퍼층(136)사이로 노출된 제 2 금속층(130)을 제거하고 연속하여, 상기 패턴된 버퍼층(136)을 제거하게 되면 상기 오믹 콘택층(128)상에 소정간격 이격 하여 구성된 소스 전극(138)과 드레인 전극(140)이 형성된다.

전술한 바와 같은 공정을 통해 박막트랜지스터를 형성할 수 있다.

이후 공정은 보호막과 화소전극을 형성하는 공정인데, 이들을 패터닝 하는 공정은 앞서 설명한 공정들과 동일함으로 편의상 생략하고 간략히 설명한다.

도 4g에 도시한 바와 같이, 상기 소스 및 드레인 전극이 형성된 기판의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연질그룹 중 선택된 하를 도포하여 보호막(142)을 형성한다.

상기 보호막(142)은 앞서 설명한 소프트 리소그라피 공정을 이용하여, 상기 드레인 전극의 일부를 노출하는 드레인 콘택홀(144)을 형성한다.

다음으로, 상기 드레인 콘택홀(144)을 통해 상기 노출된 드레인 전극(140)과 접촉하면서 보호막(142)의 상부에 구성된 투명한 화소전극(146)을 형성한다.

상기 화소전극(146)또한, 소프트 몰드를 이용한 전술한 바와 같은 공정을 통해 형성될 수 있다.

전술한 바와 같은 공정을 통해 본 발명에 따른 박막트랜지스터와 이에 연결된 화소전극을 형성할 수 있다.

전술한 공정에서, 상기 구성층의 단차를 극복할 있도록 상기 버퍼층을 두텁게 구성하여 표면을 평탄화하는 방법으로 상기 소프트 몰드의 접촉이 용이하도록 하였다.

그러나, 상기 버퍼층은 앞서도 잠깐 언급하였지만, 소프트 리소그라피 되는 두께가 2㎛이하로 제한되기 때문에 사실상 조건을 만족하기가 쉽지 않다.

이러한 문제를 해결하기 위한 방법을 이하, 제 2 실시예를 통해 설명한다.

-- 제 2 실시예 --

제 2 실시예의 특징은 단차진 구성층의 형상에 대응하도록 소프트 몰드의 음각패턴을 단차지게 형성하는 것을 특징으로 한다.(모든 공정은 앞서 설명한 제 1 실시에와 동일하므로 자세한 공정 설명은 생략하고, 제 2 실시예의 발명 부분만을 설명한다.)

도 5a 내지 도 5b는 본 발명의 제 2 실시예에 따른 박막트랜지스터 형성공정을 도시한 단면도이다.

도 5a에서 나타낸 부분은 게이트 절연막(204)을 사이에 두고 게이트 전극(202)상부에 액티브층 및 오믹 콘택층을 형성하는 공정을 나타낸 도면으로서, 액티브층을 형성하기 위한 선행 순수 비정질 실리콘층(206)및 불순물이 함유된 비정질 실리콘층(208)의 앞서 설명한 액상의 합성수지(예를 들면 폴리 스티렌)을 코팅하여 버퍼층(210)을 형성한다.

이때, 버퍼층(210)은 앞서 제 1 실시예의 경우와는 달리 평탄하게 코팅할 필요는 없다.

대신 도시한 바와 같이, 소프트 몰드(300)를 형성할 때, 상기 버퍼층(210)의 단차진 부분(H)에 대응하여 음각패턴(E)을 단차지게 형성하면 된다.

즉, 액티브층을 패턴하기 위한 단차진 버퍼층의 패턴을 위해, 상기 음각패턴이 상기 게이트 전극의 패턴을 포함해야 한다. 즉 구성층의 단차진 부분이 모드 음각패턴의 안쪽에 대응되도록 구성하면 된다.

이때, 버퍼층(210)의 단차진 부분에 대응하여 음각 패턴(E)또한 단차지게 구성되는 것을 특징으로 한다.

전술한 바와 같은 음각패턴(E)이 형성된 소프트 몰드(300)를 상기 버퍼층(210)에 접촉하게 되면 상기 버퍼층(210)의 단차진 부분(H)은 모두 단차진 음극패턴(E)에 대응되고, 반대로 양극패턴(F)은 버퍼층의 평탄면에 접촉하게 된다.

다음으로, 도 5b에 도시한 바와 같이, 앞서 설명한 바와 같이 소프트 리소그라피 공정을 통해, 상기 음각 패턴(도 5a의 E)에 대응하는 게이트 전극(202)의 상부에 패턴된 버퍼층(212)을 형성한다. 이때, 패턴된 버퍼층(212)은 소프트 몰드(도 5a의 300)의 음각 패턴과 동일한 형상이며, 하부 구성층의 단차를 따라 구성된 형상이다.

상기 버퍼층(208)이외의 영역으로 노출된 불순물 비정질 실리콘층(208)과 비정질 실리콘층(206)을 제거한 후 연속하여, 상기 패턴된 버퍼층(212)을 제거하여 액티브층(214)과 오믹 콘택층(216)을 형성한다.

이와 같은 경우에는, 상기 버퍼층(212)의 표면을 평탄화 하기 위해 굳이 버퍼층(212)을 두텁게 코팅할 필요는 없다.

이후 공정은 앞서 설명한 공정과 동일하므로 이를 생략한다.

따라서 본 발명에 따른 박막트랜지스터 제조공정은 비노광방식을 이용하여 박막랜지스터를 형성하게 되는데, 이는 종래의 노광방식과는 달리 노광장비를 필요로 하지 않는다.

대신, 소프트 물질을 이용하여 양각 패턴과 음각패턴으로 성형된 소프트 몰드를 이용하기 때문에, 상기 노광장비에 비해 값이 저렴하여 제품의 경쟁력을 높이는 효과가 있다. 또한 공정을 단순화 할 수 있어 공정 수율이 개선되는 효과가 있다.

Claims

기판 상에 제 1 금속층을 증착하고, 소프트 몰드(PDMS 몰드)를 이용한 소프트 리소그라피(soft lithography)공정을 진행하는 단계에 있어서,

소프트 리소그라피 공정은,

제 1 금속층 상에 액상의 합성수지를 코팅하여 버퍼층을 형성하는 단계와;

상기 버퍼층의 표면에 음각패턴과 양각 패턴으로 구성된 소프트 몰드를 접촉시키고 일정한 열을 가하여, 상기 양각패턴에 대응하는 액상의 버퍼층이 상기 음각패턴으로 이동하는 단계와; 상기 음각패턴에 대응하여 이와는 동일한 형상으로 구성된 패턴된 버퍼층이 상기 제 2 금속층 상부에 형성되는 단계를 포함하는 소프트 리소그라피 공정단계와;

상기 소정의 형상으로 형성된 버퍼층 이외의 영역으로 노출된 하부의 제 1 금속층을 식각하여 게이트 전극을 형성하는 단계와;

상기 게이트 전극의 상부에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층을 적층하는 단계와;

상기 비정질 실리콘층의 상부에 평탄화된 표면을 가지도록 코팅된 상기 버퍼층을 형성하고, 상기 소프트 리소그라피 공정과 식각 공정으로, 상기 게이트 전극 상부의 게이트 절연막 상에 액티브층과 오믹 콘택층을 형성하는 단계와;

상기 오믹 콘택층 상부에 제 2 금속층을 형성하는 단계와;

상기 제 2 금속층의 상부에 평탄화된 표면을 가지도록 코팅된 상기 버퍼층을형성하고, 상기 소프트 리소그라피 공정과 식각 공정으로, 상기 오믹 콘택층 상에 소정간격 이격된 소스 전극과 드레인 전극을 형성하는 단계

를 포함하는 박막트랜지스터 제조방법.
제 1 항에 있어서,

상기 소프트 몰드는 PDMS(polydimethylsiloxane)와 약 10 중량%의 경화제를 혼합하여 형성된 박막트랜지스터 제조방법.
제 1 항에 있어서,

상기 버퍼층은 열을 가하면 점도가 낮아지고, 상기 소프트 몰드(PDMS 몰드)와 작용하여 이동성이 커지는 특성을 가지는 액상의 합성수지인 박막트랜지스터 제조방법.
제 3 항에 있어서,

상기 합성수지는 폴리스티렌(polystyrene)인 박막트랜지스터 제조방법.
제 1 항에 있어서,

상기 표면이 평탄한 버퍼층의 높이가 L이고, 버퍼층의 하부의 구성층의 단차 높이가 H일 때, L/H>1.3의 비율로 형성된 박막트랜지스터 제조방법.
제 1 항에 있어서,

상기 버퍼층이 단차진 경우, 상기 소프트 몰드의 음각 패턴은 버퍼층의 단차진 부분에 대응하여 단차지게 구성된 형상인 박막트랜지스터 제조방법.