KR20090124546A - 유기 박막 트랜지스터 기판의 제조 방법 - Google Patents

유기 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20090124546A
KR20090124546A KR1020080050830A KR20080050830A KR20090124546A KR 20090124546 A KR20090124546 A KR 20090124546A KR 1020080050830 A KR1020080050830 A KR 1020080050830A KR 20080050830 A KR20080050830 A KR 20080050830A KR 20090124546 A KR20090124546 A KR 20090124546A
Authority
KR
South Korea
Prior art keywords
mask
semiconductor layer
organic semiconductor
gate
forming
Prior art date
Application number
KR1020080050830A
Other languages
English (en)
Inventor
강한샘
김민주
강호철
김대원
노영훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080050830A priority Critical patent/KR20090124546A/ko
Publication of KR20090124546A publication Critical patent/KR20090124546A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Abstract

본 발명은 공정을 단순화함과 아울러 비용을 줄일 수 있는 유기 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법은 기판 상에 소스 및 드레인 전극, 데이터 라인을 포함하는 소스 및 드레인 전극 패턴을 형성하는 단계와, 상기 소스 및 드레인 전극이 형성된 상기 하부 기판 상에 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와, 상기 화소 전극이 형성된 하부 기판 상에 유기 반도체층, 게이트 절연막, 게이트 전극을 하나의 마스크로 형성하는 단계와, 상기 유기 반도체층, 게이트 절연막, 게이트 전극이 형성된 하부 기판 상에 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
유기 반도체층, 마스크, 공정

Description

유기 박막 트랜지스터 기판의 제조 방법{MANUFACTURING OF ORGANIC THIN FILM TRANSISTOR SUBSTRATE}
본 발명은 유기 박막 트랜지스터 기판의 제조 방법으로, 특히 공정을 단순화함과 아울러 비용을 줄일 수 있는 유기 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
액정셀들 각각에는 비디오 신호를 독립적으로 공급하기 위한 스위치 소자로 박막 트랜지스터(Thin Film Transistor; TFT)가 이용된다. 이러한 박막트랜지스터의 액티브층으로는 아몰퍼스-실리콘(Amorphous-Si) 또는 폴리-실리콘(Poly-Si)이 이용된다.
또한, 최근에는 액티브층을 유기 반도체층을 이용한 유기 박막 트랜지스터에 대한 연구가 활발히 진행되고 있다. 이러한, 유기 박막 트랜지스터 기판은 탑-게이트 전극 구조 및 바텀-게이트 전극 구조를 가진다.
이때, 탑 게이트 구조를 가지는 유기 박막 트랜지스터 기판의 제조 방법은 소스 및 드레인 전극 패턴 형성 공정, 화소 전극 형성 공정, 유기 반도체층 및 게이트 절연막 형성 공정, 뱅크 절연막 형성 공정, 게이트 전극 형성 공정 등으로 적어도 5 마스크 공정이 필요하게 된다. 이에 따라, 저비용을 목적으로 하는 유기 박막 트랜지스터 기판을 고려할 때, 아몰퍼스-실리콘을 이용하는 박막 트랜지스터 기판의 공정에 비해 더 복잡하고 많은 공정이 필요하여 비용이 증가하게 된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명이 이루고자 하는 기술적 과제는 공정을 단순화함과 아울러 비용을 줄일 수 있는 유기 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법은 기판 상에 소스 및 드레인 전극, 데이터 라인을 포함하는 소스 및 드레인 전극 패턴을 형성하는 단계와, 상기 소스 및 드레인 전극이 형성된 상기 하부 기판 상에 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와, 상기 화소 전극이 형성된 하부 기판 상에 유기 반도체층, 게이트 절연막, 게이트 전극을 하나의 마스크로 형성하는 단계와, 상기 유기 반도체층, 게이트 절연막, 게이트 전극이 형성된 하부 기판 상에 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법은 역 테이퍼 형태의 마스크를 이용하여 유기 반도체층, 게이트 절연막, 게이트 전극을 하나의 공정으로 형성한다.
이에 따라, 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법은 공정 수가 감소되며, 공정수가 감소됨에 따른 비용이 감소되어 생산성을 향상시킬 수 있 다.
이하, 이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 7c를 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 유기 박막 트랜지스터 기판을 도시한 단면도이다.
유기 박막 트랜지스터 기판은 하부 기판(102) 위에 서로 교차하게 형성된 게이트 라인 및 데이터 라인(110)과, 그 교차 구조와 접속된 유기 박막 트랜지스터와, 그 교차 구조로 마련된 서브 화소 영역에 형성되어 유기 박막 트랜지스터와 접속된 화소 전극(105)를 구비한다.
게이트 라인은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(110)은 데이터 드라이버(미도시)로부터의 화소 신호를 공급한다. 이러한 게이트 라인 및 데이터 라인(110)은 서로 교차하여 각 서브 화소 영역을 정의한다.
데이터 라인(110)은 불투명 금속을 이용한 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), Cu 합금, Mo 합금, Al 합금 등이 이용된다.
유기 박막 트랜지스터는 게이트 라인과 접속된 게이트 전극(104), 데이터 라인(110)과 접속된 소스 전극(108), 소스 전극(108)과 마주보며 형성된 드레인 전극(109), 게이트 절연막(116)을 사이에 두고 게이트 전극(104)과 중첩되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 유기 반도체층(114)을 구비한다.
게이트 전극(104)은 게이트 절연막(106)을 사이에 두고 유기 반도체층(114) 과 중첩된다. 소스 및 드레인 전극(108,109)은 데이터 라인을 이루는 불투명 금속층인 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), Cu 합금, Mo 합금, Al 합금으로 형성된다.
유기 반도체층(114)은 게이트 전극(106)과 중첩되는 영역에서 소스 및 드레인 전극(108,110)과 뱅크 절연막(112)에 의해 마련된 홀(113) 내에 형성된다. 이러한 유기 반도체층(114)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), α-6T, α-4T, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실 디안하이드라이드(perylenetetracarboxylic dianhydride) 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체, 치환된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 등과 같은 유기 반도체 물질로 이루어진다.
이 유기 반도체층(114)은 자가 분자 조립체(Self Assembled Monolayer : SAM)처리 공정을 통해 소스 및 드레인 전극(108,109) 각각과 오믹 접촉된다. 구체적으로, SAM처리 공정을 통해 소스 및 드레인 전극(108,109) 각각과 유기 반도체층(114) 간의 일함수 차이가 줄어든다. 이에 따라, 소스 및 드레인 전극(108,109) 에서 유기 반도체층(114)으로의 홀주입이 용이해짐과 아울러 소스 및 드레인 전극(108,109) 각각과 유기 반도체층(114) 간의 접촉 저항이 줄어든다.
뱅크 절연막(112)은 홀(113)을 마련하도록 형성된다. 뱅크 절연막(112)에 의해 마련된 홀(113)은 소스 및 드레인 전극(108,109)을 노출시킨다. 뱅크 절연막(112)에 의해 노출된 소스 및 드레인 전극(108,109)의 일부는 유기 반도체층(116)과 중첩된다.
화소 전극(105)은 유기 박막 트랜지스터를 통해 비디오 신호가 공급되면, 공통 전압이 공급된 공통 전극과 전계를 형성하여 유기 박막 트랜지스터 기판과 칼라 필터 기판 사이에 배열된 액정 분자들이 유전율 이방성에 의해 회전하게 된다. 이러한 화소 전극(105)은 유기 박막 트랜지스터의 드레인 전극(109)과 접속된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
도 2 내지 도 5e는 본 발명의 제1 실시 예에 따른 유기 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 도면들이다.
도 2는 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 소스 및 드레인 금속 패턴의 제조 방법을 설명하기 위한 단면도를 도시한 것이다.
도 2에 도시된 바와 같이 제1 마스크 공정으로 하부 기판(102) 상에 소스 및 드레인(108,109), 데이터 라인(110)을 포함하는 소스 및 드레인 금속 패턴이 형성된다.
구체적으로, 하부 기판(102) 상에 스퍼터링 등의 증착방법을 통해 소스 및 드레인 금속층이 형성된다. 소스 및 드레인 전극층으로는 몰리브덴(Mo), 티탄(Ti), 구리(Cu), 알루미늄 네오듐(AlNd), 알루미늄(Al), 크롬(Cr), Mo 합금, Cu 합금, Al 합금 등으로 형성된다. 소스 및 드레인 전극층이 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 소스 및 드레인 전극(108,109), 데이터 라인(110)을 포함하는 소스 및 드레인 금속 패턴이 형성된다.
도 3은 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 화소 전극의 제조 방법을 설명하기 위한 단면도이다.
도 3에 도시된 바와 같이 소스 및 드레인 금속 패턴이 형성된 하부 기판(102) 상에 드레인 전극(109)과 접속된 화소 전극(105)이 형성된다.
구체적으로, 소스 및 드레인 금속 패턴이 형성된 하부 기판(102) 상에 ITO, TO, IZO, ITZO 등의 투명 도전막을 증착한 후, 그 투명 도전막을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 화소 전극(105)이 형성된다.
도 4은 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 유기 반도체층, 게이트 절연막, 게이트 전극의 제조 방법을 설명하기 위한 단면도이다. 또한, 도 5a 내지 도 5e는 도 4에 도시된 유기 반도체층, 게이트 절연막, 게이트 전극의 제조 방법을 상세하게 설명하기 위한 도면이다.
도 4에 도시된 바와 같이 화소 전극(105)이 형성된 하부 기판(102) 상에 유기 반도체층(114), 게이트 절연막(116), 게이트 전극(104)이 순차적으로 형성된다.
구체적으로, 도 5a 및 도 5b에 도시된 바와 같이 화소 전극(105)이 형성된 하부 기판(102) 상에 역 테이퍼 형태의 홀(202)을 가지는 마스크(200)를 마련한다. 즉, 마스크(200)는 위로 올라갈수록 폭이 좁아지는 형태의 홀(202)을 포함한다. 이러한 마스크(200) 상에 유기 반도체층(214), 무기 절연 물질(216), 게이트 금속층(204)이 순차적으로 증착된다.
다시 말하여, 도 5c에 도시된 바와 같이 마스크(200) 상에 스핀코팅(spin-coating), 열증착법(Thermal deposition) 등의 코팅 방법을 통해 유기 반도체층(214)이 형성된다. 이때, 마스크(200) 상에 형성된 유기 반도체층(214)이 마스크(200)의 홀(202) 사이로 들어가게 되어 하부 기판(102) 상에 증착되어 유기 반도체층(114)을 형성한다.
이어서, 도 5d에 도시된 바와 같이 마스크(200) 상에 형성된 유기 반도체층(214) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법을 통해 질화 실리콘(SiOx), 산화 실리콘(SiNx) 등과 같은 무기 절연 물질(216)이 증착된다. 이때, 마스크(200) 상에 형성된 무기 절연 물질(216)이 마스크(200)의 홀(202) 사이로 들어가게 되어 유기 반도체층(114) 상에 게이트 절연막(116)이 형성된다.
다음으로, 도 5e에 도시된 바와 같이 마스크(200) 상에 형성된 무기 절연 물질(216) 상에 스퍼터링 등의 방법으로 게이트 금속층(204)이 형성된다. 이때, 마스크(200) 상에 형성된 게이트 금속층(204)이 마스크(200)의 홀(202) 사이로 들어가게 되어 게이트 절연막(116) 상에 게이트 전극(104)이 형성된다. 게이트 금속층(204)으로는 몰리브덴(Mo), 티탄(Ti), 구리(Cu), 알루미늄 네오듐(AlNd), 알루미늄(Al), 크롬(Cr), Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질로 형성된다.
이에 따라, 화소 전극(105)이 형성된 하부 기판(102) 상에 역 테이퍼 형태의 홀(202)을 가지는 마스크(200)를 이용함으로써 한 마스크 공정으로 유기 반도체층(114), 게이트 절연막(116), 게이트 전극(104)을 형성할 수 있게 됨으로써 마스크 공정을 줄일 수 있다. 또한, 마스크 공정 수를 줄임으로써 그에 따른 비용, 시간을 줄일 수 있다.
한편, 마스크(200)는 마스크(200)에 유기 반도체층, 무기 절연 물질이 남아 있지 않도록 마스크 재질은 되도록 표면 에너지가 높은 물질로 사용하거나 적절한 표면 처리를 통해 표면 에너지를 높여주어야 한다.
도 6은 본 발명에 따른 박막 트랜지스터 기판 제조 방법 중 뱅크 절연막의 제조 방법을 설명하기 위한 단면도이다.
도 6에 도시된 바와 같이 유기 반도체층(114), 게이트 절연막(116), 게이트 전극(104)이 형성된 하부 기판(102) 상에 뱅크 절연막(112)을 형성한다.
구체적으로, 유기 반도체층(114), 게이트 절연막(116), 게이트 전극(104)이 형성된 하부 기판(102) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포된다. 이어서, 노광 공정시 자외선을 차단하는 차단 영역과, 노광 공정시 자외선을 투과하는 투과 영역을 가지는 마스크를 마련한다. 이러한 마스크를 이용해서, 차단 영역은 소스 및 드레인 전극(108,109)이 형성된 영역과 대응되며, 투과 영역은 유기 반도체층(114), 게이트 절연막(116), 게이트 전극(104), 화소 전극(105)이 형성된 영역과 대응되도록 형성된다. 이에 따라, 소스 및 드레인 전극(108,109) 상에 뱅크 절연막(112)이 형성된다.
도 7a 내지 도 7c는 본 발명의 제2 실시 예에 따른 유기 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 도면들이다. 본 발명의 제2 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 제1 실시 예에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 소스 및 드레인 전극 패턴과, 화소 전극을 형성하는 공정, 뱅크 절연막을 형성하는 공정은 동일하므로 생략하기로 한다.
도 7a 내지 도 7c에 도시된 바와 같이 소스 및 드레인 금속 패턴, 드레인 전극(109)과 접속된 화소 전극(105)이 형성된 하부 기판(102) 상에 유기 반도체층(114), 게이트 절연막(116), 게이트 전극(104)이 순차적으로 형성된다.
구체적으로, 도 7a에 도시된 바와 같이 화소 전극(105)이 형성된 하부 기판(102) 상에 역 테이퍼 형태의 홀(202)을 가지는 마스크(200)를 마련한 뒤, 마스크(200)의 홀(202) 내에 유기 절연액(212)을 잉크젯 분사 장치(210)를 이용하여 분사된다. 이에 따라, 유기 절연액(212)이 마스크(200)의 홀(202) 사이로 분사되어 하부 기판(102) 상에 유기 반도체층(114)이 형성된다.
이어서, 도 7b에 도시된 바와 같이 마스크(200) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법을 통해 질화 실리콘(SiOx), 산화 실리콘(SiNx) 등과 같은 무기 절연 물질(216)이 증착된다. 이때, 마스크(200) 상에 형성된 무기 절연 물질(216)이 마스크(200)의 홀(202) 사이로 들어가게 되어 유기 반도체층(114) 상에 게이트 절연막(116)이 형성된다.
다음으로, 도 7c에 도시된 바와 같이 마스크(200) 상에 형성된 무기 절연 물질(216) 상에 스퍼터링 등의 방법으로 게이트 금속층(204)이 형성된다. 이때, 마 스크(200) 상에 형성된 게이트 금속층(214)이 마스크(200)의 홀(202) 사이로 들어가게 되어 게이트 절연막(116) 상에 게이트 전극(104)이 형성된다. 게이트 금속층(204)으로는 몰리브덴(Mo), 티탄(Ti), 구리(Cu), 알루미늄 네오듐(AlNd), 알루미늄(Al), 크롬(Cr), Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질로 형성된다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 자명하다.
도 1은 본 발명에 따른 유기 박막 트랜지스터 기판을 도시한 단면도이다.
도 2는 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 소스 및 드레인 금속 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 3은 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 화소 전극의 제조 방법을 설명하기 위한 단면도이다.
도 4은 본 발명에 따른 유기 박막 트랜지스터 기판의 제조 방법 중 유기 반도체층, 게이트 절연막, 게이트 전극의 제조 방법을 설명하기 위한 단면도이다.
도 5a 내지 도 5e는 도 4에 도시된 유기 반도체층, 게이트 절연막, 게이트 전극의 제조 방법을 상세하게 설명하기 위한 도면이다.
도 6은 본 발명에 따른 박막 트랜지스터 기판 제조 방법 중 뱅크 절연막의 제조 방법을 설명하기 위한 단면도이다.
도 7a 내지 도 7c는 본 발명의 제2 실시 예에 따른 유기 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
102 : 하부 기판 104 : 게이트 전극
105 : 화소 전극 108 : 소스 전극
109 : 드레인 전극 110 : 데이터 라인
114 : 유기 반도체층 116 : 게이트 절연막
112 : 뱅크 절연막 200 : 마스크

Claims (7)

  1. 기판 상에 소스 및 드레인 전극, 데이터 라인을 포함하는 소스 및 드레인 전극 패턴을 형성하는 단계와;
    상기 소스 및 드레인 전극이 형성된 상기 하부 기판 상에 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와;
    상기 화소 전극이 형성된 상기 하부 기판 상에 유기 반도체층, 게이트 절연막, 게이트 전극을 하나의 마스크로 형성하는 단계와;
    상기 유기 반도체층, 게이트 절연막, 게이트 전극이 형성된 상기 하부 기판 상에 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 마스크는 역 테이퍼 형태인 상부로 갈수록 폭이 좁아지는 홀을 가지는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 마스크는 표면 에너지가 높은 물질로 사용하거나 적절한 표면 처리를 통해 표면 에너지를 높여주는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
  4. 제2항에 있어서,
    상기 유기 반도체층은 스핀 코팅 방식이나, 열증착 방법으로 형성하는 것을 특징으로 유기 박막 트랜지스터 기판의 제조 방법.
  5. 제2항에 있어서,
    상기 유기 반도체층은 잉크젯 프린팅 방식으로 형성하는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
  6. 제4항에 있어서,
    상기 화소 전극이 형성된 하부 기판 상에 유기 반도체층, 게이트 절연막, 게이트 전극을 하나의 마스크로 형성하는 단계는
    상기 화소 전극이 형성된 하부 기판 상에 상기 마스크를 마련하는 단계와;
    상기 마스크 상에 유기 반도체층을 형성하여 상기 마스크의 홀 사이로 상기 유기 반도체층이 증착되어 상기 유기 반도체층을 형성하는 단계와;
    상기 유기 반도체층이 형성된 상기 마스크 상에 무기 절연 물질을 형성하여 상기 마스크의 홀 사이로 상기 무기 절연 물질이 상기 유기 반도체층 상에 형성되어 게이트 절연막을 형성하는 단계와;
    상기 무기 절연 물질이 형성된 상기 마스크 상에 게이트 금속층을 형성하여 상기 마스크의 홀 사이로 상기 게이트 금속층이 상기 게이트 절연막 상에 형성되어 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
  7. 제5항에 있어서,
    상기 화소 전극이 형성된 하부 기판 상에 유기 반도체층, 게이트 절연막, 게이트 전극을 하나의 마스크로 형성하는 단계는
    상기 화소 전극이 형성된 하부 기판 상에 상기 마스크를 마련하는 단계와;
    상기 마스크의 홀 내로 상기 잉크젯 분사 장치를 이용해서 상기 유기 반도체층을 분사하여 상기 유기 반도체층을 형성하는 단계와;
    상기 마스크 상에 무기 절연 물질을 형성하여 상기 마스크의 홀 사이로 상기 무기 절연 물질이 상기 유기 반도체층 상에 형성되어 게이트 절연막을 형성하는 단계와;
    상기 무기 절연 물질이 형성된 상기 마스크 상에 게이트 금속층을 형성하여 상기 마스크의 홀 사이로 게이트 금속층이 상기 게이트 절연막 상에 형성되어 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 기판의 제조 방법.
KR1020080050830A 2008-05-30 2008-05-30 유기 박막 트랜지스터 기판의 제조 방법 KR20090124546A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050830A KR20090124546A (ko) 2008-05-30 2008-05-30 유기 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050830A KR20090124546A (ko) 2008-05-30 2008-05-30 유기 박막 트랜지스터 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090124546A true KR20090124546A (ko) 2009-12-03

Family

ID=41686472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050830A KR20090124546A (ko) 2008-05-30 2008-05-30 유기 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090124546A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789106A (zh) * 2012-04-24 2012-11-21 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法以及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789106A (zh) * 2012-04-24 2012-11-21 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法以及显示装置
CN102789106B (zh) * 2012-04-24 2015-01-07 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法以及显示装置
US9281353B2 (en) 2012-04-24 2016-03-08 Boe Technology Group Co., Ltd. Organic thin film transistor array substrate, method for manufacturing the same and display device

Similar Documents

Publication Publication Date Title
US9362513B2 (en) Organic thin film transistor substrate and method of manufacturing the same
JP4988322B2 (ja) 表示装置とその製造方法
US7803669B2 (en) Organic thin-film transistor substrate and fabrication method therefor
US20070166855A1 (en) Display device and method of manufacturing the same
US7514326B2 (en) Organic thin film transistor, display device using the same and method of fabricating the same
KR100839684B1 (ko) 액정 표시 장치
US7858971B2 (en) Organic thin film transistor substrate and method of fabricating the same
US20090026445A1 (en) Organic thin film transistor array panel and method for manufacturing the same
JP2008065225A (ja) 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
US8399311B2 (en) Thin film transistor array panel and method of manufacture
KR20080010762A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
US20090250690A1 (en) Organic thin film transistor substrate and method of manufacturing the same
US7858434B2 (en) Organic thin film transistor substrate and method of manufacturing the same
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
US8278648B2 (en) Fabrication method for an organic thin film transistor substrate
KR20080011826A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법
KR20090124546A (ko) 유기 박막 트랜지스터 기판의 제조 방법
KR20080041448A (ko) 유기 박막 트랜지스터 기판의 제조 방법
KR20080006315A (ko) 전기 영동 장치 및 그의 제조 방법
KR20050077570A (ko) 유기 박막 트랜지스터 표시판의 제조 방법
KR20080040158A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid