KR20050077570A - 유기 박막 트랜지스터 표시판의 제조 방법 - Google Patents

Abstract

본 발명에 따른 유기 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트 전극을 형성하는 단계, 절연 기판 위에 게이트 전극을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계, 소스 전극 및 드레인 전극 위에 형성되어 있는 유기 반도체를 형성하는 단계, 유기 반도체 및 게이트 절연막 위에 보호막을 형성하는 단계를 포함하고, 유기 반도체를 형성하는 단계는 소스 전극 및 드레인 전극 위에 분무 코팅 방식에 의해 유기물을 도포하여 유기 반도체층을 형성하는 단계 및 유기 반도체층을 사진 식각하는 단계를 포함한다.

Description

유기 박막 트랜지스터 표시판의 제조 방법{Manufacturing method of organic thin film transistor array panel}

본 발명은 유기 박막 트랜지스터 표시판의 제조방법에 관한 것이다.

차세대 디스 플레이의 구동 소자로서 유기물의 특성 즉 합성 방법의 다양함, 섬유나 필름 형태로 성형이 용이함, 유연성, 전도성, 저렴한 생산비 때문에 새로운 전기·전자 재료로서 기능성 전자 소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다.

이러한 유기물을 이용한 소자 중에서, 유기물을 활성층으로 사용하는 유기 박막 트랜지스터(Organic Thin Film Transistor)는 실리콘 TFT(Si-TFT)와 구조적으로 거의 같은 형태로서 반도체 영역에 실리콘(Si) 대신에 유기물을 사용한다는 차이점이 있다. 그러나, 이는 제작 공정 면에서 실리콘 TFT에 비해 간단하며 비용이 저렴하다는 장점을 가지고 있다.

일반적으로 유기 반도체는 크게 재료적 측면에서 oligothiophene, pentacene, phthalocyanine, C60 등의 저분자 재료와 polythiophene 계열, polythienylenevinylene 등의 고분자 재료로 나뉜다. 저분자 유기 반도체는 전하 이동도(Mobility)가 0.05 내지 1.5로서 우수하며, 점멸비 등의 특성도 우수하다. 그러나, 섀도우 마스크(Shadow mask)를 이용하여 진공 증착을 통해 유기 반도체를 적층하고 패터닝하므로 공정이 복잡하고, 생산성이 떨어져 양산 측면에서 문제가 많다. 반면, 고분자 유기 반도체는 전하 이동도가 0.001 내지 0.1로서 다소 낮지만 용매에 녹여 기판 위에 코팅 또는 프린팅이 가능하므로 대면적에 유리하고 양산성이 높다는 장점이 있다.

이러한 유기 반도체를 가지는 유기 박막 트랜지스터의 특성은 유기 반도체의 결정도, 기판과 유기 반도체 사이의 계면의 전하 특성 및 소스/드레인 전극과 유기 반도체 사이의 계면의 캐리어 주입 능력 등에 의해 좌우된다. 최근에는 이러한 특성을 개선하기 위하여 여러 가지 방법이 시도되고 있다.

본 발명이 이루고자 하는 기술적 과제는 양산성이 높고 트랜지스터 특성도 향상된 유기 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.

이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 유기 박막 트랜지스터 표시판의 제조 방법을 마련한다.

보다 상세하게는 절연 기판 위에 게이트 전극을 형성하는 단계, 절연 기판 위에 게이트 전극을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계, 소스 전극 및 드레인 전극 위에 형성되어 있는 유기 반도체를 형성하는 단계, 유기 반도체 및 게이트 절연막 위에 보호막을 형성하는 단계를 포함하고, 유기 반도체는 소스 전극 및 드레인 전극 위에 분무 코팅 방식에 의해 유기 반도체층을 형성하는 단계 및 유기 반도체층을 사진 식각하는 단계를 포함하여 이루어지는 유기 박막 트랜지스터 표시판의 제조 방법을 마련한다.

여기서 유기 반도체 및 게이트 절연막 위에 보호막을 형성하는 단계 이후에 보호막에 드레인 전극과 연결된 화소 전극 연결부를 노출하는 접촉구를 형성하는 단계 및 보호막 위에 접촉구를 통해 화소 전극 연결부와 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.

또한 게이트 전극과 소스 전극 및 드레인 전극은 전도성 고분자로 형성하는 것이 바람직하다.

또한 전도성 고분자는 분무 코팅 방식으로 도포하는 것이 바람직하다.

또한 게이트 절연막 및 보호층은 유기 재료로 형성하는 것이 바람직하다.

또한 유기 재료는 분무 코팅 방식으로 도포하는 것이 바람직하다.

또한 사진 식각하는 단계에 있어서 감광액은 분무 코팅 방식으로 도포하는 것이 바람직하다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시에에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 단면도로서, 도 1의 Ⅱ-Ⅱ' 선 및 Ⅱ'-Ⅱ" 선을 따라 잘라 도시한 단면도이다.

도 1 및 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은 투명한 절연 기판(110) 위에 복수의 게이트선(121)이 형성되어 있다.

게이트 신호를 전달하는 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(124)을 이룬다.

게이트선(121)은 주로 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다. 또한 게이트선(121)은 전도성 고분자를 이용하여 형성 할 수 있다.

그리고 게이트선(121)을 포함하는 절연 기판(110) 전면에는 질화 규소(SiNx) 등의 무기 절연물 또는 유기 절연물 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 각각 복수의 데이터선(171)과 복수의 드레인 전극(175)이 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 또한 드레인 전극(175)의 일단에는 드레인 전극(175)과 연결되어 있는 화소 전극 연결부(176)가 형성되어 있다.

데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다. 또한, 데이터선(171) 및 드레인 전극(175)도 전도성 고분자를 이용하여 형성 할 수 있다.

게이트 전극(124), 소스 전극(173) 및 드레인 전극(175) 위에는 유기 반도체(154)가 형성되어 있다.

유기 반도체(154)는 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)과 함께 유기 박막 트랜지스터(organic thin film transistor, TFT)를 이룬다. 또한, 유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용하여 형성 할 수 있다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 프린팅 공정에 적합하다. 그리고, 저분자 유기 반도체중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용한다.

유기 반도체(154) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.

보호막(180)에는 화소 전극 연결부(176)의 일부분 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉구(181, 182)가 형성되어 있다.

보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.

화소 전극(190)은 접촉구(181)를 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.

데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(common electrode)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.

접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

이러한 유기물로 이루어진 복수의 층을 가지는 유기 박막 트랜지스터는 일반적으로 스핀 코팅 방식에 의해 기판 위에 유기물을 도포하여 유기막을 형성한 다음 이를 사진 식각 공정을 이용하여 패터닝함으로써 각각의 특성에 맞는 유기막을 형성한다. 이때, 사진 식각 공정을 위한 감광액 또한 스핀 코팅 방식을 이용하여 도포한다.

그런데 유기막 위에 이를 패터닝하기 위한 감광액을 스핀 코팅(spin coating) 방식에 의해 도포할 경우, 스핀 코팅의 특성인 원심력에 의해 감광액 아래에 위치하는 유기막의 일부분이 깎이는 쉬어 스트레스(shear stress)가 발생한다. 또한 유기막의 하부 구조의 단차가 심한 경우에는 이 단차로 인하여 유기 물질이 특정한 부분에 몰리게 되어 유기막의 표면 균일도가 떨어지고, 이에 따라 주위의 배선이 단선 될 수 있다. 또한 스핀 코팅의 원심력에 의해 유기물 및 감광액의 상당량이 기판의 외부로 밀려나게 되어 유기물 및 감광액의 소모량이 크다.

그 결과, 트랜지스터의 특성 및 구동이 불안정해지며 생산성이 떨어진다.

본 발명에서는 이러한 문제점을 해소할 수 있는 유기 박막 트랜지스터 표시판의 제조 방법을 제안한다.

그러면, 도 1 및 도 2에 도시한 유기 박막 트랜지스터 표시판의 제조 방법에서 대하여 도 3a 내지 3f와 앞서의 도 1 및 내지 도 2를 참고로 하여 상세히 설명한다.

도 3a 내지 도 3f는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판을 제조하는 단계를 도시한 도면이다.

먼저 도 3a에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 금속을 스퍼터링 따위의 방법으로 증착하거나, 전도성 고분자를 분무 코팅(spray coating) 방식으로 도포하여 도전체층을 형성한 다음 사진 식각하여 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 형성한다.

이어 도 3b에 도시된 바와 같이, 절연 기판(110) 위에 게이트 전극(124)을 덮도록 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 산화 규소(SiO₂) 또는 질화 규소(SiNx) 등의 무기 절연물 또는 유기 절연물로 형성한다. 이때 유기 절연물을 사용할 경우에는 분무 코팅 방식으로 유기 절연물을 도포하는 것이 바람직하다.

그리고 도 3c에 도시된 바와 같이, 게이트 절연막(140) 위에 소스 전극(173), 드레인 전극(175) 및 화소 전극 연결부(176)를 형성한다. 이는 금 등의 도전층을 진공 열 증착하거나, 전도성 고분자를 분무 코팅 방식으로 도포한 다음 사진 식각 방법으로 패터닝하여 형성한다.

도 3d에 도시한 바와 같이, 소스 전극(173), 드레인 전극(175), 화소 전극 연결부(176)를 포함하는 게이트 절연막(140) 위에 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질을 분무 코팅 방식을 이용하여 도포하여 유기 반도체층(150)을 형성한다.

그리고, 유기 반도체층(150) 위에 감광액(도시하지 않음)을 분무 코팅 방식을 이용하여 도포한 다음 노광 및 현상하여 유기 반도체층(150) 위에 유기 반도체 형성 영역을 정의하는 감광막 패턴(40)을 형성한다.

도 3e에 도시한 바와 같이, 감광막 패턴을 마스크로 유기 반도체층(150)을 식각하여 유기 반도체(154)를 형성한다.

그리고 도 3f에 도시된 바와 같이, 소스 전극(173), 드레인 전극(175), 화소 전극 연결부(176)를 포함하는 게이트 절연막(140) 위에 질화 규소와 같은 무기 절연물 또는 낮은 유전율을 가지는 유기 절연물을 적층하여 보호막(180)을 형성한다. 이때 유기 절연물을 사용할 경우에는 유기 절연물을 분무 코팅 방식을 이용하는 적층하는 것이 바람직하다.

이어 보호막(180)을 사진 식각하여 복수의 접촉구(181, 182)를 형성한다. 접촉구(181, 182)는 드레인 전극(175)과 연결되어 있는 화소 전극 연결부(176) 및 데이터선(171)의 끝부분(179)을 각각 드러낸다.

이어, IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)를 형성한다. 화소 전극(190)과 접촉 보조 부재(82)의 재료가 IZO인 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 접촉 저항을 최소화하기 위해 바람직하다(도 1 및 도 2 참조).

앞서 설명한 바와 같이, 본 발명에서는 유기막을 유기액을 분무 코팅 방식으로 도포하여 형성함으로써, 기판 위에 코팅 불량이 없으며 균일한 두께를 갖는 유기막을 형성할 수 있다. 또한, 유기막의 두께 조절이 쉬우며 면적이 넓은 대형 기판에 용이하게 형서할 수 있다.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따르면 유기물을 기판에 분무 코팅 방식을 이용하여 도포함으로써, 유기막의 두께를 균일하게 하며, 코팅 불량이 발생하는 것을 방지하여 트랜지스터의 특성 및 구동을 안정화한다.

도 1은 본 발명의 한 실시에에 따른 유기 박막 트랜지스터 표시판의 배치도이고,

도 2는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 단면도로서, 도 1의 Ⅱ-Ⅱ' 선 및 Ⅱ'-Ⅱ" 선을 따라 잘라 도시한 단면도이고,

도 3a 내지 도 3f는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판을 제조하는 단계를 도시한 도면이다.

Claims (7)

1. 절연 기판 위에 게이트 전극을 형성하는 단계,

   상기 절연 기판 위에 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계,

   상기 소스 전극 및 드레인 전극 위에 형성되어 있는 유기 반도체를 형성하는 단계,

   상기 유기 반도체 및 게이트 절연막 위에 보호막을 형성하는 단계를 포함하고,

   상기 유기 반도체를 형성하는 단계는 상기 소스 전극 및 드레인 전극 위에 분무 코팅 방식에 의해 유기물을 도포하여 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층을 사진 식각하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
2. 제1항에서,

   상기 유기 반도체 및 게이트 절연막 위에 보호막을 형성하는 단계 이후에

   상기 보호막에 상기 드레인 전극과 연결된 화소 전극 연결부를 노출하는 접촉구를 형성하는 단계 및 상기 보호막 위에 상기 접촉구를 통해 상기 화소 전극 연결부와 연결되는 화소 전극을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
3. 제1항에서,

   상기 게이트 전극과 소스 전극 및 드레인 전극은 전도성 고분자로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
4. 제3항에서,

   상기 전도성 고분자는 분무 코팅 방식으로 도포하는 유기 박막 트랜지스터 표시판의 제조 방법.
5. 제1항에서,

   상기 게이트 절연막 및 보호층은 유기 재료로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
6. 제5항에서,

   상기 유기 재료는 분무 코팅 방식으로 도포하는 유기 박막 트랜지스터 표시판의 제조 방법.
7. 제1항에서,

   상기 사진 식각하는 단계에 있어서 감광액은 분무 코팅 방식으로 도포하는 유기 박막 트랜지스터 표시판의 제조 방법.