CN114545695A - 显示面板及其制备方法、显示终端 - Google Patents
显示面板及其制备方法、显示终端 Download PDFInfo
- Publication number
- CN114545695A CN114545695A CN202210140559.9A CN202210140559A CN114545695A CN 114545695 A CN114545695 A CN 114545695A CN 202210140559 A CN202210140559 A CN 202210140559A CN 114545695 A CN114545695 A CN 114545695A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- display panel
- light shielding
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 145
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000011521 glass Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 abstract description 17
- 230000008025 crystallization Effects 0.000 abstract description 17
- 230000008569 process Effects 0.000 abstract description 15
- 238000004220 aggregation Methods 0.000 abstract description 9
- 230000002776 aggregation Effects 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 275
- 239000010408 film Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供一种显示面板及其制备方法、显示终端,显示面板包括衬底基板、遮光层、缓冲层以及有源层,有源层的材料为多晶硅,有源层包括沟道部以及位于沟道部两侧的源极接触部和漏极接触部,沟道部在遮光层上的正投影位于遮光层上,衬底基板面向遮光层的一侧设置有第一凹槽,遮光层位于第一凹槽内;本发明通过在衬底基板面向遮光层的一侧设置第一凹槽,将遮光层设置于第一凹槽内,以减小遮光层在衬底基板上的凸起,从而减小缓冲层在遮光层的边界处形成的凸起,避免多晶硅在晶化过程中晶界在凸起处聚集造成的群亮暗点,从而可以提升产品良率。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板及其制备方法、显示终端。
背景技术
低温多晶硅液晶显示(Low Temperature Poly-silicon Liquid CrystalDisplay,LTPS LCD)面板行业中,群亮暗点是一种常见不良,其主要原因是非晶硅(A-si)在进行准分子激光退火(Excimer Laser Annealing,ELA)晶化时激光扫描方向与子像素(sub-Pixel)排布方向垂直,导致有源层与遮光层的交叠部位与ELA晶化形成的晶界平行,造成晶界在有源层与遮光层的交叠部位聚集,导致此处电子传输异常,最终造成子像素出现暗点或亮点不良。
目前,现有技术是在玻璃基板表面形成遮光层等膜层,此种结构的遮光层是在玻璃基板上凸出一块,导致后续沉积的缓冲层在遮光层的边界处形成凸起,最终导致多晶硅在晶化过程中晶界在凸起处聚集,最终出现群亮暗点。为改善群亮暗点,目前主要从大板排版(竖向排版)方向以及减薄遮光层的膜层厚度入手,但效果不佳。故,有必要改善这一缺陷。
发明内容
本发明实施例提供一种显示面板,用于解决现有技术的显示面板的遮光层位于玻璃基板表面,导致后续沉积的缓冲层在遮光层的边界处形成凸起,最终导致多晶硅在晶化过程中晶界在凸起处聚集,导致凸起处电子传输异常,存在群亮暗点不良的技术问题。
本发明实施例提供一种显示面板,包括衬底基板、遮光层、缓冲层以及有源层;所述遮光层位于所述衬底基板上;所述缓冲层位于所述衬底基板上,所述缓冲层覆盖所述遮光层;所述有源层位于所述缓冲层上,所述有源层的材料为多晶硅,所述有源层包括沟道部以及位于所述沟道部两侧的源极接触部和漏极接触部,所述沟道部在所述遮光层上的正投影位于所述遮光层上;其中,所述衬底基板面向所述遮光层的一侧设置有第一凹槽,所述遮光层位于所述第一凹槽内。
在本发明实施例提供的显示面板中,在所述显示面板的出光方向上,所述第一凹槽的深度大于0且小于或等于所述遮光层的厚度。
在本发明实施例提供的显示面板中,所述衬底基板包括第一衬底层和第二衬底层,所述第二衬底层位于所述第一衬底层面向所述遮光层的一侧表面,所述第一凹槽位于所述第二衬底层上。
在本发明实施例提供的显示面板中,所述第一衬底层为玻璃基板,所述第二衬底层为氧化硅膜。
在本发明实施例提供的显示面板中,在所述显示面板的出光方向上,所述第二衬底层的厚度等于所述第一凹槽的深度。
在本发明实施例提供的显示面板中,在垂直于所述显示面板的出光方向上,所述遮光层的宽度大于所述有源层的宽度,所述有源层在所述遮光层上的正投影位于所述遮光层上。
本发明实施例提供一种显示面板的制备方法,包括:在衬底基板上制备第一凹槽;在所述第一凹槽内制备遮光层;在所述衬底基板上制备缓冲层,所述缓冲层覆盖所述遮光层;在所述缓冲层上制备有源层,所述有源层的材料为多晶硅,所述有源层包括沟道部以及位于所述沟道部两侧的源极接触部和漏极接触部,所述沟道部在所述遮光层上的正投影位于所述遮光层上。
在本发明实施例提供的显示面板的制备方法中,在所述显示面板的出光方向上,所述第一凹槽的深度大于0且小于或等于所述遮光层的厚度。
在本发明实施例提供的显示面板的制备方法中,所述在衬底基板上制备第一凹槽的步骤,包括:在第一衬底层上制备第二衬底层;在所述第二衬底层上制备第一凹槽。
本发明实施例还提供一种显示终端,包括终端主体和上述的显示面板,所述终端主体与所述显示面板组合为一体。
有益效果:本发明实施例提供的一种显示面板,包括衬底基板、遮光层、缓冲层以及有源层;遮光层位于衬底基板上;缓冲层位于衬底基板上,缓冲层覆盖遮光层;有源层位于缓冲层上,有源层的材料为多晶硅,有源层包括沟道部以及位于沟道部两侧的源极接触部和漏极接触部,沟道部在遮光层上的正投影位于遮光层上;其中,衬底基板面向遮光层的一侧设置有第一凹槽,遮光层位于第一凹槽内;本发明通过在衬底基板面向遮光层的一侧设置第一凹槽,将遮光层设置于第一凹槽内,以减小遮光层在衬底基板上的凸起,从而减小缓冲层在遮光层的边界处形成的凸起,避免多晶硅在晶化过程中晶界在凸起处聚集造成的群亮暗点,从而可以提升产品良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是现有技术的显示面板的俯视图。
图2是本发明实施例提供的显示面板的剖面图。
图3是本发明实施例提供的另一显示面板的剖面图。
图4是本发明实施例提供的又一显示面板的剖面图。
图5是本发明实施例提供的显示面板的制备方法流程图。
图6a~图6d是本发明实施例提供的第一凹槽的制备工艺流程中各组件的基本结构示意图。
图7a~图7d是本发明实施例提供的第一凹槽的另一制备工艺流程中各组件的基本结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。在附图中,为了清晰及便于理解和描述,附图中绘示的组件的尺寸和厚度并未按照比例。
如图1所示,为现有技术的显示面板的俯视图,现有技术的遮光层1通常位于玻璃基板(图未示)的表面,即遮光层1在玻璃基板上凸出一块,有源层2位于遮光层1上,有源层2的材料为多晶硅,有源层2还包括两侧的源极接触部3和漏极接触部4。其中,有源层2是由非晶硅经过准分子激光退火晶化而形成的多晶硅薄膜,在多晶硅的晶化过程中,晶界在有源层2与遮光层1的交叠部位5(即遮光层1的边界凸起处)聚集,导致交叠部位5的电子传输异常,最终导致子像素出现群亮暗点不良,本发明实施例可以解决上述缺陷。
如图2所示,为本发明实施例提供的显示面板的剖面图,所述显示面板包括衬底基板10、遮光层20、缓冲层30以及有源层40;所述遮光层20位于所述衬底基板10上;所述缓冲层30位于所述衬底基板10上,所述缓冲层30覆盖所述遮光层20;所述有源层40位于所述缓冲层30上,所述有源层40的材料为多晶硅,所述有源层40包括沟道部401以及位于所述沟道部401两侧的源极接触部403和漏极接触部404,所述沟道部401在所述遮光层20上的正投影位于所述遮光层20上;其中,所述衬底基板10面向所述遮光层20的一侧设置有第一凹槽21,所述遮光层20位于所述第一凹槽21内。
可以理解的是,本发明在不改变薄膜晶体管的膜层架构及显示原理的基础上,通过在衬底基板10面向遮光层20的一侧设置第一凹槽21,将遮光层20设置于第一凹槽21内,以减小遮光层20在衬底基板10上的凸起,从而减小缓冲层30在遮光层20的边界处形成的凸起,避免多晶硅在晶化过程中晶界在凸起处聚集造成的群亮暗点,从而可以提升产品良率。
需要说明的是,所述沟道部401在所述遮光层20上的正投影位于所述遮光层20上,即所述遮光层20可以遮挡所述沟道部401,可以避免光线直射所述沟道部401,对沟道部401的性能造成影响,避免影响薄膜晶体管的稳定性。
在一种实施例中,在所述显示面板的出光方向上,所述第一凹槽21的深度大于0且小于或等于所述遮光层20的厚度。
可以理解的是,在显示面板的出光方向上,本实施例通过将第一凹槽21的深度设置为大于0且小于或等于遮光层20的厚度,不仅可以将遮光层20的一部分镶嵌于第一凹槽21内,而且不会额外增加衬底基板10的厚度,遮光层20的一部分镶嵌于第一凹槽21内,可以减小遮光层20在衬底基板10上的凸起,可以避免多晶硅在晶化过程中晶界在凸起处聚集造成的群亮暗点。
在一种实施例中,所述衬底基板10为玻璃基板,所述遮光层20的材料为金属,所述缓冲层30的材料为氮化硅或氧化硅中的一种或二者的组合,图2中以缓冲层30的材料为氮化硅301和氧化硅302二者的组合为例进行绘示。
在一种实施例中,所述有源层40是通过采用低温结晶工艺将非晶硅薄膜转化为低温多晶硅薄膜而形成的,所述低温结晶工艺可以为固相晶化、准分子激光晶化、快速热退火、或金属横向诱导法等。
在一种实施例中,所述有源层40还包括位于沟道部401和源极接触部403之间、位于沟道部401和漏极接触部404之间的轻掺杂部402。
在一种实施例中,所述显示面板还包括:位于所述缓冲层30上且覆盖所述有源层40的栅极绝缘层50、位于所述栅极绝缘层50上且对应所述沟道部401设置的栅极60、位于所述栅极绝缘层50上且覆盖所述栅极60的层间绝缘层70以及位于所述层间绝缘层70上的第一金属层80,所述第一金属层80包括源极801和漏极802,所述源极801和所述漏极802分别通过过孔与所述源极接触部403和所述漏极接触部404电性连接。
需要说明的是,所述栅极绝缘层50的厚度可以在500埃至5000埃之间任意选择。例如所述栅极绝缘层50的厚度大于2500埃,以保证所述栅极绝缘层50具有足够的厚度,避免栅极绝缘层50受成膜条件和环境杂质的影响,造成暗点不良。
在一种实施例中,所述栅极60、所述源极801和所述漏极802的材料为钼、铝及铜中的一种或多种的组合,所述栅极绝缘层50和所述层间绝缘层70的材料为氮化硅或氧化硅中的一种或二者的组合。
在一种实施例中,所述显示面板还包括:位于所述层间绝缘层70上且覆盖所述源极801和所述漏极802的平坦化层90、位于所述平坦化层90上的第二金属层11、位于所述平坦化层90上且覆盖所述第二金属层11的钝化层12以及位于所述钝化层12上的第三金属层13,所述第二金属层11包括图案化的多个底部电极111,所述第三金属层13包括图案化的顶部电极131和多个信号线132,所述顶部电极131通过过孔与所述漏极802电性连接。
接下来,请参阅图3,为本发明实施例提供的另一显示面板的剖面图,所述显示面板包括衬底基板10和位于所述衬底基板10上的遮光层20,所述衬底基板10面向所述遮光层20的一侧设置有第一凹槽21,所述遮光层20位于所述第一凹槽21内。
在本实施例中,所述衬底基板10包括第一衬底层101和第二衬底层102,所述第二衬底层102位于所述第一衬底层101面向所述遮光层20的一侧表面,所述第一凹槽21位于所述第二衬底层102上。
可以理解的是,本实施例通过将衬底基板10分为第一衬底层101和第二衬底层102,将第一凹槽21设置在第二衬底层102上,第二衬底层102可以更好的阻止第一衬底层101中的离子进入到位于第二衬底层102远离第一衬底层101一侧的膜层中,避免影响器件的稳定性。
在一种实施例中,所述第一衬底层101为玻璃基板,所述第二衬底层102为氧化硅膜。需要说明的是,在本实施例中,所述第一衬底层101为素玻璃,即制成的玻璃基板成品,本实施例通过在素玻璃上沉积氧化硅膜,氧化硅膜可以阻止玻璃基板中的离子进入到位于氧化硅膜上的其他膜层中,避免对其他膜层造成影响。
在一种实施例中,在所述显示面板的出光方向上,所述第二衬底层102的厚度等于所述第一凹槽21的深度。可以理解的是,本实施例通过将第二衬底层102的厚度设置为等于第一凹槽21的深度,第一凹槽21的深度是根据遮光层20需要往下镶嵌的距离来决定的,而第二衬底层102的厚度等于第一凹槽21的深度,即第一凹槽21既不会往下延伸至第一衬底层101,也不会使第二衬底层102的厚度太厚导致衬底基板10的整体厚度过厚。
接下来,请参阅图4,为本发明实施例提供的又一显示面板的剖面图,所述显示面板包括衬底基板10、遮光层20、缓冲层30以及有源层40;所述遮光层20位于所述衬底基板10上;所述缓冲层30位于所述衬底基板10上,所述缓冲层30覆盖所述遮光层20;所述有源层40位于所述缓冲层30上,所述有源层40的材料为多晶硅,所述有源层40包括沟道部401以及位于所述沟道部401两侧的源极接触部403和漏极接触部404,所述沟道部401在所述遮光层20上的正投影位于所述遮光层20上;其中,所述衬底基板10面向所述遮光层20的一侧设置有第一凹槽21,所述遮光层20位于所述第一凹槽21内。
在本实施例中,在垂直于所述显示面板的出光方向上,所述遮光层20的宽度大于所述有源层40的宽度,所述有源层40在所述遮光层20上的正投影位于所述遮光层20上。
可以理解的是,由于本实施例中,遮光层20的宽度大于有源层40的宽度,因此,遮光层20的边界凸起处与有源层40无重叠,因此,遮光层20的凸起不会对有源层40造成影响,在多晶硅晶化过程中,晶界不会发生聚集,不会导致有源层40上的电子传输异常,可以避免产生群亮暗点。
接下来,请参阅图5,为本发明实施例提供的显示面板的制备方法流程图,所述制备方法包括:
S1、在衬底基板上制备第一凹槽;
S2、在所述第一凹槽内制备遮光层;
S3、在所述衬底基板上制备缓冲层,所述缓冲层覆盖所述遮光层;
S4、在所述缓冲层上制备有源层,所述有源层的材料为多晶硅,所述有源层包括沟道部以及位于所述沟道部两侧的源极接触部和漏极接触部,所述沟道部在所述遮光层上的正投影位于所述遮光层上。
可以理解的是,本实施例通过在衬底基板上制备第一凹槽,在第一凹槽内制备遮光层,以减小遮光层在衬底基板上的凸起,从而减小缓冲层在遮光层的边界处形成的凸起,避免多晶硅在晶化过程中晶界在凸起处聚集造成的群亮暗点,从而可以提升产品良率。
在一种实施例中,在所述显示面板的出光方向上,所述第一凹槽的深度大于0且小于或等于所述遮光层的厚度。可以理解的是,本实施例通过将第一凹槽的深度设置为大于0且小于或等于遮光层的厚度,不仅可以将遮光层的一部分镶嵌于第一凹槽内,而且不会额外增加衬底基板的厚度,遮光层的一部分镶嵌于第一凹槽内,可以减小遮光层在衬底基板上的凸起,可以避免多晶硅在晶化过程中晶界在凸起处聚集造成的群亮暗点。
在一种实施例中,所述在衬底基板上制备第一凹槽的步骤,包括:在第一衬底层上制备第二衬底层;在所述第二衬底层上制备第一凹槽。可以理解的是,本实施例通过将衬底基板分为第一衬底层和第二衬底层,将第一凹槽设置在第二衬底层上,第二衬底层可以更好的阻止第一衬底层中的离子进入到位于第二衬底层远离第一衬底层一侧的膜层中,避免影响器件的稳定性。
接下来,请参阅图6a~图6d,为本发明实施例提供的第一凹槽的制备工艺流程中各组件的基本结构示意图,首先如图6a所示,在衬底基板10上涂布一层光阻31;然后如图6b所示,采用光罩32对所述光阻31进行曝光、显影,所述光罩32包括透光区A1和遮光区A2,其中,位于所述透光区A1内的光阻31被完全去除,位于所述遮光区A2内的光阻31被完全保留。
接下来,如图6c所示,对无光阻31保护的衬底基板10进行蚀刻,以形成第一凹槽21;最后,如图6d所示,将剩余的光阻31全部剥离,以制备完成具有第一凹槽21的衬底基板10。
可以理解的是,本实施例通过首先在衬底基板10上蚀刻出第一凹槽21,然后再形成遮光层20(如图2),遮光层20的一部分会镶嵌在第一凹槽21中,可以在保证遮光层20的膜厚不变的情况下,减小遮光层20超出衬底基板10表面的高度,同时缓冲层30(如图2)成膜后在遮光层20的边界处也不会存在异常凸起,从而使得有源层40(如图2)在与遮光层20的交界处不会出现晶界聚集的问题,从根本上解决了群亮暗点的问题。
接下来,请参阅图7a~图7d,为本发明实施例提供的第一凹槽的另一制备工艺流程中各组件的基本结构示意图,首先如图7a所示,在第一衬底层101上制备第二衬底层102,第一衬底层101和第二衬底层102组合为衬底基板10,然后在第二衬底层102上涂布一层光阻31;然后如图7b所示,采用光罩32对所述光阻31进行曝光、显影,所述光罩32包括透光区A1和遮光区A2,其中,位于所述透光区A1内的光阻31被完全去除,位于所述遮光区A2内的光阻31被完全保留。
接下来,如图7c所示,对无光阻31保护的第二衬底层102进行蚀刻,以形成第一凹槽21;最后,如图7d所示,将剩余的光阻31全部剥离,以制备完成具有第一凹槽21的衬底基板10。
可以理解的是,本实施例与图6a~图6d所示的实施例相比,区别在于,本实施例的衬底基板10分为第一衬底层101和第二衬底层102,第一凹槽21设置在第二衬底层102上,第二衬底层102可以更好的阻止第一衬底层101中的离子进入到位于第二衬底层102远离第一衬底层101一侧的膜层中,避免影响器件的稳定性。
本发明实施例还提供一种显示终端,包括终端主体和上述的显示面板,所述终端主体与所述显示面板组合为一体,所述显示面板的结构及其制备方法请参阅图2至图7d及相关说明,此处不再赘述。本发明实施例提供的显示终端可以为:手机、平板电脑、笔记本电脑、电视机、数码相机、导航仪等具有显示功能的产品或部件。
综上所述,本发明实施例提供的一种显示面板,包括衬底基板、遮光层、缓冲层以及有源层;遮光层位于衬底基板上;缓冲层位于衬底基板上,缓冲层覆盖遮光层;有源层位于缓冲层上,有源层的材料为多晶硅,有源层包括沟道部以及位于沟道部两侧的源极接触部和漏极接触部,沟道部在遮光层上的正投影位于遮光层上;其中,衬底基板面向遮光层的一侧设置有第一凹槽,遮光层位于第一凹槽内;本发明通过在衬底基板面向遮光层的一侧设置第一凹槽,将遮光层设置于第一凹槽内,以减小遮光层在衬底基板上的凸起,从而减小缓冲层在遮光层的边界处形成的凸起,避免多晶硅在晶化过程中晶界在凸起处聚集造成的群亮暗点,从而可以提升产品良率,解决了现有技术的显示面板的遮光层位于玻璃基板表面,导致后续沉积的缓冲层在遮光层的边界处形成凸起,最终导致多晶硅在晶化过程中晶界在凸起处聚集,导致凸起处电子传输异常,存在群亮暗点不良的技术问题。
以上对本发明实施例所提供的一种显示面板及其制备方法、显示终端进行了详细介绍。应理解,本文所述的示例性实施方式应仅被认为是描述性的,用于帮助理解本发明的方法及其核心思想,而并不用于限制本发明。
Claims (10)
1.一种显示面板,其特征在于,包括:
衬底基板;
遮光层,位于所述衬底基板上;
缓冲层,位于所述衬底基板上,所述缓冲层覆盖所述遮光层;
有源层,位于所述缓冲层上,所述有源层的材料为多晶硅,所述有源层包括沟道部以及位于所述沟道部两侧的源极接触部和漏极接触部,所述沟道部在所述遮光层上的正投影位于所述遮光层上;
其中,所述衬底基板面向所述遮光层的一侧设置有第一凹槽,所述遮光层位于所述第一凹槽内。
2.如权利要求1所述的显示面板,其特征在于,在所述显示面板的出光方向上,所述第一凹槽的深度大于0且小于或等于所述遮光层的厚度。
3.如权利要求2所述的显示面板,其特征在于,所述衬底基板包括第一衬底层和第二衬底层,所述第二衬底层位于所述第一衬底层面向所述遮光层的一侧表面,所述第一凹槽位于所述第二衬底层上。
4.如权利要求3所述的显示面板,其特征在于,所述第一衬底层为玻璃基板,所述第二衬底层为氧化硅膜。
5.如权利要求3所述的显示面板,其特征在于,在所述显示面板的出光方向上,所述第二衬底层的厚度等于所述第一凹槽的深度。
6.如权利要求1所述的显示面板,其特征在于,在垂直于所述显示面板的出光方向上,所述遮光层的宽度大于所述有源层的宽度,所述有源层在所述遮光层上的正投影位于所述遮光层上。
7.一种显示面板的制备方法,其特征在于,包括:
在衬底基板上制备第一凹槽;
在所述第一凹槽内制备遮光层;
在所述衬底基板上制备缓冲层,所述缓冲层覆盖所述遮光层;
在所述缓冲层上制备有源层,所述有源层的材料为多晶硅,所述有源层包括沟道部以及位于所述沟道部两侧的源极接触部和漏极接触部,所述沟道部在所述遮光层上的正投影位于所述遮光层上。
8.如权利要求7所述的显示面板的制备方法,其特征在于,在所述显示面板的出光方向上,所述第一凹槽的深度大于0且小于或等于所述遮光层的厚度。
9.如权利要求8所述的显示面板的制备方法,其特征在于,所述在衬底基板上制备第一凹槽的步骤,包括:
在第一衬底层上制备第二衬底层;
在所述第二衬底层上制备第一凹槽。
10.一种显示终端,其特征在于,包括终端主体和如权利要求1至6任一项所述的显示面板,所述终端主体与所述显示面板组合为一体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210140559.9A CN114545695A (zh) | 2022-02-16 | 2022-02-16 | 显示面板及其制备方法、显示终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210140559.9A CN114545695A (zh) | 2022-02-16 | 2022-02-16 | 显示面板及其制备方法、显示终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114545695A true CN114545695A (zh) | 2022-05-27 |
Family
ID=81674876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210140559.9A Pending CN114545695A (zh) | 2022-02-16 | 2022-02-16 | 显示面板及其制备方法、显示终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114545695A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573956A (zh) * | 2018-04-17 | 2018-09-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN111739897A (zh) * | 2020-07-14 | 2020-10-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
CN111900177A (zh) * | 2020-09-14 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法与显示面板 |
CN113013211A (zh) * | 2021-02-24 | 2021-06-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2022
- 2022-02-16 CN CN202210140559.9A patent/CN114545695A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573956A (zh) * | 2018-04-17 | 2018-09-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN111739897A (zh) * | 2020-07-14 | 2020-10-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
CN111900177A (zh) * | 2020-09-14 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法与显示面板 |
CN113013211A (zh) * | 2021-02-24 | 2021-06-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8035103B2 (en) | Circuit board, electronic device, and method for producing circuit board | |
US6509614B1 (en) | TFT-LCD formed with four masking steps | |
CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
US11087985B2 (en) | Manufacturing method of TFT array substrate | |
US11397359B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
US7678619B2 (en) | Method of manufacturing a thin film transistor matrix substrate | |
US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
KR20190131582A (ko) | Tft 기판의 제조 방법 및 tft 기판 | |
CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
US11437409B2 (en) | Array substrate and manufacturing method thereof, and display device | |
WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
US20210066504A1 (en) | Thin film transistor and manufacturing method thereof and display device | |
US20120280332A1 (en) | Pixel structure and method for fabricating the same | |
CN107425011B (zh) | 阵列基板及其制作方法、显示装置 | |
EP3588562A1 (en) | Array substrate and display device | |
CN114005882B (zh) | 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法 | |
CN206441728U (zh) | 阵列基板和显示装置 | |
CN114545695A (zh) | 显示面板及其制备方法、显示终端 | |
CN110718467B (zh) | 一种tft阵列基板的制作方法 | |
CN203659865U (zh) | 一种阵列基板和显示装置 | |
CN106298647A (zh) | 一种阵列基板及其制备方法、显示面板及其制备方法 | |
US20020187572A1 (en) | Manufacturing method of thin film transistor panel | |
US20240234577A1 (en) | Semiconductor device and electronic device | |
CN113113428B (zh) | 一种阵列基板及其制备方法 | |
US20240258326A1 (en) | Display substrate and manufacturing method thereof, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |