CN107910338B - 阵列基板以及显示装置 - Google Patents

阵列基板以及显示装置 Download PDF

Info

Publication number
CN107910338B
CN107910338B CN201711279569.6A CN201711279569A CN107910338B CN 107910338 B CN107910338 B CN 107910338B CN 201711279569 A CN201711279569 A CN 201711279569A CN 107910338 B CN107910338 B CN 107910338B
Authority
CN
China
Prior art keywords
metal
region
array substrate
area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711279569.6A
Other languages
English (en)
Other versions
CN107910338A (zh
Inventor
谢剑星
杨一峰
张骢泷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201711279569.6A priority Critical patent/CN107910338B/zh
Publication of CN107910338A publication Critical patent/CN107910338A/zh
Application granted granted Critical
Publication of CN107910338B publication Critical patent/CN107910338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板，包括显示区和位于所述显示区周边的驱动电路区，所述驱动电路区包括形成在衬底基板上的第一金属层，所述第一金属层通过图案化工艺形成有多条金属走线，所述多条金属走线中包含有相邻的并且相互绝缘的第一金属走线和第二金属走线；其中，所述第一金属走线和所述第二金属走线之间的间距设置为50μm以上，否则，所述第一金属走线和所述第二金属走线之间的面积差异设置为不超过10％。本发明还公开了包含如上所述阵列基板的显示装置。

Description

阵列基板以及显示装置
技术领域
本发明涉及显示器技术领域,尤其涉及一种阵列基板，还涉及包含所述阵列基板的显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。GOA(Gate driver On Array)技术是TFT-LCD中的一种设计，其将LCD面板的栅极驱动电路集成在基板上，以提高LCD面板的集成度，减少了栅极驱动IC的使用率，由此得到广泛运用。而现有技术中的TFT(薄膜晶体管)基板上的GOA存在一些问题，其中发现在GOA电路中经常发生静电放电(Electrostatic Discharge，ESD)不良，即由于ESD引发GOA电路静电击穿，降低了TFT基板的良品率。
为了避免这种由于ESD现象所导致的降低TFT-LCD生产良率的问题，现有技术中一般采用ESD保护结构将制作TFT-LCD的过程中产生的电荷均匀扩散，来避免ESD现象的产生。但是现有技术中采用的ESD保护结构均是在TFT-LCD中的阵列基板制作结束后才形成的，这就使得在阵列基板的制作过程中所产生的电荷不能够被ESD保护结构均匀扩散，即在阵列基板的制作过程中，ESD现象仍然具有较高的发生机率。
在阵列基板的制备工艺中，需要在衬底基板上依次制备第一金属层(栅极走线层)、栅极绝缘层、半导体层和第二金属层(源漏极走线层)。对于，采用GOA技术的阵列基板，外围的驱动电路是直接设置在阵列基板上，由于走线空间的限制，外围的驱动电路中的第一金属层中的走线间距较小，而在第一金属层上方采用沉积法成膜和干法刻蚀工艺制备形成图案化的半导体层时，会在半导体层的表面产生并累积光生载流子，这些光生载流子会朝向对应于第一金属层中的走线位置聚集，极易发生ESD现象。
发明内容
有鉴于此，本发明提供了一种阵列基板，通过对阵列基板的第一金属层中的走线结构进行改进，有效地降低了该阵列基板的制作工艺过程中发生ESD现象的机率。
为了实现上述的目的，本发明采用了如下的技术方案：
一种阵列基板，包括显示区和位于所述显示区周边的驱动电路区，所述驱动电路区包括形成在衬底基板上的第一金属层，所述第一金属层通过图案化工艺形成有多条金属走线，所述多条金属走线中包含有相邻的并且相互绝缘的第一金属走线和第二金属走线；其中，所述第一金属走线和所述第二金属走线之间的间距设置为50μm以上，否则，所述第一金属走线和所述第二金属走线之间的面积差异设置为不超过10％。
优选地，对于所述第一金属走线和所述第二金属走线之间的间距小于50μm的某一位置，在所述第一金属走线上截取以所述某一位置为中心的包含一定长度的第一区域，在所述第二金属走线上截取以所述某一位置为中心的包含一定长度的第二区域，将所述第一区域和所述第二区域之间的面积差异设置为不超过10％。
优选地，所述一定长度的取值为100μm以上。
优选地，所述一定长度的取值为100μm。
优选地，以所述第一区域和所述第二区域中面积较大的为基准区域，所述第一区域和所述第二区域的面积之差不超过所述基准区域的10％。
优选地，以所述第一区域和所述第二区域中面积较小的为基准区域，所述第一区域和所述第二区域的面积之差不超过所述基准区域的10％。
优选地，所述驱动电路区包括GOA驱动单元和ESD保护单元，所述多条金属走线的其中一部分位于所述GOA驱动单元中，另一部分则位于所述ESD保护单元中；其中，所述第一金属走线和所述第二金属走线是同时位于所述GOA驱动单元中或者同时位于所述ESD保护单元中，或者是，所述第一金属走线和所述第二金属走线的其中之一位于所述GOA驱动单元中，另一个则位于所述ESD保护单元中。
优选地，所述驱动电路区还包括依次形成在所述第一金属层上的第一绝缘层、半导体层和第二金属层，所述GOA驱动单元和所述ESD保护单元分别包括薄膜晶体管，所述第一金属层用于图案化形成所述薄膜晶体管的栅极以及栅极走线，所述半导体层用于图案化形成所述薄膜晶体管的有源层，所述第二金属层用于图案化形成所述薄膜晶体管的源漏极以及源漏极走线。
优选地，所述半导体层的材料为非晶硅。
本发明还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例中提供的一种阵列基板，对于第一金属层中包含的相邻的并且相互绝缘的第一金属走线和第二金属走线，将第一金属走线和第二金属走线之间的间距设置为50μm以上，否则，将第一金属走线和所述第二金属走线之间的面积差异设置为不超过10％，通过增加金属走线的间距或者减小金属走线的面积差异，可以防止在制备半导体层时由于光生载流子的聚集而发生ESD现象，有效地降低了该阵列基板的制作工艺过程中发生ESD现象的机率。
附图说明
图1是本发明实施例提供的阵列基板的布局结构示意图；
图2是本发明实施例中的驱动电路区的截面结构示意图；
图3是本发明实施例中的驱动电路区中的第一金属层的示例性平面图；
图4是如图3中A部分的放大示意图；
图5是本发明实施例提供的显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
本实施例提供了一种阵列基板，图1示出了所述阵列基板的布局结构示意图，如图1所示，该阵列基板包括显示区1和位于所述显示区1周边的驱动电路区2。所述显示区1内包含有阵列设置的薄膜晶体管，每个薄膜晶体管设置有相应的栅极、源漏极、绝缘层和有源层。所述驱动电路区2包括包括GOA驱动单元2a和ESD保护单元2b，所述ESD保护单元2b设置在所述GOA驱动单元2a和所述显示区1之间，所述GOA驱动单元2a主要是用于向所述显示区1提供栅极信号，所述ESD保护单元2b主要是用于排除静电，防止静电对所述GOA驱动单元2a和所述显示区1中的电路造成破坏。
所述GOA驱动单元2a和所述ESD保护单元2b也是分别包括薄膜晶体管，每个薄膜晶体管设置有相应的栅极、源漏极、绝缘层和有源层。因此，如图2所示，所述阵列基板中，所述驱动电路区2包括形成在衬底基板20上的第一金属层21，还包括依次形成在所述第一金属层21上的第一绝缘层22、半导体层23和第二金属层24，所述第一金属层21用于图案化形成所述薄膜晶体管(驱动电路区2中的薄膜晶体管)的栅极以及栅极走线，所述半导体层23用于图案化形成所述薄膜晶体管的有源层，所述第二金属层24用于图案化形成所述薄膜晶体管的源漏极以及源漏极走线。也就是说，所述GOA驱动单元2a和所述ESD保护单元2b是通过将所述第一金属层21、第一绝缘层22、半导体层23和第二金属层24进行图形化处理后制备形成的。
其中，所述第一金属层21和所述第二金属层24的材料为Cr、W、Ti、Ta、Mo、Al或Cu的单层金属层，或者是Cr、W、Ti、Ta、Mo、Al和Cu中的任意两种或两种以上的金属组合构成的复合金属层。所述栅极绝缘层22的材料可以为SiOx或SiNx的单层结构，或者是有SiOx和SiNx的组合构成的复合绝缘层。所述半导体层23可以采用非晶硅(a-Si)。
其中，参阅图3，所述第一金属层21通过图案化工艺形成有多条金属走线21a、21b，所述多条金属走线21a、21b中，有一些可能是相互电性连接的，另外的一些则是相互绝缘的。所述多条金属走线21a、21b中，其中一部分是对应位于所述GOA驱动单元2a中，另一部分则对应位于所述ESD保护单元2b中。
在现有技术中，在第一金属层21上方采用沉积法成膜和干法刻蚀工艺制备形成图案化的半导体层23时，会在半导体层23的表面产生并累积光生载流子，这些光生载流子会朝向对应于第一金属层21中的走线21a、21b位置聚集，极易发生ESD现象。鉴于这样的问题，本发明的技术方案主要针对第一金属层21中的走线结构进行改进，以尽量避免在制备上方的半导体层23时发生ESD现象。
具体地，在多条金属走线21a、21b中，针对相邻的并且相互绝缘的第一金属走线21a和第二金属走线21b，将所述第一金属走线21a和所述第二金属走线21b之间的间距设置为50μm以上，否则，若所述第一金属走线21a和所述第二金属走线21b之间的间距需要设置小于50μm，则将所述第一金属走线21a和所述第二金属走线21b之间的面积差异设置为不超过10％。
其中，所述第一金属走线21a和所述第二金属走线21b是沿同一方向并排延伸。所述第一金属走线21a和第二金属走线21b之间的间距设置为50μm以上是指：在沿其长度方向上，任意一个位置中两者的间距都达到50μm以上。否则，若是其中的某一个位置的间距小于50μm，则将所述第一金属走线21a和所述第二金属走线21b之间的间距判定为小于50μm，此时需要对所述第一金属走线21a和所述第二金属走线21b之间的面积差异进行设定，控制面积差异不超过10％。需要说明的是，对于具体的间距设定以及面积大小的设定，主要是在第一金属层21的构图工艺过程中控制，例如控制曝光光罩的具体图案来实现。其中，面积差异的比例可以是以第一金属走线21a或第二金属走线21b的面积为比较基准。
以上的结构中，通过增加第一金属层中金属走线的间距或者减小金属走线的面积差异，由此，在制备上方的半导体层23时，光生载流子聚集区域的间距增大，或者两个聚集区域的电荷量的差异较小，因此可以防止发生ESD现象，有效地降低了该阵列基板的制作工艺过程中发生ESD现象的机率。
在本实施例中，如图3所示，所述第一金属走线21a是位于所述GOA驱动单元2a中，所述第二金属走线21b则位于所述ESD保护单元2b中。需要说明的是，在一些具体的实施例中，所述第一金属走线21a和所述第二金属走线21b也可以是同时位于所述GOA驱动单元2a中或者同时位于所述ESD保护单元2b中的走线。也就是说，只要所述第一金属走线21a和所述第二金属走线21b是属于相邻的并且相互绝缘的走线，都可以采用以上的间距和面积差异的限定参数进行设置，以减少后续工艺过程中发生ESD现象的机率。
在一些具体的技术方案中，参阅图3和图4，所述第一金属走线21a和第二金属走线21b之间的间距存在达到50μm以上的区域和小于50μm的区域，如图3中的D1≥50μm，而D2<50μm。则对于第一金属走线21a和第二金属走线21b的存在间距小于50μm的某一位置(如图4中D2位置)，在所述第一金属走线21a上截取以所述某一位置为中心的包含一定长度L的第一区域201，在所述第二金属走线21b上截取以所述某一位置为中心的包含一定长度L的第二区域202，将所述第一区域201和所述第二区域202之间的面积差异设置为不超过10％。其中，所述一定长度L的取值优选为100μm以上，即，以所述某一位置为中心，截取其前后各50μm以上的长度范围内的区域进行比较两者的面积，并控制该范围内的面积差异不超过10％。
在优选的实施例中，所述一定长度L的取值为100μm。需要说明的是，若其中的某一条金属走线的长度不足以截取到设定的长度，则完全截取该条金属走线的全部长度，并从另一条金属走线中截取相同的长度进行比较。例如，若L设定为100μm，即，以所述某一位置为中心，截取其前后各50μm的长度范围内的区域进行比较。假如所述第二金属走线21b从所述某一位置向后延伸的长度已经不足50μm，例如是40μm，则所述第二区域202只能是包括位于所述某一位置之前的50μm的长度和位于所述某一位置之后前的40μm的长度；此时，在所述第一金属走线21a上截取的第一区域201，也应当是对应的位于所述某一位置之前的50μm的长度和位于所述某一位置之后前的40μm的长度。
其中，可以是以所述第一区域201和所述第二区域202中面积较大的为基准区域，也可以是以所述第一区域201和所述第二区域202中面积较小的为基准区域，然后将所述第一区域201和所述第二区域202的面积之差设置为不超过所述基准区域的10％。在该具体的方案中，仅针对间距小于50μm的区域进行局部面积调整，使得走线的设计更加灵活且易于实现，减小因对走线结构的变更而导致对其他结构的影响。
综上所述，本发明实施例提供的一种阵列基板，对于第一金属层中包含的相邻的并且相互绝缘的第一金属走线和第二金属走线，将第一金属走线和第二金属走线之间的间距设置为50μm以上，否则，将第一金属走线和所述第二金属走线之间的面积差异设置为不超过10％，通过增加金属走线的间距或者减小金属走线的面积差异，可以防止在制备半导体层时由于光生载流子的聚集而发生ESD现象，有效地降低了该阵列基板的制作工艺过程中发生ESD现象的机率。
本实施例还提供了一种显示装置，其中采用了前述实施例所提供的阵列基板。具体地，以薄膜晶体管液晶显示装置为例，参阅图5，该液晶显示装置包括液晶面板100及背光模组200，所述液晶面板100与所述背光模组200相对设置，所述背光模组200提供显示光源给所述液晶面板100，以使所述液晶面板100显示影像。其中，液晶面板100包括相对设置的阵列基板101和滤光基板102，还包括位于阵列基板101和滤光基板102之间的液晶层103。其中，阵列基板101即采用了本发明实施例提供的阵列基板。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (9)

1.一种阵列基板，包括显示区和位于所述显示区周边的驱动电路区，所述驱动电路区包括形成在衬底基板上的第一金属层，其特征在于，所述第一金属层通过图案化工艺形成有多条金属走线，所述多条金属走线中包含有相邻的并且相互绝缘的第一金属走线和第二金属走线；其中，所述第一金属走线和所述第二金属走线之间的间距设置为50μm以上，否则，所述第一金属走线和所述第二金属走线之间的面积差异设置为不超过10％；
其中，对于所述第一金属走线和所述第二金属走线之间的间距小于50μm的某一位置，在所述第一金属走线上截取以所述某一位置为中心的包含一定长度的第一区域，在所述第二金属走线上截取以所述某一位置为中心的包含一定长度的第二区域，将所述第一区域和所述第二区域之间的面积差异设置为不超过10％。
2.根据权利要求1所述的阵列基板，其特征在于，所述一定长度的取值为100μm以上。
3.根据权利要求2所述的阵列基板，其特征在于，所述一定长度的取值为100μm。
4.根据权利要求1所述的阵列基板，其特征在于，以所述第一区域和所述第二区域中面积较大的为基准区域，所述第一区域和所述第二区域的面积之差不超过所述基准区域的10％。
5.根据权利要求1所述的阵列基板，其特征在于，以所述第一区域和所述第二区域中面积较小的为基准区域，所述第一区域和所述第二区域的面积之差不超过所述基准区域的10％。
6.根据权利要求1-5任一所述的阵列基板，其特征在于，所述驱动电路区包括GOA驱动单元和ESD保护单元，所述多条金属走线的其中一部分位于所述GOA驱动单元中，另一部分则位于所述ESD保护单元中；其中，所述第一金属走线和所述第二金属走线是同时位于所述GOA驱动单元中或者同时位于所述ESD保护单元中，或者是，所述第一金属走线和所述第二金属走线的其中之一位于所述GOA驱动单元中，另一个则位于所述ESD保护单元中。
7.根据权利要求6所述的阵列基板，其特征在于，所述驱动电路区还包括依次形成在所述第一金属层上的第一绝缘层、半导体层和第二金属层，所述GOA驱动单元和所述ESD保护单元分别包括薄膜晶体管，所述第一金属层用于图案化形成所述薄膜晶体管的栅极以及栅极走线，所述半导体层用于图案化形成所述薄膜晶体管的有源层，所述第二金属层用于图案化形成所述薄膜晶体管的源漏极以及源漏极走线。
8.根据权利要求7所述的阵列基板，其特征在于，所述半导体层的材料为非晶硅。
9.一种显示装置，包括权利要求1-8任一所述的阵列基板。
CN201711279569.6A 2017-12-06 2017-12-06 阵列基板以及显示装置 Active CN107910338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711279569.6A CN107910338B (zh) 2017-12-06 2017-12-06 阵列基板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711279569.6A CN107910338B (zh) 2017-12-06 2017-12-06 阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN107910338A CN107910338A (zh) 2018-04-13
CN107910338B true CN107910338B (zh) 2020-05-19

Family

ID=61854760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711279569.6A Active CN107910338B (zh) 2017-12-06 2017-12-06 阵列基板以及显示装置

Country Status (1)

Country Link
CN (1) CN107910338B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108732835A (zh) * 2018-05-29 2018-11-02 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示面板的光配向方法
CN108732840A (zh) * 2018-05-31 2018-11-02 深圳市华星光电技术有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941440A (zh) * 2013-12-30 2014-07-23 上海中航光电子有限公司 一种阵列基板、显示面板及显示器
CN104865764A (zh) * 2015-06-16 2015-08-26 深圳市华星光电技术有限公司 走线结构及阵列基板
CN107402660A (zh) * 2016-05-19 2017-11-28 速博思股份有限公司 具有金属走线的压力触控装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021942B (zh) * 2012-12-14 2015-08-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941440A (zh) * 2013-12-30 2014-07-23 上海中航光电子有限公司 一种阵列基板、显示面板及显示器
CN104865764A (zh) * 2015-06-16 2015-08-26 深圳市华星光电技术有限公司 走线结构及阵列基板
CN107402660A (zh) * 2016-05-19 2017-11-28 速博思股份有限公司 具有金属走线的压力触控装置

Also Published As

Publication number Publication date
CN107910338A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
US9929277B2 (en) Thin film transistor and fabrication method thereof, array substrate and display
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
EP0217406A2 (en) Thin-film transistor and method of fabricating the same
WO2010032386A1 (ja) 半導体装置
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
TW201338102A (zh) 主動元件及主動元件陣列基板
TWI406419B (zh) 垂直式薄膜電晶體及其製造方法以及包括該垂直式薄膜電晶體之顯示裝置及其製造方法
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
WO2015000255A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
US10510558B2 (en) Electronic device, thin film transistor, array substrate and manufacturing method thereof
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
GB2530223A (en) Method for manufacturing thin film transistor array substrate
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
US9972643B2 (en) Array substrate and fabrication method thereof, and display device
CN107910338B (zh) 阵列基板以及显示装置
US20150263050A1 (en) Pixel Structure and Manufacturing Method thereof
JPH0431376B2 (zh)
JP7488807B2 (ja) アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
CN112582342B (zh) 阵列基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder