JP7488807B2 - アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
JP7488807B2
JP7488807B2 JP2021194709A JP2021194709A JP7488807B2 JP 7488807 B2 JP7488807 B2 JP 7488807B2 JP 2021194709 A JP2021194709 A JP 2021194709A JP 2021194709 A JP2021194709 A JP 2021194709A JP 7488807 B2 JP7488807 B2 JP 7488807B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
hole
organic insulating
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021194709A
Other languages
English (en)
Other versions
JP2023081048A (ja
Inventor
裕一 齊藤
博章 古川
篤史 蜂谷
広志 松木薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to JP2021194709A priority Critical patent/JP7488807B2/ja
Priority to CN202211520868.5A priority patent/CN116207105A/zh
Priority to US18/070,579 priority patent/US20230168550A1/en
Publication of JP2023081048A publication Critical patent/JP2023081048A/ja
Application granted granted Critical
Publication of JP7488807B2 publication Critical patent/JP7488807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1316—Methods for cleaning the liquid crystal cells, or components thereof, during manufacture: Materials therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Description

本発明は、アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法に関する。
現在、アクティブマトリクス基板を備えた液晶表示装置が種々の用途に広く用いられている。アクティブマトリクス基板は、画素領域ごとにスイッチング素子を有する。スイッチング素子として薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス基板は、ＴＦＴ基板と呼ばれる。
ＴＦＴ基板は、画素領域ごとに設けられたＴＦＴおよび画素電極、ＴＦＴにゲート信号を供給するゲート配線（ゲートバスライン）、ＴＦＴにソース信号を供給するソース配線（ソースバスライン）などを有する。ＴＦＴのゲート電極、ソース電極およびドレイン電極は、それぞれゲート配線、ソース配線および画素電極に電気的に接続されている。ＴＦＴは、層間絶縁層（パッシベーション層）で覆われている。
層間絶縁層上に、表面を平坦化するための平坦化層として、有機絶縁層が形成されることがある。有機絶縁層の形成により、負荷容量（寄生容量）を低減して消費電力を低減することもできる。有機絶縁層の材料としては、感光性樹脂材料が用いられることが多い。十分な平坦化効果や負荷容量低減効果を得るために、有機絶縁層を形成する際に感光性樹脂材料は厚く（例えば数μｍの厚さで）塗布される。
有機絶縁層が形成されている場合、例えば、有機絶縁層上に、複数の画素電極が互いに離隔して設けられ、その上に、画素電極同士を絶縁するための無機絶縁層が設けられる。ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置に使用されるＴＦＴ基板では、有機絶縁層上に、画素電極および共通電極が、誘電体層（無機絶縁層）を介して積層される。
特開２０１４―９００６８号公報
ＴＦＴ基板の製造プロセスにおいて、有機絶縁層には、レジスト剥離液、ウェットエッチング液、大気中等に含まれた水分等の不純物が侵入しやすいことが知られている。上述したように、有機絶縁層の上面が無機絶縁層で覆われていると、製造プロセス中に有機絶縁層に侵入した不純物が、有機絶縁層の上面からＴＦＴ基板の外部に放出されにくい。このため、有機絶縁層に侵入した不純物の一部が下方（基板側）に移動し、画素ＴＦＴの酸化物半導体層に入り込むおそれがある。
水分等の不純物が酸化物半導体層に入り込むと、酸化物半導体層にキャリアが形成されてキャリア密度が増加する可能性がある。そうすると、画素ＴＦＴの閾値電圧が変化（マイナス方向にシフト）し、オフリーク電流が増加する場合がある。これは、表示不良の要因となる。また、駆動回路を構成するＴＦＴ（回路ＴＦＴ）の活性層として酸化物半導体層を用いた場合にも、不純物が酸化物半導体層に入ることで所望の特性が得られない可能性がある。
これに対し、特許文献１は、ＴＦＴ基板において、有機絶縁層上に配置される無機絶縁層に、有機絶縁層の上面の一部を露出する開口部を設けることにより、有機絶縁層に含まれる水分等の不純物を、開口部を通して外部に拡散させることを提案している。
近年、液晶表示装置の高精細化が進んでおり、（例えば１０００ｐｐｉ以上の）高精細な液晶表示装置に使用されるＴＦＴ基板では、有機絶縁層がさらに厚く（例えば４～５μｍ）形成されることがある。このようなＴＦＴ基板では、ＴＦＴ基板に占める有機絶縁層の体積の割合が大きくなるので、有機絶縁層に含まれる不純物による影響が顕著になる。このため、有機絶縁層に吸収された不純物をさらに効率的に外部に放出させる構造が求められている。
本開示の一実施形態は、上記事情に鑑みてなされたものであり、その目的は、水分等の不純物に起因する酸化物半導体ＴＦＴの特性の変動を抑制し得るアクティブマトリクス基板を提供することにある。
本明細書は、以下の項目に記載のアクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法を開示している。
［項目１］
行方向および列方向にマトリクス状に配列された複数の画素領域を含む表示領域と、前記表示領域の周辺に位置する非表示領域とを有するアクティブマトリクス基板であって、
基板と、
前記基板に支持され、前記複数の画素領域のそれぞれに対応して設けられた画素ＴＦＴであって、活性層として酸化物半導体層を有する画素ＴＦＴと、
前記画素ＴＦＴの少なくとも前記酸化物半導体層の上方に配置された有機絶縁層と、
前記有機絶縁層上に、前記有機絶縁層の上面に接して配置された無機絶縁層と、を備え、
前記有機絶縁層および前記無機絶縁層には、複数の２層孔構造部が設けられており、
各２層孔構造部は、
前記無機絶縁層に設けられた貫通孔と、
前記有機絶縁層に設けられ、かつ、前記貫通孔の下方に位置する有底孔と、を含み、
前記基板の法線方向から見たとき、前記貫通孔は、前記有底孔の外縁よりも内側に位置している、アクティブマトリクス基板。
［項目２］
前記有底孔の内表面は、前記無機絶縁層と直接接していない、項目１に記載のアクティブマトリクス基板。
［項目３］
前記アクティブマトリクス基板は、前記無機絶縁層上に配置された透明導電層をさらに備え、前記透明導電層は、前記各２層孔構造部上に開口部を有し、
前記各２層孔構造部において、前記有底孔の内表面の少なくとも一部は、前記透明導電層および前記無機絶縁層から露出している、項目１または２に記載のアクティブマトリクス基板。
［項目４］
前記アクティブマトリクス基板は、前記透明導電層と同層に形成された島状透明導電部をさらに備え、
前記各２層孔構造部において、
前記透明導電層は、前記無機絶縁層の上面の少なくとも一部と前記無機絶縁層の前記貫通孔の内側面の少なくとも一部とを覆っており、
前記島状透明導電部は、前記有機絶縁層の前記有底孔の内部に、前記透明導電層とは離隔して配置されており、
前記有底孔の前記内表面の一部は、前記島状透明導電部、前記透明導電層および前記無機絶縁層から露出している、項目３に記載のアクティブマトリクス基板。
［項目５］
前記基板の法線方向から見たとき、前記開口部は前記貫通孔の前記外縁よりも内側に位置している、項目４に記載のアクティブマトリクス基板。
［項目６］
前記各２層孔構造部において、前記透明導電層の前記開口部は、前記貫通孔の内側面および前記有底孔の前記内表面を露出し、
前記基板の法線方向から見たとき、前記開口部は前記有底孔の前記外縁よりも内側に位置している、項目３に記載のアクティブマトリクス基板。
［項目７］
前記有機絶縁層は、第１有機絶縁層と、前記第１有機絶縁層よりも上層に位置する第２有機絶縁層とを含み、
前記第１有機絶縁層および前記第２有機絶縁層のそれぞれは、前記各２層孔構造部の前記有底孔に露出した部分を含む、項目１から６のいずれかに記載のアクティブマトリクス基板。
［項目８］
前記有機絶縁層は、第１有機絶縁層と、第２有機絶縁層とを含み、前記第２有機絶縁層は、前記第１有機絶縁層よりも上層に位置し、かつ、前記第１有機絶縁層に直接接する部分を含み、
前記第１有機絶縁層および前記第２有機絶縁層のうちのいずれか一方のみが、前記各２層孔構造部の前記有底孔に露出した部分を含む、項目１から６のいずれかに記載のアクティブマトリクス基板。
［項目９］
前記アクティブマトリクス基板は、前記有機絶縁層上に、前記無機絶縁層を介して配置された他の有機絶縁層をさらに備え、
前記他の有機絶縁層は、前記各２層孔構造部における前記貫通孔および前記有底孔を埋めるように配置されている、項目１から６のいずれかに記載のアクティブマトリクス基板。

［項目１０］
前記複数の２層孔構造部は、前記表示領域に配置された複数の第１の２層孔構造部を含む、項目１から９のいずれかに記載のアクティブマトリクス基板。
［項目１１］
前記アクティブマトリクス基板は、それぞれが、前記複数の画素領域のそれぞれに配置され、かつ、対応する１つの画素ＴＦＴに電気的に接続された複数の画素電極をさらに備え、
前記各第１の２層孔構造部は、前記表示領域において、前記複数の画素電極に重ならない位置に配置されている、項目１０に記載のアクティブマトリクス基板。
［項目１２］
前記複数の第１の２層孔構造部は、３以上の画素領域に対して１つの第１の２層孔構造部が対応するように、前記表示領域に配置されている、項目１０または１１に記載のアクティブマトリクス基板。
［項目１３］
前記アクティブマトリクス基板は、前記画素ＴＦＴの前記基板側に配置された複数の遮光層をさらに備え、
前記基板の法線方向から見たとき、前記各第１の２層孔構造部は、前記複数の遮光層のいずれかに重なっている、項目１０から１２のいずれかに記載のアクティブマトリクス基板。
［項目１４］
前記複数の２層孔構造部は、前記非表示領域に配置された複数の第２の２層孔構造部を含む、項目１から１３のいずれかに記載のアクティブマトリクス基板。
［項目１５］
前記非表示領域は、前記基板に支持されたゲートドライバおよび／またはデマルチプレクサ回路をさらに備え、前記複数の第２の２層孔構造部は、前記基板の法線方向から見たとき、前記ゲートドライバおよび／または前記デマルチプレクサ回路と前記表示領域との間に位置している、項目１４に記載のアクティブマトリクス基板。
［項目１６］
前記アクティブマトリクス基板は、それぞれが、前記複数の画素領域のそれぞれに配置された複数の画素電極をさらに備え、
前記画素ＴＦＴは、透明導電材料から形成された接続電極によって、対応する１つの画素電極に電気的に接続されている、項目１から１５のいずれかに記載のアクティブマトリクス基板。
［項目１７］
前記有底孔の深さは、前記有機絶縁層の厚さの１／４以上３／４以下である、項目１から１６のいずれかに記載のアクティブマトリクス基板。
［項目１８］
前記酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体を含む、項目１から１７のいずれかに記載のアクティブマトリクス基板。
［項目１９］
前記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は結晶質部分を含む項目１８に記載のアクティブマトリクス基板。
［項目２０］
項目１から１９のいずれかに記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向するように設けられた対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、
を備えた液晶表示装置。
［項目２１］
前記液晶表示装置は、前記アクティブマトリクス基板と前記対向基板との間に位置する複数の柱状スペーサをさらに備え、
前記アクティブマトリクス基板は、前記画素ＴＦＴよりも前記基板側に、前記複数の柱状スペーサに対応付けて配置された複数の遮光層をさらに備え、
前記基板の法線方向から見たとき、各遮光層は、前記複数の２層孔構造部の１つおよび前記複数の柱状スペーサの１つに重なるように配置されている、項目２０に記載の液晶表示装置。
［項目２２］
項目１から１８のいずれかに記載のアクティブマトリクス基板の製造方法であって、
前記有機絶縁層上に前記無機絶縁層を形成する工程（Ａ）と、
同じエッチングマスクを用いて、前記無機絶縁層および前記有機絶縁層のエッチングを行う工程（Ｂ）とを包含し、
前記工程（Ｂ）の前記エッチングは、前記無機絶縁層に前記貫通孔を形成するとともに、前記有機絶縁層のうち、前記貫通孔で露出された部分と、前記基板の法線方向から見たときに前記貫通孔よりも外側に位置する部分とを除去することにより、前記有機絶縁層に前記有底孔を形成するような条件で行われる、アクティブマトリクス基板の製造方法。
［項目２３］
前記工程（Ｂ）の後に、前記無機絶縁層上および前記各２層孔構造部上に透明導電膜を形成する工程であって、前記無機絶縁層の上面と前記有底孔との段差を利用して、前記透明導電膜のうち前記無機絶縁層の前記上面に位置する部分と、前記有底孔の内部に位置する部分とを互いに離隔させる工程をさらに包含する、項目２２に記載のアクティブマトリクス基板の製造方法。
［項目２４］
項目１から１８のいずれかに記載のアクティブマトリクス基板の製造方法であって、
前記有機絶縁層および前記無機絶縁層および透明導電膜をこの順で形成する工程（ａ）と、
前記透明導電膜のパターニングを行い、前記各２層孔構造部となる領域に開口部を形成する工程（ｂ）と、
前記開口部が形成された前記透明導電膜をマスクとして、前記無機絶縁層および前記有機絶縁層のエッチングを行う工程（ｃ）と、を包含し、
前記工程（ｃ）の前記エッチングは、前記無機絶縁層に前記貫通孔を形成するとともに、前記有機絶縁層のうち、前記貫通孔で露出された部分と、前記基板の法線方向から見たときに前記貫通孔よりも外側に位置する部分とを除去することにより、前記有機絶縁層に前記有底孔を形成するような条件で行われる、アクティブマトリクス基板の製造方法。
［発明の効果］
本開示の一実施形態によると、水分等の不純物に起因する酸化物半導体ＴＦＴの特性の変動を抑制し得るアクティブマトリクス基板を提供することができる。
本開示の一実施形態によるアクティブマトリクス基板１００の平面構造の一例を示す概略図である。 ２層孔構造部ＨＳを含む不純物除去領域ＥＲ１を模式的に示す平面図である。 図２Ａに示すＩＩｂ－ＩＩｂ線に沿った模式的な断面図である。 ２層孔構造部ＨＳを含む他の不純物除去領域ＥＲ２を模式的に示す平面図である。 図３Ａに示すＩＩＩｂ－ＩＩＩｂ線に沿った模式的な断面図である。 ２層孔構造部ＨＳを含むさらに他の不純物除去領域ＥＲ３を模式的に示す平面図である。 図４Ａに示すＩＶｂ－ＩＶｂ線に沿った模式的な断面図である。 アクティブマトリクス基板１００Ａにおける不純物除去領域ＥＲｄの配置を示す模式的な平面図である。 アクティブマトリクス基板１００Ａにおける画素領域ＰＩＸを例示する平面図である。 図６Ａに示すＶＩｂ－ＶＩｂ線に沿った断面図である。 図６Ａに示すＶＩｃ－ＶＩｃ線に沿った断面図である。 画素電極ＰＥの他の配置を示す平面図である。 アクティブマトリクス基板１００Ａにおける回路ＴＦＴ３０および画素ＴＦＴ２０を例示する断面図である。 アクティブマトリクス基板１００Ｂにおける不純物除去領域ＥＲｆの配置を示す模式的な平面図である。 アクティブマトリクス基板１００Ｂにおける上端の画素領域ＰＩＸおよび第１非表示領域ＦＲ１の一部を例示する平面図である。 図１０Ａに示すＸｂ－Ｘｂ線に沿った断面図である。 図１０Ａに示すＸｃ－Ｘｃ線に沿った断面図である。 図１０Ａに示すＸｄ－Ｘｄ線に沿った断面図である。 アクティブマトリクス基板１００Ｂにおける一側端の画素領域ＰＩＸおよび第２非表示領域ＦＲ２の一部を例示する平面図である。 図１１Ａに示すＸＩｂ－ＸＩｂ線に沿った断面図である。 アクティブマトリクス基板１００Ｃにおける不純物除去領域ＥＲ（ＥＲｄ、ＥＲｆ）の配置を示す模式的な平面図である。 アクティブマトリクス基板１００Ｄにおける画素領域ＰＩＸを例示する平面図である。 図１３Ａに示すＸＩＩＩｂ－ＸＩＩＩｂ線に沿った断面図である。 図１３Ａに示すＸＩＩＩｃ－ＸＩＩＩｃ線に沿った断面図である。 アクティブマトリクス基板１００Ｅにおける一側端の画素領域ＰＩＸおよび第２非表示領域ＦＲ２の一部を例示する平面図である。 図１４Ａに示すＸＩＶｂ－ＸＩＶｂ線に沿った断面図である。 アクティブマトリクス基板１００Ｆにおける画素領域ＰＩＸを例示する平面図である。 図１５Ａに示すＸＶｂ－ＸＶｂ線に沿った断面図である。 図１５Ａに示すＸＶｃ－ＸＶｃ線に沿った断面図である。 液晶表示装置５００の一部を示す模試的な断面図である。 液晶表示装置５００における第１不純物除去領域ＥＲｄ、柱状スペーサ３１０および遮光層ＬＳの配置関係の一例を示す平面図である。 液晶表示装置５００における第１不純物除去領域ＥＲｄ、柱状スペーサ３１０および遮光層ＬＳの配置関係の他の例を示す平面図である。 アクティブマトリクス基板における2層孔構造部ＨＳの他の例を示す平面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの製造工程を示す工程断面図である。 アクティブマトリクス基板１００Ｆの他の製造方法を示す工程断面図である。 アクティブマトリクス基板１００Ｆの他の製造方法を示す工程断面図である。 他の不純物除去領域８００ｄを例示する断面図である。 他の不純物除去領域８００ｄを例示する断面図である。 変形例１における他の不純物除去領域８００ｆ１を例示する断面図である。 変形例１における他の不純物除去領域８００ｆ２を例示する断面図である。 変形例１における他の不純物除去領域８００ｆ２を例示する断面図である。 変形例２における他の不純物除去領域８００ｄを例示する断面図である。 変形例２における他の不純物除去領域８００ｆ２を例示する断面図である。 変形例４における他の不純物除去領域８００ｄを例示する断面図である。 不純物を放出する参考例の不純物除去構造９００を示す断面図である。
以下、図面を参照しながら本発明の実施形態を説明する。以下では、本発明の実施形態としてＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置用のアクティブマトリクス基板を例示するが、本発明は以下の実施形態に限定されるものではない。また、説明の重複を避けるため、変形例等の説明においては、同様の構成要素に同じ参照符号を付し、説明を省略することがある。
（アクティブマトリクス基板の基本構造例）
図１を参照しながら、本開示の実施形態におけるアクティブマトリクス基板１００を説明する。図１は、アクティブマトリクス基板１００の平面構造の一例を示す概略図である。
アクティブマトリクス基板１００は、図１に示すように、表示領域ＤＲと、非表示領域（「額縁領域」とも呼ばれる）ＦＲとを有している。表示領域ＤＲは、複数の画素領域ＰＩＸによって規定される。複数の画素領域ＰＩＸは、複数の行および複数の列を含むマトリクス状に配列されている。画素領域ＰＩＸは、液晶表示装置の画素に対応する領域であり、画素領域ＰＩＸを単に「画素」と呼ぶこともある。非表示領域ＦＲは、表示領域ＤＲの周辺に位置し、表示に寄与しない領域である。
表示領域ＤＲには、行方向に延びる複数のゲート配線ＧＬと、列方向に延びる複数のソース配線ＳＬとが形成されている。各画素領域ＰＩＸは、例えば、互いに隣接する一対のゲート配線ＧＬおよび互いに隣接する一対のソース配線ＳＬで囲まれた領域である。
後述するように、ゲート配線ＧＬは、絶縁層を介して互いに重なる下部ゲート配線および上部ゲート配線を含む重畳構造を有してもよい。下部ゲート配線および上部ゲート配線は、例えば非表示領域ＦＲで互いに電気的に接続され得る。
また、表示領域ＤＲには、各画素領域ＰＩＸに対応して設けられた薄膜トランジスタ（ＴＦＴ）２０と、ＴＦＴ２０に電気的に接続された画素電極ＰＥとが配置されている。各画素領域ＰＩＸに配置されたＴＦＴ２０を、以下では「画素ＴＦＴ」と呼ぶ。画素ＴＦＴ２０は、対応するゲート配線ＧＬからゲート信号（走査信号）を供給され、対応するソース配線ＳＬからソース信号（表示信号）を供給される。ここでは、画素ＴＦＴ２０として、酸化物半導体層を活性層とする酸化物半導体ＴＦＴを用いる。アクティブマトリクス基板１００を、ＦＦＳモードなどの横電界モードの表示装置に適用する場合には、アクティブマトリクス基板１００に、複数の画素領域ＰＩＸに対して共通の電極（共通電極）ＣＥが設けられる。
非表示領域ＦＲには、周辺回路が配置されている。ここでは、非表示領域ＦＲには、ゲート配線ＧＬを駆動するゲートドライバＧＤが一体的（モノリシック）に形成されており、ソース配線ＳＬを駆動するソースドライバＳＤが実装されている。なお、非表示領域ＦＲには、ソース配線ＳＬを時分割で駆動するデマルチプレクサ回路ＤＭＸがさらに配置されていてもよい。デマルチプレクサ回路ＤＭＸも、ゲートドライバＧＤと同様に一体的に形成されていてもよい。ゲートドライバＧＤやデマルチプレクサ回路ＤＭＸなどの周辺回路は、複数のＴＦＴ（回路ＴＦＴ）を含む。回路ＴＦＴは、画素ＴＦＴと同じ半導体膜を用いて形成された酸化物半導体ＴＦＴでもよいし、画素ＴＦＴとは異なる半導体膜を用いて形成されたＴＦＴであってもよい。例えば、回路ＴＦＴは、結晶質シリコン半導体膜を活性層とするシリコン半導体ＴＦＴであってもよい。
（不純物除去領域ＥＲの構造（２層孔構造部ＨＳ））
図１には示していないが、本実施形態では、アクティブマトリクス基板１００の表示領域ＤＲおよび／または非表示領域ＦＲの複数箇所に、有機絶縁層からの不純物を放出するための領域（不純物除去領域）が設けられている。各不純物除去領域は、有機絶縁層に形成された有底孔と、その上層である無機絶縁層に形成された貫通孔とから構成される孔構造部を含む。本明細書では、このように有機絶縁層および無機絶縁層に亘って形成された孔構造部を「２層孔構造部」と呼ぶ。
＜不純物除去領域ＥＲ１＞
図２Ａおよび図２Ｂは、それぞれ、２層孔構造部を含む不純物除去領域の一例を模式的に示す平面図および断面図である。ここでは、単一の不純物除去領域を示すが、典型的には複数の不純物除去領域が互いに離隔して設けられる。
アクティブマトリクス基板１００は、基板１と、基板１に支持された画素ＴＦＴ（図示せず）と、画素ＴＦＴを構成する酸化物半導体層よりも上方に位置する有機絶縁層ＲＬと、有機絶縁層ＲＬ上に位置する無機絶縁層ＩＬとを備える。有機絶縁層ＲＬは、ソース配線ＳＬおよびゲート配線ＧＬよりも上層に配置されていてもよい。ここでいう有機絶縁層ＲＬは、別工程で形成された２以上の有機絶縁層を含んでいてもよい。無機絶縁層ＩＬは、有機絶縁層ＲＬの上面に接して配置されている。
不純物除去領域ＥＲ１は、２層孔構造部ＨＳを含む。２層孔構造部ＨＳは、無機絶縁層ＩＬに設けられた貫通孔ｈ１と、有機絶縁層ＲＬに設けられ、かつ、貫通孔ｈ１の下方に位置する有底孔ｈ２とを含む。有底孔ｈ２は、有機絶縁層ＲＬを貫通していない孔であり、有底孔ｈ２の深さｄは、有機絶縁層ＲＬの厚さよりも小さい。また、基板１の法線方向から見たときに、貫通孔ｈ１は、有底孔ｈ２の外縁よりも内側に位置している。
各２層孔構造部ＨＳでは、矢印で示すように、有機絶縁層ＲＬに含まれていた水分等の不純物を、有底孔ｈ２の内表面ｓ２から、無機絶縁層ＩＬの貫通孔ｈ１を介して外部に放出することが可能である。
図示するように、無機絶縁層ＩＬのうち貫通孔ｈ１の内側面ｓ１を含む端部は、有底孔ｈ２の上方に庇のように張り出していてもよい。この場合、有底孔ｈ２の内表面ｓ２の全体は、無機絶縁層ＩＬから露出し、無機絶縁層ＩＬに直接接していなくてもよい。これにより、有底孔ｈ２の内表面ｓ２の全体を、不純物を放出し得る「不純物放出面」として機能させることができる。
２層孔構造部ＨＳの形成方法は特に限定しない。後述するように、例えば、有機絶縁層ＲＬおよび無機絶縁層ＩＬを堆積した後、所定の条件でこれらの層のエッチングすることによって、２層孔構造部ＨＳを形成することができる。
本実施形態における不純物除去領域ＥＲ１は、上述した2層孔構造部ＨＳを有するので、例えば、無機絶縁層のみに貫通孔を設ける場合よりも、有機絶縁層ＲＬ内の不純物をより効率的に外部に放出できる。以下、図面を参照しながら、この理由を説明する。
図２８は、アクティブマトリクス基板における参考例の不純物除去構造９００を示す断面図である。図２Ａおよび図２Ｂと同様の構成要素には同じ参照符号を付している。不純物除去構造９００では、無機絶縁層ＩＬに、有機絶縁層ＲＬの上面の一部９１を露出する貫通孔ｈ１が設けられている。有機絶縁層ＲＬには、有底孔は形成されていない。不純物除去構造９００では、矢印で示すように、有機絶縁層ＲＬ内の不純物は、有機絶縁層ＲＬの上面の露出部分９１から貫通孔ｈ１を介して放出される。つまり、有機絶縁層ＲＬの露出部分９１が不純物放出面となる。不純物放出面の面積は、例えば貫通孔ｈ１の面積と略同じである。
これに対し、本実施形態では、無機絶縁層ＩＬおよび有機絶縁層ＲＬに亘る２層孔構造部ＨＳが形成されている。2層孔構造部ＨＳにおいて、有機絶縁層ＲＬには、無機絶縁層ＩＬの貫通孔ｈ１よりもサイズの大きい有底孔ｈ２が形成されている。このため、不純物放出面として機能し得る有機絶縁層ＲＬの露出面積を拡大できる。さらに、図２Ｂに矢印で示すように、有機絶縁層ＲＬ内の不純物は、２層孔構造部ＨＳの下方および側方から有底孔ｈ２の内表面ｓ２に移動しやすい。従って、有機絶縁層ＲＬが厚い場合でも、有機絶縁層ＲＬに含まれる不純物をより容易に放出させることが可能である。このように、本実施形態によると、参考例の不純物除去構造９００よりも効率的に、かつ、広範囲から、有機絶縁層ＲＬからの不純物の放出を促進できるので、不純物に起因する酸化物半導体ＴＦＴの特性変動がより効果的に抑制される。また、例えば表示領域ＤＲに不純物除去領域ＥＲ１を設ける場合には、単位面積あたりの不純物除去領域ＥＲ１の数を少なくしたり、各不純物除去領域ＥＲ１のサイズを小さくしたりすることが可能となるので、画素開口率（透過率）を確保しつつ、酸化物半導体ＴＦＴの特性変動を抑制できる。
なお、2層孔構造ＨＳの構造は、図示する例に限定されない。例えば、有底孔ｈ２の内表面ｓ２の一部が、無機絶縁層ＩＬに直接接していてもよい。その場合には、内表面ｓ２のうち無機絶縁層ＩＬに直接接していない（無機絶縁層ＩＬから露出した）部分が不純物放出面として機能し得る。また、貫通孔ｈ１および有底孔ｈ２の平面形状および断面形状も図示する例に限定されない。図示する例では、貫通孔ｈ１および有底孔ｈ２の平面形状は円形であるが、楕円形でもよいし、矩形などの多角形でもよい。
＜不純物除去領域ＥＲ２＞
図３Ａおよび図３Ｂは、それぞれ、不純物除去領域の他の例を模式的に示す平面図および断面図である。
不純物除去領域ＥＲ２は、無機絶縁層ＩＬ上に配置された透明導電層ＴＬをさらに備える点で、図２Ａおよび図２Ｂに示した不純物除去領域ＥＲ１と異なる。透明導電層ＴＬには、有底孔ｈ２の内表面ｓ２を少なくとも部分的に露出する開口部ｈｔが形成されている。
図示する例では、透明導電層ＴＬは、貫通孔ｈ１の内側面ｓ１および有底孔ｈ２の内表面ｓ２を露出する開口部ｈｔを有する。内表面ｓ２の少なくとも一部（この例では全部）は、透明導電層ＴＬおよび無機絶縁層ＩＬから露出している。これにより、図３Ｂに矢印で示すように、有機絶縁層ＲＬ内の不純物は、有底孔ｈ２の内表面ｓ２から、無機絶縁層ＩＬおよび透明導電層ＴＬに妨げられずに外部に放出され得る。
透明導電層ＴＬは、共通電極ＣＥまたは画素電極ＰＥであってもよい。あるいは、共通電極ＣＥまたは画素電極ＰＥと同層に形成された（つまり、同じ透明導電膜から形成された）他の配線、電極等であってもよい。
開口部ｈｔの周縁は、無機絶縁層ＩＬ上に位置していてもよい。基板１の法線方向から見たとき、開口部ｈｔは、有底孔ｈ２の外縁の内部に位置していることが好ましい。透明導電層ＴＬが、例えば共通電極ＣＥまたは画素電極ＰＥである場合、基板１の法線方向から見たときの開口部ｈｔのサイズを有底孔ｈ２よりも小さくすることで、共通電極ＣＥまたは画素電極ＰＥの面積を確保しつつ、不純物の除去効率を高めることができる。図示するように、開口部ｈｔの側壁ｓｔは、無機絶縁層ＩＬの内側面ｓ１と整合していてもよい。
不純物除去領域ＥＲ２の形成方法は特に限定されない。例えば、無機絶縁層ＩＬ、有機絶縁層ＲＬおよび透明導電膜をこの順で堆積し、透明導電膜に開口部ｈｔを形成した後で、貫通孔ｈ１および有底孔ｈ２を形成してもよい。または、2層孔構造部ＨＳを形成した後で透明導電膜の堆積およびパターニングを行ってもよい。
開口部ｈｔの位置やサイズは、図示する例に限定されない。開口部ｈｔは、基板１の法線方向から見たとき、無機絶縁層ＩＬの貫通孔ｈ１に少なくとも部分的に重なり、かつ、有底孔ｈ２の内表面ｓ２の少なくとも一部を露出するように配置されていればよい。
＜不純物除去領域ＥＲ３＞
図４Ａおよび図４Ｂは、それぞれ、不純物除去領域のさらに他の例を模式的に示す平面図および断面図である。
不純物除去領域ＥＲ３は、有機絶縁層ＲＬの有底孔ｈ２内に、透明導電層ＴＬと同層に形成された島状透明導電部Ｔａが配置されている点で、図３Ａおよび図３Ｂに示した不純物除去領域ＥＲ２と異なる。
不純物除去領域ＥＲ３では、透明導電層ＴＬは、無機絶縁層ＩＬの上面の少なくとも一部と、貫通孔ｈ１の内側面ｓ１の少なくとも一部とに接している。2層孔構造部ＨＳの有底孔ｈ２内には、透明導電層ＴＬと同層に（すなわち同じ透明導電膜から）形成された島状透明導電部Ｔａが配置されている。島状透明導電部Ｔａと透明導電層ＴＬとは互いに離隔している。島状透明導電部Ｔａは、例えば、有底孔ｈ２の内表面ｓ２の一部ｓ２１のみを覆い、他の部分ｓ２２を露出するように配置されている。
不純物除去領域ＥＲ３では、有底孔ｈ２の内表面ｓ２の一部は、島状透明導電部Ｔａ、透明導電層ＴＬおよび無機絶縁層ＩＬから露出し、不純物放出面として機能する。この例では、有底孔ｈ２の内表面ｓ２のうち島状透明導電部Ｔａから露出した部分ｓ２２が不純物放出面となる。図４Ｂに矢印で示すように、有機絶縁層ＲＬ内の不純物は、有底孔ｈ２の内表面ｓ２の露出部分ｓ２２から、無機絶縁層ＩＬ、透明導電層ＴＬおよび島状透明導電部Ｔａに妨げられずに外部に放出され得る。
不純物除去領域ＥＲ３の形成方法は特に限定されない。一例として、不純物除去領域ＥＲ３は、次のような方法で形成され得る。まず、2層孔構造部ＨＳを形成し、次いで、２層孔構造部ＨＳを覆う透明導電膜を形成する。透明導電膜を堆積するときに、有底孔ｈ２の底部と無機絶縁層ＩＬの上面との段差を利用して、透明導電膜のうち無機絶縁層ＩＬ上に位置する部分と、有底孔ｈ２の内部に位置する部分（島状透明導電部Ｔａ）とを互いに分離させてもよい。この方法によると、加工精度を考慮した設計を行わなくてもよいので、例えばフォトリソグラフィプロセスを用いて透明導電膜に開口部ｈｔを形成する場合よりも、開口部ｈｔのサイズを小さくできる。開口部ｈｔのサイズは、貫通孔ｈ１よりも小さくてもよい。例えば、基板１の法線方向から見たとき、開口部ｈｔは、貫通孔ｈ１の外縁よりも内側に位置してもよい。透明導電層ＴＬが共通電極ＣＥまたは画素電極ＰＥである場合には、開口部ｈｔを小さくすることで、開口部ｈｔを設けることによる電極面積の低下を抑制できる。
本実施形態のアクティブマトリクス基板１００では、表示領域ＤＲおよび／または非表示領域ＦＲに、不純物除去領域ＥＲ１～ＥＲ３のいずれかが設けられ得る。例えば、アクティブマトリクス基板１００のうち透明導電層ＴＬが形成されていない領域に、少なくとも１つの不純物除去領域ＥＲ１が設けられ、かつ、透明導電層ＴＬが形成されている領域に、少なくとも１つの不純物除去領域ＥＲ２または不純物除去領域ＥＲ３が設けられていてもよい。
本明細書では、不純物除去領域ＥＲ１、ＥＲ２、ＥＲ３の構造を、それぞれ、「第１構造」、「第２構造」および「第３構造」と呼ぶ。また、不純物除去領域ＥＲ１～ＥＲ３を、「不純物除去領域ＥＲ」と総称して呼ぶことがある。さらに、表示領域ＤＲに配置された不純物除去領域ＥＲを「第１不純物除去領域ＥＲｄ」、非表示領域ＦＲに配置された不純物除去領域ＥＲを「第２不純物除去領域ＥＲｆ」と呼ぶ。第１不純物除去領域ＥＲｄおよび第２不純物除去領域ＥＲｆのそれぞれは、上述した第１構造～第３構造のいずれかを有し得る。
（アクティブマトリクス基板１００の詳細構造）
本実施形態のアクティブマトリクス基板のより具体的な構造を説明する。以下では、表示領域ＤＲに不純物除去領域ＥＲ（つまり第１不純物除去領域ＥＲｄ）が設けられたアクティブマトリクス基板１００Aを例に説明する。
図５は、アクティブマトリクス基板１００Ａにおける第１不純物除去領域ＥＲｄの配置を示す模式的な平面図である。
図５に示すように、アクティブマトリクス基板１００Ａでは、表示領域ＤＲに、複数の第１不純物除去領域ＥＲｄが互いに離隔して配置されている。各第１不純物除去領域ＥＲｄは、基板１の法線方向から見たとき、画素電極ＰＥ（不図示）に重ならない位置に配置されることが好ましい。例えば、各第１不純物除去領域ＥＲｄは、基板１の法線方向から見たとき、ゲート配線ＧＬとソース配線ＳＬとの交差部（ソース－ゲート交差部）に配置されていてもよい。各第１不純物除去領域ＥＲｄは、画素領域ＰＩＸ毎に配置されていてもよいが、図示するように、複数の画素領域ＰＩＸごとに配置されていることが好ましい。これにより、第１不純物除去領域ＥＲｄの数を少なくできるので、表示特性への影響を低減できる。画素領域ＰＩＸの配列ピッチにもよるが、例えば、３以上の画素領域ＰＩＸ（図示する例では２４の画素領域ＰＩＸ）に対して１つの第１不純物除去領域ＥＲｄが配置されていてもよい。
アクティブマトリクス基板１００ＡがＦＦＳモードの表示装置に使用される場合、表示領域ＤＲには、共通電極として機能する透明導電層が形成される。従って、第１不純物除去領域ＥＲｄは、上述した第２構造（図３Ａおよび図３Ｂに示す不純物除去領域ＥＲ２）または第３構造（図４Ａおよび図４Ｂに示す不純物除去領域ＥＲ３）を有し得る。
アクティブマトリクス基板１００Ａの表示領域ＤＲには、第１有機絶縁層１１と、第１有機絶縁層１１よりも上層に配置された第２有機絶縁層１２とを含む有機絶縁層ＲＬが設けられている。後述するように、第１不純物除去領域ＥＲｄは、第１有機絶縁層１１および第２有機絶縁層１２の両方からの不純物の放出を促進するように構成されていることが好ましい。
図６Ａは、アクティブマトリクス基板１００Ａにおける１つの画素領域ＰＩＸを例示する平面図である。図６Ａは、図５に示す領域Ｒａに対応する。図６Ｂは、図６Ａに示すＶＩｂ－ＶＩｂ線に沿った断面図であり、画素ＴＦＴ２０のチャネル長方向の断面を示す。図６Ｃは、図６Ａに示すＶＩｃ－ＶＩｃ線に沿った断面図である。
アクティブマトリクス基板１００Ａは、図６Ａ～図６Ｃに示すように、基板１と、基板１に支持された画素ＴＦＴ２０と、複数のソース配線ＳＬと、複数のゲート配線ＧＬと、第１有機絶縁層１１および第２有機絶縁層１２を含む有機絶縁層ＲＬと、画素電極ＰＥとを備える。ここでは、各ゲート配線ＧＬは、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２を含む重畳構造を有する。第１有機絶縁層１１は、例えば、基板１の法線方向から見たとき、画素ＴＦＴ２０を構成する酸化物半導体層４の少なくとも一部に重なるように設けられている。画素電極ＰＥの少なくとも一部は、第１有機絶縁層１１上に位置している。有機絶縁層ＲＬおよび画素電極ＰＥ上には、誘電体層１７を介して共通電極ＣＥが配置されている。また、一部のソース－ゲート交差部には、第１不純物除去領域ＥＲｄが設けられている。第１不純物除去領域ＥＲｄは、有機絶縁層ＲＬおよび誘電体層１７に形成された2層孔構造部ＨＳを含む。
基板１の法線方向から見たとき、各ソース配線ＳＬは概ね列方向に延び、各ゲート配線ＧＬは概ね行方向に延びている。各ゲート配線ＧＬにおいて、上部ゲート配線ＧＬ２および下部ゲート配線ＧＬ１は、絶縁体を介して重なっている。上部ゲート配線ＧＬ２および下部ゲート配線ＧＬ１は、互いに電気的に接続されていてもよい。図示しないが、例えば非表示領域ＦＲに、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２を電気的に接続する接続部が設けられていてもよい。この例では、上部ゲート配線ＧＬ２の幅は下部ゲート配線ＧＬ１の幅よりも小さく、基板１の法線方向から見たとき、上部ゲート配線ＧＬ２は、下部ゲート配線ＧＬ１の行方向に延びる２つの縁部よりも内側に位置している。なお、下部ゲート配線ＧＬ１、上部ゲート配線ＧＬ２の配置および形状は図示する例に限定されない。
基板１上には、下部絶縁層として、第１下部絶縁層２と、その上に配置された第２下部絶縁層３とが形成されている。この例では、画素ＴＦＴ２０は、第２下部絶縁層３上に配置されている。
画素ＴＦＴ２０は、各画素領域ＰＩＸに対応して設けられている。画素ＴＦＴ２０は、活性層として酸化物半導体層４を有する酸化物半導体ＴＦＴである。画素ＴＦＴ２０の構造は特に限定しない。画素ＴＦＴ２０は、トップゲート型を有してもよいし、ボトムゲート構造を有してもよい。この例では、画素ＴＦＴ２０は、酸化物半導体層４の下方（基板１側）および上方（基板１と反対側）にゲートを備えたダブルゲート構造を有する。具体的には、画素ＴＦＴ２０は、第２下部絶縁層３上に位置する下部ゲート電極ＧＥ１と、酸化物半導体層４と、下部ゲート電極ＧＥ１および酸化物半導体層４の間に位置する下部ゲート絶縁層５と、酸化物半導体層４の上方に位置する上部ゲート電極ＧＥ２と、上部ゲート電極ＧＥ２および酸化物半導体層４の間に位置する上部ゲート絶縁層７と、ソース電極ＳＥとを備える。
酸化物半導体層４は、基板１の法線方向から見たとき、チャネル領域４ｃと、チャネル領域４ｃの両側に位置するソースコンタクト領域４ｓおよびドレインコンタクト領域４ｄとを含む。酸化物半導体層４のソースコンタクト領域４ｓおよびドレインコンタクト領域４ｄは、チャネル領域４ｃよりも低抵抗化されている。ソースコンタクト領域４ｓはソース電極ＳＥに電気的に接続され、ドレインコンタクト領域４ｄは対応する画素電極ＰＥに電気的に接続されている。
下部ゲート電極ＧＥ１は、酸化物半導体層４の基板１側に位置し、下部ゲート絶縁層５を介して酸化物半導体層４の一部に重なっている。上部ゲート電極ＧＥ２は、酸化物半導体層４の基板１と反対側に位置し、上部ゲート絶縁層７を介して酸化物半導体層４の一部に重なっている。この例では、基板１の法線方向から見たとき、酸化物半導体層４のうち上部ゲート電極ＧＥ２に重なる領域が、チャネル領域４ｃとなる。下部ゲート電極ＧＥ１は、酸化物半導体層４のチャネル領域４ｃに少なくとも部分的に重なっている。
下部ゲート電極ＧＥ１および上部ゲート電極ＧＥ２は、それぞれ、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２に電気的に接続されている。下部ゲート電極ＧＥ１と下部ゲート配線ＧＬ１とは同じ導電膜を用いて一体的に形成され、上部ゲート電極ＧＥ２と上部ゲート配線ＧＬ２とは同じ導電膜を用いて一体的に形成されていてもよい。ここでは、下部ゲート配線ＧＬ１の一部（具体的には酸化物半導体層４に対向する部分）が下部ゲート電極ＧＥ１として機能し、上部ゲート配線ＧＬ２の一部（具体的には酸化物半導体層４に対向する部分）が上部ゲート電極ＧＥ２として機能する。
図６Ａに示す例では、各画素ＴＦＴ２０の酸化物半導体層４は、基板１の法線方向から見たとき、対応する画素領域ＰＩＸから、ゲート配線ＧＬ（ここでは下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２）を横切って、当該画素領域ＰＩＸに列方向に隣接する他の画素領域まで延びている。基板１の法線方向から見たとき、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２のうち酸化物半導体層４と交差する部分は、それぞれ、画素ＴＦＴ２０の下部ゲート電極ＧＥ１および上部ゲート電極ＧＥ２として機能し得る。各ゲート配線ＧＬの下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２は、互いに電気的に接続されており、これらの配線には同じゲート信号が供給されている。
酸化物半導体層４、上部ゲート絶縁層７および上部ゲート電極ＧＥ２は、第１層間絶縁層９で覆われている。第１層間絶縁層９は、酸化物半導体層４の上面の一部に接していてもよい。
ソース配線ＳＬおよび各画素ＴＦＴ２０のソース電極ＳＥは、第１層間絶縁層９上に配置されている。第１層間絶縁層９および上部ゲート絶縁層７には、酸化物半導体層４のソースコンタクト領域４ｓの少なくとも一部が露出するようにコンタクトホール（以下では「ソースコンタクトホール」と呼ぶ）ＣＨｓが形成されている。ソース電極ＳＥは、第１層間絶縁層９上およびソースコンタクトホールＣＨｓ内に形成されており、ソースコンタクトホールＣＨｓにおいて、ソースコンタクト領域４ｓに電気的に接続されている。ソース電極ＳＥは、対応するソース配線ＳＬと同じ導電膜を用いて一体的に形成されていてもよい。ここでは、ソース配線ＳＬの一部（具体的にはソースコンタクト領域４ｓに接続されている部分）がソース電極ＳＥとして機能する。
画素ＴＦＴ２０を覆うように、第２層間絶縁層１０が設けられている。第２層間絶縁層１０は、第１層間絶縁層９と第１有機絶縁層１１との間に位置し、ソース電極ＳＥおよびソース配線ＳＬを覆っている。第２層間絶縁層１０、第１層間絶縁層９および上部ゲート絶縁層７には、酸化物半導体層４のドレインコンタクト領域４ｄの少なくとも一部が露出するように第１画素コンタクトホールＣＨｐ１が形成されている。
第１有機絶縁層１１は、第２層間絶縁層１０上に形成されている。第１有機絶縁層１１は、例えば感光性樹脂材料から形成されている。第１有機絶縁層１１には、第２画素コンタクトホールＣＨｐ２が形成されている。第２画素コンタクトホールＣＨｐ２は、基板１の法線方向から見たときに、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２の少なくとも一方（ここでは両方）に少なくとも部分的に重なるように形成されている。図６Ａに示すように、基板１の法線方向から見たとき、第２画素コンタクトホールＣＨｐ２の底面ｂｃは、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２の内部に位置してもよい。
画素電極ＰＥは、第１有機絶縁層１１上に位置する部分を含む。本実施形態では、画素電極ＰＥは、それぞれが透明導電材料から形成された第１電極層（下層電極層）ＰＬ１、第２電極層（中間電極層）ＰＬ２および第３電極層（上層電極層）ＰＬ３を含む。第１電極層ＰＬ１、第２電極層ＰＬ２および第３電極層は、基板１側からこの順に配置されている。第１電極層ＰＬ１、第２電極層ＰＬ２および第３電極層ＰＬ３は、互いに電気的に接続されている。
第１電極層ＰＬ１は、第２層間絶縁層１０上および第１画素コンタクトホールＣＨｐ１内に形成されている。第１電極層ＰＬ１は、第１画素コンタクトホールＣＨｐ１内において酸化物半導体層４のドレインコンタクト領域４ｄに接している部分（以下では「第１部分」と呼ぶ）ｐ１と、第２画素コンタクトホールＣＨｐ２内に位置している部分（以下では「第２部分」と呼ぶ）ｐ２とを含んでいる。第１電極層ＰＬ１は、酸化物半導体層４のドレインコンタクト領域４ｄと第２電極層ＰＬ２とを電気的に接続する接続電極として機能する。
第２電極層ＰＬ２は、第１有機絶縁層１１上および第２画素コンタクトホールＣＨｐ２内に形成されている。第２電極層ＰＬ２は、第２画素コンタクトホールＣＨｐ２内において第１電極層ＰＬ１の第２部分ｐ２に接している部分（以下では「第３部分」と呼ぶ）ｐ３と、第１有機絶縁層１１上に位置している部分（以下では「第４部分」と呼ぶ）ｐ４とを含んでいる。第２電極層ＰＬ２は、第１電極層ＰＬ１と第３電極層ＰＬ３とを電気的に接続する接続電極として機能する。
第１有機絶縁層１１の上方には、第２画素コンタクトホールＣＨｐ２を埋めるように第２有機絶縁層１２が配置されている。つまり、第１有機絶縁層１１および第２有機絶縁層１２によって、平坦化層として機能する有機絶縁層ＲＬが構成されている。第２有機絶縁層１２は、第２電極層ＰＬ２の第３部分ｐ３を覆っている。第２有機絶縁層１２は、例えば感光性樹脂材料から形成されている。
図６Ａおよび図６Ｃに示すように、第２有機絶縁層１２は、同じ行にある複数の画素領域ＰＩＸの第２画素コンタクトホールＣＨｐ２を埋めるように連続して形成されていてもよい。ここでは、基板１の法線方向から見たとき、第２有機絶縁層１２は、各ゲート配線ＧＬを構成する下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２を覆うように行方向に延びている。図６Ｃに示す断面では、第２有機絶縁層１２は、各第２画素コンタクトホールＣＨｐ２の側面ｓｃおよび底面ｂｃと、第１有機絶縁層１１の上面（第２画素コンタクトホールＣＨｐ２の周辺に位置する部分）とを覆うように配置されている。
第２有機絶縁層１２は、第１有機絶縁層１１と直接接する部分を含む。第２有機絶縁層１２は、第２画素コンタクトホールＣＨｐ２の側面ｓｃにおいて、第１有機絶縁層１１の一部に直接接していることが好ましい。例えば、図示するように、第２画素コンタクトホールＣＨｐ２の側面ｓｃにおいて、第１有機絶縁層１１の一部は第２電極層ＰＬ２に覆われ、他の一部は第２有機絶縁層１２に接していてもよい。
第３電極層ＰＬ３は、第１有機絶縁層１１上、第２電極層ＰＬ２上および第２有機絶縁層１２上に形成されている。第３電極層ＰＬ３は、第２電極層ＰＬ２の第４部分ｐ４に接している部分（以下では「第５部分」と呼ぶ）ｐ５と、第２有機絶縁層１２上に位置する部分（以下では「第６部分」と呼ぶ）ｐ６とを含んでいる。
第１有機絶縁層１１および第２有機絶縁層１２を含む有機絶縁層ＲＬ上には、画素電極ＰＥを覆うように、誘電体層１７が設けられている。誘電体層１７上には、画素電極ＰＥに対向する共通電極ＣＥが設けられている。共通電極ＣＥには、画素領域ＰＩＸごとに少なくとも１つのスリット１８ｐが形成されている。
第１不純物除去領域ＥＲｄは、図６Ｃに示すように、有機絶縁層ＲＬおよび誘電体層１７に形成された２層孔構造部ＨＳと、共通電極ＣＥと、共通電極ＣＥと同層に形成された島状透明導電部Ｔａとを含む。２層孔構造部ＨＳは、誘電体層１７に形成された貫通孔ｈ１と、有機絶縁層ＲＬに形成された有底孔ｈ２とを含む。共通電極ＣＥは、誘電体層１７上に位置し、２層孔構造部ＨＳの少なくとも一部を露出する開口部ｈｔを有する。島状透明導電部Ｔａは、有底孔ｈ２内に位置する。島状透明導電部Ｔａは、共通電極ＣＥから離隔して配置され、共通電極ＣＥとは電気的に分離されている。この例では、島状透明導電部Ｔａは、有底孔ｈ２の内表面ｓ２の一部（ここでは底面）に接している。このように、図６Ｃに示す第１不純物除去領域ＥＲｄは第３構造、つまり、図４Ａおよび図４Ｂに示した不純物除去領域ＥＲ３と同様の構造を有する。誘電体層１７および共通電極ＣＥは、それぞれ、不純物除去領域ＥＲ３における無機絶縁層ＩＬおよび透明導電層ＴＬに相当する。
有機絶縁層ＲＬは、第１有機絶縁層１１と第２有機絶縁層１２とが直接接する界面部を有していることが好ましい。界面部の位置は特に限定しない。前述のように、第２画素コンタクトホールＣＨｐ２の側壁の一部で、第１有機絶縁層１１と第２有機絶縁層１２とが直接接していてもよい。有機絶縁層ＲＬの有底孔ｈ２は、第１有機絶縁層１１と第２有機絶縁層１２とが直接接する界面部を含む領域に形成されていてもよい。そうすると、第１有機絶縁層１１および第２有機絶縁層１２は、それぞれ、有底孔ｈ２内に露出した部分１１ａ、１２ａを含む。このような構成により、第１有機絶縁層１１および第２有機絶縁層１２の両方に含まれる不純物を、１つの２層孔構造部ＨＳを介してより効率的に放出できる。
なお、有底孔ｈ２は、第１有機絶縁層１１および第２有機絶縁層１２のいずれか一方のみに設けられてもよい。この場合には、第１有機絶縁層１１および第２有機絶縁層１２の一方のみが、有底孔ｈ２内に露出する。このような構成でも、他方の有機絶縁層内の不純物は、上記界面部を通って有底孔ｈ２まで移動できるので、第１有機絶縁層１１および第２有機絶縁層１２の両方からの不純物を、有底孔ｈ２から効率よく排出できる。
第１不純物除去領域ＥＲｄにおける有底孔ｈ２の外縁のサイズは特に限定しない。一例として、図６Ａに示すように、有底孔ｈ２の行方向の幅ｗ１は、ソース配線ＳＬの幅よりも大きく、ソース配線ＳＬの幅の３倍以下であってもよい。有底孔ｈ２の列方向の幅ｗ２は、ゲート配線ＧＬ（ここでは下部ゲート配線ＧＬ１）の幅の１／２以上１倍以下であってもよい。これにより、表示特性への影響を抑えつつ、有底孔ｈ２の内表面ｓ２の面積（不純物放出面の面積）を確保できる。
図６Ｃに示すように、有底孔ｈ２の深さ（有底孔ｈ２の内表面ｓ２の最上部から、有底孔ｈ２の内表面ｓ２のうち最も基板１側に位置する点までの、基板１の法線方向に沿った距離）ｄは、有機絶縁層ＲＬの厚さ（例えば、第１不純物除去領域ＥＲｄが設けられていないソース－ゲート交差部における有機絶縁層ＲＬの厚さ）Ｈの１／４以上であってもよい。これにより、有底孔ｈ２の内表面ｓ２の面積を増加させることができる。この結果、不純物放出面として機能する有機絶縁層ＲＬの露出表面の面積が増加するので、不純物の除去効率をさらに高めることができる。また、有機絶縁層ＲＬ内の比較的深い領域に位置する不純物の放出も容易になる。第１不純物除去領域ＥＲｄが第３構造を有する場合には、有底孔ｈ２の深さｄは、例えば透明導電層ＴＬの厚さの３倍以上になるように設定されることが好ましい。これにより、有底孔ｈ２の内表面ｓ２の一部を、より確実に島状透明導電部Ｔａから露出させることができる。
一方、有底孔ｈ２の深さｄが大きすぎると、有機絶縁層ＲＬの表面凹凸により、液晶層（図示せず）の配向が乱れ、表示コントラストを低下させるおそれがある。有底孔ｈ２の深さｄが、例えば、有機絶縁層ＲＬの厚さＨの３／４以下であれば、液晶表示のために設けられる配向膜によって有底孔ｈ２を埋めることで、配向膜のうち有底孔ｈ２の上方に位置する部分の表面形状を平坦に近づけることができる（図１６参照）。この結果、有底孔ｈ２による表面凹凸に起因する表示コントラストの低下をより効果的に抑制できる。一例として、有底孔ｈ２の深さｄは、２００ｎｍ以上８００ｎｍ以下でもよい。
貫通孔ｈ１のサイズも特に限定されない。基板１の法線方向から見たとき、貫通孔ｈ１の外縁は、有底孔ｈ２の外縁よりも内側に位置していればよい。貫通孔ｈ１の外縁の行方向および列方向の幅は、有底孔ｈ２の行方向および列方向の幅ｗ１、ｗ２の１／２以上であってもよい。これにより、有底孔ｈ２から放出された不純物は、無機絶縁層ＩＬで妨げられ難いので、より効率的に外部に放出され得る。
基板１の法線方向から見たとき、誘電体層１７のうち有底孔ｈ２の外縁の内側に位置する部分（庇部分）の幅ｖ（図６Ｃ）は、例えば２００ｎｍ以上８００ｎｍ以下であってもよい。幅ｖが２００ｎｍ以上であれば、庇部分上にも共通電極ＣＥを配置することで、共通電極ＣＥの面積の低減を抑制できる。幅ｖが８００ｎｍ以下であれば、有底孔ｈ２から放出された不純物は、無機絶縁層ＩＬで妨げられ難いので、より効率的に外部に放出され得る。
＜効果＞
本実施形態におけるアクティブマトリクス基板１００Aは、表示領域ＤＲ内に複数の第１不純物除去領域ＥＲｄを備えているので、製造プロセス中に有機絶縁層ＲＬに侵入した水分などの不純物を、第１不純物除去領域ＥＲｄを介して、アクティブマトリクス基板１００Aの外部に効率的に放出させることができる。従って、不純物が有機絶縁層ＲＬから画素ＴＦＴ２０の酸化物半導体層４に入り込むことに起因する画素ＴＦＴ２０の特性変動を抑制できる。また、第１不純物除去領域ＥＲｄは、表示領域ＤＲのうち表示に寄与せず、かつ、遮光された領域であるソース－ゲート交差部に配置されるので、第１不純物除去領域ＥＲｄによる表示特性の低下を抑制できる。
アクティブマトリクス基板１００Ａは、有機絶縁層ＲＬとして、互いに別工程で設けられた２層の有機絶縁層（ここでは第１有機絶縁層１１および第２有機絶縁層１２）を備える。本明細書では、このように、画素ＴＦＴの上方に、互いに別工程で設けられた２層の有機絶縁層を備える構造を「有機絶縁層積層構造」と呼ぶ。有機絶縁層積層構造では、上層の有機絶縁層によって、下層の有機絶縁層に設けられたコンタクトホール等の段差を平坦化できるので、段差に起因する液晶分子の配向乱れの発生が抑制される。より具体的には、アクティブマトリクス基板１００Ａでは、第２有機絶縁層１２によって、第１有機絶縁層１１に形成された第２画素コンタクトホールＣＨｐ２による段差が平坦化され、第２画素コンタクトホールＣＨｐ２に起因する液晶分子の配向乱れの発生が抑制される。そのため、第２画素コンタクトホールＣＨｐ２およびその近傍を遮光する必要がなく、第２画素コンタクトホールＣＨｐ２上およびその近傍を開口部（表示に寄与する領域）として用いることができるので、透過率を向上させることができる。
本実施形態の不純物除去領域ＥＲは、有機絶縁層積層構造を有するアクティブマトリクス基板に好適に適用され得る。有機絶縁層を積層することにより、不純物を含み得る有機絶縁体層の体積（合計体積）が増加するが、本実施形態の2層孔構造部ＨＳを設けることで、積層した有機絶縁層のそれぞれからの不純物の放出を促進できる。例えば、2層孔構造部ＨＳの有底孔ｈ２を、第１有機絶縁層１１および第２有機絶縁層１２の両方を露出するように配置することで、第１有機絶縁層１１および第２有機絶縁層１２の両方からの不純物の放出をより効果的に促進できる。
アクティブマトリクス基板１００Ａは、画素ＴＦＴ２０のドレイン電極として、金属電極の代わりに、透明導電材料から形成された透明電極層（ここでは第１電極層ＰＬ１）を用いている。本明細書では、このように、画素ＴＦＴと画素電極とを透明電極層で接続する構造を、「透明コンタクト構造」と呼ぶ。透明コンタクト構造を採用することで、透過率（画素開口率）を高めることができる。より具体的には、アクティブマトリクス基板１００Ａでは、画素電極ＰＥに含まれる第１電極層ＰＬ１、第２電極層ＰＬ２および第３電極層ＰＬ３は、いずれも透明導電材料から形成されているので、画素電極ＰＥがこれらの電極層を含むことによる透過率の低下は実質的に生じない。また、酸化物半導体層４のドレインコンタクト領域４ｄに接する部分（第１部分）ｐ１を含む第１電極層ＰＬ１が透明導電材料から形成されていることにより、第１画素コンタクトホールＣＨｐ１上（つまりドレインコンタクト領域４ｄ周辺）も開口部として利用することができるので、透過率をさらに向上できる。さらに、本実施形態では、第３電極層ＰＬ３が、第２有機絶縁層１２上に位置する部分（第６部分）ｐ６を含んでいるので、画素電極ＰＥと共通電極ＣＥとの間の距離が一定に保たれる領域が広くなり、十分な強さのフリンジ電界が生成される領域が広くなるので、このことによっても透過率が向上する。
本実施形態の不純物除去領域ＥＲは、透明コンタクト構造を有するアクティブマトリクス基板に好適に適用され得る。本発明者が別途検討したところ、透明コンタクト構造を採用すると、有機絶縁層に含まれていた不純物が、ＩＴＯ層等の透明電極層（ここでは第１電極層ＰＬ１）を経路として画素ＴＦＴの酸化物半導体層に到達しやすくなる可能性があることを見出した。このようなアクティブマトリクス基板に、本実施形態の2層孔構造部ＨＳを設けると、有機絶縁層ＲＬに含まれていた不純物の外部への放出が促進されるので、不純物が透明電極層を介して酸化物半導体層に侵入することをより効果的に抑制できる。
アクティブマトリクス基板１００Aの構成は、図示した構成に限定されない。図示する例では、例えば各第１不純物除去領域ＥＲｄは、第３構造（図４Ａおよび図４Ｂ）を有するが、代わりに第２構造（図３Ａおよび図３Ｂ）を有してもよい（図２１Ｂ参照）。また、第１不純物除去領域ＥＲｄの位置および個数も図示する例に限定されない。
本実施形態では、有機絶縁層ＲＬは第１有機絶縁層１１および第２有機絶縁層１２を含むが、有機絶縁層ＲＬは第１有機絶縁層１１のみから構成されていてもよい。つまり、第２画素コンタクトホールＣＨｐ２が有機絶縁層で埋められていなくてもよい。あるいは、後述するように、共通電極ＣＥよりも上方から、第２画素コンタクトホールＣＨｐ２を埋める他の有機絶縁層が設けられてもよい。
画素電極ＰＥおよび共通電極ＣＥの配置も図示する例に限定されない。図７に例示するように、基板１の法線方向から見たとき、画素電極ＰＥにおける第２電極層ＰＬ２および第３電極層ＰＬ３は、対応するゲート配線ＧＬから、そのゲート配線ＧＬとは列方向に隣接する他のゲート配線ＧＬ’の近傍まで延びていてもよい。第２電極層ＰＬ２および第３電極層ＰＬ３における他のゲート配線ＧＬ’側の端（つまり第３部分ｐ３と反対側の端）は、他のゲート配線ＧＬ’上の第２有機絶縁層１２’に部分的に重なっていてもよい。このような構成を採用することにより、第２電極層ＰＬ２のゲート配線ＧＬ’側の端を第２有機絶縁層１２’で覆うことができるので、第２電極層ＰＬ２のゲート配線ＧＬ’側の端に起因する段差の発生が抑制され、段差による光漏れを抑制することができる。
また、上記では、画素電極ＰＥを３層の電極層ＰＬ１～ＰＬ３で構成しているが、第３電極層ＰＬ３を有していなくてもよい。さらに、透明な第１電極層ＰＬ１に代わって、金属材料から形成された（例えばソース電極ＳＥと同層に形成された）ドレイン電極を設けてもよい。ドレイン電極の形成によって、コンタクト抵抗を低くできるが、画素開口率は低下し得る。このため、特に高精細のアクティブマトリクス基板においては、透明な第１電極層ＰＬ１を用いることが好ましい。
さらに、各画素ＴＦＴ２０における下部ゲート電極ＧＥ１および上部ゲート電極ＧＥ２には互いに異なるゲート信号が供給されてもよい。あるいは、上部ゲート電極ＧＥ２のみがゲート電極として機能し、下部ゲート電極ＧＥ１は、電気的にフローティング状態であるか、固定電位（例えば共通電位）に固定されていてもよい。
上記では、ゲート配線ＧＬとして、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２を備えているが、いずれか一方のみでもよい。ゲート配線として上部ゲート配線ＧＬ２のみを備えている場合、画素ＴＦＴはトップゲート構造を有してもよい。ゲート配線として下部ゲート配線ＧＬ１のみを備えている場合、画素ＴＦＴはボトムゲート構造を有してもよい。各画素ＴＦＴ２０の酸化物半導体層４の位置および形状も図示する例に限定されない。また、この例では、ソース配線ＳＬは、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２よりも上層であるが、ソース配線ＳＬが、下部ゲート配線ＧＬ１よりも下層に設けられていてもよい。
図２２Ａおよび図２２Ｂに示すように、上述した第１不純物除去領域ＥＲｄに代わって、共通電極ＣＥの開口部ｈｔおよび誘電体層１７の貫通孔ｈ１を少なくとも有する不純物除去領域８００ｄを備えていてもよい。開口部ｈｔおよび貫通孔ｈ１は、有機絶縁層ＲＬの一部を露出するように配置されている。不純物除去領域８００ｄにおいて、有機絶縁層ＲＬには有底孔ｈ２が形成されていなくてもよい。基板１の法線方向から見たとき、開口部ｈｔおよび貫通孔ｈ１の側面は互いに整合していてもよいし（図２２Ａ）、開口部ｈｔが貫通孔ｈ１の外縁よりも内側に位置してもよい（図２２Ｂ）。図示していないが、貫通孔ｈ１は開口部ｈｔの外縁よりも内側に位置してもよい。
＜回路ＴＦＴ＞
アクティブマトリクス基板１００Aは、非表示領域ＦＲに、ゲートドライバＧＤ、デマルチプレクサ回路ＤＭＸなどの周辺回路をさらに備えてもよい。これらの周辺回路は、複数の回路ＴＦＴを含む。各回路ＴＦＴは、画素ＴＦＴ２０の酸化物半導体層４と同層の酸化物半導体層を活性層とする酸化物半導体ＴＦＴでもよい。回路ＴＦＴは、トップゲート構造、ボトムゲート構造またはダブルゲート構造を有する酸化物半導体ＴＦＴであってもよい。あるいは、結晶質シリコン半導体層または非晶質シリコン層を活性層とするシリコン半導体ＴＦＴであってもよい。
以下、結晶質シリコン半導体層を活性層とする結晶質シリコンＴＦＴを回路ＴＦＴとして有する構成を説明する。
図８は、非表示領域ＦＲにおける周辺回路の一部および表示領域ＤＲの画素領域ＰＩＸの一部を示す拡大断面図である。画素領域の構成は、図６Ａ～図６Ｃを参照して前述した構成と同様であるため、説明を省略する。
周辺回路は、少なくとも１つの回路ＴＦＴ３０を含む。回路ＴＦＴ３０は、例えばトップゲート構造を有する結晶質シリコンＴＦＴである。
回路ＴＦＴ３０は、基板１上に位置する遮光層３１と、チャネル領域３３ｃを含む結晶質シリコン半導体層３３と、ゲート電極３５と、ソース電極およびドレイン電極３６とを有する。遮光層３１と結晶質シリコン半導体層３３との間には、下部ゲート絶縁層として第１下部絶縁層２が延設されている。結晶質シリコン半導体層３３とゲート電極３５との間には、下部ゲート絶縁層として第２下部絶縁層３が延設されている。基板１の法線方向から見たとき、遮光層３１およびゲート電極３５は、それぞれ、結晶質シリコン半導体層３３のチャネル領域３３ｃと少なくとも部分的に重なるように配置されている。遮光層３１は、例えば電気的にフローティング状態であってもよい。なお、遮光層３１とゲート電極３５とを電気的に接続することにより、遮光層３１を下部ゲートとして機能させてもよい（ダブルゲート構造）。
ゲート電極３５は、下部ゲート配線ＧＬ１および画素ＴＦＴ２０の下部ゲート電極ＧＥ１と同層に形成されている。「同層に形成されている」とは、同じ導電膜から形成されていることを意味する。ゲート電極３５の上方には、画素ＴＦＴ２０の下部ゲート絶縁層５および上部ゲート絶縁層７が延設されており、さらにその上方に第１層間絶縁層９が延設されている。
ソース電極およびドレイン電極３６は、第１層間絶縁層９上に配置されている。ここでは、ソース電極およびドレイン電極３６は、ソース配線ＳＬおよび画素ＴＦＴ２０のソース電極ＳＥと同層に形成されている。第２下部絶縁層３、下部ゲート絶縁層５、上部ゲート絶縁層７および第１層間絶縁層９には、結晶質シリコン半導体層３３のうちチャネル領域３３ｃの両側に位置する部分をそれぞれ露出する回路コンタクトホールが設けられている。ソース電極およびドレイン電極３６は、それぞれ、回路コンタクトホール内で、結晶質シリコン半導体層３３に電気的に接続されている。ソース電極およびドレイン電極３６は、これらの電極と同層の配線、または、下部ゲート電極ＧＥ１と同層の配線３８に電気的に接続されていてもよい。
回路ＴＦＴ３０は、第２層間絶縁層１０および第１有機絶縁層１１で覆われている。第１有機絶縁層１１上に誘電体層１７が配置されていてもよい。
（変形例１：アクティブマトリクス基板１００Ｂ）
図９は、変形例１のアクティブマトリクス基板１００Ｂにおける第２不純物除去領域ＥＲｆの配置を示す模式的な平面図である。変形例１のアクティブマトリクス基板は、非表示領域ＦＲに第２不純物除去領域ＥＲｆが設けられている点で、前述したアクティブマトリクス基板１００Ａと異なる。
図９に示すように、アクティブマトリクス基板１００Ｂでは、非表示領域ＦＲに複数の第２不純物除去領域ＥＲｆが互いに離隔して配置されている。各第２不純物除去領域ＥＲｆは、表示領域ＤＲに近接して設けられていることが好ましい。基板１の法線方向から見たとき、複数の第２不純物除去領域ＥＲｆは、表示領域ＤＲと非表示領域ＦＲの境界に沿って、非表示領域ＦＲに配置されている。基板１の法線方向から見たとき、複数の第２不純物除去領域ＥＲｆは、表示領域ＤＲを包囲するように配置されていてもよい。例えば、列方向における両端（上端および下端）の画素行の外側、および、行方向における両側端（右端および左端）に、それぞれ、複数の第２不純物除去領域ＥＲｆが配置されていてもよい。これにより、表示領域ＤＲ内の画素ＴＦＴ２０の酸化物半導体層４に、有機絶縁層ＲＬから放出された不純物が入り込むことをより効果的に抑制できる。
図示するように、各第２不純物除去領域ＥＲｆは、ゲートドライバＧＤまたはデマルチプレクサ回路ＤＭＸなどの周辺回路と表示領域ＤＲとの間に配置されていてもよい。本明細書では、非表示領域ＦＲのうち、表示領域ＤＲとデマルチプレクサ回路ＤＭＸとの間に位置する領域ＦＲ１を「第１非表示領域」、表示領域ＤＲとデマルチプレクサ回路ＤＭＸとの間に位置する領域ＦＲ２を「第２非表示領域」と呼ぶ。この例では、第２不純物除去領域ＥＲｆは、基板１の法線方向から見たとき、第１非表示領域ＦＲ１に配置された複数の第２不純物除去領域ＥＲｆ１と、第２非表示領域ＦＲ２に配置された複数の第２不純物除去領域ＥＲｆ２とを含む。
複数の第２不純物除去領域ＥＲｆ１は、例えば、列方向における一端の画素行（最もデマルチプレクサ回路ＤＭＸ側に位置する画素行）の外側に、行方向に沿って互いに離隔して配列されていてもよい。各第２不純物除去領域ＥＲｆ１は、隣接する２つのソース配線ＳＬの間に配置されていてもよい。
一方、複数の第２不純物除去領域ＥＲｆ２は、行方向における一側端または両側端の画素列（最もゲートドライバＧＤ側に位置する画素列）の外側に、列方向に沿って互いに離隔して配列されていてもよい。各第２不純物除去領域ＥＲｆ２は、隣接する２つのゲート配線ＧＬの間に配置されていてもよい。基板１の法線方向から見たとき、ゲートドライバＧＤと表示領域ＤＲとの間に、共通電極ＣＥに信号を供給する共通配線ＣＬが形成されている場合には、各第２不純物除去領域ＥＲｆ２は、共通配線ＣＬと表示領域ＤＲとの間であって、共通電極ＣＥが延設されている領域に配置されていてもよい。
なお、第２不純物除去領域ＥＲｆ１、第２不純物除去領域ＥＲｆ２の位置や個数は図示する例に限定されない。第２不純物除去領域ＥＲｆ１は、２以上のソース配線ＳＬごとに配置されてもよい。同様に、第２不純物除去領域ＥＲｆ２は、２以上のゲート配線ＧＬごとに配置されてもよい。さらに、第２不純物除去領域ＥＲｆ１および第２不純物除去領域ＥＲｆ２の一方のみが設けられていてもよい。また、この例では、基板１の法線方向から見たとき、ソース配線ＳＬまたはゲート配線ＧＬに重ならない位置に第２不純物除去領域ＥＲｆ１、ＥＲｆ２が配置されているが、第２不純物除去領域ＥＲｆ１、ＥＲｆ２の一部または全体（有底孔ｈ２の一部または全体）がソース配線ＳＬまたはゲート配線ＧＬに重なっても構わない。
図１０Ａは、アクティブマトリクス基板１００Ｂの列方向における一端（上端）の画素行に位置する１つの画素領域ＰＩＸと、第１非表示領域ＦＲ１の一部とを示す。図１０Ａは、図９に示す領域Ｒｂに対応する。図１０Ｂ～図１０Ｄは、それぞれ、図１０Ａに示すＸｂ－Ｘｂ線、Ｘｃ－Ｘｃ線およびＸｄ－Ｘｄ線に沿った断面図である。図１１Ａは、アクティブマトリクス基板１００Ｂの行方向における一側端（左端）の画素列に位置する１つの画素領域ＰＩＸと、第２非表示領域ＦＲ２の一部とを示す。図１１Ａは、図９に示す領域Ｒｃに対応する。図１１Ｂは、図１１Ａに示すＸＩｂ－ＸＩｂ線に沿った断面図である。
アクティブマトリクス基板１００Ｂにおける各画素領域ＰＩＸの構造は、第１不純物除去領域ＥＲｄが配置されていない点以外は、前述したアクティブマトリクス基板１００Ａと同様である。
図１０Ａおよび図１０Ｂに示すように、アクティブマトリクス基板１００Ｂの第１非表示領域ＦＲ１では、隣接する２つのソース配線ＳＬの間に第２不純物除去領域ＥＲｆ１が配置されている。
この例では、第１非表示領域ＦＲ１は、共通電極ＣＥの端部１８ｅよりもデマルチプレクサ回路ＤＭＸ側に位置している。つまり、共通電極ＣＥは、第１非表示領域ＦＲ１まで延設されていない。このため、第２不純物除去領域ＥＲｆ１は、第１構造（図２Ａおよび図２Ｂに示す不純物除去領域ＥＲ１と同様の構造）を有する。誘電体層１７は、不純物除去領域ＥＲ１における無機絶縁層ＩＬに相当する。
図１１Ａおよび図１１Ｂに示すように、第２非表示領域ＦＲ２には、隣接する２つのゲート配線ＧＬの間に第２不純物除去領域ＥＲｆ２が配置されている。この例では、表示領域ＤＲとゲートドライバＧＤとの間を、共通配線ＣＬが列方向に延びている。共通配線ＣＬは、例えばソース配線ＳＬ、上部ゲート配線ＧＬ２または下部ゲート配線ＧＬ１と同層に形成された配線である。共通電極ＣＥは、表示領域ＤＲから共通配線ＣＬ上まで延設され、共通配線ＣＬ上またはその近傍に位置する接続部で、共通配線ＣＬに電気的に接続されている。各第２不純物除去領域ＥＲｆ２は、第２非表示領域ＦＲ２のうち共通電極ＣＥが延設された領域内に配置されている。
図示する例では、各第２不純物除去領域ＥＲｆ２は、第３構造（図４Ａおよび図４Ｂ）を有している。誘電体層１７および共通電極ＣＥは、それぞれ、図４Ａおよび図４Ｂに示す不純物除去領域ＥＲ３における無機絶縁層ＩＬおよび透明導電層ＴＬに相当する。つまり、２層孔構造部ＨＳ上において、共通電極ＣＥには開口部ｈｔが設けられている。開口部ｈｔ内には、共通電極ＣＥと同層に形成された島状透明導電部Ｔａが配置されている。島状透明導電部Ｔａは、有底孔ｈ２の内表面ｓ２の一部に接している。なお、各第２不純物除去領域ＥＲｆ２は、第２構造（図３Ａおよび図３Ｂ）を有していてもよい。
アクティブマトリクス基板１００Ｂでは、第１非表示領域ＦＲ１および第２非表示領域ＦＲ２には第２有機絶縁層１２が形成されていない。このため、各第２不純物除去領域ＥＲｆ１、ＥＲｆ２において、２層孔構造部ＨＳを構成する有底孔ｈ２は第１有機絶縁層１１のみに設けられている。第１有機絶縁層１１は有底孔ｈ２内に露出する部分を含むが、第２有機絶縁層１２は有底孔ｈ２内には露出していない。しかしながら、図１０Ｂおよび図１０Ｃから分かるように、第２有機絶縁層１２の一部は第１有機絶縁層１１に直接接しているので、第２有機絶縁層１２内の不純物は、第１有機絶縁層１１との界面を通って、いずれかの第２不純物除去領域ＥＲｆ１、ＥＲｆ２の２層孔構造部ＨＳまで移動し、外部に放出され得る。
図示する例では、基板１の法線方向から見たとき、各第２不純物除去領域ＥＲｆ１、ＥＲｆ２における２層孔構造部ＨＳの有底孔ｈ２の外縁は、概ね矩形であり、貫通孔ｈ１の外縁は、有底孔ｈ２よりも一回り小さい矩形である。なお、有底孔ｈ２および貫通孔ｈ１の形状はこれに限定されず、円形や楕円形であってもよい。第２不純物除去領域ＥＲｆ１、ＥＲｆ２における貫通孔ｈ１および有底孔ｈ２のサイズは、特に限定されず、第２不純物除去領域ＥＲｆ１、ＥＲｆ２を形成する領域のサイズに応じて適宜選択され得る。有底孔ｈ２の深さｄ、貫通孔ｈ１、有底孔ｈ２および開口部ｈｔのサイズの大小関係、誘電体層１７（無機絶縁層ＩＬ）の庇部分の幅ｖ等は、上記のアクティブマトリクス基板１００Ａと同様であってもよい。
さらに、図１８に例示するように、第１非表示領域ＦＲ１には、基板１の法線方向から見たとき、複数のソース配線ＳＬを横切るように配置された２層孔構造部ＨＳが設けられていてもよい。同様に、第２非表示領域ＦＲ２には、複数のゲート配線ＧＬを横切るように配置された２層孔構造部ＨＳが設けられていてもよい。これにより、不純物放出面の表面積を増加させることができるので、さらに効率的に不純物を外部に放出できる。
図２３に示すように、上述した第２不純物除去領域ＥＲｆ１に代わって、誘電体層１７の貫通孔ｈ１を少なくとも有する不純物除去領域８００ｆ１を備えていてもよい。貫通孔ｈ１は、有機絶縁層ＲＬの一部を露出するように設けられている。不純物除去領域８００ｆ１において、有機絶縁層ＲＬには有底孔ｈ２が形成されていなくてもよい。同様に、図２４Ａおよび図２４Ｂに示すように、上述した第２不純物除去領域ＥＲｆ２に代わって、共通電極ＣＥの開口部ｈｔおよび誘電体層１７の貫通孔ｈ１を少なくとも有する不純物除去領域８００ｆ２を備えていてもよい。開口部ｈｔおよび貫通孔ｈ１は、有機絶縁層ＲＬの一部を露出するように配置されている。不純物除去領域８００ｆ２において、有機絶縁層ＲＬには有底孔ｈ２が形成されていなくてもよい。基板１の法線方向から見たとき、開口部ｈｔおよび貫通孔ｈ１の側面は互いに整合していてもよいし（図２４Ａ）、開口部ｈｔが貫通孔ｈ１の外縁よりも内側に位置してもよい（図２４Ｂ）。図示していないが、貫通孔ｈ１は開口部ｈｔの外縁よりも内側に位置してもよい。また、不純物除去領域８００ｆ１、８００ｆ２の貫通孔ｈ１は、図１８に例示したように、複数のソース配線ＳＬまたはゲート配線ＧＬを横切るように配置されていてもよい。
（変形例２：アクティブマトリクス基板１００Ｃ）
図１２は、変形例２のアクティブマトリクス基板１００Ｃにおける不純物除去領域ＥＲの配置を示す模式的な平面図である。変形例２のアクティブマトリクス基板は、表示領域ＤＲおよび非表示領域ＦＲの両方に不純物除去領域ＥＲが配置されている点で、前述のアクティブマトリクス基板１００Ａ、１００Ｂと異なる。
図１２に示すように、アクティブマトリクス基板１００Ｃでは、表示領域ＤＲに複数の第１不純物除去領域ＥＲｄが設けられ、かつ、非表示領域ＦＲに複数の第２不純物除去領域ＥＲｆ１、ＥＲｆ２が設けられている。各第１不純物除去領域ＥＲｄの構造および配置は、アクティブマトリクス基板１００Ａと同様であってもよい。また、各第２不純物除去領域ＥＲｆ１、ＥＲｆ２の構造や配置は、アクティブマトリクス基板１００Ｂと同様であってもよい。
本変形例によると、より多くの２層孔構造部ＨＳを配置できるので、さらに効率よく有機絶縁層ＲＬから外部に不純物を放出できる。また、非表示領域ＦＲに第２不純物除去領域ＥＲｆを配置することで、表示領域ＤＲ内に配置する第１不純物除去領域ＥＲｄの数を、例えば図５に示すアクティブマトリクス基板１００Ａよりも少なくできる。例えば２５以上１００００以下の画素領域ＰＩＸに対して１つの第１不純物除去領域ＥＲｄを配置してもよい。または、基板１の法線方向から見たとき、表示領域ＤＲにおいて、０．１ｍｍ～２ｍｍ×０．１ｍｍ～２ｍｍの矩形の領域に対して（または、０．０１ｍｍ２以上４ｍｍ２以下の面積あたり）１つの第１不純物除去領域ＥＲｄを配置してもよい。
本変形例においても、上述した第１不純物除去領域ＥＲｄおよび第２不純物除去領域ＥＲｆの代わりに、不純物除去領域８００ｄ、８００ｆ１、８００ｆ２（図２２Ａ～図２４Ｂ）を形成してもよい。
（変形例３：アクティブマトリクス基板１００Ｄ、１００Ｅ）
図１３Ａは、変形例３のアクティブマトリクス基板１００Ｄにおける１つの画素領域ＰＩＸを例示する平面図である。図１３Ｂおよび図１３Ｃは、それぞれ、図１３Ａに示すＸＩＩＩｂ－ＸＩＩＩｂ線およびＸＩＩＩｃ－ＸＩＩＩｃ線に沿った断面図である。アクティブマトリクス基板１００Ｄは、表示領域ＤＲに、複数の第１不純物除去領域ＥＲｄを有する。アクティブマトリクス基板１００Ｄにおける第１不純物除去領域ＥＲｄの配置は、例えば図５と同様である。図１３Ａは、図５に示す領域Ｒａに対応する。
アクティブマトリクス基板１００Ｄは、第２有機絶縁層１２が誘電体層１７よりも上層に配置されている点で、アクティブマトリクス基板１００Ａと異なる。本明細書では、誘電体層１７（無機絶縁層ＩＬ）よりも下層にある有機絶縁層ＲＬと区別するために、誘電体層１７よりも上層に位置する有機絶縁層を「他の有機絶縁層ＲＬ’」と呼ぶことがある。アクティブマトリクス基板１００Ｄでは、第１有機絶縁層１１が「有機絶縁層ＲＬ」であり、第２有機絶縁層１２が「他の有機絶縁層ＲＬ’」である。
また、アクティブマトリクス基板１００Ｄは、第３電極層ＰＬ３を有していない点で、アクティブマトリクス基板１００Ａと異なる。アクティブマトリクス基板１００Ｄの画素電極ＰＥは、第１画素コンタクトホールＣＨｐ１内で酸化物半導体層４のドレインコンタクト領域４ｄに接する第１電極層ＰＬ１と、第１有機絶縁層１１に設けられた第２画素コンタクトホールＣＨｐ２内で第１電極層ＰＬ１に接する第２電極層ＰＬ２とから構成されている。第１電極層ＰＬ１および第２電極層ＰＬ２の配置や形状は、アクティブマトリクス基板１００Ａと同様であってもよい。
第１有機絶縁層１１に設けられた第２画素コンタクトホールＣＨｐ２内および第１有機絶縁層１１上において、第２電極層ＰＬ２の上には、誘電体層１７と、共通電極ＣＥとがこの順で配置されている。第２有機絶縁層１２は、共通電極ＣＥの上方に、第２画素コンタクトホールＣＨｐ２に起因する凹部を埋めるように配置されている。つまり、誘電体層１７および共通電極ＣＥは、第１有機絶縁層１１と第２有機絶縁層１２との間に位置する。基板１の法線方向から見たとき、第２有機絶縁層１２は、アクティブマトリクス基板１００Ａと同様に、下部ゲート配線ＧＬ１および上部ゲート配線ＧＬ２上を行方向に連続して延びていてもよい。
第１不純物除去領域ＥＲｄは、例えば、アクティブマトリクス基板１００Ａにおける第１不純物除去領域ＥＲｄと同様に、ゲート―ソース交差部に配置されている。図１３Ｃに示すように、第１不純物除去領域ＥＲｄは、第１有機絶縁層１１（有機絶縁層ＲＬ）および誘電体層１７に形成された２層孔構造部ＨＳを含む。この例では、第１不純物除去領域ＥＲｄは第３構造を有する。誘電体層１７上には共通電極ＣＥが配置されており、２層孔構造部ＨＳの有底孔ｈ２内には、共通電極ＣＥと同層に形成された島状透明導電部Ｔａが配置されている。
第１不純物除去領域ＥＲｄは、第２有機絶縁層１２（他の有機絶縁層ＲＬ’）で覆われている。図示するように、第２有機絶縁層１２は、２層孔構造部ＨＳの貫通孔ｈ１および有底孔ｈ２を埋めるように配置されていてもよい。有底孔ｈ２内において、第２有機絶縁層１２は、内表面ｓ２のうち島状透明導電部Ｔａから露出した部分に直接接していてもよい。
本変形例では、第２有機絶縁層１２の上面は、無機絶縁膜や透明導電膜で覆われていないので、第２有機絶縁層１２内の不純物は、第２有機絶縁層１２の上面から外部に放出され得る。一方、第１有機絶縁層１１内の不純物は、図１３Ｃに矢印で示すように、第２有機絶縁層１２のうち有底孔ｈ２の内部に位置する部分に移動した後、貫通孔ｈ１を通って、第２有機絶縁層１２の上面から放出され得る。
図１３Ａ～図１３Ｃでは、表示領域ＤＲに第１不純物除去領域ＥＲｄが配置されている例を示したが、これに加えて、あるいは、これに代わって、非表示領域ＦＲに第２不純物除去領域ＥＲｆ１、ＥＲｆ２が配置されていてもよい。
図１４Ａは、変形例３の他のアクティブマトリクス基板１００Ｅにおける非表示領域（ここでは第２非表示領域ＦＲ２）の一部を例示する平面図である。図１４Ｂは、図１４Ａに示すＸＩＶｂ－ＸＩＶｂ線に沿った断面図である。アクティブマトリクス基板１００Ｅにおける第２不純物除去領域ＥＲｆの配置は、例えば図９と同様である。図１４Ａは、図９に示す領域Ｒｂに対応する。
図１４Ｂに示すように、第２不純物除去領域ＥＲｆ２は、例えば第３構造を有する。第２不純物除去領域ＥＲｆ２上には、２層孔構造部ＨＳを埋めるように、第２有機絶縁層１２ｆ（他の有機絶縁層ＲＬ’）が配置されている。第２有機絶縁層１２ｆは、２層孔構造部ＨＳの貫通孔ｈ１および有底孔ｈ２を埋めるように配置されていてもよい。第２有機絶縁層１２ｆは、表示領域ＤＲに位置する第２有機絶縁層１２と同層である。この例では、第２有機絶縁層１２ｆは、第２有機絶縁層１２とは離隔して配置されている。第２非表示領域ＦＲ２において、２層孔構造部ＨＳごとに、１つの島状の第２有機絶縁層１２ｆが配置されていてもよい。あるいは、第２有機絶縁層１２ｆは、２以上の２層孔構造部ＨＳを埋めるように列方向に延びていてもよい。なお、第２有機絶縁層１２ｆは第２有機絶縁層１２と繋がって（一体的に形成されて）いてもよい。
図示しないが、第１非表示領域ＦＲ１に、第１構造を有する第２不純物除去領域ＥＲｆ１が設けられてもよい。第２不純物除去領域ＥＲｆ１上にも、２層孔構造部ＨＳを埋めるように、他の有機絶縁層ＲＬ’が配置されていてもよい。
図２５および図２６に示すように、上述した第１不純物除去領域ＥＲｄ、第２不純物除去領域ＥＲｆ２に代わって、共通電極ＣＥの開口部ｈｔおよび誘電体層１７の貫通孔ｈ１を少なくとも有する不純物除去領域８００ｄ、８００ｆ２を備えていてもよい。開口部ｈｔおよび貫通孔ｈ１は、有機絶縁層ＲＬの一部を露出するように配置されている。不純物除去領域８００ｄ、８００ｆ２において、有機絶縁層ＲＬには有底孔ｈ２が形成されていなくてもよい。図２５および図２６では、基板１の法線方向から見たとき、開口部ｈｔおよび貫通孔ｈ１の側面は互いに整合しているが、開口部ｈｔは貫通孔ｈ１の外縁よりも内側に位置してもよいし（図２２Ｂ、図２４Ｂ参照）、貫通孔ｈ１が開口部ｈｔの外縁よりも内側に位置してもよい。なお、図示していないが、第１非表示領域Ｒ１にも、不純物除去領域８００ｆ２と同様の構造を有する不純物除去領域が配置されていてもよい。
（変形例４：アクティブマトリクス基板１００Ｆ）
図１５Ａは、変形例４のアクティブマトリクス基板１００Ｆにおける行方向に隣接する２つの画素領域ＰＩＸを例示する平面図である。図１５Ｂおよび図１５Ｃは、それぞれ、図１５Ａに示すＸＶｂ－ＸＶｂ線およびＸＶｃ－ＸＶｃ線に沿った断面図である。アクティブマトリクス基板１００Ｆは、表示領域ＤＲに、複数の第１不純物除去領域ＥＲｄを有する。アクティブマトリクス基板１００Ｆにおける第１不純物除去領域ＥＲｄの配置は、例えば図５と同様である。
アクティブマトリクス基板１００Ｆは、各第１不純物除去領域ＥＲｄの基板１側に遮光層ＬＳが設けられている点で、変形例１のアクティブマトリクス基板１００Ａと異なる。
遮光層ＬＳは、各画素ＴＦＴ２０よりも基板１側（ここでは下部ゲート電極ＧＥ１よりも基板１側）に配置されている。図示する例では、遮光層ＬＳは、画素ＴＦＴ２０の下部ゲート電極ＧＥ１の基板１側に、下部絶縁層３、２を介して配置されている。遮光層ＬＳは、例えば金属層である。
図８に示すように、同一基板１上に回路ＴＦＴ３０を形成する場合には、遮光層ＬＳは、回路ＴＦＴ３０の遮光層３１と同層に（つまり、同じ導電膜を用いて）形成されていてもよい。これにより、製造工程数を増加させずに遮光層ＬＳが形成され得る。
液晶表示装置では、アクティブマトリクス基板の表示領域の表面に凹凸が設けられていると、表面の凹凸に起因して液晶配向が部分的に乱れる可能性がある。液晶配向の乱れは、表示コントラストの低下の要因となり得る。本変形例では、表示領域ＤＲに配置された第１不純物除去領域ＥＲｄにおいて、２層孔構造部ＨＳおよびその近傍に表面凹凸が生じる場合がある。この場合でも、第１不純物除去領域ＥＲｄが、遮光層ＬＳで遮光されており、第１不純物除去領域ＥＲｄを含む領域は表示に寄与しないので、２層孔構造部ＨＳによって生じる表面凹凸に起因する表示コントラストの低下を抑制できる。
遮光層ＬＳは、基板１の法線方向から見たとき、ゲート―ソース交差部に位置する第１不純物除去領域ＥＲｄと、第１不純物除去領域ＥＲｄに近接して配置される他のコンタクトホールとに重なるように配置されていてもよい。
ここで、第１不純物除去領域ＥＲｄが配置されたゲート―ソース交差部を構成するゲート配線ＧＬおよびソース配線ＳＬを、それぞれ、ゲート配線ＧＬａおよびソース配線ＳＬａとし、ゲート配線ＧＬａ上にチャネル領域４ｃを有する２つの画素ＴＦＴ２０を、それぞれ、画素ＴＦＴ２０ａ、２０ｂとする。画素ＴＦＴ２０ａ、２０ｂは、ソース配線ＳＬａを挟んで隣接している。図示する例では、基板１の法線方向から見たとき、ゲート配線ＧＬａ上において、第１不純物除去領域ＥＲｄを行方向に挟むように、画素ＴＦＴ２０ａ、２０ｂの第２画素コンタクトホールＣＨｐ２ａ、ＣＨｐ２ｂが配置されている。また、画素ＴＦＴ２０ａ、２０ｂの第１画素コンタクトホールＣＨｐ１ａ、ＣＨｐ１ｂは、それぞれ、対応する画素領域ＰＩＸ内のゲート配線ＧＬａの近傍に配置されている。さらに、一方の画素ＴＦＴ２０ａのソースコンタクトホールＣＨｓａが、ソース配線ＳＬａに重なるように配置されている。遮光層ＬＳは、第１不純物除去領域ＥＲｄの２層孔構造部ＨＳに加えて、これらの第２画素コンタクトホールＣＨｐ２ａ、ＣＨｐ２ｂ、第１画素コンタクトホールＣＨｐ１ａ、ＣＨｐ１ｂおよびソースコンタクトホールＣＨｓａを全て遮光するように配置されている。これにより、アクティブマトリクス基板１００Ｆの各第１不純物除去領域ＥＲｄを含む所定の領域において、表面凹凸に起因する表示コントラストの低下をより効果的に抑制できる。
本変形例で説明した遮光層ＬＳは、第１不純物除去領域ＥＲｄを有する他のアクティブマトリクス基板１００Ｃ、１００Ｄにも適用され得る。
なお、遮光層ＬＳは、少なくとも２層孔構造部ＨＳに重なっていればよく、遮光層ＬＳのサイズや平面形状は図示する例に限定されない。
図２７に示すように、上述した第１不純物除去領域ＥＲｄに代わって、共通電極ＣＥの開口部ｈｔおよび誘電体層１７の貫通孔ｈ１を少なくとも有する不純物除去領域８００ｄを備えていてもよい。開口部ｈｔおよび貫通孔ｈ１は、有機絶縁層ＲＬの一部を露出するように配置されている。不純物除去領域８００ｄにおいて、有機絶縁層ＲＬには有底孔ｈ２が形成されていなくてもよい。基板１の法線方向から見たとき、開口部ｈｔは貫通孔ｈ１の外縁よりも内側に位置してもよいし（図２２Ｂ参照）、貫通孔ｈ１が開口部ｈｔの外縁よりも内側に位置してもよい。
（液晶表示装置）
本発明の実施形態によるアクティブマトリクス基板１００Ａ～１００Ｆは、液晶表示装置に好適に用いることができる。
以下、変形例４のアクティブマトリクス基板１００Ｆを用いたＦＦＳモードの液晶表示装置を例に、本実施形態の液晶表示装置の一例を説明する。
図１６は、液晶表示装置５００の一部を示す模試的な断面図である。
液晶表示装置５００は、アクティブマトリクス基板１００Ｆと、アクティブマトリクス基板１００Ｆに対向するように設けられた対向基板２００と、アクティブマトリクス基板１００Ｆと対向基板２００との間に設けられた液晶層３００とを備える。
アクティブマトリクス基板１００Ｆの液晶層３００側の最表面には、配向膜１９０が設けられている。配向膜１９０は、例えば、アクティブマトリクス基板１００Ｆの不純物除去工程（後述）を行った後で形成されるので、各不純物除去領域ＥＲにおける２層孔構造部ＨＳを覆っていてもよい。
配向膜１９０は、例えば、アクティブマトリクス基板１００Ｆの表面に、樹脂材料および溶剤を含む配向膜材料を印刷ゴム版またはインクジェットで塗布した後、焼成することにより形成され得る。配向膜１９０によって、アクティブマトリクス基板１００Ｆの２層孔構造部ＨＳ（有底孔ｈ２および貫通孔ｈ１）を埋めることができるので、２層孔構造部ＨＳに起因する表示コントラストの低下をより効果的に抑制できる。図示するように、配向膜１９０のうち２層孔構造部ＨＳの上方に位置する部分の表面は略平坦であってもよい。
対向基板２００は、基板２０１と、基板２０１に支持されたカラーフィルタ層２１０およびブラックマトリクス２２０とを有する。対向基板２００の液晶層３００側の最表面には、配向膜２９０が設けられている。カラーフィルタ層２１０およびブラックマトリクス２２０と、配向膜２９０との間に、オーバーコート層２３０が配置されていてもよい。
液晶層３００の厚さ（セルギャップ）は、例えば対向基板２００の液晶層３００側に設けられる柱状スペーサ３１０によって規定される。
液晶表示装置５００では、アクティブマトリクス基板１００Ｆの遮光層ＬＳは、柱状スペーサ３１０および２層孔構造部ＨＳを遮光するように配置されていてもよい。
図１７Ａおよび図１７Ｂは、それぞれ、液晶表示装置５００における第１不純物除去領域ＥＲｄ、柱状スペーサ３１０および遮光層ＬＳの配置関係を例示する平面図である。
図１７Ａに示すように、各第１不純物除去領域ＥＲｄにおける２層孔構造部ＨＳは、柱状スペーサ３１０の１つと互いに重なるように配置されていてもよい。図１７Ａでは、基板１の法線方向から見たとき、柱状スペーサ３１０の外縁よりも内側に、第１不純物除去領域ＥＲｄの２層孔構造部ＨＳが位置しているが、柱状スペーサ３１０と２層孔構造部ＨＳとは部分的に重なっていてもよい。あるいは、図１７Ｂに示すように、各第１不純物除去領域ＥＲｄの２層孔構造部ＨＳは、基板１の法線方向から見たとき、柱状スペーサ３１０の１つに近接して配置されていてもよい。
アクティブマトリクス基板１００Ｆにおける各遮光層ＬＳは、基板１の法線方向から見たとき、互いに重なるまたは互いに近接する柱状スペーサ３１０および２層孔構造部ＨＳに重なるように配置されている。これにより、柱状スペーサ３１０および第１不純物除去領域ＥＲｄの表示特性への影響を抑制できる。また、第１不純物除去領域ＥＲｄを遮光する遮光層を別途設ける必要がないので、遮光面積の増加を抑えて画素開口率を高めることができる。
液晶表示装置５００は、高精細な（例えば１０００ｐｐｉ以上の）液晶表示装置に好適に用いられ、例えばヘッドマウントディスプレイ用の液晶表示装置に好適に用いられる。
なお、ここでは、アクティブマトリクス基板１００Ｆを例に説明したが、代わりに、アクティブマトリクス基板１００Ａ～１００Ｅを用いてもよい。アクティブマトリクス基板１００Ａ、１００Ｃ、１００Ｄのように表示領域ＤＲに第１不純物除去領域ＥＲｄを設ける構成では、上記のように、第１不純物除去領域ＥＲｄの少なくとも１つを、基板１の法線方向から見たとき柱状スペーサ３１０に重なる（または近接する）ように配置し、これらを遮光する遮光層ＬＳを設けてもよい。
また、ここでは、横電界モードの一種であるＦＦＳモードの液晶表示装置５００を例示したが、本発明の実施形態によるアクティブマトリクス基板は、他の表示モードの液晶表示装置に用いられるものであってもよい。ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードやＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードのような縦電界モードの液晶表示装置では、共通電極は、対向基板側に設けられる。
（アクティブマトリクス基板の製造方法）
以下、図面を参照しながら、本実施形態のアクティブマトリクス基板の製造方法の例を説明する。図１９Ａ～図１９Ｉおよび図２０Ａ～図２０Ｉは、アクティブマトリクス基板１００Ａの表示領域ＤＲの一部を示す工程断面図である。これらの図面は、いずれも、図１５Aに示すXVｃ－XVｃ線に沿った断面構造を示している。
まず、図１９Ａに示すように、基板１上に、遮光層ＬＳを形成する。例えば、スパッタリング法により遮光層用導電膜を堆積した後、フォトリソグラフィプロセスにより遮光層用導電膜をパターニングすることによって、遮光層ＬＳを形成することができる。
基板１としては、例えば、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板（樹脂基板）などを用いることができる。遮光層用導電膜としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。また、これら複数の膜を積層した積層膜を用いてもよい。ここでは、遮光層用導電膜として、モリブデンタングステン合金膜を用いる。遮光層用導電膜の厚さは、例えば３０ｎｍ以上１００ｎｍ以下である。
次に、図１９Ｂに示すように、遮光層ＬＳを覆うように第１下部絶縁層２および第２下部絶縁層３をこの順で形成する。例えばＣＶＤ法により、第１下部絶縁層２および第２下部絶縁層３を形成することができる。第１下部絶縁層２および第２下部絶縁層３としては、酸化シリコン（ＳｉＯ２）層、窒化シリコン（ＳｉＮｘ）層、酸化窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）層、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）層等を積層または単層で適宜用いることができる。
図８に示すように、回路ＴＦＴ３０としてシリコン半導体ＴＦＴを形成する場合には、例えば、第１下部絶縁層２として酸化シリコンと窒化シリコンの積層膜を形成し、次いで、シリコン半導体膜の成膜（厚さ：例えば３０ｎｍ～１００ｎｍ）、レーザー結晶化などの公知の方法により結晶質シリコン半導体層を形成した後、第２下部絶縁層３として酸化シリコン膜を形成してもよい。
回路ＴＦＴとして、画素ＴＦＴ２０と同様の酸化物半導体ＴＦＴを形成する場合には、遮光層ＬＳを覆う第１下部絶縁層２として、基板１からの不純物等の拡散防止のためのＳｉＮｘ層を形成し、その上に、第２下部絶縁層３として、絶縁性を確保するためのＳｉＯ２層を形成してもよい。下部絶縁層の厚さ（積層構造を有する場合には合計厚さ）は、例えば１００ｎｍ以上６００ｎｍ以下である。なお、回路ＴＦＴとして、画素ＴＦＴ２０と同様の酸化物半導体ＴＦＴを形成する場合、第１下部絶縁層２および第２下部絶縁層３の２層を設ける代わりに、単層の下部絶縁層（例えばベースコートとして機能し得る層）を設けてもよい。
続いて、図１９Ｃに示すように、第２下部絶縁層３上に、下部ゲート配線ＧＬ１を形成する。下部ゲート配線ＧＬ１は、下部ゲート電極ＧＥ１として機能する部分を含む。ここでは、例えばスパッタリング法で、第１導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成した後、公知のフォトリソ工程により、第１導電膜のパターニング（例えばウェットエッチング）を行うことにより、下部ゲート電極ＧＥ１および下部ゲート配線ＧＬ１を形成できる。
第１導電膜として、遮光層用導電膜と同様の（遮光性用導電膜として示した）導電膜を用いてもよい。ここでは、第１導電膜として、モリブデンタングステン合金、タングステン、タンタル、モリブデン、銅（Cu）およびＡｌを含む単層または積層の金属膜を用いる。
次いで、結晶質シリコン半導体層の導電性を制御して、シリコン半導体ＴＦＴを作成するため、公知の方法を用いて、レジストパターン膜などをマスクとし、結晶質シリコン半導体層にホウ素、リンなどの不純物を加えるイオンドーピングを複数回行い、シリコン膜にソース領域及びドレイン領域（図示省略）を形成する。
次いで、図１９Ｄに示すように、下部ゲート配線ＧＬ１を覆うように、下部ゲート絶縁層５（厚さ：例えば２００ｎｍ以上６００ｎｍ以下）を形成する。
下部ゲート絶縁層５は例えばＣＶＤ法で形成される。下部ゲート絶縁層５として、例えば、酸化シリコン（ＳｉＯ２）層、窒化シリコン（ＳｉＮｘ）層、酸化窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）層、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）層等を適宜用いることができる。ここでは、下部ゲート絶縁層５として、例えば、ＣＶＤ法を用いて、酸化シリコン（ＳｉＯ２）層（厚さ：例えば１００～5００ｎｍ）を形成する。あるいは、下部ゲート絶縁層５として、窒化珪素（ＳｉＮｘ）層（厚さ：５０～６００ｎｍ）を下層、酸化シリコン（ＳｉＯ２）層（厚さ：５０～６００ｎｍ）を上層とする積層膜を形成してもよい。
続いて、図１９Ｅに示すように、下部ゲート絶縁層５上に酸化物半導体層４を形成する。例えば、スパッタリング法により酸化物半導体膜を堆積した後、フォトリソグラフィプロセスにより酸化物半導体膜をパターニングすることによって、島状の酸化物半導体層４を形成することができる。ここでは、酸化物半導体層４として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成比を有するＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体層を形成する。酸化物半導体層４の厚さは、例えば５ｎｍ以上６０ｎｍ以下である。
次に、図１９Ｆに示すように、酸化物半導体層４を覆うように上部ゲート絶縁層７を堆積する。上部ゲート絶縁層７の堆積は、例えばＣＶＤ法により行われる。上部ゲート絶縁層７として、例えば、下部ゲート絶縁層５と同様の（下部ゲート絶縁層５として例示した）絶縁層を用いることができる。ここでは、上部ゲート絶縁層７として、酸化シリコン（ＳｉＯ２）層を形成する。上部ゲート絶縁層７の厚さは、例えば５０ｎｍ以上１５０ｎｍ以下である。なお、酸化物半導体層４以降のここまでの各段階で、酸化物半導体層４の電気特性を制御するための適切な熱アニール処理等を行っても良い。
続いて、図１９Ｇに示すように、下部ゲート絶縁層５上に、上部ゲート配線ＧＬ２を形成する。上部ゲート配線ＧＬ２は、上部ゲート電極ＧＥ２として機能する部分を含む。ここでは、例えばスパッタリング法により第２導電膜を堆積した後、公知のフォトリソグラフィプロセスにより第２導電膜をパターニングすることによって、上部ゲート配線ＧＬ２を形成することができる。
第２導電膜としては、例えば、第１導電膜と同じ（第１導電膜として示した）導電膜を用いることができる。第２導電膜の厚さは、例えば５０ｎｍ以上５００ｎｍ以下である。
この後、上部ゲート電極ＧＥ２をマスクとして、上部ゲート絶縁層７越しに、酸化物半導体層４の低抵抗化処理を行ってもよい。低抵抗化処理として、例えばプラズマ処理等を用いることができる。低抵抗化処理により、酸化物半導体層４のうち上部ゲート電極ＧＥ２に重ならない領域（ソースコンタクト領域４ｓおよびドレインコンタクト領域４ｄとなる領域）は、酸化物半導体層４のうち上部ゲート電極ＧＥ２に重なる領域（チャネル領域４ｃとなる領域）よりも比抵抗の低い低抵抗領域となる。低抵抗領域は、導電体領域（例えばシート抵抗：２００Ω／□以下）であってもよい。
なお、第２導電膜を形成する前に、または、第２導電膜と一括して、上部ゲート絶縁層７のパターニングを行ってもよい。これにより、上部ゲート電極ＧＥ２および上部ゲート配線ＧＬ２の下方にのみ上部ゲート絶縁層７を配置してもよい。この後、上部ゲート電極ＧＥ２をマスクとして、酸化物半導体層４の低抵抗化処理を行ってもよい。
低抵抗化処理の方法はプラズマ処理に限定されない。例えば、酸化物半導体層４の露出領域を、酸化物半導体を還元し得る還元性の絶縁膜に接触させることで低抵抗化することも可能である。あるいは、酸化物半導体層４への例えばイオンドーピングなどによるイオン注入処理によっても低抵抗化することができる。この場合も上部ゲート絶縁層７越しにイオン注入処理をすることができるので、プロセス短縮を行うことが可能である。
次に、図１９Ｈに示すように、酸化物半導体層４および上部ゲート電極ＧＥ２を覆う第１層間絶縁層９を形成する。例えばＣＶＤ法により、第１層間絶縁層９を形成することができる。この後、第１層間絶縁層９および上部ゲート絶縁層７のパターニングにより、酸化物半導体層４のソースコンタクト領域４ｓの一部が露出するようにソースコンタクトホールＣＨｓ（図１５Ｂ）を形成する。
第１層間絶縁層９として、酸化シリコン（ＳｉＯ２）層、窒化シリコン（ＳｉＮｘ）層、酸化窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）層、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）層等の無機絶縁層を単層で、または積層させて用いることができる。第１層間絶縁層９の厚さは例えば２００ｎｍ以上１０００ｎｍ以下である。ここでは、第１層間絶縁層９として、酸化シリコン層を用いる。
続いて、図１９Ｉに示すように、第１層間絶縁層９上に、ソース電極ＳＥおよびソース配線ＳＬを形成する。例えば、スパッタリング法によりソース用導電膜を堆積した後、フォトリソグラフィプロセスによりソース用導電膜をパターニングすることによって、ソース配線ＳＬを形成することができる。このようにして、画素ＴＦＴ２０を得る。
ソース用導電膜としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。また、これら複数の膜を積層した積層膜を用いてもよい。ここでは、ソース用導電膜として、Ｔｉ膜、Ａｌ膜およびＴｉ膜をこの順で積層した膜を用いる。ソース用導電膜の厚さは、例えば２００ｎｍ以上７００ｎｍ以下である。
続いて、図２０Ａに示すように、画素ＴＦＴ２０を覆う第２層間絶縁層１０を形成する。例えばＣＶＤ法により、第２層間絶縁層１０を形成することができる。この後、第１層間絶縁層９および第２層間絶縁層１０のパターニングを行い、酸化物半導体層４のドレインコンタクト領域４ｄの一部が露出するように第１画素コンタクトホールＣＨｐ１（図１５Ｂ）を形成する。第１画素コンタクトホールＣＨｐ１は、例えば、直径１．５μｍ～２．５μｍの円形に形成される。
第２層間絶縁層１０としては、酸化シリコン（ＳｉＯ２）層、窒化シリコン（ＳｉＮｘ）層、酸化窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）層、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）層等の無機絶縁層を単層で、または積層させて用いることができる。第２層間絶縁層１０の厚さは、例えば１００ｎｍ以上８００ｎｍ以下である。ここでは、第２層間絶縁層１０として、窒化シリコン層を用いる。
次に、図２０Ｂに示すように、第２層間絶縁層１０上および第１画素コンタクトホールＣＨｐ１内に、第１電極層ＰＬ１を形成する。例えば、スパッタリング法により透明導電膜を堆積した後、フォトリソグラフィプロセスにより透明導電膜をパターニングすることによって、第１電極層ＰＬ１を形成することができる。第１電極層ＰＬ１を形成するための透明導電材料としては、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）を用いることができる。ここでは、インジウム錫酸化物を用いる。第１電極層ＰＬ１の厚さは、例えば３０ｎｍ以上１００ｎｍ以下である。
次に、図２０Ｃに示すように、第２層間絶縁層１０および第１電極層ＰＬ１を覆う第１有機絶縁層１１を形成する。第１有機絶縁層１１の厚さは、例えば２μｍ以上６μｍ以下である。例えば、感光性樹脂材料を塗布し、露光および現像を行うことにより、第１電極層ＰＬ１の一部が露出するように第２画素コンタクトホールＣＨｐ２が形成された第１有機絶縁層１１が得られる。感光性樹脂材料として、例えば、感光性アクリル樹脂を用いることができる。第２画素コンタクトホールＣＨｐ２は、例えば、直径２．５μｍ～３．５μｍの円形に形成される。
続いて、図２０Ｄに示すように、第１有機絶縁層１１上および第２画素コンタクトホールＣＨｐ２内に第２電極層ＰＬ２を形成する。例えば、スパッタリング法により透明導電膜を堆積した後、フォトリソグラフィプロセスにより透明導電膜をパターニングすることによって、第２電極層ＰＬ２を形成することができる。第２電極層ＰＬ２を形成するための透明導電材料としては、例えば、インジウム錫酸化物やインジウム亜鉛酸化物を用いることができる。ここでは、インジウム錫酸化物を用いる。第２電極層ＰＬ２の厚さは、例えば３０ｎｍ以上１００ｎｍ以下である。
次に、図２０Ｅに示すように、第２画素コンタクトホールＣＨｐ２を埋める第２有機絶縁層１２を形成する。例えば、感光性樹脂材料を塗布し、露光および現像を行うことにより、第２有機絶縁層１２が得られる。これにより、第１有機絶縁層１１および第２有機絶縁層１２を含む有機絶縁層ＲＬを得る。
感光性樹脂材料として、例えば、感光性アクリル樹脂を用いることができる。露光の際に、マスクとして多階調マスクを用いることにより、第２有機絶縁層１２によって第２画素コンタクトホールＣＨｐ２内を精度良く埋めることができる。多階調マスクとしては、具体的には、グレートーンマスクやハーフトーンマスクを用いることができる。グレートーンマスクには、露光機の解像度以下のスリットが形成されており、このスリットによって光の一部を遮ることによって中間露光が実現される。一方、ハーフトーンマスクでは、半透過膜を用いることによって中間露光が実現される。
続いて、図２０Ｆに示すように、第１有機絶縁層１１上、第２電極層ＰＬ２上および第２有機絶縁層１２上に第３電極層ＰＬ３を形成する。例えば、スパッタリング法により透明導電膜を堆積した後、フォトリソグラフィプロセスにより透明導電膜をパターニングすることによって、第３電極層ＰＬ３を形成することができる。第３電極層ＰＬ３を形成するための透明導電材料としては、例えば、インジウム錫酸化物やインジウム亜鉛酸化物を用いることができる。ここでは、インジウム錫酸化物を用いる。第３電極層ＰＬ３の厚さは、例えば３０ｎｍ以上１００ｎｍ以下である。
次に、図２０Ｇに示すように、第３電極層ＰＬ３を覆う誘電体層１７を形成する。例えばＣＶＤ法により、誘電体層１７を形成することができる。誘電体層１７としては、例えば、第１層間絶縁層９および第２層間絶縁層１０と同様の無機絶縁層を用いることができる。ここでは、誘電体層１７として窒化シリコン層を用いる。誘電体層１７の厚さは、例えば５０ｎｍ以上３００ｎｍ以下である。
この後、図２０Ｈに示すように、誘電体層１７および有機絶縁層ＲＬに２層孔構造部ＨＳを形成する。フォトリソグラフィプロセスにより誘電体層１７および有機絶縁層ＲＬをパターニングすることで、２層孔構造部ＨＳを形成することができる。例えば、誘電体層１７上にレジスト層を形成した後、レジスト層をマスクとして、誘電体層１７および有機絶縁層ＲＬのドライエッチングを行ってもよい。ドライエッチングは、誘電体層１７に貫通孔が形成され、有機絶縁層ＲＬに有底孔が形成され、かつ、第２有機絶縁層１２が誘電体層１７よりも横方向にエッチング（サイドエッチ）される条件で行われる。これにより、誘電体層１７に貫通孔ｈ１を形成するとともに、有機絶縁層ＲＬのうち貫通孔ｈ１によって露出された部分と、基板１の法線方向から見たときに貫通孔ｈ１よりも外側に位置する部分とを除去することにより、有機絶縁層ＲＬに有底孔ｈ２を形成する。一例として、エッチングガスとして四フッ化炭素（ＣＦ４）ガスと酸素（Ｏ２）ガスを４：１～２：１の流量比で用いることで、第２有機絶縁層１２にアンダーカットを生じさせることが可能になる。基板１の法線方向から見たとき、誘電体層１７のうち第２有機絶縁層１２の外縁よりも内側に位置する部分の幅ｖ（誘電体層１７のアンダーカット量）は、例えばエッチング時間やエッチングチャンバー内圧力、高周波電力、ガス流量比を調整することで制御され得る。なお、エッチング方法は上記に限定されない。例えば六フッ化硫黄（ＳＦ６）と酸素、あるいは、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、酸素、アルゴンなどガスを組み合わせ、第２有機絶縁層１２にアンダーカットを生じさせるようにそれぞれの流量比を調整することにより、誘電体層１７および有機絶縁層ＲＬのエッチングを行っても良い。
その後、図２０Ｉに示すように、誘電体層１７上に共通電極ＣＥを形成するとともに、有底孔ｈ２内に島状透明導電部Ｔａを形成する。
まず、例えばスパッタリング法により透明導電膜を堆積する。このとき、誘電体層１７の上面と有機絶縁層ＲＬの有底孔ｈ２の底面との段差を利用して、透明導電膜のうち誘電体層１７の上面に位置する部分と、有底孔ｈ２の内部に位置する部分とを互いに離隔させる。これにより、有底孔ｈ２内に島状透明導電部Ｔａが形成される。この後、透明導電膜のうち島状透明導電部Ｔａを除く部分のパターニングを行うことによって、共通電極ＣＥを形成することができる。このようにして、アクティブマトリクス基板１００Ｆが得られる。
共通電極ＣＥを形成するための透明導電材料としては、例えば、インジウム錫酸化物やインジウム亜鉛酸化物を用いることができる。ここでは、インジウム錫酸化物を用いる。共通電極ＣＥの厚さは、例えば３０ｎｍ以上１００ｎｍ以下である。
続いて、得られたアクティブマトリクス基板１００Ｆの加熱処理を行うことによって、有機絶縁層ＲＬ内の不純物を、第１不純物除去領域ＥＲｄを介して外部に放出させる。加熱処理は、例えば、１００℃以上３００℃以下の温度で行う。ここでは、２００～２２０℃の温度で１～２時間の加熱処理を行う。
図示していないが、不純物を放出させるための加熱工程を行った後に、アクティブマトリクス基板１００Ｆの最表面に配向膜を形成してもよい。
なお、アクティブマトリクス基板１００Ａ～１００Ｅも上記と同様の方法で形成され得る。例えば第２不純物除去領域ＥＲｆは、上述した第１不純物除去領域ＥＲｄの形成する工程と同様の工程により形成することができる。
（製造方法の変形例）
第１不純物除去領域ＥＲｄまたは第２不純物除去領域ＥＲｆとして、第２構造を有する不純物除去領域ＥＲ２（図３Ａおよび図３Ｂ）を形成してもよい。不純物除去領域ＥＲ２は、例えば、透明導電膜のパターニングにより透明導電層ＴＬ（ここでは共通電極ＣＥ）を形成した後で、２層孔構造部ＨＳを形成するためのエッチングを行うことによって形成できる。以下、第２構造を有する第１不純物除去領域ＥＲｄを形成する工程を説明する。
図２１Ａおよび図２１Ｂは、それぞれ、第１不純物除去領域ＥＲｄの他の製造方法を説明するための工程断面図である。
まず、図２１Ａに示すように、有機絶縁層ＲＬを形成した後、誘電体層１７および透明導電膜をこの順で堆積し、フォトリソグラフィプロセスにより透明導電膜のパターニングを行う。これにより、透明導電膜から共通電極ＣＥを形成する。共通電極ＣＥは、第１不純物除去領域ＥＲｄを形成する領域に開口部ｈｔを有し、各画素領域ＰＩＸにスリット（不図示）を有する。
続いて、図２１Ｂに示すように、共通電極ＣＥをエッチングマスクとして、誘電体層１７および有機絶縁層ＲＬのドライエッチングを行い、誘電体層１７および有機絶縁層ＲＬに２層孔構造部ＨＳを形成する。このドライエッチングは、誘電体層１７のうち共通電極ＣＥのスリットによって露出した部分を覆うようにレジスト層（不図示）を形成し、その状態で行ってもよい。このようにして、第２構造を有する第１不純物除去領域ＥＲｄが形成される。
エッチング方法および条件は、図２０Ｈを参照しながら前述した方法および条件と同様である。本工程では、基板１の法線方向から見たとき、誘電体層１７の貫通孔ｈ１は共通電極ＣＥの開口部ｈｔに略整合し、有機絶縁層ＲＬの有底孔ｈ２は開口部ｈｔの外縁よりも内部に位置する。
なお、共通電極ＣＥを形成した後、共通電極ＣＥ上に他のレジスト層を設け、他のレジスト層をエッチングマスクとして、共通電極ＣＥ、誘電体層１７および有機絶縁層ＲＬを一括してエッチングすることより、開口部ｈｔ、貫通孔ｈ１および有底孔ｈ２を形成してもよい。この方法によると、共通電極ＣＥをマスクとして用いる方法と比べて、ドライエッチングによる共通電極ＣＥへのダメージを低減できる。
［酸化物半導体について］
酸化物半導体層４に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
酸化物半導体層４は、２層以上の積層構造を有していてもよい。積層構造を有する酸化物半導体層４は、アモルファス酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよいし、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、積層構造を有する酸化物半導体層４は、複数のアモルファス酸化物半導体層を含んでいてもよい。酸化物半導体層４が積層構造を有する場合、各層のエネルギーギャップは、互いに異なり得る。
アモルファス酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４－００７３９９号公報に記載されている。参考のために、特開２０１４－００７３９９号公報の開示内容の全てを本明細書に援用する。
酸化物半導体層４は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。上述した実施形態では、酸化物半導体層４は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層４は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む酸化物半導体膜から形成され得る。
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。
なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４－００７３９９号公報、特開２０１２－１３４４７５号公報、特開２０１４－２０９７２７号公報などに開示されている。参考のために、特開２０１２－１３４４７５号公報および特開２０１４－２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ－ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。
酸化物半導体層４は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層４は、W（タングステン）を含んだＩｎ－W－Ｚｎ－Ｏ系半導体、Ｉｎ－W－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。
本発明の実施形態によると、水分等の不純物に起因する酸化物半導体ＴＦＴの特性の変動が抑制された有機絶縁層に形成されるコンタクトホールに起因する透過率の低下が抑制されたアクティブマトリクス基板を提供することができる。本発明の実施形態によるアクティブマトリクス基板は、ヘッドマウントディスプレイ用の液晶表示装置のような、高精細な（例えば１０００ｐｐｉ以上の）液晶表示装置に好適に用いられる。
１ 基板
２ 第１下部絶縁層
３ 第２下部絶縁層
４ 酸化物半導体層
４ｃ チャネル領域
４ｓ ソースコンタクト領域
４ｄ ドレインコンタクト領域
５ 下部ゲート絶縁層
７ 上部ゲート絶縁層
９ 第１層間絶縁層
１０ 第２層間絶縁層
１１ 第１有機絶縁層
１２、１２ｆ 第２有機絶縁層
１７ 誘電体層
２０ 画素ＴＦＴ
３０ 回路ＴＦＴ
３１ 遮光層
３３ 結晶質シリコン半導体層
３３ｃ チャネル領域
３５ ゲート電極
３６ ソースおよびドレイン電極
１００、１００Ａ～１００Ｆ アクティブマトリクス基板
１９０、２９０ 配向膜
２００ 対向基板
２０１ 基板
２１０ カラーフィルタ層
２２０ ブラックマトリクス
２３０ オーバーコート層
３００ 液晶層
３１０ 柱状スペーサ
５００ 液晶表示装置
ＤＲ 表示領域
ＦＲ 非表示領域
ＦＲ１ 第１非表示領域
ＦＲ２ 第２非表示領域
ＰＩＸ 画素領域
ＥＲ、ＥＲ１～ＥＲ３ 不純物除去領域
ＥＲｄ 第１不純物除去領域
ＥＲｆ、ＥＲｆ１、ＥＲｆ２ 第２不純物除去領域
ＩＬ 無機絶縁層
ＲＬ 有機絶縁層
ＴＬ 透明導電層
Ｔａ 島状透明導電部
ｈ１ 貫通孔
ｈ２ 有底孔
ｈｔ 開口部
ｓ１ 貫通孔の内側面
ｓ２ 有底孔の内表面
ＰＥ 画素電極
ＣＥ 共通電極
ＣＬ 共通配線
ＳＥ ソース電極
ＳＬ ソース配線
ＧＥ１ 下部ゲート電極
ＧＥ２ 上部ゲート電極
ＧＬ ゲート配線
ＧＬ１ 下部ゲート配線
ＧＬ２ 上部ゲート配線
ＳＬ ソース配線
ＬＳ 遮光層
ＧＤ ゲートドライバ
ＳＤ ソースドライバ
ＤＭＸ デマルチプレクサ回路
ＣＨｐ１ 第１画素コンタクトホール
ＣＨｐ２ 第２画素コンタクトホール
ＣＨＳ ソースコンタクトホール

Claims (22)

  1. 行方向および列方向にマトリクス状に配列された複数の画素領域を含む表示領域と、前記表示領域の周辺に位置する非表示領域とを有するアクティブマトリクス基板であって、
    基板と、
    前記基板に支持され、前記複数の画素領域のそれぞれに対応して設けられた画素ＴＦＴであって、活性層として酸化物半導体層を有する画素ＴＦＴと、
    前記画素ＴＦＴの少なくとも前記酸化物半導体層の上方に配置された有機絶縁層と、
    前記有機絶縁層上に、前記有機絶縁層の上面に接して配置された無機絶縁層と、を備え、
    前記有機絶縁層および前記無機絶縁層には、複数の２層孔構造部が設けられており、
    各２層孔構造部は、
    前記無機絶縁層に設けられた貫通孔と、
    前記有機絶縁層に設けられ、かつ、前記貫通孔の下方に位置する有底孔と、を含み、
    前記基板の法線方向から見たとき、前記貫通孔は、前記有底孔の外縁よりも内側に位置しており、
    前記アクティブマトリクス基板は、前記無機絶縁層上に前記無機絶縁層に接して配置された透明導電層をさらに備え、前記透明導電層は、前記各２層孔構造部上に開口部を有し、
    前記各２層孔構造部において、前記有底孔の内表面の少なくとも一部は、前記透明導電層および前記無機絶縁層から露出している、アクティブマトリクス基板。
  2. 前記アクティブマトリクス基板は、前記透明導電層と同層に形成された島状透明導電部をさらに備え、
    前記各２層孔構造部において、
    前記透明導電層は、前記無機絶縁層の上面の少なくとも一部と前記無機絶縁層の前記貫通孔の内側面の少なくとも一部とを覆っており、
    前記島状透明導電部は、前記有機絶縁層の前記有底孔の内部に、前記透明導電層とは離隔して配置されており、
    前記有底孔の前記内表面の一部は、前記島状透明導電部、前記透明導電層および前記無機絶縁層から露出している、請求項１に記載のアクティブマトリクス基板。
  3. 前記基板の法線方向から見たとき、前記開口部は前記貫通孔の前記外縁よりも内側に位置している、請求項２に記載のアクティブマトリクス基板。
  4. 前記各２層孔構造部において、前記透明導電層の前記開口部は、前記貫通孔の内側面および前記有底孔の前記内表面を露出し、
    前記基板の法線方向から見たとき、前記開口部は前記有底孔の前記外縁よりも内側に位置している、請求項１に記載のアクティブマトリクス基板。
  5. 前記アクティブマトリクス基板は、前記有機絶縁層上に、前記無機絶縁層を介して配置された他の有機絶縁層をさらに備え、
    前記他の有機絶縁層は、前記各２層孔構造部における前記貫通孔および前記有底孔を埋めるように配置されている、請求項１から４のいずれかに記載のアクティブマトリクス基板。
  6. 行方向および列方向にマトリクス状に配列された複数の画素領域を含む表示領域と、前記表示領域の周辺に位置する非表示領域とを有するアクティブマトリクス基板であって、
    基板と、
    前記基板に支持され、前記複数の画素領域のそれぞれに対応して設けられた画素ＴＦＴであって、活性層として酸化物半導体層を有する画素ＴＦＴと、
    前記画素ＴＦＴの少なくとも前記酸化物半導体層の上方に配置された有機絶縁層と、
    前記有機絶縁層上に、前記有機絶縁層の上面に接して配置された無機絶縁層と、を備え、
    前記有機絶縁層および前記無機絶縁層には、複数の２層孔構造部が設けられており、
    各２層孔構造部は、
    前記無機絶縁層に設けられた貫通孔と、
    前記有機絶縁層に設けられ、かつ、前記貫通孔の下方に位置する有底孔と、を含み、
    前記基板の法線方向から見たとき、前記貫通孔は、前記有底孔の外縁よりも内側に位置しており、
    前記有機絶縁層は、第１有機絶縁層と、前記第１有機絶縁層よりも上層に位置する第２有機絶縁層とを含み、
    前記第１有機絶縁層および前記第２有機絶縁層のそれぞれは、前記各２層孔構造部の前記有底孔に露出した部分を含む、アクティブマトリクス基板。
  7. 行方向および列方向にマトリクス状に配列された複数の画素領域を含む表示領域と、前記表示領域の周辺に位置する非表示領域とを有するアクティブマトリクス基板であって、
    基板と、
    前記基板に支持され、前記複数の画素領域のそれぞれに対応して設けられた画素ＴＦＴであって、活性層として酸化物半導体層を有する画素ＴＦＴと、
    前記画素ＴＦＴの少なくとも前記酸化物半導体層の上方に配置された有機絶縁層と、
    前記有機絶縁層上に、前記有機絶縁層の上面に接して配置された無機絶縁層と、を備え、
    前記有機絶縁層および前記無機絶縁層には、複数の２層孔構造部が設けられており、
    各２層孔構造部は、
    前記無機絶縁層に設けられた貫通孔と、
    前記有機絶縁層に設けられ、かつ、前記貫通孔の下方に位置する有底孔と、を含み、
    前記基板の法線方向から見たとき、前記貫通孔は、前記有底孔の外縁よりも内側に位置しており、
    前記有機絶縁層は、第１有機絶縁層と、第２有機絶縁層とを含み、前記第２有機絶縁層は、前記第１有機絶縁層よりも上層に位置し、かつ、前記第１有機絶縁層に直接接する部分を含み、
    前記第１有機絶縁層および前記第２有機絶縁層のうちのいずれか一方のみが、前記各２層孔構造部の前記有底孔に露出した部分を含む、アクティブマトリクス基板。
  8. 前記有底孔の内表面は、前記無機絶縁層と直接接していない、請求項１から７のいずれかに記載のアクティブマトリクス基板。
  9. 前記複数の２層孔構造部は、前記表示領域に配置された複数の第１の２層孔構造部を含む、請求項１から８のいずれかに記載のアクティブマトリクス基板。
  10. 前記アクティブマトリクス基板は、それぞれが、前記複数の画素領域のそれぞれに配置され、かつ、対応する１つの画素ＴＦＴに電気的に接続された複数の画素電極をさらに備え、
    前記各第１の２層孔構造部は、前記表示領域において、前記複数の画素電極に重ならない位置に配置されている、請求項９に記載のアクティブマトリクス基板。
  11. 前記複数の第１の２層孔構造部は、３以上の画素領域に対して１つの第１の２層孔構造部が対応するように、前記表示領域に配置されている、請求項９または１０に記載のアクティブマトリクス基板。
  12. 前記アクティブマトリクス基板は、前記画素ＴＦＴの前記基板側に配置された複数の遮光層をさらに備え、
    前記基板の法線方向から見たとき、前記各第１の２層孔構造部は、前記複数の遮光層のいずれかに重なっている、請求項９から１１のいずれかに記載のアクティブマトリクス基板。
  13. 前記複数の２層孔構造部は、前記非表示領域に配置された複数の第２の２層孔構造部を含む、請求項１から１２のいずれかに記載のアクティブマトリクス基板。
  14. 前記非表示領域は、前記基板に支持されたゲートドライバおよび／またはデマルチプレクサ回路をさらに備え、前記複数の第２の２層孔構造部は、前記基板の法線方向から見たとき、前記ゲートドライバおよび／または前記デマルチプレクサ回路と前記表示領域との間に位置している、請求項１３に記載のアクティブマトリクス基板。
  15. 前記アクティブマトリクス基板は、それぞれが、前記複数の画素領域のそれぞれに配置された複数の画素電極をさらに備え、
    前記画素ＴＦＴは、透明導電材料から形成された接続電極によって、対応する１つの画素電極に電気的に接続されている、請求項１から１４のいずれかに記載のアクティブマトリクス基板。
  16. 前記有底孔の深さは、前記有機絶縁層の厚さの１／４以上３／４以下である、請求項１から１５のいずれかに記載のアクティブマトリクス基板。
  17. 前記酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体を含む、請求項１から１６のいずれかに記載のアクティブマトリクス基板。
  18. 前記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は結晶質部分を含む請求項１７に記載のアクティブマトリクス基板。
  19. 請求項１から１８のいずれかに記載のアクティブマトリクス基板と、
    前記アクティブマトリクス基板に対向するように設けられた対向基板と、
    前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、
    を備えた液晶表示装置。
  20. 前記液晶表示装置は、前記アクティブマトリクス基板と前記対向基板との間に位置する複数の柱状スペーサをさらに備え、
    前記アクティブマトリクス基板は、前記画素ＴＦＴよりも前記基板側に、前記複数の柱状スペーサに対応付けて配置された複数の遮光層をさらに備え、
    前記基板の法線方向から見たとき、各遮光層は、前記複数の２層孔構造部の１つおよび前記複数の柱状スペーサの１つに重なるように配置されている、請求項１９に記載の液晶表示装置。
  21. 行方向および列方向にマトリクス状に配列された複数の画素領域を含む表示領域と、前記表示領域の周辺に位置する非表示領域とを有するアクティブマトリクス基板であって、
    基板と、
    前記基板に支持され、前記複数の画素領域のそれぞれに対応して設けられた画素ＴＦＴであって、活性層として酸化物半導体層を有する画素ＴＦＴと、
    前記画素ＴＦＴの少なくとも前記酸化物半導体層の上方に配置された有機絶縁層と、
    前記有機絶縁層上に、前記有機絶縁層の上面に接して配置された無機絶縁層と、を備え、
    前記有機絶縁層および前記無機絶縁層には、複数の２層孔構造部が設けられており、
    各２層孔構造部は、
    前記無機絶縁層に設けられた貫通孔と、
    前記有機絶縁層に設けられ、かつ、前記貫通孔の下方に位置する有底孔と、を含み、
    前記基板の法線方向から見たとき、前記貫通孔は、前記有底孔の外縁よりも内側に位置している、アクティブマトリクス基板の製造方法であって、
    前記有機絶縁層上に前記無機絶縁層を形成する工程（Ａ）と、
    同じエッチングマスクを用いて、前記無機絶縁層および前記有機絶縁層のエッチングを行う工程（Ｂ）とを包含し、
    前記工程（Ｂ）の前記エッチングは、前記無機絶縁層に前記貫通孔を形成するとともに、前記有機絶縁層のうち、前記貫通孔で露出された部分と、前記基板の法線方向から見たときに前記貫通孔よりも外側に位置する部分とを除去することにより、前記有機絶縁層に前記有底孔を形成するような条件で行われ、
    前記工程（Ｂ）の後に、前記無機絶縁層上および前記各２層孔構造部上に透明導電膜を形成する工程であって、前記無機絶縁層の上面と前記有底孔との段差を利用して、前記透明導電膜のうち前記無機絶縁層の前記上面に位置する部分と、前記有底孔の内部に位置する部分とを互いに離隔させる工程をさらに包含する、アクティブマトリクス基板の製造方法。
  22. 行方向および列方向にマトリクス状に配列された複数の画素領域を含む表示領域と、前記表示領域の周辺に位置する非表示領域とを有するアクティブマトリクス基板であって、
    基板と、
    前記基板に支持され、前記複数の画素領域のそれぞれに対応して設けられた画素ＴＦＴであって、活性層として酸化物半導体層を有する画素ＴＦＴと、
    前記画素ＴＦＴの少なくとも前記酸化物半導体層の上方に配置された有機絶縁層と、
    前記有機絶縁層上に、前記有機絶縁層の上面に接して配置された無機絶縁層と、を備え、
    前記有機絶縁層および前記無機絶縁層には、複数の２層孔構造部が設けられており、
    各２層孔構造部は、
    前記無機絶縁層に設けられた貫通孔と、
    前記有機絶縁層に設けられ、かつ、前記貫通孔の下方に位置する有底孔と、を含み、
    前記基板の法線方向から見たとき、前記貫通孔は、前記有底孔の外縁よりも内側に位置している、アクティブマトリクス基板の製造方法であって、
    前記有機絶縁層および前記無機絶縁層および透明導電膜をこの順で形成する工程（ａ）と、
    前記透明導電膜のパターニングを行い、前記各２層孔構造部となる領域に開口部を形成する工程（ｂ）と、
    前記開口部が形成された前記透明導電膜をマスクとして、前記無機絶縁層および前記有機絶縁層のエッチングを行う工程（ｃ）と、を包含し、
    前記工程（ｃ）の前記エッチングは、前記無機絶縁層に前記貫通孔を形成するとともに、前記有機絶縁層のうち、前記貫通孔で露出された部分と、前記基板の法線方向から見たときに前記貫通孔よりも外側に位置する部分とを除去することにより、前記有機絶縁層に前記有底孔を形成するような条件で行われる、アクティブマトリクス基板の製造方法。
JP2021194709A 2021-11-30 2021-11-30 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法 Active JP7488807B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021194709A JP7488807B2 (ja) 2021-11-30 2021-11-30 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
CN202211520868.5A CN116207105A (zh) 2021-11-30 2022-11-29 有源矩阵基板、液晶显示装置及有源矩阵基板的制造方法
US18/070,579 US20230168550A1 (en) 2021-11-30 2022-11-29 Active matrix substrate, liquid crystal display device and method for manufacturing active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021194709A JP7488807B2 (ja) 2021-11-30 2021-11-30 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JP2023081048A JP2023081048A (ja) 2023-06-09
JP7488807B2 true JP7488807B2 (ja) 2024-05-22

Family

ID=86499986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021194709A Active JP7488807B2 (ja) 2021-11-30 2021-11-30 アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法

Country Status (3)

Country Link
US (1) US20230168550A1 (ja)
JP (1) JP7488807B2 (ja)
CN (1) CN116207105A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023076275A (ja) * 2021-11-22 2023-06-01 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157368A (ja) 2007-12-07 2009-07-16 Sony Corp 表示装置および電子機器
JP2010244785A (ja) 2009-04-03 2010-10-28 Sharp Corp 有機ｅｌパネル、及びその製造方法
US20150378208A1 (en) 2014-06-30 2015-12-31 Samsung Display Co., Ltd. Display device and manufacturing method thereof
JP2016071340A (ja) 2014-09-30 2016-05-09 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示パネルと表示装置
CN105700258A (zh) 2016-04-08 2016-06-22 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
JP2016218094A (ja) 2015-05-14 2016-12-22 東京エレクトロン株式会社 液晶表示装置の製造方法及び液晶表示装置の製造装置
JP2017183312A (ja) 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 半導体装置、表示装置およびこれらの作製方法
CN110911421A (zh) 2019-11-29 2020-03-24 京东方科技集团股份有限公司 用于有机发光显示面板的背板及制作方法、显示面板
US20200136077A1 (en) 2018-10-29 2020-04-30 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2020129617A (ja) 2019-02-08 2020-08-27 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157368A (ja) 2007-12-07 2009-07-16 Sony Corp 表示装置および電子機器
JP2010244785A (ja) 2009-04-03 2010-10-28 Sharp Corp 有機ｅｌパネル、及びその製造方法
US20150378208A1 (en) 2014-06-30 2015-12-31 Samsung Display Co., Ltd. Display device and manufacturing method thereof
JP2016071340A (ja) 2014-09-30 2016-05-09 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示パネルと表示装置
JP2016218094A (ja) 2015-05-14 2016-12-22 東京エレクトロン株式会社 液晶表示装置の製造方法及び液晶表示装置の製造装置
JP2017183312A (ja) 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 半導体装置、表示装置およびこれらの作製方法
CN105700258A (zh) 2016-04-08 2016-06-22 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
US20200136077A1 (en) 2018-10-29 2020-04-30 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2020129617A (ja) 2019-02-08 2020-08-27 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
CN110911421A (zh) 2019-11-29 2020-03-24 京东方科技集团股份有限公司 用于有机发光显示面板的背板及制作方法、显示面板

Also Published As

Publication number Publication date
CN116207105A (zh) 2023-06-02
JP2023081048A (ja) 2023-06-09
US20230168550A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US7737517B2 (en) Display device
CN108140675B (zh) 半导体装置及其制造方法
JP6799123B2 (ja) アクティブマトリクス基板およびその製造方法
WO2018180723A1 (ja) アクティブマトリクス基板およびその製造方法
US9613990B2 (en) Semiconductor device and method for manufacturing same
US20120199891A1 (en) Semiconductor device and method for manufacturing same
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR102374749B1 (ko) 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
US10386684B2 (en) Semiconductor device, display apparatus, and method of manufacturing semiconductor device
US20200185425A1 (en) Active matrix substrate and production method therefor
KR20170126535A (ko) 박막 트랜지스터 표시판
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
JPWO2018043472A1 (ja) アクティブマトリクス基板およびその製造方法
US11721704B2 (en) Active matrix substrate
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
JP7488807B2 (ja) アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
CN110993617A (zh) 阵列基板、显示面板及显示装置
US20230135065A1 (en) Active matrix substrate
WO2023090264A1 (ja) アクティブマトリクス基板および液晶表示装置
US11971641B2 (en) Active matrix substrate and liquid crystal display device
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20220328532A1 (en) Display device
JP2022135619A (ja) アクティブマトリクス基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240510

R150 Certificate of patent or registration of utility model

Ref document number: 7488807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150