WO2021134422A1 - 一种薄膜晶体管的制作方法 - Google Patents

一种薄膜晶体管的制作方法 Download PDF

Info

Publication number
WO2021134422A1
WO2021134422A1 PCT/CN2019/130375 CN2019130375W WO2021134422A1 WO 2021134422 A1 WO2021134422 A1 WO 2021134422A1 CN 2019130375 W CN2019130375 W CN 2019130375W WO 2021134422 A1 WO2021134422 A1 WO 2021134422A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
region
gate
lightly doped
thin film
Prior art date
Application number
PCT/CN2019/130375
Other languages
English (en)
French (fr)
Inventor
李民
徐苗
庞佳威
张伟
王磊
邹建华
陶洪
Original Assignee
广州新视界光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 广州新视界光电科技有限公司 filed Critical 广州新视界光电科技有限公司
Priority to PCT/CN2019/130375 priority Critical patent/WO2021134422A1/zh
Priority to CN201980102395.7A priority patent/CN114730806A/zh
Publication of WO2021134422A1 publication Critical patent/WO2021134422A1/zh

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

一种薄膜晶体管的制作方法,包括:提供衬底基板(100);在所述衬底基板(100)上形成图形化的有源层(200);在所述有源层(200)的中间区(210)上形成栅极绝缘层(300);在所述栅极绝缘层(300)上形成栅极(400);采用PECVD工艺在所述衬底基板(100)、所述有源层(200)、所述栅极绝缘层(300)以及所述栅极(400)上形成第一绝缘层(500);形成源极(600)和所述漏极(700),所述源极(600)与源极区(220)电连接,所述漏极(700)与漏极区(230)电连接。通过控制位于栅极(400)相对两侧的栅极绝缘层(300)的长度实现轻掺杂区和重掺杂区的比例调节,便捷的改变薄膜晶体管的阈值电压,降低薄膜晶体管的阈值电压的调节难度,且实现了阈值电压便于调节的薄膜晶体管的低难度制备。

Description

一种薄膜晶体管的制作方法 技术领域
本公开涉及电子器件技术领域,例如涉及一种薄膜晶体管的制作方法。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)是液晶显示器中用来控制每个像素亮度的基本电路组件,随着科技的发展,多晶硅结构可在低温环境下利用激光热退火的工艺来形成,薄膜晶体管的制造由早期的非晶硅结构演进到低温多晶硅结构,这种结构工艺的变化大幅改善了薄膜晶体管的电性,也克服了玻璃基板不能耐高温的问题,使薄膜晶体管可直接于玻璃基板上形成。
阈值电压是薄膜晶体管的重要参数,直接影响薄膜晶体管的器件性能。相关技术中通常通过准确控制有源层的高导化处理过程的各个参数控制有源层的导电率,进而实现阈值电压的调节,但上述过程需要经过复杂的计算以获得高导化处理过程中的各个参数,且对高导化处理过程的精确度要求较高,导致阈值电压的调节难度较大。
发明内容
以下是对本文详细描述的薄膜晶体管的制作方法的概述。本概述并非是为了限制权利要求的保护范围。
本文提供一种薄膜晶体管的制作方法,以降低薄膜晶体管阈值电压的调节的难度,实现阈值电压便于调节的薄膜晶体管的低难度制备。
本文实施例提供了一种薄膜晶体管的制备方法,包括:
提供衬底基板;
在所述衬底基板上形成图形化的有源层,所述有源层包括中间区,以及分别设置于所述中间区相对两侧的源极区和漏极区,所述中间区包括沟道区和轻掺杂区,所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区,所述第一轻掺杂区靠近所述源极区设置,所述第二轻掺杂区靠近所述漏极区设置;
在所述中间区上形成栅极绝缘层;
在所述栅极绝缘层上形成所述栅极,所述栅极在所述衬底基板上的垂直投影与所述沟道区在所述衬底基板上的垂直投影重合;
采用PECVD工艺在所述衬底基板、所述有源层、所述栅极绝缘层以及所述栅极上形成第一绝缘层,同时以所述栅极绝缘层以及所述栅极为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对所述有源层进行高导处理;
形成源极和漏极,所述源极与所述源极区电连接,所述漏极与所述漏极区电连接。
本文提供的技术方案,通过在衬底基板上形成图形化的有源层,在有源层的中间区上形成栅极绝缘层,在栅极绝缘层上形成栅极,栅极在衬底基板上的垂直投影与有源层的沟道区在衬底基板上的垂直投影重合,采用PECVD工艺在衬底基板、有源层、栅极绝缘层以及栅极上形成第一绝缘层,同时以栅极绝缘层以及栅极为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对有源层进行高导处理,形成源极和漏极,源极与源极区电连接,漏极与漏极区电连接,使得在有源层的高导化处理过程中,位于栅极相对两侧的栅极绝缘层能够起到隔离作用,以使有源层中对应的轻掺杂区的掺杂浓度低于未被栅极绝缘层覆盖的重掺杂区的掺杂浓度,进而能够通过控制位于栅极相对两侧的栅极绝缘层的 长度实现轻掺杂区和重掺杂区的比例调节,便捷的改变薄膜晶体管的阈值电压,降低薄膜晶体管的阈值电压的调节难度;且上述制备方法工艺简单易于完成,实现了阈值电压便于调节的薄膜晶体管的低难度制备。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
图1为一实施例提供的一种薄膜晶体管的制备方法的流程示意图;
图2-图8为一实施例提供的一种薄膜晶体管的制备过程图;
图9为一实施例提供的一种电流随电压的变化曲线图;
图10为根据图9获得的薄膜晶体管的阈值电压分布图;
图11为一实施例提供的又一种电流随电压的变化曲线图;
图12为根据图11获得的薄膜晶体管的阈值电压分布图;
图13为一实施例提供的又一种电流随电压的变化曲线图;
图14为根据图13获得的薄膜晶体管的阈值电压分布图。
具体实施方式
本申请实施例提供了一种薄膜晶体管的制备方法,包括:
提供衬底基板;
在所述衬底基板上形成图形化的有源层,所述有源层包括中间区,以及分别设置于所述中间区相对两侧的源极区和漏极区,所述中间区包括沟道区和轻掺杂区,所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区,所述第一轻掺杂区靠近所述源极区设置,所述第二轻掺杂区靠近所述漏极区设置;
在所述中间区上形成栅极绝缘层;
在所述栅极绝缘层上形成所述栅极,所述栅极在所述衬底基板上的垂直投影与所述沟道区在所述衬底基板上的垂直投影重合;
采用PECVD工艺在所述衬底基板、所述有源层、所述栅极绝缘层以及所述栅极上形成第一绝缘层,同时以所述栅极绝缘层以及所述栅极为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对所述有源层进行高导处理;
形成源极和漏极,所述源极与所述源极区电连接,所述漏极与所述漏极区电连接。
本申请实施例提供的技术方案,通过在衬底基板上形成图形化的有源层,在有源层的中间区上形成栅极绝缘层,在栅极绝缘层上形成栅极,栅极在衬底基板上的垂直投影与有源层的沟道区在衬底基板上的垂直投影重合,采用PECVD工艺在衬底基板、有源层、栅极绝缘层以及栅极上形成第一绝缘层,同时以栅极绝缘层以及栅极为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对有源层进行高导处理,形成源极和漏极,源极与源极区电连接,漏极与漏极区电连接,使得在有源层的高导化处理过程中,位于栅极相对两侧的栅极绝缘层能够起到隔离作用,以使有源层中对应的轻掺杂区的掺杂浓度低于未被栅极绝缘层覆盖的重掺杂区的掺杂浓度,进而能够通过控制位于栅极相对两侧的栅极绝缘层的长度实现轻掺杂区和重掺杂区的比例调节,便捷的改变薄膜晶体管的阈值电压,降低薄膜晶体管的阈值电压的调节难度;且上述制备方法工艺简单易于完成,实现了阈值电压便于调节的薄膜晶体管的低难度制备。
图1为一实施例提供的一种薄膜晶体管的制备方法的流程示意图。如图1所示,薄膜晶体管的制备方法具体可以包括如下:
步骤11、提供衬底基板。
如图2所示,提供一衬底基板100。
步骤12、在衬底基板上形成图形化的有源层,有源层包括中间区,以及分别设置于中间区相对两侧的源极区和漏极区,中间区包括沟道区和轻掺杂区,轻掺杂区包括分别设置于沟道区相对两侧的第一轻掺杂区和第二轻掺杂区,第一轻掺杂区靠近源极区设置,第二轻掺杂区靠近漏极区设置。
如图3所示,在衬底基板100上形成图形化的有源层200,有源层200包括中间区210,以及分别设置于中间区210相对两侧的源极区220和漏极区230,中间区210包括沟道区211和轻掺杂区212,轻掺杂区212包括分别设置于沟道区211相对两侧的第一轻掺杂区201和第二轻掺杂区202,第一轻掺杂区201靠近源极区220设置,第二轻掺杂区202靠近漏极区230设置。一实施例中,可以先在衬底基板100上形成整层的有源层,再通过黄光工艺实现有源层的图形化。示例性的,有源层200的主体材料可以为金属氧化物半导体,掺杂材料可以为稀土氧化物和过渡族金属氧化物,对应的衬底基板100可选用玻璃基板。
示例性的,沟道区211的长度取值范围可以为0.5~10.0um。这样的设置使得薄膜晶体管器件具有良好的性能和适宜的器件尺寸。
步骤13、在中间区上形成栅极绝缘层。
如图4所示,在有源层200的中间区210上形成栅极绝缘层300。一实施例中,可以先在衬底基板100和有源层200上形成整层的栅极绝缘层,再通过黄光工艺实现栅极绝缘层的图形化。
一实施例中,栅极绝缘层300的厚度取值范围为150nm~500nm,以保证有源层能够形成有效的轻掺杂区201和202。
在本实施例中,栅极绝缘层300的材料可以包括氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽或氧化锆。
需要说明的是,采用上述材料形成的栅极绝缘层300具有良好的绝缘特性,且能够在有源层200的高导化处理过程中起到适宜的隔离作用。可以理解的是,上述材料仅作为栅极绝缘层300的示例性材料,在本实施例的其他实施方式中,栅极绝缘层300还可以为其他具有上述特性的材料。
步骤14、在栅极绝缘层上形成栅极,栅极在衬底基板上的垂直投影与沟道区在衬底基板上的垂直投影重合。
如图5所示,在栅极绝缘层300上形成栅极400,栅极400在衬底基板100上的垂直投影与沟道区211在衬底基板100上的垂直投影重合。一实施例中,可以先在衬底基板100、有源层200和栅极绝缘层300上形成整层的栅极,再通过黄光工艺实现栅极的图形化。
步骤15、采用PECVD工艺在衬底基板、有源层、栅极绝缘层以及栅极上形成第一绝缘层,同时以栅极绝缘层以及栅极为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对有源层进行高导处理。
如图6所示,采用PECVD工艺在衬底基板100、有源层200、栅极绝缘层300以及栅极400上形成第一绝缘层500,同时以栅极绝缘层300以及栅极400为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对有源层200进行高导处理。
一实施例中,PECVD工艺可选择的辉光放电气体包括He、N2O,Ar,H2以及NH3等。
步骤16、形成源极和漏极,源极与源极区电连接,漏极与漏极区电连接。
如图7所示,形成源极600和漏极700,源极600和源极区220电连接,漏极700和漏极区230电连接。一实施例中,可以先形成贯穿第一绝缘层500和栅极绝缘层300分别漏出部分源极区220和部分漏极区230的两个过孔,然后 在第一绝缘层500上形成整层的源漏金属层,上述两个过孔同时被源漏金属层填充,以实现源漏金属层和源极区220以及漏极区230的电连接,然后图形化源漏金属层,以形成源极600和漏极700。
本实施例提供的薄膜晶体管的制备方法形成的是一种顶栅薄膜晶体管,顶栅薄膜晶体管工作时源极600和漏极700之间的电阻Rsd的计算公式如下:Rsd=Rchannel+2×Rdoping+2×Roffset,其中,Rchannel为有源层200中沟道区211的电阻,Rdoping为源极600或漏极700与栅极绝缘层300之间的有源层200的电阻,Roffset为有源层中201或202的电阻,其长度为栅极绝缘层300与栅极400的长度之差的一半。示例性的,可以在第一绝缘层500的形成过程中同时实现对有源层200的高导化处理,此时,受高导化处理影响的对象主要为源极600或漏极700与栅极400之间的有源层200(以下统称为第一有源层),被栅极400遮挡的有源层200的沟道区211(以下统称为第二有源层)则几乎不会受到高导化处理的影响。其中源极600或漏极700与栅极绝缘层300之间的有源层(以下统称为第三有源层)直接暴露在等离子处理氛围内,有源层200中半导体的载流子浓度急剧上升,接近导体的特性,电阻较小;未被栅极400覆盖的栅极绝缘层300对应的有源层200(以下统称为第四有源层)被遮挡,其内部半导体的载流子浓度改变量与第三有源层的载流子浓度改变量不同,使得第一绝缘层500的形成过程中,第三有源层和第四有源层经高导化处理后的电阻存在较大差异。假设,第三有源层高导化处理后单位长度电阻为rdoping,第三有源层的长度为Ldoping,第四有源层高导化处理后单位长度电阻为roffset,第四有源层的长度为Loffset,则存在以下关系:Rdoping=Ldoping*rdoping,Roffset=Loffset*roffset。另一方面,在相同工艺中,可以认为rdoping和roffset的数值是不变的,Roffset的电阻只与Loffset的长度正相关,即Loffset的长度 越大,Roffset电阻越大,Ldoping保持不变时,在源极600和漏极700两端造成的压降越大,导致施加在有源层200的沟道区211两端的电压减少,薄膜晶体管的阈值电压增大。因此可以通过改变第四有源层的长度,即可实现对薄膜晶体管阈值电压的可控调节。
值得注意的是,rdoping和roffset与第一绝缘层500的沉积工艺相关,因此,薄膜晶体管的阈值电压的调控幅度与第一绝缘层500的沉积工艺相关,可通过选择合适的第一绝缘层500的沉积工艺获得对应的阈值电压的调控幅度。
本实施例提供的技术方案,通过在衬底基板上形成图形化的有源层,在有源层的中间区上形成栅极绝缘层,在栅极绝缘层上形成栅极,栅极在衬底基板上的垂直投影与有源层的沟道区在衬底基板上的垂直投影重合,采用PECVD工艺在衬底基板、有源层、栅极绝缘层以及栅极上形成第一绝缘层,同时以栅极绝缘层以及栅极为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对有源层进行高导处理,形成源极和漏极,源极与源极区电连接,漏极与漏极区电连接,使得在有源层的高导化处理过程中,位于栅极相对两侧的栅极绝缘层能够起到隔离作用,以使有源层中对应的轻掺杂区的掺杂浓度低于未被栅极绝缘层覆盖的重掺杂区的掺杂浓度,进而能够通过控制位于栅极相对两侧的栅极绝缘层的长度实现轻掺杂区和重掺杂区的比例调节,便捷的改变薄膜晶体管的阈值电压,降低薄膜晶体管的阈值电压的调节难度;且上述制备方法工艺简单易于完成,实现了阈值电压便于调节的薄膜晶体管的低难度制备。
一实施例中,第一轻掺杂区201和第二轻掺杂区202的长度取值范围均可以为0.1~1.5um。
在一定长度的中间区212中,第一轻掺杂区201和第二轻掺杂区202的长 度过大会导致沟道区211的长度减小,可能使得器件无法“关断”,第一轻掺杂区201和第二轻掺杂区202的长度过小会影响其调节阈值电压的效果。实验证明,第一轻掺杂区201和第二轻掺杂区202的长度取值范围为0.1~1.5μm时,薄膜晶体管的沟道区211长度适宜,且第一轻掺杂区201和第二轻掺杂区202能够有效调节薄膜晶体管的阈值电压。
一实施例中,所述有源层200的主体材料可以为金属氧化物半导体,掺杂材料可以为稀土氧化物和/或过渡族金属氧化物。
金属氧化物半导体中的金属元素可以为In、Ga、Sn中的一种元素或两种及以上的任意组合。
金属氧化物半导体为主体材料的薄膜晶体管具有较高的迁移率,约为1~100,且制作工艺相对简单,可以和a-Si工艺兼容,制造成本较低,具有优异的大面积均匀性,是有源层200材料的较佳选择。但是金属氧化物易受到可移动金属粒子、氢粒子及氧空位等的掺杂效应影响,对器件的性能影响极大,特别是对器件光稳定性方面的影响是限制其产业化应用的一大障碍。
为解决上述问题,本实施例在金属氧化物半导体中掺杂稀土氧化物和/或过渡族金属氧化物。一实施例中,在金属氧化物半导体中掺杂稀土氧化物后,因为稀土元素具有较高的断键能、较低的电负性,对氧的束缚能力强,可以有效控制氧空位的浓度;而且,掺入的稀土元素能在金属氧化物半导体的费米能级附近形成快速的非辐射复合中心,有效抑制光生载流子对器件性能的影响,从根本上改善了器件的光稳定性。另一方面,在金属氧化物半导体中掺杂过渡族金属氧化物,能够在保持较好性能的前提下提升金属氧化物半导体可承受的工艺温度,并增大金属氧化物半导体的抗轰击能力,进一步提高薄膜晶体管的器件稳定性。
基于上述有益效果,本实施例设置在金属氧化物半导体中掺杂稀土氧化物、过渡族金属氧化物或稀土氧化物和过渡族金属氧化物,可根据实际需求选择对应的掺杂方案进行掺杂。
一实施例中,有源层200的材料为在金属氧化物(Metal Oxide,MO)材料中掺入一定量的稀土氧化物(Rare-earth Oxides,RO)和过渡族金属氧化物(Transition metal Oxides,TO)作为稳定剂,形成(MO)x(RO)y(TO)z的有源层材料,其中0<x<1,0.0001≤y≤0.20,0≤z≤0.20,x+y+z=1。所述金属氧化物材料MO中M为In、Ga、Sn中的一种元素或两种及以上的任意组合。稀土氧化物RO材料包含:氧化镨、氧化铽、氧化镝、氧化镱中的一种或任意两种及以上材料组合。过渡族金属氧化物TO材料包含:氧化锌、氧化钪、氧化钇、氧化钛、氧化锆、氧化铪、氧化钨、氧化钒、氧化铌、氧化钽中的一种或任意两种及以上材料组合。
示例性的,金属氧化物MO满足:2.0≤In/Ga,或1.0≤In/Sn。
示例性的,稀土氧化物可以为氧化镨、氧化铽、氧化镝、氧化镱中的一种或任意至少两种的组合,一实施例中,稀土氧化物满足:0.001≤y≤0.10。
示例性的,过渡族金属氧化物可以为氧化锌、氧化钪、氧化钇、氧化钛、氧化锆、氧化铪、氧化钨、氧化钒、氧化铌、氧化钽中的一种或任意至少两种的组合,一实施例中,过渡族金属氧化物满足:0.01≤z≤0.10。
在能够达到上述掺杂有益效果的前提下,本实施例中稀土氧化物和过渡族金属氧化物的材料不限于上述示例中提出的材料。
示例性的,栅极绝缘层300可采用等离子化学气相沉积工艺,物理气相沉积工艺,原子层沉积工艺或脉冲激光沉积工艺制备。
一实施例中,形成源极和漏极之后,还可以包括:在源极600、漏极700以及第一绝缘层500上形成第二绝缘层900,以获得图8所示薄膜晶体管。
示例性的,第二绝缘层900可以是无机材料,也可以是有机材料。第二绝缘层900作为保护层,能够有效隔离水氧,并起到平坦化的作用。
示例性的,PECVD工艺的前驱气体可以包括SiH4和NH3。
SiH4和NH3的比值取值范围可以为1:1~1:4。
在本实施例中,PECVD工艺可以采用N2,He,N2O,O2或Ar作为辅助前驱气体。
本实施例对PECVD工艺采用的气体种类、各气体之间的比例关系、前驱气体的种类以及辅助前驱气体的种类均不作具体限定,在本实施例的其他实施方式中,还可以为上述示例外的其他情况。
示例性的,栅极400、源极600和漏极700可以为单层膜结构或多层膜结构,每层膜的材料可以为Al,Mo,Cu,Ti,Au,Ag、ITO、石墨烯或碳纳米管等。
一实施例中,栅极400、源极600和漏极700的厚度取值范围均可以为150~500nm。
以下提供三组制备薄膜晶体管的具体示例。
示例一
形成第一轻掺杂区和第二轻掺杂区的长度分别为L1、L2、L3、L4和L5的五个薄膜晶体管,其宽长比均为10:5μm,其中,L1=1.5um,L2=1.0um,L3=0.5um,L4=0.1um,L5=0um。特别地,L5=0um亦可对应为未有offset特征的参考器件。
形成上述五个薄膜晶体管的具体方法如下:
在衬底基板上形成整层有源层,整层有源层的主体材料为氧化物半导体,掺杂材料为钽,厚度为20nm,然后对整层有源层进行图形化,以获得有源层;
采用PECVD工艺在有源层上形成整层栅极绝缘层,整层栅极绝缘层为单层SiO2薄膜,厚度为300nm,沉积温度为230℃,采用的气体及气体比例为SiH4/N2O=4/300sccm;
采用PVD在整层栅极绝缘层上形成整层栅极,整层栅极的材料为Mo,厚度为200nm,然后图形化整层栅极,形成长度为5.0um的栅极;
在栅极上形成光刻胶层,光刻胶层的厚度为2.5μm,光刻胶的宽度分别为8.0um/7.0um/6.0um/5.2um/5.0um;
利用自对准干法刻蚀工艺,以光刻胶层为掩膜,对整层栅极绝缘层进行刻蚀,以获得栅极绝缘层,然后去除光刻胶层;
采用PECVD工艺制备第一绝缘层,第一绝缘层为双层结构的SiNx/SiO2,第一绝缘层的总厚度为250nm,沉积温度为350℃。其中,SiNx沉积参数为:SiH4/NH3/N2=5/20/270sccm,功率为200W,压力为120Pa;SiO2沉积参数为:SiH4/N2O=15/300sccm,功率为150W,压力为120Pa;并在第一绝缘层的形成过程中对有源层进行高导化处理;
采用PVD工艺在第一绝缘层上形成金属层,金属层的材料为Mo,厚度为200nm,然后图形化金属层以形成源极和漏极;
形成第二绝缘层。
图9为一实施例提供的一种电流随电压的变化曲线图。图10为根据图9获得的薄膜晶体管的阈值电压分布图。一实施例中,图9示意出了示例一形成的五个薄膜晶体管的漏极电流随栅极电压的变化曲线图,图10中分别标识出了图 9中五个薄膜晶体管的阈值电压,并将采用线段将上述五个阈值电压依次连接,形成薄膜晶体管的阈值电压分布图。其中,L1=1.5um,L2=1.0um,L3=0.5um,L4=0.1um,L5=0um,在图10中第一轻掺杂区和第二轻掺杂区的长度分别为L1、L2、L3、L4和L5的五个薄膜晶体管的阈值电压分别为O1、O2、O3、O4和O5。根据图9和图10可知,薄膜晶体管的阈值电压与薄膜晶体管第一轻掺杂区和第二轻掺杂区的长度呈正相关关系,进而能够通过简单的改变第一轻掺杂区和第二轻掺杂区的长度可控性调节薄膜晶体管的阈值电压。
示例二
形成第一轻掺杂区和第二轻掺杂区的长度分别为L6、L7、L8、L9和L10的五个薄膜晶体管,其宽长比均为10:5μm,其中,L6=1.5um,L7=1.0um,L8=0.5um,L9=0.1um,L10=0um。特别地,L10=0um亦可对应为未有offset特征的参考器件。
形成上述五个薄膜晶体管的具体方法如下:
在衬底基板上形成整层有源层,整层有源层的主体材料为氧化物半导体,掺杂材料为镨,厚度为20nm,然后对整层有源层进行图形化,以获得有源层;
采用PECVD工艺在有源层上形成整层栅极绝缘层,整层栅极绝缘层为单层SiO2薄膜,厚度为300nm,沉积温度为230℃,采用的气体及气体比例为SiH4/N2O/Ar=4/300/300sccm;
采用PVD在整层栅极绝缘层上形成整层栅极,整层栅极为Mo和Al的叠层结构,其中,Mo层和Al层的厚度分为100nm和50nm,然后图形化整层栅极,形成长度为3.0um的栅极;
在栅极上形成光刻胶层,光刻胶层的厚度为2.5μm,光刻胶的宽度分别为6.0um/5.0um/4.0um/3.2um/3.0um;
利用自对准干法刻蚀工艺,以光刻胶层为掩膜,对整层栅极绝缘层进行刻蚀,以获得栅极绝缘层,然后去除光刻胶层;
采用PECVD工艺制备第一绝缘层,第一绝缘层为SiO2单层结构,第一绝缘层的总厚度为300nm,沉积温度为350℃。其中,SiO2沉积参数为:SiH4/N2O=15/300sccm,功率为150W,压力为120Pa;在沉积SiO2之前,先对采用NH3等离子进行预处理,NH3预处理工艺的参数为:NH3/N2=20/600sccm,功率为100W,压力为100Pa,时间为100秒;并在第一绝缘层的形成过程中对有源层进行高导化处理;
采用PVD工艺在第一绝缘层上形成金属层,金属层的材料为Mo,厚度为200nm,然后图形化金属层以形成源极和漏极;
形成第二绝缘层。
图11为一实施例提供的又一种电流随电压的变化曲线图。图12为根据图11获得的薄膜晶体管的阈值电压分布图。一实施例中,图11示意出了示例二形成的五个薄膜晶体管的漏极电流随栅极电压的变化曲线图,图12中分别标识出了图11中五个薄膜晶体管的阈值电压,并将采用线段将上述五个阈值电压依次连接,形成薄膜晶体管的阈值电压分布图。其中,L6=1.5um,L7=1.0um,L8=0.5um,L9=0.1um,L10=0um。在图12中第一轻掺杂区和第二轻掺杂区的长度分别为L6、L7、L8、L9和L10的五个薄膜晶体管的阈值电压分别为O6、O7、O8、O9和O10。根据图11和图12亦可得,薄膜晶体管的阈值电压与薄膜晶体管第一轻掺杂区和第二轻掺杂区的长度呈正相关关系,进而能够通过简单的改变第一轻掺杂区和第二轻掺杂区的长度可控性调节薄膜晶体管的阈值电压。
示例三
形成第一轻掺杂区和第二轻掺杂区的长度分别为L11、L12、L13、L14和 L15的五个薄膜晶体管,其宽长比均为10:5μm,其中,L11=1.5um,L12=1.0um,L13=0.5um,L14=0.1um,L15=0um。特别地,L15=0um亦可对应为未有offset特征的参考器件。
形成上述五个薄膜晶体管的具体方法如下:
在衬底基板上形成整层有源层,整层有源层的主体材料为氧化物半导体,掺杂材料为镱,厚度为30nm,然后对整层有源层进行图形化,以获得有源层;
采用PECVD工艺在有源层上形成整层栅极绝缘层,整层栅极绝缘层为单层SiO2薄膜,厚度为300nm,沉积温度为250℃,采用的气体及气体比例为SiH4/N2O/Ar=6/300/300sccm;
采用PVD在整层栅极绝缘层上形成整层栅极,整层栅极为Mo、Al和Mo的叠层结构,其中,Mo层、Al层和Mo层的厚度分为50nm、150nm和50nm,然后图形化整层栅极,形成长度为5.0um的栅极;
在栅极上形成光刻胶层,光刻胶层的厚度为2.5μm,光刻胶的宽度分别为8.0um/7.0um/6.0um/5.2um/5.0um;
利用自对准干法刻蚀工艺,以光刻胶层为掩膜,对整层栅极绝缘层进行刻蚀,以获得栅极绝缘层,然后去除光刻胶层;
采用PECVD工艺制备第一绝缘层,第一绝缘层为SiO2单层结构,第一绝缘层的总厚度为300nm,沉积温度为350℃。其中,SiO2沉积参数为:SiH4/N2O=15/300sccm,功率为200W,压力为150Pa;在沉积SiO2之前,先对采用H2等离子进行预处理,H2预处理工艺的参数为:H2/N2=50/300sccm,功率为80W,压力为120Pa,时间为150秒;并在第一绝缘层的形成过程中对有源层进行高导化处理;
采用PVD工艺在第一绝缘层上形成金属层,金属层的材料为Mo,厚度为 200nm,然后图形化金属层以形成源极和漏极;
形成第二绝缘层。
图13为实施例提供的又一种电流随电压的变化曲线图。图14为根据图13获得的薄膜晶体管的阈值电压分布图。一实施例中,图13示意出了示例三形成的五个薄膜晶体管的漏极电流随栅极电压的变化曲线图,图14中分别标识出了图13中五个薄膜晶体管的阈值电压,并将采用线段将上述五个阈值电压依次连接,形成薄膜晶体管的阈值电压分布图。其中,L11=1.5um,L12=1.0um,L13=0.5um,L14=0.1um,L15=0um,在图14中第一轻掺杂区和第二轻掺杂区的长度分别为L11、L12、L13、L14和L15的四个薄膜晶体管的阈值电压分别为O11、O12、O13、O14和O15。根据图13和图14亦可得,薄膜晶体管的阈值电压与薄膜晶体管第一轻掺杂区和第二轻掺杂区的长度呈正相关关系,进而能够通过简单的改变第一轻掺杂区和第二轻掺杂区的长度可控性调节薄膜晶体管的阈值电压。

Claims (9)

  1. 一种薄膜晶体管的制备方法,包括:
    提供衬底基板;
    在所述衬底基板上形成图形化的有源层,所述有源层包括中间区,以及分别设置于所述中间区相对两侧的源极区和漏极区,所述中间区包括沟道区和轻掺杂区,所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区,所述第一轻掺杂区靠近所述源极区设置,所述第二轻掺杂区靠近所述漏极区设置;
    在所述中间区上形成栅极绝缘层;
    在所述栅极绝缘层上形成所述栅极,所述栅极在所述衬底基板上的垂直投影与所述沟道区在所述衬底基板上的垂直投影重合;
    采用PECVD工艺在所述衬底基板、所述有源层、所述栅极绝缘层以及所述栅极上形成第一绝缘层,同时以所述栅极绝缘层以及所述栅极为掩膜介质,利用PECVD工艺中前驱气体分解出的氢离子对所述有源层进行高导处理;
    形成源极和漏极,所述源极与所述源极区电连接,所述漏极与所述漏极区电连接。
  2. 根据权利要求1所述的制备方法,其中,所述形成所述源极和所述漏极之后,还包括:
    在所述源极、漏极以及所述第一绝缘层上形成第二绝缘层。
  3. 根据权利要求1所述的制备方法,其中,所述PECVD工艺的前驱气体包括SiH4和NH3。
  4. 根据权利要求3所述的制备方法,其中,SiH4和NH3的比值取值范围为1:1~1:4。
  5. 根据权利要求1所述的制备方法,其中,所述PECVD工艺采用N2, He,N2O,O2或Ar作为辅助前驱气体。
  6. 根据权利要求1所述的制备方法,其中,所述沟道区的长度取值范围为0.5~10.0um。
  7. 根据权利要求1所述的制备方法,其中,所述栅极绝缘层的厚度取值范围为150nm~500nm。
  8. 根据权利要求1所述的制备方法,其中,所述栅极绝缘层的材料包括氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽或氧化锆。
  9. 根据权利要求1所述的制备方法,其中,所述第一轻掺杂区和所述第二轻掺杂区的长度取值范围均为0.1~1.5um。
PCT/CN2019/130375 2019-12-31 2019-12-31 一种薄膜晶体管的制作方法 WO2021134422A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/130375 WO2021134422A1 (zh) 2019-12-31 2019-12-31 一种薄膜晶体管的制作方法
CN201980102395.7A CN114730806A (zh) 2019-12-31 2019-12-31 一种薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/130375 WO2021134422A1 (zh) 2019-12-31 2019-12-31 一种薄膜晶体管的制作方法

Publications (1)

Publication Number Publication Date
WO2021134422A1 true WO2021134422A1 (zh) 2021-07-08

Family

ID=76687140

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/130375 WO2021134422A1 (zh) 2019-12-31 2019-12-31 一种薄膜晶体管的制作方法

Country Status (2)

Country Link
CN (1) CN114730806A (zh)
WO (1) WO2021134422A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141865A (zh) * 2021-11-18 2022-03-04 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790164A (zh) * 2004-12-14 2006-06-21 中华映管股份有限公司 薄膜晶体管及其制造方法
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN105789325A (zh) * 2016-04-18 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
US20170184892A1 (en) * 2015-04-30 2017-06-29 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device
CN110098261A (zh) * 2019-05-05 2019-08-06 华南理工大学 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790164A (zh) * 2004-12-14 2006-06-21 中华映管股份有限公司 薄膜晶体管及其制造方法
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
US20170184892A1 (en) * 2015-04-30 2017-06-29 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device
CN105789325A (zh) * 2016-04-18 2016-07-20 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN110098261A (zh) * 2019-05-05 2019-08-06 华南理工大学 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141865A (zh) * 2021-11-18 2022-03-04 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端
CN114141865B (zh) * 2021-11-18 2024-01-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端

Also Published As

Publication number Publication date
CN114730806A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
JP2008533693A (ja) 半導体素子及びその製法
JP2007194594A (ja) 薄膜トランジスタ
KR20070102969A (ko) 비정질 ZnO계 TFT의 제조방법
TWI538220B (zh) 薄膜電晶體與其製造方法
JP5552440B2 (ja) トランジスタの製造方法
TW200531287A (en) Semiconductor device
CN102959712A (zh) 薄膜晶体管以及薄膜晶体管的制造方法
WO2017008331A1 (zh) Tft基板结构及其制作方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
TW201906175A (zh) 薄膜電晶體
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
WO2021134423A1 (zh) 一种薄膜晶体管的制备方法
CN110061064B (zh) 一种薄膜晶体管及其制作方法、显示基板、面板、装置
TWI508171B (zh) 半導體元件結構及其製造方法
KR102293486B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
WO2021134422A1 (zh) 一种薄膜晶体管的制作方法
TW201405835A (zh) 製造薄膜電晶體的方法
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
CN115132848A (zh) 一种高功率密度igzo薄膜晶体管及其制造方法
CN111129162B (zh) 一种薄膜晶体管、显示基板、显示面板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19958444

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19958444

Country of ref document: EP

Kind code of ref document: A1