CN115132848A - 一种高功率密度igzo薄膜晶体管及其制造方法 - Google Patents

一种高功率密度igzo薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN115132848A
CN115132848A CN202210672734.9A CN202210672734A CN115132848A CN 115132848 A CN115132848 A CN 115132848A CN 202210672734 A CN202210672734 A CN 202210672734A CN 115132848 A CN115132848 A CN 115132848A
Authority
CN
China
Prior art keywords
layer
igzo
active layer
electrode layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210672734.9A
Other languages
English (en)
Inventor
郭宇锋
黄辰阳
黄晓明
张珺
姚佳飞
张茂林
刘建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd, Nanjing University of Posts and Telecommunications filed Critical Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Priority to CN202210672734.9A priority Critical patent/CN115132848A/zh
Publication of CN115132848A publication Critical patent/CN115132848A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种高功率密度IGZO薄膜晶体管及其制造方法,包括如下步骤:在基板上形成支撑层,在支撑上形成栅电极层,在栅电极层上形成栅绝缘层,在栅绝缘层上形成低阻有源层,在低阻有源层上形成IGZO有源层,在IGZO有源层上形成源区电极层、漏区电极层,其中源区电极层位于IGZO有源层上方一侧,与栅电极层在水平方向上存在交叠,漏区电极层位于IGZO有源层上方的另一侧,与栅电极在水平方向上存在非交叠区域,形成漏极偏移区,并分别在低阻有源层和IGZO有源层中形成低阻漂移区和IGZO漂移区,钝化层覆盖于IGZO有源层、源区电极层和漏区电极层上方;与现有技术相比,本申请有效降低漂移区电阻,优化电流密度,取得了对IGZO薄膜晶体管功率密度的显著提升。

Description

一种高功率密度IGZO薄膜晶体管及其制造方法
技术领域
本申请属于薄膜晶体管及其工艺制造领域,具体涉及一种高功率密度IGZO薄膜晶体管及其制造方法。
背景技术
薄膜晶体管作为金属氧化物半导体场效应晶体管的一类重要分支,是采用沉积工艺制备半导体薄膜作为沟道层以实现电路驱动或信号传输。薄膜晶体管被广泛研究与应用于柔性显示、射线成像、集成MEMS等领域,其中,对薄膜晶体管提出了要具备承担以及处理高电压的要求,因此,高压薄膜晶体管应运而生。非晶铟镓锌氧(a-IGZO)半导体因其具有宽禁带、高迁移率等优势是作为高压薄膜晶体管有源层材料的合适选择,但是,由于传统IGZO薄膜晶体管结构中漏电极与栅电极在水平位置上的交叠区域在漏极电压偏置下极易发生电场聚集,进而导致击穿,由此,学界以及产业界往往通过增厚栅绝缘层厚度或者采用具有漏极偏移区结构的IGZO薄膜晶体管实现处理高压的需求。
通过增厚栅绝缘层降低交叠区域处栅绝缘层中电场分布的同时也恶化了栅对沟道区的调控能力,降低了输出电流。阶梯栅介质技术通过仅增厚交叠区域处栅绝缘层厚度,针对性改善了交叠区中的电场以提高阻断电压,显然,阶梯栅介质技术缓解了大尺寸栅绝缘层导致的输出电流降低现象,但并没有消除大尺寸栅绝缘层对输出电流的恶化影响且增加了工艺成本。另一方面,漏极偏移区结构是通过在栅电极与漏电极之间设计非交叠的偏移区,消除了传统IGZO薄膜晶体管中栅电极与漏电极交叠区处电场聚集现象,从而达到提升IGZO薄膜晶体管击穿电压的目的。然而,偏移区结构在IGZO有源层中引入了不受栅调控的漂移区,该区的高阻特性会恶化薄膜晶体管的导通电阻,降低输出电流。针对偏移区高阻问题,Al膜覆盖层技术的提出是借助Al膜工艺对漂移区进行掺杂降低电阻改善输出电流,但该技术对背沟道掺杂会直接影响器件的关态电流特性,关态电流的提高不仅会降低电流开关比,还会增加器件的功耗。综上,不难得出现有IGZO高压薄膜晶体管的设计提高了阻断电压(BV),却难以避免对输出电流密度(I d)的恶化,此外,关态电流特性对功率器件设计也至关重要,高关态电流会导致高功耗,因此,限制了IGZO高压薄膜晶体管技术在高功率器件领域的应用。
发明内容
解决的技术问题:本申请基于IGZO高压薄膜晶体管技术中的不足,针对具有漏极偏移区结构的IGZO高压薄膜晶体管在导通电阻、输出电流特性方面表现出的设计问题提供了解决方案。
技术方案:
为达到上述目的,本申请采用如下技术方案:
一种高功率密度IGZO薄膜晶体管,包括基板、支撑层、栅电极层、栅绝缘层、低阻有源层、IGZO有源层、源区电极层、漏区电极层、钝化层; 所述支撑层位于基板上侧,所述栅电极层设于支撑层上侧中间位置,所述栅电极层厚度为80nm-150nm;所述栅绝缘层设于支撑层上侧,并覆盖栅电极层上表面,所述低阻有源层位于栅绝缘层上侧,所述低阻有源层包含在水平位置上与所述栅电极层交叠的栅控区以及在水平位置上处于所述漏极偏移区中非栅控的低阻漂移区,所述栅控区长度为10μm-20μm,且水平方向上与源区电极层无交叠;所述低阻漂移区长度取决于漏极所述漏极偏移区长度,借助低阻有源层的设计,改善现有漂移区结构的高阻特性;所述IGZO有源层形成于低阻有源层上侧,完全覆盖且交叠在所述低阻有源层的上表面;所述源区电极层位于IGZO有源层上表面的左端,所述漏区电极层位于IGZO有源层上表面的右端,所述源区电极层与漏区电极层之间相隔一定距离,所述栅电极层与所述源区电极层在水平位置上存在交叠区,该交叠区长度不小于0.5μm,所述栅电极层与漏区电极层在水平位置上存在非交叠区域,该非交叠区域作为漏极偏移区,其长度不小于0.1μm,所述钝化层覆盖于源区电极层、漏区电极层以及IGZO有源层上表面;所述钝化层的材质为氮化硅,所述钝化层的厚度为200 nm-300nm,以隔绝背沟道与外界环境的接触,提高IGZO薄膜晶体管的可靠性。
进一步地,所述低阻有源层的材料为氧化铟锌(IZO)薄膜,厚度为3-5 nm;所述低阻有源层完全覆盖栅绝缘层的上表面,作为正沟道半导体层用于提高输出电流密度。
进一步地,所述IGZO有源层的材质是IGZO半导体薄膜,厚度为40-50 nm;所述IGZO有源层作为背沟道半导体层,用以降低IGZO薄膜晶体管的关态电流。
进一步地,所述源区电极层和漏区电极层的材料为金属钼、金、钛、铬中的一种或多种,所述源区电极层和漏区电极层的厚度为80nm-150nm。
一种高功率密度IGZO薄膜晶体管的制造方法,包括以下步骤:
S1 基板依次通过丙酮,乙醇以及去离子水在100 W功率下超声清洗10min;
S2 在所述基板上采用等离子增强化学气相沉积(PECVD)工艺制备二氧化硅作为支撑层;
S3 在所述支撑层上采用直流溅射工艺制备金属钼(Mo)作为栅电极层;
S4 在所述栅电极层上采用等离子增强化学气相沉积((PECVD)工艺形成栅绝缘层,随后在氮氧混合气氛下对栅绝缘层进行退火;
S5 在所述栅绝缘层上采用直流溅射工艺形成低阻有源层;
S6 在所述低阻有源层上采用直流溅射工艺形成IGZO有源层,通过标准光刻工艺在低阻有源层和IGZO有源层外表面形成光刻胶阻挡层,将覆盖有所述光刻胶阻挡层的衬底使用浓度为1 mol/L的稀盐酸溶剂进行标准湿法刻蚀工艺,形成所述低阻有源层和所述IGZO有源层的目标图形,随后将去胶后图形化的低阻有源层以及IGZO有源层在空气氛围下退火30min,退火温度为250℃;
S7 在所述IGZO有源层上表面的左侧和右侧采用电子束蒸发工艺形成源区电极层与漏区电极层;
S8 在所述源区电极层、漏区电极层以及IGZO有源层上表面采用等离子增强化学气相沉积(PECVD)工艺形成钝化层,且钝化层形成后,在氧气氛围下进行退火。
进一步地,制备支撑层所用等离子增强化学气相沉积(PECVD)工艺的基底工艺温度为200℃,射频功率100 W, 反应压强为80 mtorr,在N2O: SiH4=600:100sccm混合气氛下进行制备。
进一步地,所述栅绝缘层的材质为氧化硅,所用等离子增强化学气相沉积(PECVD)工艺的基底工艺温度范围在300℃-380℃,射频功率100 W, 反应压强为50 mtorr,在N2O:SiH4=600:100sccm混合气氛下制备,随后在氮氧混合气氛为N2:O2=1000:400sccm下进行400℃退火30min处理。
进一步地,步骤S5所述的低阻有源层的材质是氧化铟锌(IZO)半导体薄膜,所述氧化铟锌(IZO)半导体薄膜由氧化铟陶瓷靶材和氧化锌陶瓷靶通过共溅射工艺形成具有高载流子浓度(N d-IZO>1e18cm-3)与高电子迁移率(μ n-IZO>30cm2V-1s-1)的半导体薄膜;所述共溅射工艺在溅射功率为150 W、腔体压强为5 mtorr、腔体气氛为氩气或氩气和氧气混合的条件下制备,所述氩气和氧气的混合比例根据所制备的薄膜电阻率进行调节。
进一步地,步骤S6所述IGZO有源层是采用原位生长的方式制备;在所述低阻有源层制备完成后,随即采用直流溅射工艺在所述低阻有源层上表面进行IGZO半导体薄膜制备工艺, 所制备的IGZO有源层载流子浓度为1e15cm-3<N d-IGZO<1e16cm-3,电子迁移率为5cm2V- 1s-1n-IGZO<10cm2V-1s-1,以确保所制备的IGZO薄膜晶体管具有低关态电流(Ioff<1e-12A);步骤S6所述直流溅射工艺,选用原子比为In:Ga:Zn:O=2:2:1:7的铟镓锌氧陶瓷靶材,在基底加热温度为50℃、溅射功率为120 W、腔体压强为5 mtorr的条件下制备。
进一步地,所述钝化层所用等离子增强化学气相沉积(PECVD)工艺的基底工艺温度为30℃,射频功率100 W, 反应压强为50 mtorr,在N2:SiH4 =600:60sccm混合气氛下进行;所述钝化层在氧气氛围下采用350℃退火3h。
有益效果:
1.采用具有高载流子浓度和高迁移率的金属氧化物IZO薄膜取代部分IGZO薄膜设于栅绝缘层上表面作为低阻有源层,有效提高漂移区载流子浓度,降低漂移区电阻;
2.精准调控IZO薄膜厚度,实现了兼顾高击穿电压和大输出电流的IGZO HVTFT;
3.在不增加工艺复杂度的前提下,对现有的IGZO偏移结构薄膜晶体管的输出电流实现了极大提升;
4.一方面,IGZO有源层作为背沟道可以降低关态电流,减小功耗;另一方面,通过采用具有高载流子浓度的低阻层位于栅绝缘层上表面,作为正沟道层,有效降低了漏极偏移区域处漂移区电阻,输出电流密度能够提升至194%以上。
附图说明
图1是现有的传统IGZO薄膜晶体管的结构示意图;
图2是带漏极偏移区IGZO薄膜晶体管的结构示意图;
图3是本发明实施例中IGZO薄膜晶体管的结构示意图;
图4是本发明实施例中IGZO薄膜晶体管的制备工艺流程图;
图5是本发明实施例中双有源层制备工艺流程;
图6是本发明实施例与对比例的IGZO薄膜晶体管的输出特性曲线图;
图7是本发明实施例与对比例的IGZO薄膜晶体管的功率密度比较图。
附图说明标记:1-基板、2-支撑层、3-栅电极层、4-栅绝缘层、5-低阻有源层、6-IGZO有源层、7a-源区电极、7b-漏区电极、8-钝化层。
具体实施方式
下面的实施例可使本专业技术人员更全面地理解本发明,但不以任何方式限制本发明。
实施例1
一种高功率密度IGZO薄膜晶体管制造方法,包括以下步骤:
S1 获取基板1
在本实施例中选用康宁Eagle XG玻璃基板,并依次通过丙酮,乙醇以及去离子水超声清洗处理,采用的超声功率是100 W,超声清洗的时间均为10分钟;
S2 在所述基板1上表面形成支撑层2
在本实施例中选用二氧化硅作为支撑层2,采用PECVD工艺在所述玻璃基板1上形成二氧化硅薄膜,其中,PECVD工艺条件设为基底温度200℃,射频功率100 W, 反应压强为80 mtorr,以及N2O:SiH4=600:100sccm的源气体氛围;
S3在所述支撑层2上形成栅电极层3
在本实施例中选用导电金属钼(Mo)作为栅极金属电极,通过在所述支撑层2上采用标准光刻工艺,得到图形化的光刻胶掩膜层,随后通过直流溅射工艺在光刻胶掩膜层以及支撑层2上形成Mo膜,再通过标准剥离工艺,去除光刻胶后得到图形化的栅电极层3;
S4 在所述栅电极层3上形成栅绝缘层4
在本实施例中,选用二氧化硅作为栅绝缘层4,采用PECVD工艺在所述栅电极层3上形成栅绝缘层4,其中,PECVD工艺条件设为基底温度350℃,射频功率100 W, 反应压强为50mtorr,以及N2O:SiH4=600:100sccm源气体氛围,随后对所述栅绝缘层层在N2:O2=1000:400sccm混合氛围下进行400℃,退火半小时处理;
S5 在所述栅绝缘层4上表面形成低阻有源层5
在本发明实施例中,采用常温下的直流溅射工艺在栅绝缘层4的上表面形成IZO薄膜作为低阻有源层5,在本实施例中是选用氧化锌陶瓷靶、氧化铟陶瓷靶在溅射功率为150W、腔体压强为5 mtorr、腔体气氛比为Ar:O2=39.6:0.4sccm的工艺条件下进行共溅射形成IZO薄膜;
S6 在所述低阻有源层5上形成IGZO有源层6
在本发明实施例中,采用原位生长的方式通过直流溅射工艺在所述低阻有源层5上表面形成IGZO薄膜作为IGZO有源层6,在本实施例中是选用原子比为In:Ga:Zn:O=2:2:1:7的铟镓锌氧陶瓷靶材,在基底加热温度为50℃、溅射功率为120 W、腔体压强为5 mtorr的溅射工艺条件下制备IGZO薄膜;
采用标准光刻工艺在所述IGZO有源层6上表面形成光刻胶阻挡层,将覆盖有所述光刻胶阻挡层的衬底采用标准湿法刻蚀工艺形成所述低阻有源层5和所述IGZO有源层6的目标图形,湿法刻蚀工艺是采用浓度为1 mol/L的稀盐酸溶剂进行刻蚀工艺,随后将去胶后图形化的低阻有源层5以及IGZO有源层6在空气氛围下250℃退火半小时;
S7 在所述IGZO有源层6上表面形成源区电极层7a和漏区电极层7b
在本发明实施例中,选用金属钛(Ti)作为源/漏区电极金属,通过标准光刻工艺在在所述IGZO有源层6上表面形成光刻胶掩膜层,随后,采用电子束蒸发工艺沉积金属钛(Ti),再通标准剥离工艺形成图形化的源区电极层7a、漏区电极层7b;
S8 在所述IGZO有源层6上表面、所述源区电极层7a和漏区电极层7b上表面形成钝化层8
在本实施例中选用氮化硅作为钝化层8的材料,采用PECVD工艺形成钝化层8,PECVD工艺条件设为基底温度30℃,射频功率100 W, 反应压强为50 mtorr,以及N2:SiH4=600:60sccm源气体氛围,随后对所述氮化硅钝化层8在氧气氛围下进行350℃,退火三小时处理。
对比例1
如图1所示,一种IGZO薄膜晶体管,包括玻璃基板、支撑层、栅电极层、栅绝缘层、IGZO有源层、源区电极层、漏区电极层、钝化层;所述支撑层完全覆盖于玻璃基板上,所述栅电极层设于支撑层中间,所述栅绝缘层完全覆盖栅电极层,左右两侧与支撑层上表面相连,所述IGZO有源层完全覆盖栅绝缘层,所述源区电极层、漏区电极层分别设于IGZO有源层左右两端,所述钝化层完全覆盖源区电极层、漏区电极层,并与IGZO有源层相连。
对比例2
如图2所示,一种带漏极偏移区结构的IGZO薄膜晶体管,包括玻璃基板、支撑层、栅电极层、栅绝缘层、IGZO有源层、源区电极层、漏区电极层、钝化层;所述支撑层完全覆盖于玻璃基板上,所述栅电极层设于支撑层中间,所述栅绝缘层完全覆盖栅电极层,左右两侧与支撑层上表面相连,所述IGZO有源层完全覆盖栅绝缘层,所述源区电极层、漏区电极层分别设于IGZO有源层左右两端,所述漏区电极层在水平位置上与栅电极层存在2μm的非交叠区域,该非交叠区域构成漏极偏移区;所述钝化层完全覆盖源区电极层、漏区电极层,并与IGZO有源层相连。
图5是本发明实施中双有源层制备工艺流程;
图6是本发明实施例与对比例的IGZO薄膜晶体管的输出特性曲线,其中,对比例1是现有传统结构的IGZO薄膜晶体管,对比例2是现有带漏极偏移区结构的IGZO薄膜晶体管,由于IGZO漂移区中较低的载流子浓度会增加导通电阻,降低输出电流,显然,对比例2的输出电流相较于对比例1降低了59.2% (I d,offset=13.5 μA,I d,con=21.5 μA)。
然而,在本发明实施例中,通过采用具有高载流子浓度和高电子迁移率的低阻有源层5设于栅绝缘层4上表面,取代部分传统的IGZO有源层结构,显著提高了漂移区载流子浓度,降低了漂移区电阻,此外,由于IZO薄膜具有高电子迁移率,实施例的输出电流相较于对比例1提升了194% (I d,DAL=63.2 μA,I d,con=21.5 μA)。
图7是本发明实施例与对比例的IGZO薄膜晶体管的功率密度比较图,其中,对比例1是现有传统结构的IGZO薄膜晶体管,对比例2是现有带漏极偏移区结构的IGZO薄膜晶体管,对于对比例1,漏区电极与栅电极之间的交叠区在高漏极电压下会发生电场聚集,栅绝缘层中高的电场峰值导致薄膜晶体管过早击穿,对比例1的击穿电压为72 V。
在对比例2和本实施例中,由于漏区电极与栅电极在水平位置上存在1 μm的非交叠区,有效缓解了栅电极右侧末端附近的电场聚集现象,两种结构均实现了较高的击穿电压,分别为380 V和384 V,但值得注意的是,结合图5,对比例2中具有高阻值的IGZO漂移区会导致对比例2的输出电流降低,相反的,在本发明实施例中采用的低阻有源层5叠加IGZO有源层6的结构,不仅弥补了漂移区对输出电流的恶化效应,还因IZO薄膜具有高的电子迁移率,显著提高了输出电流(相较于对比例1)。据此,本发明实施例的功率密度相较于对比例1和对比例2分别提高了231.2%和1456.3%,实现了具有高功率密度的IGZO功率器件。

Claims (10)

1.一种高功率密度IGZO薄膜晶体管,其特征在于:包括基板(1)、支撑层(2)、栅电极层(3)、栅绝缘层(4)、低阻有源层(5)、IGZO有源层(6)、源区电极层(7a)、漏区电极层(7b)、钝化层(8); 所述支撑层(2)位于基板(1)上侧,所述栅电极层(3)设于支撑层(2)上侧中间位置,所述栅电极层(3)厚度为80nm-150nm;所述栅绝缘层(4)设于支撑层(2)上侧,并覆盖栅电极层(3)上表面,所述低阻有源层(5)位于栅绝缘层(4)上侧,所述低阻有源层(5)包含在水平位置上与所述栅电极层(3)交叠的栅控区以及在水平位置上处于所述漏极偏移区中非栅控的低阻漂移区,所述栅控区长度为10μm-20μm,且水平方向上与源区电极层(7a)无交叠;所述低阻漂移区长度取决于漏极所述漏极偏移区长度,借助低阻有源层(5)的设计,改善现有漂移区结构的高阻特性;所述IGZO有源层(6)形成于低阻有源层(5)上侧,完全覆盖且交叠在所述低阻有源层(5)的上表面;所述源区电极层(7a)位于IGZO有源层(6)上表面的左端,所述漏区电极层(7b)位于IGZO有源层(6)上表面的右端,所述源区电极层(7a)与漏区电极层(7b)之间相隔一定距离,所述栅电极层(3)与所述源区电极层(7a)在水平位置上存在交叠区,该交叠区长度不小于0.5μm,所述栅电极层与漏区电极层(7b)在水平位置上存在非交叠区域,该非交叠区域作为漏极偏移区,其长度不小于0.1μm,所述钝化层(8)覆盖于源区电极层(7a)、漏区电极层(7b)以及IGZO有源层(6)上表面;所述钝化层(8)的材质为氮化硅,所述钝化层(8)的厚度在200 nm-300nm之间,以隔绝背沟道与外界环境的接触,提高IGZO薄膜晶体管的可靠性。
2.根据权利要求1所述的一种高功率密度IGZO薄膜晶体管,其特征在于:所述低阻有源层(5)的材料为氧化铟锌(IZO)薄膜,厚度为3-5 nm;所述低阻有源层(5)完全覆盖栅绝缘层(4)的上表面,作为正沟道半导体层用于提高输出电流密度。
3.根据权利1所述的一种高功率密度IGZO薄膜晶体管,其特征在于:所述IGZO有源层(6)的材质是IGZO半导体薄膜,厚度为40-50 nm;所述IGZO有源层(6)作为背沟道半导体层,用以降低IGZO薄膜晶体管的关态电流。
4.根据权利要求1所述的一种高功率密度IGZO薄膜晶体管,其特征在于:所述源区电极层(7a)和漏区电极层(7b)的材料为金属钼、金、钛、铬中的一种或多种,所述源区电极层(7a)和漏区电极层(7b)的厚度在80 nm-150nm。
5.一种高功率密度IGZO薄膜晶体管的制造方法,其特征在于,包括以下步骤:
S1 基板(1)依次通过丙酮,乙醇以及去离子水在100 W功率下超声清洗10min;
S2 在所述基板(1)上采用等离子增强化学气相沉积(PECVD)工艺制备二氧化硅作为支撑层(2);
S3 在所述支撑层(2)上采用直流溅射工艺制备金属钼(Mo)作为栅电极层(3);
S4 在所述栅电极层(3)上采用等离子增强化学气相沉积((PECVD)工艺形成栅绝缘层(4),随后在氮氧混合气氛下对栅绝缘层(4)进行退火;
S5 在所述栅绝缘层(4)上采用直流溅射工艺形成低阻有源层(5);
S6 在所述低阻有源层(5)上采用直流溅射工艺形成IGZO有源层(6),通过标准光刻工艺在低阻有源层(5)和IGZO有源层(6)外表面形成光刻胶阻挡层,将覆盖有所述光刻胶阻挡层的衬底使用浓度为1 mol/L的稀盐酸溶剂进行标准湿法刻蚀工艺,形成所述低阻有源层(5)和所述IGZO有源层(6)的目标图形,随后将去胶后图形化的低阻有源层(5)以及IGZO有源层(6)在空气氛围下退火30min,退火温度为250℃;
S7 在所述IGZO有源层(6)上表面的左侧和右侧采用电子束蒸发工艺形成源区电极层(7a)与漏区电极层(7b);
S8 在所述源区电极层(7a)、漏区电极层(7b)以及IGZO有源层(6)上表面采用等离子增强化学气相沉积(PECVD)工艺形成钝化层(8),且钝化层(8)形成后,在氧气氛围下进行退火。
6.根据权利要求5所述的一种高功率密度IGZO薄膜晶体管的制造方法,其特征在于:制备支撑层(2)所用等离子增强化学气相沉积(PECVD)工艺的基底工艺温度为200℃,射频功率100 W, 反应压强为80 mtorr,在N2O: SiH4=600:100sccm混合气氛下进行制备。
7.根据权利要求5所述的一种高功率密度IGZO薄膜晶体管的制造方法,其特征在于:所述栅绝缘层(4)的材质为氧化硅,所用等离子增强化学气相沉积(PECVD)工艺的基底工艺温度范围在300℃-380℃,射频功率100 W, 反应压强为50 mtorr,在N2O: SiH4=600:100sccm混合气氛下制备,随后在氮氧混合气氛为N2:O2=1000:400sccm下进行400℃退火30min处理。
8.根据权利要求5所述的一种高功率密度IGZO薄膜晶体管的制造方法,其特征在于:步骤S5所述的低阻有源层(5)的材质是氧化铟锌(IZO)半导体薄膜,所述氧化铟锌(IZO)半导体薄膜由氧化铟陶瓷靶材和氧化锌陶瓷靶通过共溅射工艺形成具有高载流子浓度(N d-IZO>1e18cm-3)与高电子迁移率(μ n-IZO>30cm2V-1s-1)的半导体薄膜;所述共溅射工艺在溅射功率为150 W、腔体压强为5 mtorr、腔体气氛为氩气或氩气和氧气混合的条件下制备,所述氩气和氧气的混合比例根据所制备的薄膜电阻率进行调节。
9.根据权利要求5所述的一种高功率密度IGZO薄膜晶体管的制造方法,其特征在于:步骤S6所述IGZO有源层(6)是采用原位生长的方式制备;在所述低阻有源层(5)制备完成后,随即采用直流溅射工艺在所述低阻有源层(5)上表面进行IGZO半导体薄膜制备工艺, 所制备的IGZO有源层(6)载流子浓度为1e15cm-3<N d-IGZO<1e16cm-3,电子迁移率为5 cm2V-1s-1< μ n-IGZO<10 cm2V-1s-1,以确保所制备的IGZO薄膜晶体管具有低关态电流(I off<1e-12A);步骤S6所述直流溅射工艺,选用原子比为In:Ga:Zn:O=2:2:1:7的铟镓锌氧陶瓷靶材,在基底加热温度为50℃、溅射功率为120 W、腔体压强为5 mtorr的条件下制备。
10.根据权利要求5所述的一种高功率密度IGZO薄膜晶体管的制造方法,其特征在于:所述钝化层(8)所用等离子增强化学气相沉积(PECVD)工艺的基底工艺温度为30℃,射频功率100 W, 反应压强为50 mtorr,在N2:SiH4 =600:60sccm混合气氛下进行;所述钝化层(8)在氧气氛围下采用350℃退火3h。
CN202210672734.9A 2022-06-15 2022-06-15 一种高功率密度igzo薄膜晶体管及其制造方法 Pending CN115132848A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210672734.9A CN115132848A (zh) 2022-06-15 2022-06-15 一种高功率密度igzo薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210672734.9A CN115132848A (zh) 2022-06-15 2022-06-15 一种高功率密度igzo薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN115132848A true CN115132848A (zh) 2022-09-30

Family

ID=83378808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210672734.9A Pending CN115132848A (zh) 2022-06-15 2022-06-15 一种高功率密度igzo薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN115132848A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024078637A1 (zh) * 2022-10-11 2024-04-18 东南大学 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024078637A1 (zh) * 2022-10-11 2024-04-18 东南大学 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US7883934B2 (en) Method of fabricating oxide semiconductor device
JP5116896B2 (ja) 半導体装置及びその作製方法
US7115448B2 (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
TW201138106A (en) Transistor
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
JP6498745B2 (ja) 薄膜トランジスタの製造方法
US20170170029A1 (en) Thin film transistor
WO2024078637A1 (zh) 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法
CN115132848A (zh) 一种高功率密度igzo薄膜晶体管及其制造方法
WO2021073193A1 (zh) 垂直结构的复合晶型金属氧化物薄膜晶体管及其制造方法
WO2021134423A1 (zh) 一种薄膜晶体管的制备方法
KR20150136726A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
WO2023241006A1 (zh) 一种基于igzo薄膜晶体管的反相器及其制备方法
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
KR101231724B1 (ko) 박막 트랜지스터 및 그의 제조 방법
KR102356235B1 (ko) 칼코게나이드 반도체 및 이를 구비하는 박막트랜지스터
WO2021134422A1 (zh) 一种薄膜晶体管的制作方法
CN116504815B (zh) 一种高功率a-IGZO薄膜晶体管及其制备方法
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
CN115084276A (zh) 一种非晶氧化物半导体薄膜晶体管及其制备方法
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN110062961B (zh) 半导体器件及其制造方法
Zhang et al. High-performance ultrathin body TiO 2 TFTs with record on/off current ratio and subthreshold swinz
KR20230085291A (ko) 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터
CN113921613A (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination