TWI508171B - 半導體元件結構及其製造方法 - Google Patents

半導體元件結構及其製造方法 Download PDF

Info

Publication number
TWI508171B
TWI508171B TW102104336A TW102104336A TWI508171B TW I508171 B TWI508171 B TW I508171B TW 102104336 A TW102104336 A TW 102104336A TW 102104336 A TW102104336 A TW 102104336A TW I508171 B TWI508171 B TW I508171B
Authority
TW
Taiwan
Prior art keywords
protective layer
semiconductor device
layer
active layer
device structure
Prior art date
Application number
TW102104336A
Other languages
English (en)
Other versions
TW201432814A (zh
Inventor
jing yi Yan
Chu Yin Hung
Liang Hsiang Chen
Hsiao Chiang Yao
Wu Wei Tsai
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW102104336A priority Critical patent/TWI508171B/zh
Priority to CN201310159532.5A priority patent/CN103972297A/zh
Priority to US14/169,596 priority patent/US20140217400A1/en
Publication of TW201432814A publication Critical patent/TW201432814A/zh
Application granted granted Critical
Publication of TWI508171B publication Critical patent/TWI508171B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Description

半導體元件結構及其製造方法
本揭露係有關於氧化物半導體元件結構及其製造方法,特別係有關於具有通道保護層或半導體蝕刻阻障層之半導體元件結構及其製造方法。
目前氧化物電晶體元件具有優異的元件特性、極佳的均勻性以及適用於大面積且低溫製程的特性,使得目前各個廠商紛紛投入該領域的研發。然而,氧化物電晶體雖然具有優異的元件特性,但受到材料系統容易受到外界環境以及製程手法所影響的限制,仍需要發展增進元件特性及穩定性的結構及製程。
本揭露係有關於氧化物半導體元件結構及其製造方法。半導體元件或陣列結構具有穩定、優異的電性與操作效能。
根據本揭露之一方面,提供一種半導體元件結構。半導體元件結構包括閘電極、介電層、主動層、源極、汲極與保護層。主動層與閘電極係位在介電層的相反側上。源極配置於在主動層上。汲極配置於在主動層上。保護層配置於主動層上。保護層具有氫含量小於或等於0.1 at%,並且薄膜片電阻大於或等於10^10 Ohm/sq。
根據本揭露之另一方面,提供一種半導體元件結構。半導體元件結構包括閘電極、介電層、主動層、源極、汲極與保護層。主動層與閘電極係位在介電層的相反側上。源極配置於主動層上。汲極配置於主動層上。保護層配置於主動層上。保護層具有氫含量小於或等於0.1 at%,並且薄膜片電阻大於或等 於10^10 Ohm/sq。保護層包括NbOx ,2.4<x<5。
根據本揭露之又另一方面,提供一種半導體元件結構的製造方法。方法包括以下步驟。形成閘電極。形成介電層。形成主動層。主動層與閘電極係位在介電層的相反側上。形成源極配置於主動層上。形成汲極配置於主動層上。形成保護層配置於主動層上。保護層具有氫含量小於或等於0.1 at%,並且薄膜片電阻大於或等於10^10 Ohm/sq。
為讓本揭露之上述目的、特徵、和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
102、402、502‧‧‧電極層
104、404‧‧‧基板
106、206、306、406B、506‧‧‧介電層
108、208、308、408、508‧‧‧主動層
110、210、310、406A‧‧‧保護層
410‧‧‧平坦層
112、412‧‧‧開口
114、214、314、414‧‧‧第一導電元件
116、216、316、416‧‧‧第二導電元件
第1圖繪示根據一實施例之半導體元件結構的剖面圖。
第2圖繪示根據一實施例之半導體元件結構的剖面圖。
第3圖繪示根據一實施例之半導體元件結構的剖面圖。
第4圖繪示根據一實施例之半導體元件結構的剖面圖。
第5圖繪示根據一實施例之半導體元件結構的剖面圖。
第6圖繪示實施例與比較例之半導體元件結構的電性曲線。
第7圖繪示實施例之半導體元件結構的電性曲線。
第8圖繪示比較例之半導體元件結構的電性曲線。
第9圖繪示實施例與比較例之半導體元件結構的電性曲線。
第10圖為根據實施例之圖案化薄膜的AEI影像。
第1圖繪示根據一實施例之半導體元件結構的剖面圖。電極層102形成在基板104上。基板104可包括矽基材或玻璃或聚合物基板(polymer substrate)或金屬薄板(metal foil),基板上方可以覆蓋一層平坦層或是絕緣層,材料可以為氧化矽或氮化矽或有機材料如Polyimide或SOG(spin-on-glass)材料或類似上述材 料特性的材料。電極層102(可以為閘極)其材料可以為鋁(Al)、鈦(Ti)、鉬(Mo)、AlNd或MoW或上述材料的組合或具導電特性的材料。介電層106形成在電極層102與基板104上。介電層106可包括氧化物、氮化物,例如氧化矽、氮化矽、氮氧化矽,或其他合適的材料,其材料之漏電流密度(leakage current density)於1MV/cm電場強度下小於10-7 A/cm2 。介電層106可以沉積的方法形成,例如化學氣相沉積法、物理氣相沉積法、旋佈法或可以其他合適的方法形成。
主動層108形成在介電層106上。主動層108可包括矽基材料、有機半導體、氧化物半導體、或上述之組合。主動層108可包括銦鎵鋅氧化物(InGaZnO;IGZO)或鋁錫鋅氧化物(AlSnZnO;ATZO)或氧化銦(InOx )、氧化鎵(GaOx )、氧化錫(SnOx )、氧化鋅(ZnO)或上述之組合。於一實施例中,主動層108包括Inx Zny Snz O,其中0.2≦x/(x+y+z)≦0.6,0.15≦y/(x+y+z)≦0.35,0.2≦z/(x+y+z)≦0.5,這樣的條件可提升半導體元件結構的電性與操作效能,其中,x、y、z為原子比例(atomic ratio,at%)。舉例來說,主動層108可在形成半導體薄膜之後,圖案化半導體薄膜而形成。半導體薄膜可以沉積的方法形成,例如化學氣相沉積法、物理氣相沉積法,或可以其他合適的方法形成。圖案化的方法包括但不限制黃光微影蝕刻。
保護層110可形成在主動層108或介電層106上。於一實施例中,保護層110係實體接觸主動層108。保護層110可具有開口112露出主動層108。於一實施例中,實體接觸在主動層108的保護層110能保護半導體元件在製程中不受外界水/氧氣、或製程中氣氛、環境因素的影響,以提升半導體元件結構的特性。
於實施例中,保護層110的氫含量小於或等於0.1 at%,並且薄膜片電阻需大於或等於10^10 Ohm/sq,例如10^10 Ohm/sq至10^14 Ohm/sq,或大於10^14 Ohm/sq。保護層110可包 括IIA~IVA、IIIB~VIIB元素之氧化物、氮化物或碳化物、或上述之組合。保護層110可包括矽(Si)、鈦(Ti)、鋁(Al)、鈮(Nb)、鉭(Ta)、鉿(Hf)、釩(V)、釔(Y)、鉬(Mo)、錳(Mn)、錫(Sn)或鈣(Ca)之氧化物、氮化物或碳化物、或上述之組合。保護層110包括鈮(Nb)之氧化物。保護層110可包括NbOx 、Nbx Tiy O、Nbx Siy O、或上述之組合。其中NbOx 符合條件:2.4<x<5。Nbx Tiy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。Nbx Siy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。此外,保護層110亦可以為Tix Mny O或Tix Aly O的材料系統,其中材料的比例符合:0<x/(x+y)<1,0<y/(x+y)<1這樣的條件可提升半導體元件結構的電性與操作效能。於一實施例中,保護層110係以直流濺鍍(DC sputter)步驟形成薄膜,然後圖案化薄膜形成。舉例來說,濺鍍步驟係使用1kW~3kW的直流電源、50sccm~200sccm的氬氣(Ar)、0sccm~50sccm的氧氣(O2 )與濺鍍靶材。濺鍍靶材的電阻率可為0.1~0.000005 Ω-cm。濺鍍靶材可包括NbOx 、Nbx Tiy O、Nbx Siy O、或上述之組合或是Tix Mny 或是Tix Aly 系統。NbOx 符合條件:2.4<x<5。Nbx Tiy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。Nbx Siy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。Tix Mny 符合條件:0<x/(x+y)<1,0<y/(x+y)<1,Tix Aly 符合條件:0<x/(x+y)<1,0<y/(x+y)<1。這樣的條件可提升半導體元件結構的電性與操作效能。圖案化薄膜的方法包括但不限制黃光微影蝕刻。於一實施例中,保護層具有容易圖案化的優點,可以達成精細圖案的特點。保護層110的形成方法非常簡單、並具有穩定、易於控制的好處。實施例使用直流濺鍍方式形成保護層110,靶材不會因製程導致鍍膜品質飄移,因此保護層110可具有穩定的性質。再者,直流(DC)或交流(AC)濺鍍製程較射頻(RF)濺鍍具有容易導入大尺寸製程的特點,因此產業界傾向開發直流或交流濺鍍製程,但直流及交流濺鍍製程則受限於濺鍍靶材電阻率,一般而言濺鍍靶材電阻值不高於0.5 Ω-cm,否則可能影響製程薄膜品質跟良率以及產率。此外,濺鍍製程可以有效降低製程薄膜之 氫含量低於0.1at%,具有不易影響氧化物半導體元件的特性。
第一導電元件114(可以為源極或汲極其中之一)與第二導電元件116(可以為汲極或源極其中之另一)係配置在保護層110的開口112中而耦接於主動層108。第一導電元件114與第二導電元件116可延伸至保護層110的上表面上。第一導電元件114與第二導電元件116可包括金屬,例如銅、金、銀,或其他合適的材料。在一實施例中,第一導電元件114與第二導電元件116可在形成導電薄膜之後,圖案化導電薄膜而形成。導電薄膜可以沉積的方法形成,例如化學氣相沉積法、物理氣相沉積法,或可以其他合適的方法形成。圖案化的方法包括黃光微影蝕刻,但本揭露對此不限制。
於一實施例中,第1圖所示的半導體元件結構係為下閘極式電晶體。其中電極層102係用作閘電極。介電層106係用作閘介電層。第一導電元件114與第二導電元件116分別用作源極導電元件與汲極導電元件。
於一實施例中,選擇之元件的材料與形成方法能使得半導體元件結構具有優異的電性、穩定的操作性質。
第2圖繪示根據一實施例之半導體元件結構的剖面圖。第2圖的半導體元件結構與第1圖的半導體元件結構的差異在於保護層210僅形成在主動層208上。第一導電元件214與第二導電元件216係形成在保護層210與主動層208的兩側上,並延伸至介電層206的至少一部分上表面上。
第3圖繪示根據一實施例之半導體元件結構的剖面圖。第3圖的半導體元件結構與第1圖的半導體元件結構的差異在於第一導電元件314與第二導電元件316係形成在主動層308的兩側上,並延伸至介電層306的至少一部分上表面上。保護層310係形成在第一導電元件314與第二導電元件316之間的主動層308上,並延伸在第一導電元件314、第二導電元件316與介電層306上。
在本揭露一實施例中保護層310的結構可以為單層薄膜或兩層或兩層以上的多層堆疊結構。其材料除前述無機材料系統之外,亦可以為有機材料或有機無機混合材料或sol-gel材料系統或旋佈材料(spin-on-glass;SOG)材料系統。其中,在多層堆疊保護層310系統之實施例中,與主動層308(或半導體層)接觸的第一保護層(或者保護層310與主動層308接觸的部分)必須為直流或交流濺鍍形成的氧化物、氮化物、或碳化物的無機材料薄膜,其薄膜片電阻必須大於1x10^10 ohm/sq.以上。保護層310若為多層結構時,其非與主動層308接觸的部分的製法包括但不限制化學氣相沉積(CVD)、物理氣相沉積(PVD)、旋佈法。
第4圖繪示根據一實施例之上閘極式半導體元件結構的剖面圖。第4圖的半導體元件結構與第1圖的半導體元件結構的差異在於,主動層408形成在基板404上。保護層406A、介電層406B形成在主動層408上。閘極電極層402形成在介電層406B上。平坦層410形成在由保護層406A、介電層406B與電極層402構成的堆疊結構、主動層408與基板404上。平坦層410具有開口412露出主動層408。在一實施例中,第一導電元件414與第二導電元件416形成在平坦層410的開口412中而耦接至主動層408。在另一實施例中,第一導電元件414與第二導電元件416可延伸至平坦層410的至少一部分上表面上。
主動層408可包括矽基材料、有機半導體、氧化物半導體、或上述之組合。主動層408可包括銦鎵鋅氧化物(InGaZnO;IGZO)或鋁錫鋅氧化物(AlSnZnO;ATZO)或氧化銦(InOx )、氧化鎵(GaOx )、氧化錫(SnOx )、氧化鋅(ZnO)或上述之組合。於一實施例中,主動層408包括Inx Zny Snz O,其中0.2≦x/(x+y+z)≦0.6,0.15≦y/(x+y+z)≦0.35,0.2≦z/(x+y+z)≦0.5,這樣的條件可提升半導體元件結構的電性與操作效能。
於一實施例中,保護層406A係實體接觸主動層408。保護層406A能保護其他元件在製程中不受外界水/氧氣、或 其他製程因素的影響,以提升半導體元件結構的性質。於此實施例中,保護層406A亦可具有介電材料的性質。保護層406A可包括IIA~IVA、IIIB~VIIB元素之氧化物、氮化物或碳化物、或上述之組合。平坦層410可包括矽(Si)、鈦(Ti)、鋁(Al)、鈮(Nb)、鉭(Ta)、鉿(Hf)、釩(V)、釔(Y)、鉬(Mo)、錳(Mn)、錫(Sn)或鈣(Ca)之氧化物、氮化物或碳化物、或上述之組合。保護層406A包括鈮(Nb)之氧化物。保護層406A可包括NbOx 、Nbx Tiy O、Nbx Siy O、或上述之組合。其中NbOx 符合條件:2.4<x<5。Nbx Tiy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。Nbx Siy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。此外,保護層406A亦可以為TixMnyO或TixAlyO的材料系統,其中材料的比例符合:0<x/(x+y)<1,0<y/(x+y)<1。這樣的條件可提升半導體元件結構的電性與操作效能。於一實施例中,保護層406A係以濺鍍步驟形成薄膜,然後圖案化薄膜形成。舉例來說,濺鍍步驟係使用1kW~3kW的直流電源、50sccm~200sccm的氬氣(Ar)、0sccm~50sccm的氧氣(O2)與濺鍍靶材。濺鍍靶材的電阻率可為0.1~0.000005 Ω-cm。濺鍍靶材可包括NbOx 、Nbx Tiy O、Nbx Siy O、或上述之組合或是Tix Mny 或是Tix Aly 系統。NbOx 符合條件:2.4<x<5。Nbx Tiy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。Nbx Siy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1,TixMny符合條件:0<x/(x+y)<1,0<y/(x+y)<1,TixAly符合條件:0<x/(x+y)<1,0<y/(x+y)<1。。這樣的條件可提升半導體元件結構的電性與操作效能。圖案化薄膜的方法包括黃光微影蝕刻,但本揭露對此不限制。於一實施例中,保護層406A具有容易圖案化的優點,可以達成精細圖案的特點。保護層406A的形成方法非常簡單、並具有穩定、易於控制的好處。於一實施例中,使用直流濺鍍方式形成保護層406A,靶材不會因製程導致鍍膜品質飄移,因此保護層406A可具有穩定的性質。再者,濺鍍製程因製程中可以有降低製程薄膜氫含量小於0.1at%,因此具有不易影響氧化物電晶體元件的特性,因此,半導體元件結構可具有穩定、 優異的操作效能。
於實施例中,第4圖所示的半導體元件結構係為上閘極式電晶體。其中電極層402係用作閘電極。保護層406A、介電層406B係用作閘介電層。第一導電元件414與第二導電元件416分別用作源極導電元件與汲極導電元件。
第5圖繪示根據一實施例之半導體元件結構的剖面圖。第5圖的半導體元件結構與第4圖的半導體元件結構的差異在於,係使用保護層506配置在主動層508與電極層502之間同時具有介電層的功能。
第6圖繪示實施例1、比較例2、比較例3之半導體元件結構的電性曲線,其實施例1、比較例2及比較例3的主動層均相同,均為銦鎵鋅之氧化物(IGZO),其中銦(In):鎵(Ga):鋅(Zn)的比例約為1:1:1。其中實施例1使用以直流濺鍍法形成之鈮的氧化物(NbOx )作為保護層。比較例2使用以電漿輔助化學氣相沉積法(PECVD)形成之SiO2 作為保護層。比較例3沒有使用任何保護層。長時間電流應力測試(long-term stress;LTS)的條件為閘極電壓為20V,初始輸出電流為80uA的狀況下比較各例於1800秒的時間內輸出電流衰退的狀況。從第6圖的結果可以看出,實施例1的電流衰退<2%,比較例2的電流衰退約5%,比較例3的電流衰退>20%。其中實施例1之半導體元件結構具有優異的操作效能及穩定性。
比較例2雖然使用了PECVD製程沈積SiO2 薄膜作為保護層,推測是因為PECVD形成SiO2 保護層的反應氣體所產生的氫電漿使得氧化物半導體中擴散氫原子或氫離子使得氧化物半導體內產生缺陷造成元件於長時間電流應力測試時發生穩定性較差的狀況,且這樣的缺陷不易透過後續回火製程改善。此外,製程中過多的氫氣含量會使得氧化物半導體因為摻雜了過多的氫原子或氫離子使得氧化物半導體薄膜由原本的具半導體特性轉變成接近導體的特性,如此會使得氧化物薄膜電晶體元件失 效,因此使用PECVD形成SiO2 保護層的製程能使用的參數範圍非常窄,裝置的品質不容易控制維持穩定。一般而言,使用PECVD形成的SiO2 薄膜內氫含量約在1~4 at.%,而實施例1使用濺鍍法形成的保護層其氫含量具有小於或等於0.1 at%的特性,因此可以降低對於氧化物半導體特性的影響同時具有保護特性。比較例3因為氧化物半導體元件並沒有覆蓋任何的保護層,因此在長時間電流應力測試時,氧化物半導體會與空氣中的水氣,氧氣以及氫氣反應產生缺陷,所以元件特性衰退非常快。
第7圖與第8圖分別繪示實施例1與比較例2之半導體元件結構經過長時間電流應力測試前後的Id-Vg曲線。第7圖顯示實施例1之半導體元件結構的Vt飄移約0.08V,遠小於第8圖顯示比較例2之半導體元件結構的Vt飄移約0.4V。因此可以證明實施例1的濺鍍氧化物保護層具有比比較例2使用PECVD製程的SiO2 保護層對於氧化物半導體具有更佳的保護性。
第9圖繪示實施例4、實施例5、比較例6之半導體元件結構的Id-Vg曲線特性。實施例4使用Inx Zny Snz O主動層,其符合條件x=0.33,y=0.19,z=0.48。實施例5使用Inx Zny Snz O主動層,其符合條件x=0.4,y=0.22,z=0.38。比較例6使用一般的IGZO(1114)主動層。其中,實施例4及5的InSnZnO的元素比例為此次發明中所提出,而比較例6則是使用常見的IGZO元素比例,為了客觀比較不同氧化物半導體元件特性,因此在實施例4以及5以及比較例6這三個氧化物半導體元件除了半導體層成分或元素不同之外,均使用DC直流濺鍍方式成長,均使用本次發明中第1圖的結構,其中,鋁鈦堆疊薄膜為閘極與源極跟汲極電極材料,閘極介電層為PECVD沈積的SiO2 薄膜,保護層為濺鍍方式形成的氧化鈮(NbOx ),由第9圖比較三者氧化物薄膜電晶體元件可以發現實施例4的元件特性最佳,且實施例4及5均比常用之IGZO系統特性佳,其電子遷移率約為IGZO系統1.5倍以上。
在第1圖至第5圖的實施例結構中,薄膜電晶體元件中的通道長度(channel length)是由保護層圖案化的能力控制,一般而言,在固定元件的通道寬度之下,較短的通道長度的元件可以提供較大的輸出電流以及較快的驅動速度,第10圖為本次提出的濺鍍保護層的圖案化能力驗證,在此實施例為保護層經過蝕刻製程圖案化後的影像,由此圖可以觀察到保護層即使在2um的圖案上也能精確達成,已經可以適用目前所有的氧化物薄膜電晶體中的於通道長度需求。
雖然本揭露已以較佳實施例揭露如上,然其並非用以限定本揭露,任何熟悉此項技藝者,在不脫離本揭露之精神和範圍內,當可做些許更動與潤飾,因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧電極層
104‧‧‧基板
106‧‧‧介電層
108‧‧‧主動層
110‧‧‧保護層
112‧‧‧開口
114‧‧‧第一導電元件
116‧‧‧第二導電元件

Claims (21)

  1. 一種半導體元件結構,包括:一閘電極;一介電層;一主動層,其中該主動層與該閘電極係位在該介電層的相反側上,且該主動層包括一材質,該材質係銦鎵鋅氧化物(InGaZnO;IGZO)、鋁錫鋅氧化物(AlSnZnO;ATZO)、氧化銦(InOx )、氧化鎵(GaOx )、氧化錫(SnOx )、氧化鋅(ZnO)或上述之組合;一源極,配置於該主動層上;一汲極,配置於該主動層上;以及一保護層,配置於該主動層上,其中該保護層具有氫含量小於或等於0.1at%,並且薄膜片電阻大於或等於10^10Ohm/sq。
  2. 一種半導體元件結構,包括:一閘電極;一介電層;一主動層,其中該主動層與該閘電極係位在該介電層的相反側上,且該主動層包括一材質,該材質係銦鎵鋅氧化物(InGaZnO;IGZO)、鋁錫鋅氧化物(AlSnZnO;ATZO)、氧化銦(InOx )、氧化鎵(GaOx )、氧化錫(SnOx )、氧化鋅(ZnO)或上述之組合;一源極,配置於該主動層上;一汲極,配置於該主動層上;以及一保護層,配置於該主動層上,其中該保護層具有氫含量小於或等於0.1at%,並且薄膜片電阻大於或等於10^10Ohm/sq,該保護層材料至少包括NbOx ,2.4<x<5。
  3. 如申請專利範圍第1~2項其中之一所述之半導體元件結 構,其中該保護層具有單層或多層結構。
  4. 如申請專利範圍第1~2項其中之一所述之半導體元件結構,其中該保護層包括無機材料、有機材料、或上述之組合。
  5. 如申請專利範圍第1~2項其中之一所述之半導體元件結構,其中該保護層與該主動層接觸的部分是無機材料。
  6. 如申請專利範圍第1~2項其中之一所述之半導體元件結構,其中該保護層是以濺鍍的方式形成。
  7. 如申請專利範圍第6項其中之一所述之半導體元件結構,其中濺鍍製程使用之保護層材料的靶材電阻率在0.1~5x10^-6 ohm-cm。
  8. 如申請專利範圍第1~2項其中之一所述之半導體元件結構,其中該保護層為多層結構,該保護層中未與該主動層接觸的部分的製法包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、旋佈法。
  9. 如申請專利範圍第1~2項其中之一所述之半導體元件結構,其中該保護層包括NbOx 、Nbx Tiy O、Nbx Siy O、或上述之組合,NbOx 符合條件:2.4<x<5,Nbx Tiy O與Nbx Siy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。
  10. 如申請專利範圍第1~2項其中之一所敘述之半導體元件結構,其中該保護層包含Tix Mny O或Tix Aly O的材料系統,其中材料的比例符合:0<x/(x+y)<1,0<y/(x+y)<1。
  11. 如申請專利範圍第1~2項其中之一所述之半導體元件結構,其中該主動層包括Inx Zny Snz O,其中0.2≦x/(x+y+z)≦0.6,0.15≦y/(x+y+z)≦0.35,0.2≦z/(x+y+z)≦0.5。
  12. 一種半導體元件結構的製造方法,包括:形成一閘電極;形成一介電層;形成一主動層,其中該主動層與該閘電極係位在該介電層的相反側上,且該主動層包括一材質,該材質係銦鎵鋅氧化物(InGaZnO;IGZO)、鋁錫鋅氧化物(AlSnZnO;ATZO)、氧化銦(InOx )、氧化鎵(GaOx )、氧化錫(SnOx )、氧化鋅(ZnO)或上述之組合;形成一源極配置於該主動層上;形成一汲極配置於該主動層上;以及形成一保護層配置於該主動層上,其中該保護層具有氫含量小於或等於0.1at%,並且薄膜片電阻大於或等於10^10Ohm/sq。
  13. 如申請專利範圍第12項其中之一所述之半導體元件結構的製造方法,其中該保護層具有單層或多層結構。
  14. 如申請專利範圍第12項其中之一所述之半導體元件結構的製造方法,其中該保護層包括無機材料、有機材料、或上述之組合。
  15. 如申請專利範圍第12項其中之一所述之半導體元件結構的製造方法,其中該保護層與該主動層接觸的部分是無機材料。
  16. 如申請專利範圍第12項其中之一所述之半導體元件結構的製造方法,其中該保護層是以濺鍍的方式形成。
  17. 如申請專利範圍第16項其中之一所述之半導體元件結構的製造方法,其中濺鍍製程使用之保護層材料的靶材電阻率在0.1~5x10^-6 ohm-cm。
  18. 如申請專利範圍第12項其中之一所述之半導體元件結構的製造方法,其中該保護層為多層結構,該保護層中未與該主動 層接觸的部分的製法包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、旋佈法。
  19. 如申請專利範圍第12項其中之一所述之半導體元件結構的製造方法,其中該保護層包括NbOx 、Nbx Tiy O、Nbx Siy O、或上述之組合,NbOx 符合條件:2.4<x<5,Nbx Tiy O與Nbx Siy O符合條件:0<x/(x+y)<1,0<y/(x+y)<1。
  20. 如申請專利範圍第1~2項其中之一所敘述之半導體元件結構,其中該保護層包含Tix Mny O或Tix Aly O的材料系統,其中材料的比例符合:0<x/(x+y)<1,0<y/(x+y)<1。
  21. 如申請專利範圍第12項其中之一所述之半導體元件結構的製造方法,其中該主動層包括Inx Zny Snz O,其中0.2≦x/(x+y+z)≦0.6,0.15≦y/(x+y+z)≦0.35,0.2≦z/(x+y+z)≦0.5。
TW102104336A 2013-02-05 2013-02-05 半導體元件結構及其製造方法 TWI508171B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102104336A TWI508171B (zh) 2013-02-05 2013-02-05 半導體元件結構及其製造方法
CN201310159532.5A CN103972297A (zh) 2013-02-05 2013-05-03 半导体元件结构及其制造方法
US14/169,596 US20140217400A1 (en) 2013-02-05 2014-01-31 Semiconductor element structure and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102104336A TWI508171B (zh) 2013-02-05 2013-02-05 半導體元件結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201432814A TW201432814A (zh) 2014-08-16
TWI508171B true TWI508171B (zh) 2015-11-11

Family

ID=51241589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104336A TWI508171B (zh) 2013-02-05 2013-02-05 半導體元件結構及其製造方法

Country Status (3)

Country Link
US (1) US20140217400A1 (zh)
CN (1) CN103972297A (zh)
TW (1) TWI508171B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI549263B (zh) * 2014-09-04 2016-09-11 國立交通大學 記憶體結構及其製備方法
CN104617178B (zh) * 2015-02-03 2017-04-19 浙江大学 一种紫外探测器及其制备方法
TWI650817B (zh) 2015-08-28 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20110254061A1 (en) * 2010-04-16 2011-10-20 Industrial Technology Research Institute Transistor and method of fabricating the same
TW201216477A (en) * 2004-03-09 2012-04-16 Idemitsu Kosan Co Thin film transistor and substrate with thin film transistor and production method of them and liquid crystal display apparatus and related apparatus and related method, sputtering target and transparent conductive film produced by using the same and tra

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193856B1 (en) * 1995-08-23 2001-02-27 Asahi Glass Company Ltd. Target and process for its production, and method for forming a film having a highly refractive index
US20090081460A1 (en) * 2002-09-13 2009-03-26 Jds Uniphase Corporation Reinforced Glitter
US6888172B2 (en) * 2003-04-11 2005-05-03 Eastman Kodak Company Apparatus and method for encapsulating an OLED formed on a flexible substrate
US20070065672A1 (en) * 2005-09-19 2007-03-22 United Technologies Corporation Silicon based substrate with hafnium containing barrier layer
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물
DE102008063636A1 (de) * 2008-12-18 2010-06-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines organischen optoelektronischen Bauelements und organisches optoelektronisches Bauelement
US8796733B2 (en) * 2010-08-09 2014-08-05 University Of Notre Dame Du Lac Low voltage tunnel field-effect transistor (TFET) and method of making same
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Cu合金膜および表示装置
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201216477A (en) * 2004-03-09 2012-04-16 Idemitsu Kosan Co Thin film transistor and substrate with thin film transistor and production method of them and liquid crystal display apparatus and related apparatus and related method, sputtering target and transparent conductive film produced by using the same and tra
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20110254061A1 (en) * 2010-04-16 2011-10-20 Industrial Technology Research Institute Transistor and method of fabricating the same

Also Published As

Publication number Publication date
US20140217400A1 (en) 2014-08-07
CN103972297A (zh) 2014-08-06
TW201432814A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
US7691715B2 (en) Method of fabricating oxide semiconductor device
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
KR101549797B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 그리고 전계 효과형 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
CN104335353B (zh) 薄膜晶体管
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TWI795349B (zh) 積層體
US20140183522A1 (en) Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof
TWI508171B (zh) 半導體元件結構及其製造方法
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
US8680526B2 (en) Electronic device, method of producing the same, and display device
KR20150025621A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
TWI597835B (zh) 有機發光顯示器及製造其之方法
EP1536482A1 (en) Thin film transistor with tapered edges
KR20110072270A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN105428423A (zh) 薄膜晶体管及其制造方法
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
KR20140070344A (ko) 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
JP3819793B2 (ja) 成膜方法及び半導体装置の製造方法
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
EP2936547A1 (en) Metal oxide tft with improved temperature stability
CN114730713A (zh) 一种薄膜晶体管的制备方法
KR102436433B1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자