CN110098261A - 一种薄膜晶体管及其制作方法、显示基板、面板、装置 - Google Patents

一种薄膜晶体管及其制作方法、显示基板、面板、装置 Download PDF

Info

Publication number
CN110098261A
CN110098261A CN201910368573.2A CN201910368573A CN110098261A CN 110098261 A CN110098261 A CN 110098261A CN 201910368573 A CN201910368573 A CN 201910368573A CN 110098261 A CN110098261 A CN 110098261A
Authority
CN
China
Prior art keywords
insulating layer
layer
lightly doped
underlay substrate
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910368573.2A
Other languages
English (en)
Inventor
徐苗
李民
张伟
徐华
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201910368573.2A priority Critical patent/CN110098261A/zh
Publication of CN110098261A publication Critical patent/CN110098261A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、显示基板、面板、装置。该薄膜晶体管包括衬底基板；位于所述衬底基板上的图形化的有源层；位于所述有源层和所述衬底基板上的栅极绝缘层；位于所述栅极绝缘层上的栅极；覆盖所述栅极且与所述栅极绝缘层接触连接的保护层；位于所述保护层和所述栅极绝缘层上的第一绝缘层；位于所述第一绝缘层上的源极和漏极，所述源极与所述源极区电连接，所述漏极与所述漏极区电连接。本发明实施例提供的技术方案，使得有源层中的轰击阴影区不会延伸至栅极的正下方，进而避免了有源层中的沟道区长度受轰击阴影区影响小于栅极的长度，提升了薄膜晶体管器件的性能。

Description

一种薄膜晶体管及其制作方法、显示基板、面板、装置
技术领域
本发明实施例涉及电子器件技术领域，尤其涉及一种薄膜晶体管及其制作方法、显示基板、面板、装置。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是液晶显示器中用来控制每个像素亮度的基本电路组件，随着科技的发展，多晶硅结构可在低温环境下利用激光热退火的工艺来形成，薄膜晶体管的制造由早期的非晶硅结构演进到低温多晶硅结构，这种结构工艺的变化大幅改善了薄膜晶体管的电性，也克服了玻璃基板不能耐高温的问题，使薄膜晶体管可直接于玻璃基板上形成。
对于顶栅薄膜晶体管，在形成栅极后，以栅极作为掩膜介质采用自对准工艺实现源极层的高导处理。等离子体轰击具有各向异性，使得栅极下方的有源层的边缘成为轰击阴影区，导致沟道的长度减小，影响了薄膜晶体管器件的性能。
发明内容
本发明提供一种薄膜晶体管及其制作方法、显示基板、面板、装置，以避免高导阴影区减小沟道长度。
第一方面，本发明实施例提供了一种薄膜晶体管，包括：
衬底基板；
位于所述衬底基板上的图形化的有源层，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；
位于所述有源层和所述衬底基板上的栅极绝缘层；
位于所述栅极绝缘层上的栅极；
覆盖所述栅极且与所述栅极绝缘层接触连接的保护层，所述保护层包括位于所述栅极远离所述衬底基板一侧的第一子部和除所述第一子部外的第二子部，所述轻掺杂区在所述衬底基板上的垂直投影落于所述第二子部在所述衬底基板上的垂直投影内；
位于所述保护层和所述栅极绝缘层上的第一绝缘层；
位于所述第一绝缘层上的源极和漏极，所述源极与所述源极区电连接，所述漏极与所述漏极区电连接。
第二方面，本发明实施例还提供了一种显示基板，包括上述第一方面所述的薄膜晶体管。
第三方面，本发明实施例还提供了一种显示面板，包括上述第二方面所述的显示基板。
第四方面，本发明实施例还提供了一种显示装置，包括上述第三方面所述的显示面板。
第五方面，本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
提供一衬底基板；
在所述衬底基板上形成图形化的有源层；
在所述有源层和所述衬底基板上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
形成覆盖所述栅极且与所述栅极绝缘层接触连接的保护层，所述保护层包括位于所述栅极远离所述衬底基板一侧的第一子部和除所述第一子部外的第二子部；
采用PECVD工艺在所述保护层和所述栅极绝缘层上形成第一绝缘层，同时以所述保护层为掩膜介质，利用PECVD工艺中前驱气体分解出的氢离子对所述有源层进行高导处理，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区在所述衬底基板上的垂直投影落于所述第二子部在所述衬底基板上的垂直投影内，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；
形成与所述源极区电连接的源极和与所述漏极区电连接的漏极。
本发明实施例提供的技术方案，通过形成覆盖栅极且与栅极绝缘层接触连接的保护层，使得在有源层的高导处理过程中，位于栅极相对两侧的保护层能够起到轰击阻挡作用，有源层中的轰击阴影区不会延伸至栅极的正下方，进而避免了有源层中的沟道区长度受轰击阴影区影响小于栅极的长度，提升了薄膜晶体管器件的性能。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明实施例提供的一种显示基板的结构示意图；
图3是本发明实施例提供的一种显示面板的结构示意图；
图4是本发明实施例提供的一种显示装置的结构示意图；
图5是本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图；
图6-图12是本发明实施例提供的一种薄膜晶体管的制备过程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图。如图1所示，薄膜晶体管包括衬底基板100，位于衬底基板100上的图形化的有源层200，有源层200包括中间区，以及分别设置于中间区相对两侧的源极区210和漏极区220，中间区包括沟道区240和轻掺杂区230，轻掺杂区230包括分别设置于沟道区240相对两侧的第一轻掺杂区231和第二轻掺杂区232，第一轻掺杂区231靠近源极区210设置，第二轻掺杂区232靠近漏极区220设置，位于有源层200和衬底基板100上的栅极绝缘层300，位于栅极绝缘层300上的栅极400，覆盖栅极400且与栅极绝缘层300接触连接的保护层500，保护层500包括位于栅极400远离衬底基板100一侧的第一子部510和除第一子部510外的第二子部520，轻掺杂区230在衬底基板100上的垂直投影落于第二子部520在衬底基板100上的垂直投影内，位于保护层500和栅极绝缘层300上的第一绝缘层600，位于第一绝缘层600上的源极710和漏极720，源极710与源极区210电连接，漏极720与漏极区220电连接。
需要说明的是，在有源层200的高导处理过程中，受保护层500的阻挡作用，倾斜轰击粒子能够轰击到的有源区区域被限定在保护层500中第二子部520的下方，形成轻掺杂区230，而不会延伸至栅极400下方，使得沟道区240的长度不会受轰击阴影区的影响小于栅极400的长度。
还需要说明的是，如图1所示，第二子部520包括分别位于栅极400相对两侧的第一单元和第二单元，第一单元靠近源极710设置，第二单元靠近漏极720设置。在本实施例中，根据保护层500厚度以及轰击粒子倾斜角度的不同，第一单元的长度可以大于或等于第一轻掺杂区231的长度，第二单元的长度可以大于或等于第二轻掺杂区232的长度，图1仅以第一单元的长度等于第一轻掺杂区231的长度，第二单元的长度等于第二轻掺杂区232的长度为例进行说明而非限定。
本实施例提供的技术方案，通过形成覆盖栅极400且与栅极绝缘层300接触连接的保护层500，使得在有源层200的高导处理过程中，位于栅极400相对两侧的保护层500能够起到轰击阻挡作用，有源层200中的轰击阴影区不会延伸至栅极400的正下方，进而避免了有源层200中的沟道区240长度受轰击阴影区影响小于栅极400的长度，提升了薄膜晶体管器件的性能。
可选的，保护层500的厚度取值范围可以为5nm～5000nm。
需要说明的是，保护层500的厚度过小会导致其轰击阻挡能力下降，并且轻掺杂区230会延伸至栅极400下方，影响沟道区240的长度；保护层500的厚度过大会导致器件尺寸增大，不符合器件电路的高集成度要求。本实施例较佳的设置保护层500的厚度取值范围为5nm～5000nm，以使得保护层500具有良好的轰击阻挡能力，保证轻掺杂区230不会延伸至栅极400下方的同时，减小器件尺寸增加量。
可选的，保护层500可以为单层无机薄膜、单层有机薄膜，或多层有机薄膜的层叠结构。
示例性的，无机薄膜的材料可以为氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽或氧化锆，有机薄膜的材料可以为聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯。
可以理解的是，在本实施例的其他实施方式中，无机薄膜和有机薄膜还可以由其他材料形成，凡是能够实现保护层500良好轰击阻挡能力的材料均在本实施例的保护范围内。
可选的，第二子部520的总长度取值范围可以为1.0～5.0um。
需要说明的是，第二子部520的总长度为位于栅极400相对两侧的两部分第二子部520的长度之和。
还需要说明的是，第二子部520的长度过小会使得轰击阴影区延伸至栅极400下方，影响沟道区240的长度，第二子部520的长度过大会导致薄膜晶体管器件的整体尺寸增大，不符合高集成度要求，因此，本实施例较佳的设置第二子部520的总长度取值范围为1.0～5.0um，以在保证薄膜晶体管器件具有较大沟道长度的同时不过多的增大薄膜晶体管的整体尺寸。
继续参见图1，薄膜晶体管器件还可以包括位于源极710、漏极720以及第一绝缘层600上的第二绝缘层800。
需要说明的是，第二绝缘层800能够保护源极710和漏极720免受损伤，避免薄膜晶体管的性能受影响。
示例性的，所述沟道区240的长度取值范围可以为0.5～5.0um。这样的设置使得薄膜晶体管器件具有良好的性能和适宜的器件尺寸。
可选的，所述有源层200的主体材料可以为金属氧化物半导体，掺杂材料可以为稀土氧化物和/或过渡族第五副族氧化物。
需要说明的是，金属氧化物半导体中的金属元素可以为In、Zn、Ga中的一种元素或两种及以上的任意组合。
还需要说明的是，金属氧化物半导体为主体材料的薄膜晶体管具有较高的迁移率，约为1～100cm2/(V·s)，且制作工艺相对简单，可以和a-Si工艺兼容，制造成本较低，具有优异的大面积均匀性，是有源层200材料的较佳选择。但是金属氧化物易受到可移动金属粒子、氢粒子及氧空位等杂质的掺杂效应影响，通常应用于具有沟道保护层的底栅结构，很难应用于有源层200直接与衬底基板100接触的顶栅结构。
为解决上述问题，本实施例在金属氧化物半导体中掺杂稀土氧化物和/或过渡族第五副族氧化物，具体的，在金属氧化物半导体中掺杂稀土氧化物后，稀土金属原子替代了原金属氧化物半导体中的金属原子，导致金属原子和金属原子之间的相互作用减弱，价带顶产生位移，使原金属氧化物半导体材料能带结构由直接带隙向间接带隙转变，减少了氧空位增加以及氢离子扩散所带来的额外的载流子，保证薄膜晶体管的开关性能。另一方面，在金属氧化物半导体中掺杂过渡族第五副族氧化物，能够在保持较好性能的前提下提升金属氧化物半导体可承受的工艺温度，并增大金属氧化物半导体的抗轰击能力，有效提高薄膜晶体管的器件稳定性。
基于上述有益效果，本实施例设置在金属氧化物半导体中掺杂稀土氧化物、过渡族第五副族氧化物或稀土氧化物和过渡族第五副族氧化物，可根据实际需求选择对应的掺杂方案进行掺杂。
可选的，所述有源层200的主体材料为金属氧化物半导体，掺杂材料为稀土氧化物时，所述有源层200的材料为(MO)x(RO)y(TO)z，其中，0<x<1，0.0001≤y≤0.20，0.0001≤z≤0.20，x+y+z＝1。
示例性的，所述稀土氧化物可以为氧化镨、氧化铽、氧化镝、氧化镱中的一种或任意至少两种的组合。
示例性的，所述过渡族第五副族氧化物可以为氧化钒、氧化铌、氧化钽中的一种或任意至少两种的组合。
需要说明的是，在能够达到上述掺杂有益效果的前提下，本实施例中稀土氧化物和过渡族第五副族氧化物的材料不限于上述示例中提出的材料。
值得注意的是，短沟道薄膜晶体管的器件性能对沟道长度的变化更为敏感，沟道长度较小的变化既能导致短沟道薄膜晶体管器件性能较大的改变，因此，本实施例中提供的薄膜晶体管结构在短沟道薄膜晶体管上的应用，能够更有效的提升短沟道薄膜晶体管的器件性能。
图2是本发明实施例提供的一种显示基板的结构示意图。如图2所示，显示基板1包括本发明任意实施例的薄膜晶体管10。
图3是本发明实施例提供的一种显示面板的结构示意图。如图3所示，显示面板2包括本发明任意实施例的显示基板1。
图4是本发明实施例提供的一种显示装置的结构示意图。如图4所示，显示装置3包括本发明任意实施例的显示面板2。
图5是本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图。该薄膜晶体管的制备方法用于制备本发明任意实施例所述的薄膜晶体管。如图5所示，薄膜晶体管的制备方法具体可以包括如下：
步骤11、提供一衬底基板。
如图6所示，提供一衬底基板100。
步骤12、在衬底基板上形成图形化的有源层。
如图7所示，在衬底基板100上形成图形化的有源层200。
具体的，可以先在衬底基板100上形成整层的有源层200，再通过黄光工艺实现有源层200的图形化。示例性的，有源层200的主体材料可以为金属氧化物半导体，掺杂材料可以为稀土氧化物和过渡族第五副族氧化物，对应的衬底基板100可选用玻璃基板。
步骤13、在有源层和衬底基板上形成栅极绝缘层。
如图8所示，在有源层200和衬底基板100上形成栅极绝缘层300。
可选的，栅极绝缘层300的厚度取值范围可以为150nm～500nm，以在高导处理过程中起到良好的保护作用，同时又不会过多的增大薄膜晶体管的厚度。
示例性的，栅极绝缘层300的材料可以为氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽或氧化锆，对应采用的制备工艺可以为等离子化学气相沉积，物理气相沉积，原子层沉积或脉冲激光沉积。
步骤14、在栅极绝缘层上形成栅极。
如图9所示，在栅极绝缘层300上形成栅极400。
示例性的，可以先在栅极绝缘层300上形成整层金属层，再采用黄光工艺获得图形化的栅极400。
步骤15、形成覆盖栅极且与栅极绝缘层接触连接的保护层，保护层包括位于栅极远离衬底基板一侧的第一子部和除第一子部外的第二子部。
如图10所示，形成覆盖栅极400且与栅极绝缘层300接触连接的保护层500，保护层500包括位于栅极400远离衬底基板100一侧的第一子部510和除第一子部510外的第二子部520。
可选的，保护层500的材料为无机物时，可以采用等离子化学气相沉积，物理气相沉积，原子层沉积或脉冲激光沉积工艺形成保护层500；保护层500的材料为有机物时，可以采用旋涂，夹缝涂布或超声喷涂工艺形成保护层500。
示例性的，可以先在栅极400和栅极绝缘层300上形成整层保护层500，再采用黄光工艺获得图形化的保护层500。
较佳的，保护层500的材料可以为氮化硅，氮化硅形成的保护层500致密且强度高，耐轰击能力更好，一方面不容易在高导处理过程中被刻蚀，能够保证自身形状的完整性，进而保证形成的轻掺杂区230的长度与理论值相差较小，另一方面，能够有效阻挡轰击粒子，避免有源层200损伤，且能够防止第二子部520下方的有源区成为高掺杂区。
步骤16、采用PECVD工艺在保护层和栅极绝缘层上形成第一绝缘层，同时以保护层为掩膜介质，利用PECVD工艺中前驱气体分解出的氢离子对有源层进行高导处理，以使有源层包括中间区，以及分别设置于中间区相对两侧的源极区和漏极区，中间区包括沟道区和轻掺杂区，轻掺杂区在衬底基板上的垂直投影落于第二子部在衬底基板上的垂直投影内，轻掺杂区包括分别设置于沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，第一轻掺杂区靠近源极区设置，第二轻掺杂区靠近漏极区设置。
如图11所示，采用PECVD工艺在保护层500和栅极绝缘层300上形成第一绝缘层600，同时以保护层500为掩膜介质，利用PECVD工艺中前驱气体分解出的氢离子对有源层200进行高导处理，以使有源层200包括中间区，以及分别设置于中间区相对两侧的源极区210和漏极区220，中间区包括沟道区240和轻掺杂区230，轻掺杂区230在衬底基板100上的垂直投影落于第二子部520在衬底基板100上的垂直投影内，轻掺杂区230包括分别设置于沟道区240相对两侧的第一轻掺杂区231和第二轻掺杂区232，第一轻掺杂区231靠近源极区210设置，第二轻掺杂区232靠近漏极区220设置。
示例性的，PECVD工艺采用的气体可以为SiH4、NH3、N2O和N2，其中，前驱气体为SiH4、NH3及N2O
可选的，SiH4和NH3的比值取值范围可以为1：1～4：1。
可选的，PECVD工艺采用N2，He，N2O，O2或Ar作为辅助前驱气体。
需要说明的是，本实施例对PECVD工艺采用的气体种类、各气体之间的比例关系、前驱气体的种类以及辅助前驱气体的种类均不作具体限定，在本实施例的其他实施方式中，还可以为上述示例外的其他情况。
步骤17、形成与源极区电连接的源极和与漏极区电连接的漏极。
如图12所示，形成与源极区210电连接的源极710和与漏极区220电连接的漏极720。
继续参见图12，源极710和漏极720可以同层设置，且可分别通过对应的过孔与源极区210或漏极区220电连接。
示例性的，栅极400、源极710和漏极720可以为单层膜结构或多层膜结构，每层膜的材料可以为Al，Mo，Cu，Ti，Au，Ag或ITO。
可选的，栅极400、源极710和漏极720的厚度取值范围均可以为0～500nm。
可选的，形成与源极区210电连接的源极710和与漏极区220电连接的漏极720之后，还可以包括：在源极710、漏极720以及第一绝缘层600上形成第二绝缘层800，获得如图1所示的薄膜晶体管。
本实施例提供的技术方案，通过在形成栅极400后，形成覆盖栅极400且与栅极绝缘层300接触连接的保护层500，采用PECVD工艺保护层500和栅极绝缘层300上形成第一绝缘层600，同时利用PECVD工艺前驱气体分解出来的氢离子对有源层200进行高导处理，一方面，在有源层200的高导处理过程中，位于栅极400相对两侧的保护层500能够起到轰击阻挡作用，使得有源层200中的轰击阴影区不会延伸至栅极400的正下方，进而避免了有源层200中的沟道区240长度受轰击阴影区影响小于栅极400的长度，提升了薄膜晶体管器件的性能，另一方面，无需单独设置高导处理步骤，达到了简化工艺步骤的有益效果，且高导处理过程中，栅极绝缘层300覆盖于有源层200上，栅极绝缘层由于受薄膜自身沉积条件的影响(一般情况下需要低温低氢条件下进行沉积，避免沟道区域的高导化)，其薄膜结构是致密度相对较低的介质层材料，这易于在第一绝缘层的形成过程中穿透栅极绝缘层对有源层200进行掺杂，且整个栅极绝缘层将对有源层200起到了保护作用，使得高导处理过程中的高导粒子不会直接轰击至有源层200的表面，减小了高导处理工艺对直接对有源层200造成的损害。
以下提供五组制备薄膜晶体管的具体示例。
示例一
在衬底基板上形成有源层，有源层的主体材料为金属氧化物半导体，掺杂材料为氧化钽，有源层的厚度为20nm；
采用PECVD工艺在衬底基板和有源层上形成栅极绝缘层，栅极绝缘层为单层SiO2薄膜，厚度为300nm，沉积温度为230℃，采用的气体及气体比例为SiH4/N2O＝4/300sccm；
采用PVD在栅极绝缘层上形成栅极，栅极的材料为Mo，厚度为200nm，长度为2.5um；
采用PECVD工艺形成覆盖栅极且与栅极绝缘层接触连接的保护层，保护层的材料为SiNx，厚度为100nm,长度为4.0um，沉积温度为350℃，采用的气体及气体比例为SiH4/NH3/N2＝20/5/270sccm，保护层中第二子部的单侧长度为0.75um；
采用PECVD工艺在保护层和栅极绝缘层上形成第一绝缘层，第一绝缘层的材料为SiNx，厚度为200nm,沉积温度为350℃，采用的气体及气体比例为SiH4/NH3/N2＝5/20/270sccm，在形成第一绝缘层的过程中，PECVD工艺中的前驱气体SiH4和NH3分解产生的氢离子对有源层进行高导处理，在有源层上形成高掺杂的源区和漏区，以及轻掺杂区，其中，源区和漏区的电阻率为3.5×10-3Ω·cm，轻掺杂区的电阻率为8.8×10-3Ω·cm。
采用PVD工艺在第一绝缘层上形成源极和漏极，源极和源极区电连接，漏极和漏极区电连接，源极和漏极的材料为Mo，厚度为200nm；
采用PECVD工艺在源极、漏极和第一绝缘层上形成第二绝缘层，第二绝缘层的材料为SiO2，厚度为300nm,沉积温度为350℃，采用的气体及气体比例为SiH4/N2O＝15/300sccm。
示例二
在衬底基板上形成有源层，有源层的主体材料为金属氧化物半导体，掺杂材料为氧化镨，有源层的厚度为20nm；
采用PECVD工艺在衬底基板和有源层上形成栅极绝缘层，栅极绝缘层为单层SiO2薄膜，厚度为300nm，沉积温度为230℃，采用的气体及气体比例为SiH4/N2O/Ar＝4/300/300sccm；
采用PVD在栅极绝缘层上形成栅极，栅极为Mo和Al的叠层结构，其中，Mo层厚度为150nm，Al层厚度为50nm，长度为3.0um；
采用PECVD工艺形成覆盖栅极且与栅极绝缘层接触连接的保护层，保护层的材料为SiO2，厚度为200nm,长度为6.0um，沉积温度为350℃，采用的气体及气体比例为SiH4/NH3/N2＝15/300/200sccm，保护层中第二子部的单侧长度为1.5um；
采用PECVD工艺在保护层和栅极绝缘层上形成第一绝缘层，第一绝缘层的材料为SiNx，厚度为200nm,沉积温度为350℃，采用的气体及气体比例为SiH4/NH3/N2＝10/20/400sccm，在形成第一绝缘层的过程中，PECVD工艺中的前驱气体SiH4和NH3分解产生的氢离子对有源层进行高导处理，在有源层上形成高掺杂的源区和漏区，以及轻掺杂区，其中，源区和漏区的电阻率为4.1×10-3Ω·cm，轻掺杂区的电阻率为9.2×10-3Ω·cm。
采用PVD工艺在第一绝缘层上形成源极和漏极，源极和源极区电连接，漏极和漏极区电连接，源极和漏极的材料为Mo，厚度为200nm；
采用PECVD工艺在源极、漏极和第一绝缘层上形成第二绝缘层，第二绝缘层的材料为SiO2，厚度为300nm,沉积温度为300℃，采用的气体及气体比例为SiH4/N2O/Ar＝15/300/400sccm。
示例三
在衬底基板上形成有源层，有源层的主体材料为金属氧化物半导体，掺杂材料为氧化镝，有源层的厚度为30nm；
采用PECVD工艺在衬底基板和有源层上形成栅极绝缘层，栅极绝缘层为单层SiO2薄膜，厚度为300nm，沉积温度为230℃，采用的气体及气体比例为SiH4/N2O＝4/300sccm；
采用PVD在栅极绝缘层上形成栅极，栅极的材料为Mo，厚度为200nm，长度为3.0um；
采用溶液加工旋涂工艺形成覆盖栅极且与栅极绝缘层接触连接的保护层，保护层的材料为有机物PMMA，厚度为300nm,长度为10.0um，液体薄膜的固化温度为300℃，保护层中第二子部的单侧长度为3.5um；
采用PECVD工艺在保护层和栅极绝缘层上形成第一绝缘层，第一绝缘层的材料为SiNx，厚度为50nm,沉积温度为300℃，采用的气体及气体比例为SiH4/NH3/N2＝10/20/270sccm，在形成第一绝缘层的过程中，PECVD工艺中的前驱气体SiH4和NH3分解产生的氢离子对有源层进行高导处理，在有源层上形成高掺杂的源区和漏区，以及轻掺杂区，其中，源区和漏区的电阻率为4.0×10-3Ω·cm，轻掺杂区的电阻率为9.1×10-3Ω·cm。
采用PVD工艺在第一绝缘层上形成源极和漏极，源极和源极区电连接，漏极和漏极区电连接，源极和漏极的材料为Mo，厚度为200nm；
采用溶液加工旋涂工艺在源极、漏极和第一绝缘层上形成第二绝缘层，第二绝缘层的材料为有机物聚酰亚胺DL1000c，厚度为2000nm,溶液薄膜的固化温度为230℃。
示例四
在衬底基板上形成有源层，有源层的主体材料为金属氧化物半导体，掺杂材料为氧化钒，有源层的厚度为15nm；
采用PECVD工艺在衬底基板和有源层上形成栅极绝缘层，栅极绝缘层为双层SiO2薄膜结构，其中第一层SiO2薄膜厚度为150nm，沉积温度为230℃，采用的气体及气体比例为SiH4/N2O/Ar＝4/300/300sccm；第二层SiO2薄膜厚度为50nm，沉积温度为350℃，采用的气体及气体比例为SiH4/N2O/Ar＝15/300/300sccm；
采用PVD在栅极绝缘层上形成栅极，栅极为Ti，厚度为150nm，长度为2.0um；
采用PECVD工艺形成覆盖栅极且与栅极绝缘层接触连接的保护层，保护层的材料为SiNx，厚度为200nm,长度为3.0um，沉积温度为350℃，采用的气体及气体比例为SiH4/NH3/N2＝15/300/270sccm，保护层中第二子部的单侧长度为0.5um；
采用PECVD工艺在保护层和栅极绝缘层上形成第一绝缘层，第一绝缘层的材料为SiNx，厚度为200nm,沉积温度为350℃，采用的气体及气体比例为SiH4/NH3/N2＝10/20/400sccm，在形成第一绝缘层的过程中，PECVD工艺中的前驱气体SiH4和NH3分解产生的氢离子对有源层进行高导处理，在有源层上形成高掺杂的源区和漏区，以及轻掺杂区，其中，源区和漏区的电阻率为3.6×10-3Ω·cm，轻掺杂区的电阻率为8.7×10-3Ω·cm。
采用PVD工艺在第一绝缘层上形成源极和漏极，源极和源极区电连接，漏极和漏极区电连接，源极和漏极的材料为Mo，厚度为200nm；
采用PECVD工艺在源极、漏极和第一绝缘层上形成第二绝缘层，第二绝缘层的材料为SiO2，厚度为300nm,沉积温度为300℃，采用的气体及气体比例为SiH4/N2O/Ar＝15/300/400sccm。
示例五
在衬底基板上形成有源层，有源层的主体材料为金属氧化物半导体，掺杂材料为氧化钕，有源层的厚度为12nm；
采用PECVD工艺在衬底基板和有源层上形成栅极绝缘层，栅极绝缘层为单层SiO2薄膜，厚度为350nm，沉积温度为250℃，采用的气体及气体比例为SiH4/N2O＝4/200sccm；
采用PVD在栅极绝缘层上形成栅极，栅极的材料为金属MoTi，厚度为200nm，采用激光直写的曝光方式，图形化后栅极的长度为0.5um；
采用PECVD工艺形成覆盖栅极且与栅极绝缘层接触连接的保护层，保护层的材料为SiOxNy，厚度为150nm,长度为1.5um，沉积温度为350℃，采用的气体及气体比例为SiH4/NH3/N2O/N2＝20/5/200/270sccm，保护层中第二子部的单侧长度为0.5um；
采用PECVD工艺在保护层和栅极绝缘层上形成第一绝缘层，第一绝缘层的材料为SiNx，厚度为150nm,沉积温度为300℃，采用的气体及气体比例为SiH4/NH3/N2＝4/10/270sccm，在形成第一绝缘层的过程中，PECVD工艺中的前驱气体SiH4和NH3分解产生的氢离子对有源层进行高导处理，在有源层上形成高掺杂的源区和漏区，以及轻掺杂区，其中，源区和漏区的电阻率为2.3×10-3Ω·cm，轻掺杂区的电阻率为7.9×10-3Ω·cm。
采用PVD工艺在第一绝缘层上形成源极和漏极，源极和源极区电连接，漏极和漏极区电连接，源极和漏极的材料为金属合金MoAl，厚度为150nm；
采用PECVD工艺在源极、漏极和第一绝缘层上形成第二绝缘层，第二绝缘层的材料为SiO2，厚度为300nm,沉积温度为350℃，采用的气体及气体比例为SiH4/N2O＝15/300sccm。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种薄膜晶体管，其特征在于，包括：
衬底基板；
位于所述衬底基板上的图形化的有源层，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；
位于所述有源层和所述衬底基板上的栅极绝缘层；
位于所述栅极绝缘层上的栅极；
覆盖所述栅极且与所述栅极绝缘层接触连接的保护层，所述保护层包括位于所述栅极远离所述衬底基板一侧的第一子部和除所述第一子部外的第二子部，所述轻掺杂区在所述衬底基板上的垂直投影落于所述第二子部在所述衬底基板上的垂直投影内；
位于所述保护层和所述栅极绝缘层上的第一绝缘层；
位于所述第一绝缘层上的源极和漏极，所述源极与所述源极区电连接，所述漏极与所述漏极区电连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述保护层的厚度取值范围为5nm～5000nm。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述保护层为单层无机薄膜、单层有机薄膜，或多层有机薄膜的层叠结构。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述无机薄膜的材料为氧化硅、氮氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽或氧化锆；
所述有机薄膜的材料为聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二子部的总长度取值范围为1.0～5.0um。
6.根据权利要求1所述的薄膜晶体管，其特征在于，还包括位于所述源极、漏极以及所述第一绝缘层上的第二绝缘层。
7.一种显示基板，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管。
8.一种显示面板，其特征在于，包括权利要求7所述的显示基板。
9.一种显示装置，其特征在于，包括权利要求8所述的显示面板。
10.一种薄膜晶体管的制备方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成图形化的有源层；
在所述有源层和所述衬底基板上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
形成覆盖所述栅极且与所述栅极绝缘层接触连接的保护层，所述保护层包括位于所述栅极远离所述衬底基板一侧的第一子部和除所述第一子部外的第二子部；
采用PECVD工艺在所述保护层和所述栅极绝缘层上形成第一绝缘层，同时以所述保护层为掩膜介质，利用PECVD工艺中前驱气体分解出的氢离子对所述有源层进行高导处理，所述有源层包括中间区，以及分别设置于所述中间区相对两侧的源极区和漏极区，所述中间区包括沟道区和轻掺杂区，所述轻掺杂区在所述衬底基板上的垂直投影落于所述第二子部在所述衬底基板上的垂直投影内，所述轻掺杂区包括分别设置于所述沟道区相对两侧的第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区靠近所述源极区设置，所述第二轻掺杂区靠近所述漏极区设置；
形成与所述源极区电连接的源极和与所述漏极区电连接的漏极。
11.根据权利要求10所述的制备方法，其特征在于，所述形成与所述源极区电连接的源极和与所述漏极区电连接的漏极之后，还包括：
在所述源极、漏极以及所述第一绝缘层上形成第二绝缘层。
12.根据权利要求10所述的制备方法，其特征在于，所述PECVD工艺采用的气体为SiH4、NH3和N2；
其中，前驱气体为SiH4和NH3。
13.根据权利要求12所述的制备方法，其特征在于，SiH4和NH3的比值取值范围为1：1～4：1。
14.根据权利要求12所述的制备方法，其特征在于，所述PECVD工艺采用N2，He，N2O，O2或Ar作为辅助前驱气体。
15.根据权利要求10所述的制备方法，其特征在于，
所述保护层的材料为无机物时，采用等离子化学气相沉积，物理气相沉积，原子层沉积或脉冲激光沉积工艺形成所述保护层；
所述保护层的材料为有机物时，采用旋涂，夹缝涂布或超声喷涂工艺形成所述保护层。
CN201910368573.2A 2019-05-05 2019-05-05 一种薄膜晶体管及其制作方法、显示基板、面板、装置 Pending CN110098261A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910368573.2A CN110098261A (zh) 2019-05-05 2019-05-05 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910368573.2A CN110098261A (zh) 2019-05-05 2019-05-05 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Publications (1)

Publication Number Publication Date
CN110098261A true CN110098261A (zh) 2019-08-06

Family

ID=67446810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910368573.2A Pending CN110098261A (zh) 2019-05-05 2019-05-05 一种薄膜晶体管及其制作方法、显示基板、面板、装置

Country Status (1)

Country Link
CN (1) CN110098261A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911496A (zh) * 2019-11-11 2020-03-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板
CN111081703A (zh) * 2019-12-31 2020-04-28 广州新视界光电科技有限公司 一种静电防护电路和显示装置
CN111081722A (zh) * 2019-12-31 2020-04-28 广州新视界光电科技有限公司 一种阵列基板行驱动电路以及显示装置
CN111129162A (zh) * 2019-12-31 2020-05-08 华南理工大学 一种薄膜晶体管、显示基板、显示面板及显示装置
CN112467052A (zh) * 2020-11-26 2021-03-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2021134422A1 (zh) * 2019-12-31 2021-07-08 广州新视界光电科技有限公司 一种薄膜晶体管的制作方法
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN113257877A (zh) * 2021-05-12 2021-08-13 厦门天马微电子有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
CN104916584A (zh) * 2015-04-30 2015-09-16 京东方科技集团股份有限公司 一种制作方法、阵列基板及显示装置
CN107221563A (zh) * 2017-05-10 2017-09-29 陕西师范大学 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
CN104916584A (zh) * 2015-04-30 2015-09-16 京东方科技集团股份有限公司 一种制作方法、阵列基板及显示装置
CN107221563A (zh) * 2017-05-10 2017-09-29 陕西师范大学 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钟云肖: "旋涂法制备氧化锆介质层及其在薄膜晶体管中的应用", 《发光学报》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911496A (zh) * 2019-11-11 2020-03-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板
CN110911496B (zh) * 2019-11-11 2023-01-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板
CN111081703A (zh) * 2019-12-31 2020-04-28 广州新视界光电科技有限公司 一种静电防护电路和显示装置
CN111081722A (zh) * 2019-12-31 2020-04-28 广州新视界光电科技有限公司 一种阵列基板行驱动电路以及显示装置
CN111129162A (zh) * 2019-12-31 2020-05-08 华南理工大学 一种薄膜晶体管、显示基板、显示面板及显示装置
WO2021134422A1 (zh) * 2019-12-31 2021-07-08 广州新视界光电科技有限公司 一种薄膜晶体管的制作方法
CN111081722B (zh) * 2019-12-31 2022-08-16 广州新视界光电科技有限公司 一种阵列基板行驱动电路以及显示装置
CN111129162B (zh) * 2019-12-31 2022-10-04 华南理工大学 一种薄膜晶体管、显示基板、显示面板及显示装置
CN111081703B (zh) * 2019-12-31 2023-12-26 广州新视界光电科技有限公司 一种静电防护电路和显示装置
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN112467052A (zh) * 2020-11-26 2021-03-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113257877A (zh) * 2021-05-12 2021-08-13 厦门天马微电子有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN110098261A (zh) 一种薄膜晶体管及其制作方法、显示基板、面板、装置
TWI406418B (zh) 薄膜電晶體及其製造方法
TWI587489B (zh) 有機發光裝置及其製造方法
CN104603919B (zh) 薄膜晶体管及显示装置
CN104620365B (zh) 薄膜晶体管和显示装置
CN109273404A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
JP5797922B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、および表示装置
CN101379539A (zh) 反射型tft基板及反射型tft基板的制造方法
TWI405335B (zh) 半導體結構及其製造方法
TW201244107A (en) Thin film transistor and fabrication method thereof
CN103222061A (zh) 布线构造
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN110061064A (zh) 一种薄膜晶体管及其制作方法、显示基板、面板、装置
CN108987470A (zh) 薄膜晶体管、显示面板及薄膜晶体管的制作方法
WO2014040305A1 (zh) 薄膜晶体管主动装置
CN103730373B (zh) 一种半导体器件的制备方法及半导体器件
EP3291304B1 (en) Oxide semiconductor thin film, thin-film transistor, and preparation method and device
CN105870201B (zh) Tft器件结构及其制作方法
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
JP2004063845A (ja) 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
CN109950322A (zh) 一种顶栅型薄膜晶体管及其制作方法
JP2002091338A (ja) アレイ基板およびその製造方法ならびに液晶表示素子
CN109888023B (zh) 一种顶栅型薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190806