CN103222061A - 布线构造 - Google Patents

布线构造 Download PDF

Info

Publication number
CN103222061A
CN103222061A CN2011800543341A CN201180054334A CN103222061A CN 103222061 A CN103222061 A CN 103222061A CN 2011800543341 A CN2011800543341 A CN 2011800543341A CN 201180054334 A CN201180054334 A CN 201180054334A CN 103222061 A CN103222061 A CN 103222061A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
pure
semiconductor layer
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800543341A
Other languages
English (en)
Other versions
CN103222061B (zh
Inventor
前田刚彰
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN103222061A publication Critical patent/CN103222061A/zh
Application granted granted Critical
Publication of CN103222061B publication Critical patent/CN103222061B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种布线构造，在有机EL显示器、液晶显示器等显示装置中，即使不设置蚀刻阻挡层，湿法蚀刻时的加工性也优异。本发明涉及一种布线构造，其依次具有基板、薄膜晶体管的半导体层、和金属布线膜，并且在所述半导体层与所述金属布线膜之间具有阻挡层，所述半导体层由氧化物半导体构成，所述阻挡层具有高熔点金属系薄膜和Si薄膜的层叠构造，所述Si薄膜与所述半导体层直接连接。

Description

布线构造
技术领域
本发明涉及对于液晶显示装置、有机EL显示装置等的平板显示器中使用的布线构造、且具有氧化物半导体层作为半导体层的布线构造有用的技术。
背景技术
对于以液晶显示装置等为代表的显示装置的布线材料，加工性优异、电阻也比较低的铝(Al)合金膜被广泛使用。最近，作为能够适用于显示装置的大型化以及高画质化的显示装置用布线材料，电阻比Al低的铜(Cu)受到关注。相对于Al的电阻率为2.5×10-6Ω·em，Cu的电阻率低至1.6×10-6Ω·cm。
另一方面，作为用于显示装置的半导体层，氧化物半导体受到关注。氧化物半导体与通用的非晶硅(a-Si)相比具有较高的载流子迁移率、光学带隙较大、能够在低温下成膜，所以被期待用于要求大型、高分辨率、高速驱动的下一代显示器、耐热性低的树脂基板等。
氧化物半导体含有从由In、Ga、Zn以及Sn构成的群中选择的至少一种元素，例如，代表性地可以列举含有In的氧化物半导体(In-Ga-Zn-O、In-Zn-Sn-O、In-Zn-O等)。或者，作为不含作为稀有金属的In、能够降低材料成本、适于大量生产的氧化物半导体，还提出了含有Zn的氧化物半导体(Zn-Sn-O、Ga-Zn-Sn-O等)(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本国特开2004-163901号公报
发明内容
发明要解决的课题
但是，例如使用氧化物半导体作为底栅型的TFT半导体层，按照与该氧化物半导体直接连接的方式使用Cu膜作为源极电极、漏极电极的布线材料时，存在Cu扩散到氧化物半导体层，TFT特性恶化的问题。因此，在氧化物半导体与Cu膜之间，需要应用用于防止Cu向氧化物半导体的扩散的阻挡金属，但是若使用用作阻挡金属用金属的Ti、Hf、Zr、Mo、Ta、W、Nb、V、Cr等高熔点金属，则存在以下问题。
例如若使用Ti、Hf、Zr等的氧化物生成自由能为负的绝对值较大的高熔点金属，则在热处理后与基底的氧化物半导体引起氧化还原反应，引起氧化物半导体的组成偏差，存在对TFT特性产生坏影响的同时Cu膜剥离的问题。
另一方面，在使用Mo、Ta、W、Nb、V、Cr等的氧化物生成自由能为负的绝对值较小的高熔点金属的情况下，因为不会如上述的Ti等那样与基底的氧化物半导体薄膜引起氧化还原反应，所以不会引起氧化物半导体薄膜的组成偏差。但是，这些金属，因为没有与基底的氧化物半导体薄膜的蚀刻选择比(换言之，选择性地仅蚀刻上层的高熔点金属，不蚀刻到下层的氧化物半导体薄膜，这样的蚀刻选择性较小)，所以在使用酸系的蚀刻液等进行湿法蚀刻来形成布线图案时，存在通过蚀刻从而下层的氧化物半导体薄膜也同时被蚀刻的问题。作为该对策，一般如图1所示，进行在氧化物半导体薄膜4的沟道层上设置SiO2等绝缘体的蚀刻阻挡层12作为保护层的方法。但是，在该方法中，工序变得复杂，在蚀刻阻挡层的加工时需要专用的光掩模，所以存在TFT的制造工序大幅增加这样的缺点。
伴随上述的湿法蚀刻时的蚀刻阻挡层的导入的生产性的降低，虽然存在程度的差异，但是对于Ti等的高熔点金属也存在。
此外，这些问题，不限于Cu，使用Al膜作为布线材料时也同样存在。
如此，为了解决使用任一种高熔点金属阻挡金属层时都公共存在的上述课题，期望提供一种即使不设置蚀刻阻挡层也微细加工性优异的布线构造。
进而，尤其在使用了Ti等的高熔点金属阻挡金属层时，期望提供一种不仅能够解决上述课题，而且在热处理后也不引起氧化物半导体的组成偏差，TFT特性也良好，并且，也不产生例如构成源极电极、漏极电极的金属布线膜的剥离的问题的布线构造，即，期望提供一种能够形成氧化物半导体与金属布线膜的稳定的界面的布线构造。
本发明鉴于上述情况而研发，本发明的第1目的在于提供一种在有机EL显示器、液晶显示器等的显示装置中不用新设置蚀刻阻挡层也微细加工性优异的布线构造、以及具备该布线构造的上述显示装置。
此外，本发明的第2目的在于提供一种在有机EL显示器、液晶显示器等的显示装置中能够形成氧化物半导体层与例如构成源极电极、漏极电极的金属布线膜的稳定的界面的布线构造、以及具备该布线构造的上述显示装置。
用于解决课题的手段
本发明提供以下的布线构造以及显示装置。
(1)一种布线构造，其依次具有基板、薄膜晶体管的半导体层、和金属布线膜，并且在所述半导体层与所述金属布线膜之间具有阻挡层，其特征在于，
所述半导体层由氧化物半导体构成，
所述阻挡层具有高熔点金属系薄膜和Si薄膜的层叠构造，所述Si薄膜与所述半导体层直接连接。
(2)根据(1)所述的布线构造，其中，所述高熔点金属系薄膜由纯Ti薄膜、Ti合金薄膜、纯Mo薄膜、或者Mo合金薄膜构成。
(3)根据(1)或(2)所述的布线构造，其中，所述Si薄膜的膜厚是3～30mm。
(4)根据(1)～(3)中任一项所述的布线构造，其中，所述金属布线膜由纯Al膜、包含90原子％以上的Al的Al合金膜、纯Cu膜、或者包含90原子％以上的Cu的Cu合金膜构成。
(5)根据(1)～(4)中任一项所述的布线构造，其中，所述氧化物半导体由包含从由In、Ga、Zn以及Sn构成的群中选择的至少一种元素的氧化物构成。
(6)一种具备(1)～(5)中任一项所述的布线构造的显示装置。
(发明效果)
根据本发明，在具备氧化物半导体层的布线构造中，采用了作为能够有效地抑制构成布线材料的金属向氧化物半导体的扩散，并且抑制与氧化物半导体薄膜的氧化还原反应的阻挡层，在以往的高熔点金属阻挡金属层(高熔点金属系薄膜)与氧化物半导体薄膜之间夹着Si薄膜的布线构造，所以能够提供一种能够获得稳定的TFT特性、进一步提高了质量的显示装置。
此外，根据本发明，因为上述Si薄膜作为湿法蚀刻时的蚀刻阻挡层发挥作用，所以即使不如以往那样特意设置蚀刻阻挡层，也能够提供微细加工性优异的布线构造。即，通过在由湿法蚀刻对上层的金属布线膜以及高熔点金属阻挡金属层依次进行图案化之后，对Si薄膜进行干法蚀刻、或者等离子体氧化等从而进行非导体化(使Si膜整体变化为Si氧化膜等的绝缘膜)，从而能够提供微细加工后的TFT特性也优异的显示装置。如此根据本发明，因为能够省略蚀刻阻挡层的形成，所以能够减少TFT制造工艺的掩模数，能够提供一种具备廉价且生产效率高的TFT的显示装置。
附图说明
图1是示意性表示具备蚀刻阻挡层的现有布线构造的构成的剖视图。
图2是示意性表示本发明的第1实施方式(5掩模工艺)所涉及的布线构造的构成的剖视图，是对Si薄膜进行干法蚀刻来形成沟道部以及TFT以外的开口部的例子。
图3是示意性表示本发明的第1实施方式(5掩模工艺)所涉及的布线构造的构成的剖视图，是使Si薄膜进行氧化来形成沟道部以及TFT以外的开口部的例子。
图4是示意性表示本发明的第2实施方式(4掩模工艺)所涉及的布线构造的构成的剖视图，是对Si薄膜进行干法蚀刻来形成沟道部以及TFT以外的开口部的例子。
图5是示意性表示本发明的第2实施方式(4掩模工艺)所涉及的布线构造的构成的剖视图，是使Si薄膜进行氧化来形成沟道部以及TFT以外的开口部的例子。
图6(a)～(b)是示意性表示在实施例中用于评价对Si膜进行了干法蚀刻后的Si膜的底切量的试样的构成的俯视图(图6(a))以及剖视图(图6(b))。
图7是表示表1的No.12(本发明例)中的截面TEM像(倍率：150万倍)的照片。
图8是表示表1的No.9(现有例)中的截面TEM像(倍率：90万倍)的照片。
图9是表示表1的No.9(现有例)中的截面TEM像(倍率：30万倍)的照片。
具体实施方式
本发明者们为了提供一种能够形成源极电极、漏极电极等的电极用金属布线膜与氧化物半导体层(从基板侧来看，氧化物半导体层被配置在下、金属布线膜被配置在上)的稳定的界面，而且即使省略蚀刻阻挡层也微细加工性优异的布线构造，进行了各种研究。其结果，发现在成为基底的氧化物半导体层与金属布线膜之间夹着高熔点金属阻挡金属层的现有构造中，若构成为使上述高熔点金属阻挡金属层与上述氧化物半导体层之间夹着Si薄膜、并且Si薄膜与氧化物半导体层直接连接，则(i)抑制使用了Ti等的高熔点金属阻挡金属层时表现的与氧化物半导体的氧化还原反应的同时，抑制构成金属布线膜的金属向氧化物半导体的扩散以及构成氧化物半导体的元素向金属布线膜的扩散，而且(ii)上述Si薄膜还作为湿法蚀刻时的蚀刻阻挡层发挥作用，保护TFT的沟道部的氧化物半导体不受湿法蚀刻时的影响，所以能够获得微细加工性以及微细加工后的TFT特性优异的布线构造，完成了本发明。
如此，本发明的布线构造的特征在于，在氧化物半导体层与金属布线膜之间具有由高熔点金属系薄膜和Si薄膜的层叠构造构成、Si薄膜与氧化物半导体层直接连接的阻挡层。作为高熔点金属系薄膜，若使用Ti等的阻挡金属层，则可获得上述(i)以及(ii)的效果，作为高熔点金属系薄膜，若使用Mo、Ta等的阻挡金属层，则可获得上述(ii)的效果。
(使用了5掩模工艺的第1实施方式)
以下，参照图2以及图3来说明使用了5掩模工艺的、本发明所涉及的布线构造的第1实施方式。另外，在本实施方式以及后述的第2实施方式中，例示了假设使用了液晶显示装置的情况的工艺，但是本发明当然不限定于此，例如用于有机EL显示装置的情况下，当然工艺的掩模数等可以不同。在图2中，对构成源极/漏极电极5的金属布线膜以及高熔点金属系薄膜9进行湿法蚀刻后，对Si薄膜10进行干法蚀刻来形成沟道部以及TFT以外的部分(以下称为开口部)，而在图3中，使Si薄膜10氧化(非导体化)作为Si氧化膜11形成了沟道部以及开口部，仅在这点上不同，其他布线构造相同。
图2和图3、以及后述的布线构造的制造方法表示本发明的优选实施方式的一例，不是用于限定于此。例如在图2以及图3中示出了底栅型构造的TFT，但是不限定于此，也可以是在氧化物半导体层上依次具备栅极绝缘膜和栅极电极的项栅型的TFT。此外，以下示出了作为高熔点金属阻挡金属层(高熔点金属系薄膜)9使用了Ti薄膜的例子，但是不限定于此，也可以使用Ti以外的通用的高熔点金属。
如图2以及图3所示，本发明所涉及的第1实施方式的布线构造，在基板1上形成栅极电极2以及栅极绝缘膜3，并且在其上形成了氧化物半导体层4。在氧化物半导体层4上形成源极电极/漏极电极5，并且在其上形成保护膜(绝缘膜)6，通过接触孔7，透明导电膜8与漏极电极5电连接。
上述布线构造的特征部分在于，在源极/漏极电极5与氧化物半导体层4之间具有Ti等的高熔点金属系薄膜9和Si薄膜10。如图2以及图3所示，Si薄膜10与氧化物半导体层4直接连接。Si薄膜10抑制源极/漏极电极形成以后的热经历(保护层形成等)引起的与基底氧化物半导体层的氧化还原反应，并且具有作为阻挡层的作用(可以防止金属向半导体层的扩散以及半导体向源极/漏极电极的扩散的作用)。进而，Si薄膜10还作为湿法蚀刻时的蚀刻阻挡层发挥作用，具有保护TFT的沟道部的氧化物半导体层4不受湿法蚀刻时的影响的作用。因此，通过形成Si薄膜10，微细加工性以及微细加工后的TFT特性较大地提高。
即，本发明的最大的特征部分在于，在作为阻挡金属层而通用的Ti等的高熔点金属系薄膜9与氧化物半导体层4之间设置了Si薄膜10。在前述的图1的现有布线构造中，没有Si薄膜10，高熔点金属系薄膜9和氧化物半导体层4直接连接。
如后所述，Si薄膜10通过溅射法或者CVD等的化学蒸镀法进行成膜，也可以包含在成膜过程中不可避免地包含的元素(例如氧、氮、氢等)。
为了充分发挥上述的作用效果，优选Si薄膜10的膜厚大概为3mm以上。更优选为5nm以上。另一方面，若膜厚过厚，则有可能在干法蚀刻时对Si薄膜10进行底切，微细加工性变差。此外，使Si薄膜10非导体化后的TFT特性有可能降低。基于这种观点，优选将Si薄膜10的膜厚的上限设为30nm，更优选为15nm。
Si薄膜10可以是无掺杂型、掺杂型(n型、p型)的任一种，但是考虑到量产性的情况下，优选能够进行DC溅射的掺杂型的半导体。在后述的实施例中，氧化物半导体层以及Si薄膜全部使用了n型的半导体。
如重复叙述的那样，上述布线构造的最大特征部分在于在Ti等的高熔点金属系薄膜9与氧化物半导体层4之间设置了Si薄膜10，对于Si薄膜10以外的要件不做特别限定，可以适当选择布线构造中通常使用的要件。
例如高熔点金属系薄膜9不限定于上述的Ti材料，也可以由Mo、Ta、Zr、Nb、W、V、Cr等通常用作显示装置用阻挡金属层的高熔点金属的材料构成。Ti材料中，除了纯Ti之外还包括Ti合金。“纯Ti”是指不包含用于特性改善的第三元素，仅包含不可避免的杂质的Ti。此外，“Ti合金”是指大体上包含50原子％以上的Ti，剩余部分是Ti以外的合金元素以及不可避免的杂质。作为Ti合金，可以列举一般使用的Ti-Mo、Ti-W、Ti-Ni等。
Ti以外的其他高熔点金属材料(纯Mo、Mo合金、纯Ta、Ta合金等)的定义也与上述Ti材料相同。如上所述，对于高熔点金属材料的膜厚，为了充分发挥阻挡效果，优选5nm以上。更优选10nm以上。另一方面，若膜厚过厚，则微细加工性有可能变差，所以优选将其上限设为80nm，更优选为50nm。
此外，构成源极/漏极电极5的金属，考虑电阻等的观点，优选使用纯Al或者包含90原子％以上的Al的Al合金膜、或者纯Cu或者包含90原子％以上的Cu的Cu合金膜。
这里“纯Al”是指不包含用于特性改善的第三元素而仅包含不可避免的杂质的Al。此外“Al合金”是指大体上包含90原子％以上的Al，剩余部分是Al以外的合金元素以及不可避免的杂质。这里作为“Al以外的合金元素”，可列举电阻较低的合金元素，具体而言，例如，可列举Si、Cu、Nd、La等。包含这些合金元素的Al合金优选对添加量、膜厚等进行调节从而将电阻率抑制在5.0×10-6Ω·cm以下。
此外“纯Cu”是指不包含用于特性改善的第三元素，仅包含不可避免的杂质的Cu。此外“Cu合金”是指大体上包含90原子％以上的Cu，剩余部分是Cu以外的合金元素以及不可避免的杂质。这里作为“Cu以外的合金元素”，列举电阻较低的合金元素，具体而言，例如，列举Mn、Ni、Ge、Mg、Ca等。包含这些合金元素的Cu合金优选对添加量、膜厚等进行调节从而将电阻率抑制在4.0×10-6Ω·cm以下。
构成氧化物半导体层4的氧化物，优选包含从由In、Ga、Zn以及Sn构成的群中选择的至少一种元素的氧化物。具体而言，例如，列举含有In的氧化物半导体(In-Ga-Zn-O、In-Zn-Sn-O、In-Zn-O等)、不包含In的含有Zn的氧化物半导体(ZnO、Zn-Sn-O、Ga-Zn-Sn-O、Al-Ga-Zn-O等)等。这些的组成比不做特别限定，可以采用通常所使用的范围的组成比。
基板1只要是显示装置中通常所采用的基板，则不做特别限定，例如，除了无碱玻璃基板、高应变点玻璃基板、钠钙玻璃基板等的透明基板之外，可以列举Si基板、不锈钢等的薄金属板；PET膜等的树脂基板。
用于栅极电极2的金属材料，也是只要是显示装置中通常采用的材料，则不做特别限定，可以列举电阻率较低的Al、Cu的金属、或者它们的合金。具体而言，优选用于前述的源极/漏极电极5的金属材料(纯Al或者Al合金、纯Cu或者Cu合金)等。栅极电极2以及源极/漏极电极5可以由相同的金属材料构成。
栅极绝缘膜3以及保护膜(绝缘膜)6也是只要是显示装置中通常采用的材料则不做特别限定，代表性地例示二氧化硅膜、氮化硅膜、氮氧化硅膜等。除此之外，也可以使用Al2O3、Y2O3等氧化物、将它们进行了层叠的材料。
用于透明导电膜8的材料也是只要是显示装置中通常所采用的材料则不做特别限定，例如可以列举ITO、IZO、ZnO等氧化物导电体。
接下来，记载用于制造上述布线构造的优选实施方式的方法，但是本发明并不限定于此。
首先，在基板1上依次形成栅极电极2以及栅极绝缘膜3。上述方法不做特别限定，可以采用显示装置中通常所使用的方法，例如，可以列举CVD(Chemical Vapor Deposition，化学气相沉积)法等。
接下来，形成氧化物半导体层4。氧化物半导体层4优选通过使用了与该氧化物半导体层4同组成的溅射靶的DC溅射法或者RF溅射法来进行成膜。
接下来，对氧化物半导体层4进行了湿法蚀刻后，进行图案化。紧跟图案化之后，为了氧化物半导体层4的膜质改善，优选进行热处理(预退火)，据此晶体管特性的导通电流以及电场效应迁移率上升，晶体管性能提高。作为预退火条件，例如，可以列举在大气或者氧气氛中以约250～400℃C进行约1～2小时的热处理。
预退火之后，形成作为本发明的特征部分的Si薄膜10、Ti薄膜9、以及源极/漏极电极5，并且形成TFT的沟道部以及TFT以外的开口部。具体而言，预先通过溅射法依次形成给定的Si薄膜10、Ti薄膜9、构成源极/漏极电极5的金属膜(纯Cu膜等)之后，进行图案化。以下，参照图2以及图3来说明本实施方式中使用的图案化方法，但是并不限定于此。
详细而言，如图2所示，可以在对构成源极/漏极电极5的金属膜和Ti薄膜9进行湿法蚀刻后，对Si薄膜10进行干法蚀刻来形成沟道部以及TFT以外的开口部。湿法蚀刻的方法不做特别限定，可以采用通常所使用的方法。基于干法蚀刻的加工方法不做特别限定，可以采用通常所使用的方法，例如可以通过CF4和O2的混合气体、SF6和O2的混合气体的等离子体来进行加工。
或者，如图3所示，也可以对构成源极/漏极电极5的金属膜和Ti薄膜9进行湿法蚀刻后，使Si薄膜10氧化(非导体化)来作为Si氧化膜的绝缘膜，形成沟道部以及TFT以外的开口部。对于Si的氧化方法，只要能够使Si非导体化，则不做特别限定，可以适当采用用于非导体化而通常所使用的氧化方法。具体而言，代表性地例示使用了N2O等的等离子体照射等。对于等离子体照射的条件，除了Si薄膜的膜厚之外，根据使用的等离子体装置、功率密度、功率时间等也不同，但是按照Si薄膜整个面成为Si氧化膜的方式，根据Si薄膜的膜厚来适当调整等离子体照射条件即可。
在本实施方式中，图2的干法蚀刻法以及图3的非导体化法都可以采用，但是若考虑基板面内的均匀性，则优选前者的干法蚀刻法。
接下来，基于常用方法，通过接触孔7将透明导电膜8与漏极电极5电连接，由此获得本发明的布线构造。
(使用了4掩模工艺的第2实施方式)
以下，参照图4以及图5来说明使用了4掩模工艺、本发明所涉及的布线构造的第2实施方式。在图4中，在对构成源极/漏极电极5的金属布线膜以及高熔点金属系薄膜9进行了湿法蚀刻后，对Si薄膜10进行干法蚀刻来形成沟道部以及TFT以外的开口部，而在图5中，使Si薄膜10氧化(非导体化)作为Si氧化膜11形成了沟道部以及开口部，仅在这一点不同，其他布线构造相同。
此外，在前述的第1实施方式(图2、图3)中，使用通常的掩模进行图案化(5掩模工艺)，而在本发明所涉及的第2实施方式(图4、图5)中，通过半色调掩模进行半色调曝光，所以能够将所使用的掩模的数量减少到4个(4掩模工艺)。根据半色调曝光，利用一次曝光，表现曝光部、中间曝光部以及未曝光部的3个曝光等级，显影后能够形成2种厚度的抗蚀剂(感光材料)，所以利用抗蚀剂的厚度的不同，能够利用比通常枚数少的光掩模进行图案化，生产效率上升。
上述以外的工序与前述的第1实施方式相同，所以省略说明。此外，在图4以及图5的布线构造中，标注与前述的图2以及图3相同的符号，各构成要件的详细情况参照前述的第1实施方式即可。
【实施例】
以下，列举实施例来更具体地说明本发明，但是本发明不受下述实施例限制，在能够符合前述/后述的主旨的范围内能够增加变更来进行实施，这些都包含在本发明的技术范围内。
实施例1
在本实施例中，使用通过以下的方法而制作的试样(使用纯Ti膜作为高熔点金属系薄膜)，调查了氧化物半导体与Si膜的密接性、氧化物半导体构成元素向金属布线膜中的扩散、基于Si膜干法蚀刻后的Si薄膜的底切长度的干法蚀刻性的评价、以及Si膜非导体化后的TFT特性。
(密接性试验用的试样的制作)
首先，在玻璃基板(コ一ニング公司制イ一グルXG、直径100mm×厚度0.7mm)上使栅极绝缘膜SiO2(200nm)成膜。使用等离子体CVD法，利用载气为SiH4和N2O的混合气体、成膜功率为100W、成膜温度为300℃，使栅极绝缘膜成膜。
接下来，在上述栅极绝缘膜上，使用溅射靶通过溅射法使表1～表8所示的各种氧化物半导体层成膜。溅射条件如以下所示，使用了按照获得期望的半导体层的方式调整了靶的组成的溅射靶。
靶：In-Ga-Zn-O(IGZO)
Zn-Sn-O(ZTO)
Ga-Zn-Sn-O(GZTO)
In-Zn-Sn-O(IZTO)
基板温度：室温
气压：5mTorr
氧分压：O2/(Ar+O2)＝4％
膜厚：50nm
接下来，为了提高膜质，进行了预退火处理。在大气压下，以350℃C进行了1小时预退火。
接下来，在上述氧化物半导体膜上，利用磁控溅射法使表1～表8所示的膜厚的Si膜、纯Ti膜(膜厚：30nm)、以及纯Cu的金属布线膜(膜厚：250nm)成膜。
这里，Si膜、纯Ti膜、以及纯Cu的溅射条件如以下所示。
靶：Si靶(Si膜的情况)
纯Ti靶(纯Ti膜的情况)
纯Cu靶(纯Cu膜的情况)
成膜温度：室温
载气：Ar
气压：2mTorr
(与氧化物半导体的密接性试验)
针对如上述那样获得的各试样，以350℃进行了30分钟热处理，基于JIS规格的胶带剥离测试，通过基于胶带的剥离试验评价了热处理后的各试样与氧化物半导体的密接性(详细而言，Si膜与氧化物半导体的密接性)。
详细而言，在各试样的表面(纯Cu膜侧)利用刀具形成了1mm间隔的棋盘格状的切口(5×5的分量的切口)。接下来，将ULTRA TAPE公司制黑色聚酯胶带(商品名：ウルトラテ一プ#6570)牢固地粘贴在上述表面上，将上述胶带的撕下角度保持为60°，一举撕下上述胶带，对未因上述胶带而剥离的棋盘格的区划数进行计数，求出了与全部区划的比例(膜残存率)。进行3次测量，将3次的平均值作为各试样的膜残存率。
在本实施例中，将如上述那样计算出的膜残存率为90％以上的判断为○、将不足90％且70％以上的判断为Δ、将不足70％的判断为×，将○以及Δ作为合格(与氧化物半导体层的密接性良好)。
(氧化物半导体层构成元素向Cu膜中的扩散的有无)
针对上述各试样，使用SIMS(Secondary Ion Mass Spectrometry，次级离子质谱法)法确认了氧化物半导体层构成元素向Cu膜中的扩散的有无。实验条件为初级离子条件O2 +、1keV。扩散的判断基准是将在Cu膜中不引起氧化物半导体层构成元素(In、Ga、Zn、Sn)的扩散的Cu/Mo/氧化物半导体层的构造用作参考，相对于该参考构造中的Cu膜中的氧化物半导体层构成元素(In、Ga、Zn、Sn)的峰值强度，将具有该峰值强度的5倍以上的强度的判断为×(有扩散)，将具有3倍以上且不足5倍的强度的判断为Δ(几乎无扩散)，将具有不足3倍的强度的判断为○(无扩散)。在本实施例中，将○以及Δ评价为合格。
(基于Si膜干法蚀刻后的Si膜的底切长度的干法蚀刻性的评价)
这里，评价了对Si膜进行了干法蚀刻后的Si膜的底切量。通常，在Si膜的干法蚀刻中自由基(radical)成为中心，所以在横方向上也被蚀刻，产生底切。在本实施例中根据Si膜的底切量对干法蚀刻性进行了评价。
具体而言，对于上述各试样，首先，使用光刻法使抗蚀剂膜进行图案化后，将抗蚀剂作为掩模对纯Cu膜和纯Ti膜进行了湿法蚀刻。对于纯Cu膜的蚀刻剂液使用了混酸蚀刻剂(磷酸∶硫酸∶硝酸∶醋酸＝50∶10∶5∶10)，对于纯Ti膜的蚀刻剂液使用了稀氢氟酸(氢氟酸∶水＝1∶50)。接下来，对Si膜进行干法蚀刻，形成了图6(a)～(b)所示的图案。图6(a)是所制作的图案的俯视图，图6(b)是该图案的剖视图。图中，PR是光致抗蚀剂(Photo Resist)的简称。干法蚀刻通过RIE(反应性离子蚀刻)实施，使用气体是SF6：33.3％、O2：26.7％、Ar：40％的混合气体。对Si膜进行蚀刻后，实施了以Si膜换算100％的过蚀刻。使用SEM(Scanning ElectronMicroscope，扫描电子显微镜)观察蚀刻过的试样的布线截面，测量了Si膜的底切的长度。
在本实施例中，以下述基准评价Si膜的底切，将○以及Δ评价为干法蚀刻性良好。
(判断基准)
○…15nm以下
Δ…16nm以上30nm以下
×…31nm以上
(Si膜非导体化后的TFT特性的评价)
这里，对使Si膜非导体化后的TFT特性进行了评价。
详细而言，如以下那样制作了图3所示的TFT。首先，在玻璃基板(コ一ニング公司制イ一グルXG、直径100mm×厚度0.7mm)上，依次形成100nm的Ti薄膜作为栅极电极、以及栅极绝缘膜SiO2(200nm)。使用纯Ti的溅射靶，通过DC溅射法，以成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr使栅极电极成膜。此外，使用等离子体CVD法，以载气：SiH4和N2O的混合气体、成膜功率：100W、成膜温度：300℃使栅极绝缘膜成膜。
接下来，在上述栅极绝缘膜上通过使用了溅射靶的溅射法，使表1～表8所示的各种氧化物半导体薄膜成膜。溅射条件如以下所示，使用了按照获得期望的半导体薄膜的方式调整了靶的组成的溅射靶。
靶：In-Ga-Zn-O(IGZO)
Zn-Sn-O(ZTO)
Ga-Zn-Sn-O(GZTO)
In-Zn-Sn-O(IZTO)
基板温度：室温
气压：5mTorr
氧分压：O2/(Ar+O2)＝4％
膜厚：50nm
如上述那样使氧化物薄膜成膜后，通过光刻法以及湿法蚀刻进行了图案化。作为湿法蚀刻剂液，使用了关东化学制“ITO-07N”。
使氧化物半导体薄膜图案化后，为了使膜质提高，进行了预退火处理。在大气压下以350℃进行了1小时预退火。
预退火之后，形成了表1～表8所示的膜厚的Si膜、纯Ti膜(膜厚：30nm)、以及纯Cu的金属布线膜(膜厚：250nm)。具体而言，依次通过溅射法形成了Si膜、纯Ti膜、纯Cu膜后，通过光刻法以及湿法蚀刻进行了Cu膜以及Ti膜的图案化。溅射条件如以下所示，对于纯Cu膜的蚀刻剂液使用了混酸蚀刻剂(磷酸∶硫酸∶硝酸∶醋酸＝50∶10∶5∶10)，对于纯Ti膜的蚀刻剂液使用了稀氢氟酸(氢氟酸∶水＝50∶1)。
靶：Si靶(Si膜的情况)
纯Ti靶(纯Ti膜的情况)
纯Cu靶(纯Cu膜的情况)
成膜温度：室温
载气：Ar
气压：2mTorr
接下来，使沟道部的Si膜氧化从而形成了Si氧化膜。具体而言，对沟道部的Si进行N2O等离子体照射，使其氧化。等离子体照射的条件如以下所示。
气体：N2O
基板温度：280℃
功率：100W
气压：133Pa
气体流量：100sccm
时间：5min
接下来，在丙酮液中利用超音波清洗器去除不需要的光致抗蚀剂，使TFT的沟道长为10μm、沟道宽度为200μm。
对于如此获得的各TFT，如以下那样，调查了晶体管特性(漏极电流-栅极电压特性、Id-Vg特性)。
对于晶体管特性的测量，使用了Agilent Technology公司制“4156C”的半导体参数分析器。详细的测量条件如以下所示。在本实施例中，将Vg＝-30V时的Id作为截止电流Ioff(A)、将Vg＝30V时的Id作为导通电流Ion(A)，计算出了Ion/Ioff的比。
源极电压：0V
漏极电压：10V
栅极电压：-30～30V(测量间隔：1V)
基于如此计算出的Ion/Ioff的比，以下述基准，评价了Si膜的非导体化带来的TFT特性。在本实施例中，将○以及Δ评价为TFT特性优异。
(判断基准)
○…Ion/Ioff的比为5位以上
Δ…Ion/Ioff的比为3位以上不足5位
×…Ion/Ioff的比为不足3位
将这些结果汇总在表1～表8中表示。
[表1]
Figure BDA00003172561100161
[表2]
Figure BDA00003172561100171
[表3]
Figure BDA00003172561100181
[表4]
[表5]
Figure BDA00003172561100201
[表6]
Figure BDA00003172561100211
[表7]
Figure BDA00003172561100221
[表8]
Figure BDA00003172561100231
表1～表8中氧化物半导体的组成不同，表1是使用了IGZO时的结果，表2是使用了ZTO时的结果，表3～5是使用了GZTO时的结果，表6～8是使用了IZTO时的结果。在表1中，“IGZO的组成比”的栏中的In、Ga、Zn的各比率，表示构成IGZO的In∶Ga∶Zn的组成比(原子％比)。
此外在各表中，“Si膜(膜厚)＝-”(例如表1的No.1等)，是指作为阻挡层仅使用纯Ti膜(膜厚50nm)而没有使用Si膜的例子，相当于现有例。
根据这些表，无论在使用哪种组成的氧化物半导体的情况下，若将由本发明规定的、Ti膜和Si膜的层叠膜用作阻挡层，则氧化物半导体层构成元素向Cu膜中的扩散被抑制(扩散的评价：○或者Δ)、阻挡层与氧化物半导体的密接性也良好(密接性的评价：○或者Δ)。因此，未产生包含阻挡层的金属膜(纯Cu/纯Ti/Si)的剥离。与此相对，仅使用了纯Ti膜的示例，不能抑制氧化物半导体层构成元素的扩散(扩散的评价：×)，密接性也降低(密接性的评价：×)。
此外，Si膜的膜厚满足本发明的优选范围(3～30nm)的示例，Si膜的底切长度小、干法蚀刻性良好(底切的评价：○或者Δ)、并且TFT特性也良好(非导体化的评价：○或者Δ)。
与此相对，Si膜的膜厚超过本发明的优选膜厚的示例，虽然基于扩散以及密接性的观点没有任何问题，但是不能充分氧化沟道部上的Si膜，未能获得良好的TFT特性(非导体化的评价：×)。此外，干法蚀刻后的Si膜的底切长度变大、干法蚀刻性降低。
另外，Si膜的膜厚小于本发明的优选膜厚的示例，因为不能获得Si膜形成带来的效果，所以扩散以及密接性降低的同时，TFT特性降低(表中未示出)。
为了参考，将表1的No.12(本发明例)中的截面TEM像(倍率：150万倍)表示在图7中，将表1的No.9(现有例)中的截面TEM像(倍率：90万倍、30万倍)表示在图8、图9中。如图7所示，在将本发明中使用的Si膜设置在氧化物半导体薄膜上时，该Si膜与氧化物半导体薄膜(这里是IGZO)形成为密接性良好，而在没有Si膜仅将纯Ti膜用作阻挡层的现有例中，如图8所示在氧化物半导体薄膜和纯Ti膜的界面发生氧化还原反应，此外根据位置不同如图9所示纯Ti膜从IGZO剥离。
上述中，示出了使用纯Cu膜作为金属布线膜时的结果，但是通过实验确认了：使用这以外的形态(仅纯Al、仅Cu合金、仅Al合金)时，也能获得与上述同样的结果。
此外，上述中，示出了使用纯Ti膜作为高熔点金属系薄膜时的结果，但是不限定于此，通过实验确认了：使用了Ti合金时，也能够获得与上述同样的结果。
实施例2
在本实施例中，在前述的实施例1中，除了使用纯Mo膜作为高熔点金属系薄膜以外与实施例1同样，调查了基于Si膜干法蚀刻后的Si薄膜的底切长度的干法蚀刻性的评价、以及Si膜非导体化后的TFT特性。另外，使用纯Mo膜作为高熔点金属系薄膜时，不产生使用纯Ti膜时那样的问题点(氧化物半导体与Si薄膜的密接性降低、氧化物半导体构成元素向金属布线膜中的扩散)，所以在本实施例中未进行它们的评价。
将这些结果汇总在表9～表16中表示。
[表9]
[表10]
Figure BDA00003172561100261
[表11]
[表12]
Figure BDA00003172561100281
[表13]
[表14]
Figure BDA00003172561100301
[表15]
Figure BDA00003172561100311
[表16]
表9～表16中氧化物半导体的组成不同，表9是使用了IGZO时的结果，表10是使用了ZTO时的结果，表11～13是使用了GZTO时的结果，表14～16是使用了IZTO时的结果。
根据这些表，无论在使用了哪种组成的氧化物半导体的情况下，在将由本发明规定的Mo膜和Si膜的层叠膜用作阻挡层的情况下，Si膜的膜厚满足本发明的优选范围(3～30nm)的示例，Si膜的底切长度小、干法蚀刻性良好(底切的评价：○或者Δ)、并且TFT特性也良好(非导体化的评价：○或者Δ)。
与此相对，Si膜的膜厚超过本发明的优选膜厚的示例，不能使沟道部上的Si膜充分氧化，不能获得良好的TFT特性(非导体化的评价：×)。此外，Si膜的底切长度变大，干法蚀刻性降低。
上述中，示出了使用纯Cu膜作为金属布线膜时的结果，但是通过实验确认了：使用了这以外的形态(仅纯Al、仅Cu合金、仅Al合金)时，也能获得与上述同样的结果。
此外，上述中，示出了使用纯Mo膜作为高熔点金属系薄膜时的结果，但是不限定于此，通过实验确认了：使用了Mo合金、进而纯Ta、Ta合金时，也能够获得与上述同样的结果。
详细地并且参照特定实施方式说明了本申请，但是本领域的技术人员清楚，在不脱离本发明的精神和范围的情况下能够施加各种变更、修正。
本申请基于2010年11月12日申请的日本专利申请(特愿2010-254180)，并且在此作为参考引入其内容。
产业上的可利用性
根据本发明，在具备氧化物半导体层的布线构造中，采用了作为能够有效地抑制构成布线材料的金属向氧化物半导体的扩散，并且抑制与氧化物半导体薄膜的氧化还原反应的阻挡层，在以往的高熔点金属阻挡金属层(高熔点金属系薄膜)与氧化物半导体薄膜之间夹着Si薄膜的布线构造，所以能够提供一种能够获得稳定的TFT特性、进一步提高了质量的显示装置。
此外，根据本发明，因为上述Si薄膜作为湿法蚀刻时的蚀刻阻挡层发挥作用，所以即使不如以往那样特意设置蚀刻阻挡层，也能够提供微细加工性优异的布线构造。即，通过在由湿法蚀刻对上层的金属布线膜以及高熔点金属阻挡金属层依次进行了图案化后，对Si薄膜进行干法蚀刻、或者等离子体氧化等从而进行非导体化(使Si膜整体变化为Si氧化膜等的绝缘膜)，从而能够提供微细加工后的TFT特性也优异的显示装置。如此根据本发明，能够省略蚀刻阻挡层的形成，所以能够减少TFT制造工艺的掩模数，能够提供具备廉价且生产效率高的TFT的显示装置。
符号说明
l  基板
2  栅极电极
3  栅极绝缘膜
4  氧化物半导体层
5  源极/漏极电极、漏极电极
6  保护膜
7  接触孔
8  透明导电膜
9  Ti薄膜(高熔点金属系薄膜)
10 Si薄膜
11 Si氧化膜
12 蚀刻阻挡层

Claims (6)

1.一种布线构造，其依次具有基板、薄膜晶体管的半导体层和金属布线膜，并且在所述半导体层与所述金属布线膜之间具有阻挡层，其特征在于，
所述半导体层由氧化物半导体构成，
所述阻挡层具有高熔点金属系薄膜和Si薄膜的层叠构造，所述Si薄膜与所述半导体层直接连接。
2.根据权利要求1所述的布线构造，其中，
所述高熔点金属系薄膜由纯Ti薄膜、Ti合金薄膜、纯Mo薄膜或者Mo合金薄膜构成。
3.根据权利要求1所述的布线构造，其中，
所述Si薄膜的膜厚是3～30nm。
4.根据权利要求1所述的布线构造，其中，
所述金属布线膜由纯Al膜、包含90原子％以上的Al的Al合金膜、纯Cu膜或者包含90原子％以上的Cu的Cu合金膜构成。
5.根据权利要求1所述的布线构造，其中，
所述氧化物半导体由包含从由In、Ga、Zn以及Sn构成的群中选择的至少一种元素的氧化物构成。
6.一种显示装置，其具备权利要求1～5中的任一项所述的布线构造。
CN201180054334.1A 2010-11-12 2011-10-11 布线构造 Expired - Fee Related CN103222061B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010254180 2010-11-12
JP2010-254180 2010-11-12
PCT/JP2011/073354 WO2012063588A1 (ja) 2010-11-12 2011-10-11 配線構造

Publications (2)

Publication Number Publication Date
CN103222061A true CN103222061A (zh) 2013-07-24
CN103222061B CN103222061B (zh) 2016-11-09

Family

ID=46050741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180054334.1A Expired - Fee Related CN103222061B (zh) 2010-11-12 2011-10-11 布线构造

Country Status (6)

Country Link
US (1) US20130228926A1 (zh)
JP (1) JP2012119664A (zh)
KR (1) KR20130101085A (zh)
CN (1) CN103222061B (zh)
TW (1) TWI496197B (zh)
WO (1) WO2012063588A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
WO2015096220A1 (zh) * 2013-12-27 2015-07-02 深圳市华星光电技术有限公司 阵列基板及用该阵列基板的液晶显示面板

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP2013254948A (ja) 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
KR101568631B1 (ko) 2012-06-06 2015-11-11 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
CN102800709B (zh) 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN104685635B (zh) * 2012-10-01 2017-05-17 夏普株式会社 半导体装置
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
CN103346154B (zh) * 2013-05-27 2016-03-23 北京京东方光电科技有限公司 一种量子点发光二极管及其制备方法、显示器件
JP6142300B2 (ja) * 2013-12-02 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
US9685370B2 (en) * 2014-12-18 2017-06-20 Globalfoundries Inc. Titanium tungsten liner used with copper interconnects
KR20170080320A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
EP3676877A4 (en) 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
KR102396806B1 (ko) 2017-08-31 2022-05-12 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
DE102019112030B4 (de) * 2019-05-08 2023-11-02 LSR Engineering & Consulting Limited Verfahren zum Strukturieren eines Substrats
WO2021161699A1 (ja) * 2020-02-12 2021-08-19 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060275618A1 (en) * 2005-06-07 2006-12-07 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Display device
CN101526709A (zh) * 2008-03-06 2009-09-09 株式会社日立显示器 液晶显示装置
CN101840937A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 晶体管、具有该晶体管的半导体装置及它们的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616724B2 (ja) * 1997-09-25 2005-02-02 アルプス電気株式会社 半導体装置の製造方法
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP5228251B2 (ja) * 2007-05-07 2013-07-03 三菱マテリアル株式会社 密着性に優れたｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線膜および電極膜を形成するためのスパッタリングターゲット
TW200921226A (en) * 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP5294929B2 (ja) * 2009-03-06 2013-09-18 シャープ株式会社 半導体装置、ｔｆｔ基板、および表示装置
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060275618A1 (en) * 2005-06-07 2006-12-07 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Display device
CN101526709A (zh) * 2008-03-06 2009-09-09 株式会社日立显示器 液晶显示装置
CN101840937A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 晶体管、具有该晶体管的半导体装置及它们的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096220A1 (zh) * 2013-12-27 2015-07-02 深圳市华星光电技术有限公司 阵列基板及用该阵列基板的液晶显示面板
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
KR20130101085A (ko) 2013-09-12
CN103222061B (zh) 2016-11-09
TWI496197B (zh) 2015-08-11
TW201234433A (en) 2012-08-16
WO2012063588A1 (ja) 2012-05-18
JP2012119664A (ja) 2012-06-21
US20130228926A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
CN103222061A (zh) 布线构造
TWI478308B (zh) Wiring construction and display device
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
US9305470B2 (en) Cu alloy film for display device and display device
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
TWI566414B (zh) Thin film transistor and manufacturing method thereof
US9024322B2 (en) Wiring structure and display device
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP6659255B2 (ja) 薄膜トランジスタ
JP2012104809A (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
US20200220020A1 (en) Thin-film transistor and method for preparing the same, display substrate and display device
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2016035503A1 (ja) 薄膜トランジスタ
KR101182013B1 (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스
WO2018181296A1 (ja) チャネルエッチ型薄膜トランジスタの製造方法
Goto et al. 56.4: Formation of Single‐Layer Al‐Alloy Interconnection for Source and Drain of a‐Si TFT Using One‐Wet‐One‐Dry Etching with Four‐Mask Process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161109

Termination date: 20211011