CN101526709A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN101526709A
CN101526709A CN200910126641A CN200910126641A CN101526709A CN 101526709 A CN101526709 A CN 101526709A CN 200910126641 A CN200910126641 A CN 200910126641A CN 200910126641 A CN200910126641 A CN 200910126641A CN 101526709 A CN101526709 A CN 101526709A
Authority
CN
China
Prior art keywords
layer
mentioned
tft
poly
channel stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910126641A
Other languages
English (en)
Other versions
CN101526709B (zh
Inventor
海东拓生
园田大介
新田秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN101526709A publication Critical patent/CN101526709A/zh
Application granted granted Critical
Publication of CN101526709B publication Critical patent/CN101526709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种液晶显示装置。通过湿法蚀刻来加工沟道截断环层，通过干法蚀刻来加工poly－Si层。在沟道截断环层形成侧面蚀刻，由此使poly－Si层的周边部从沟道截断环层露出，将该区域用于与n+Si层接触。通过该结构能够减少TFT的导通电阻，增加导通电流。由此，能够在用于液晶显示装置的底栅型TFT中，在poly－Si层之上形成沟道截断环层，使TFT的特性稳定。

Description

液晶显示装置
技术领域
本发明涉及显示装置，尤其涉及在显示区域上具有将TFT用于进行开关的像素且在显示区域的周边形成有由使用了poly-Si的TFT构成的驱动电路的液晶显示装置。
背景技术
在液晶显示装置中，TFT基板与滤色片基板相对置，在TFT基板与滤色片基板之间夹持有液晶，其中，在TFT基板上呈矩阵状形成有像素电极和薄膜晶体管(TFT)等，在滤色片基板的与像素电极对应的位置上形成有滤色片等。
在TFT基板上存在纵向延伸且横向排列的数据线和、横向延伸且纵向排列的扫描线，在由数据线和扫描线所包围的区域上形成有像素。像素主要构成有像素电极和作为开关元件的薄膜晶体管(TFT)。利用这样呈矩阵状形成的多个像素来形成显示区域。
在显示区域的外侧设置有驱动扫描线的扫描线驱动电路、驱动数据线的数据线驱动电路。以往，扫描线驱动电路和数据线驱动电路外设有IC驱动器。该IC驱动器有时也被通过载带(tape carrier)等而连接在TFT基板上，有时也是IC驱动器被直接贴装(chip on)在TFT基板上。
另一方面，从确保显示区域并要减小显示装置整体这样的要求等考虑，开发了在显示区域周边利用TFT形成驱动电路的技术。在这种显示装置中，形成在显示区域中的TFT将a-Si使用于沟道部，形成在驱动电路部的TFT将poly-Si使用于沟道部。即，在显示区域中使用漏电流较小的a-Si，在驱动电路部中使用电子迁移率较大的poly-Si。
一般而言，在使用了a-Si的TFT中采用底栅结构。在使用了poly-Si的TFT中采用顶栅结构。但是，在一块基板上形成结构不同的TFT会使制造工序变得复杂。
“专利文献1”记载了为了防止工序变得复杂，在使用了poly-Si的TFT中也采用底栅型的结构。该结构在形成于栅电极之上的栅极绝缘膜之上，首先形成成为沟道的poly-Si层，在其上形成a-Si层。在a-Si之上形成n+层的接触层，在其上形成源/漏电极(SD电极)。通过使将poly-Si用于沟道的TFT成为这样的结构，与将a-Si用于沟道的TFT相同的工序变多，从而使工序简化。
专利文献1：日本特开平5-55570号公报
发明内容
在“专利文献1”记载的技术中，在形成于栅电极103之上的栅极绝缘层之上形成poly-Si层，在其上形成a-Si层，在其上形成n+层来取得接触。该结构在晶体管导通(ON)时，在迁移率较大的poly-Si层中流过导通电流。但是，使晶体管截止(OFF)时，产生漏电流的问题。
图15是与“专利文献1”记载的相同的具有poly-Si沟道的TFT的结构。图15的(a)是俯视图，图15的(b)是图15的(a)的A-A线剖视图。在图15的(a)中，在栅电极103之上隔着栅极绝缘膜104而依次层叠有poly-Si层107、a-Si层108。在a-Si层108之上隔着n+Si层109而形成有SD电极113。
图15的(b)是图15的(a)的详细剖视图。在图15的(b)中，在基底膜102之上形成有栅电极103，覆盖栅电极103而形成有栅极绝缘膜104。在栅极绝缘膜104之上形成有poly-Si层107，在其上形成有a-Si层108。在a-Si层108之上形成有n+Si层109。a-Si层108与n+Si层109使用相同的掩模来进行光刻，因此平面为相同的形状。在n+Si层109之上形成有SD电极113。SD电极113用由Mo构成的屏蔽金属层110、Al层111、由Mo构成的金属盖层112来形成。
在图15那样的结构中，当在栅电极103上施加正电压来在TFT中流过导通电流时，能够使其作为TFT来工作。但是，当在栅电极103上施加零电压或负电压来使TFT为截止时，发现TFT不会截止这样的现象。这样将不具有TFT的作为开关元件的作用。研究认为这是由如下那样的原因所引起的。
在图15的(b)中，当在栅电极103上施加负电压时，在poly-Si层107中感应出空穴。在poly-Si层107与SD电极113的屏蔽金属层110之间没有电位势垒。因此，基于空穴的电流照样流入SD电极113，所以TFT不会截止。
图16是解决了这样的问题的TFT的剖视图。在图16中，在栅电极103之上隔着栅极绝缘膜104而形成有poly-Si层107和a-Si层108。a-Si层108形成沟道蚀刻部114，膜厚变小。覆盖沟道蚀刻部114和TFT整体而形成有基于SiN的钝化膜116。图17的特征在于：n+Si层109不仅覆盖在a-Si层108之上，还覆盖a-Si层108和poly-Si层107的侧部。通过采用这样的结构，在a-Si层108以及poly-Si层107与SD电极113之间形成n+Si层109，由此形成耗尽层，防止空穴通过。因此，能够防止截止电流的增加。
但是，在图16所示那样的结构中，能够防止截止电流的增加，但存在无法获得足够的导通电流这样的问题。即，导通电流在迁移率较大的poly-Si层中流过。然而，poly-Si层与SD电极仅在poly-Si层的侧面接触。poly-Si层的厚度较薄，大约为50nm。因此，产生如下现象：SD电极与poly-Si层的接触电阻变大，无法获得足够的导通电流。
为了增大导通电流，需要增加poly-Si层与SD层的接触面积。为此，除去图17等所示的a-Si层即可。这样，能够增加poly-Si层与SD电极的接触面积。但是，当除去a-Si层时，变得无法取得图16所示的沟道蚀刻层114。即，poly-Si层的厚度为50nm，在该厚度范围内形成沟道蚀刻层是非常困难的。
为了不形成沟道蚀刻层114而使TFT的工作稳定，形成后述的沟道截断环(channel stopper)即可。但是，形成沟道截断环、且形成poly-Si层与SD电极的面接触会增加光刻步骤，因此制造成本增加。
本发明的课题在于：在底栅型poly-Si TFT中，实现能够抑制制造成本的增加的同时确保足够的导通电流的结构。
本发明是克服上述课题的发明，在底栅型、且将poly-Si层用于半导体层的TFT中，在poly-Si层之上形成沟道截断环，在比沟道截断环的端部更靠外的一侧形成poly-Si层的端部，由此使其与n+Si层以及源/漏电极的接触面积增加。为了实现该结构，通过湿法蚀刻来加工沟道截断环层，以干法蚀刻来加工poly-Si层。使用湿法蚀刻来侧面蚀刻沟道截断环，由此通过一次光刻工序来实现上述结构。具体方案如下。
(1)一种液晶显示装置，该装置形成有呈矩阵状形成了像素电极和TFT的显示区域、和在上述显示区域的周边包含TFT的驱动电路，其特征在于：上述TFT的结构为，覆盖栅电极而形成有栅极绝缘膜，在上述栅极绝缘膜之上形成有poly-Si层，在上述poly-Si层之上形成有沟道截断环层，覆盖上述沟道截断环层和上述poly-Si层的一部分而形成有n+Si层和源/漏电极，其中，上述沟道截断环层通过湿法蚀刻来进行加工，上述poly-Si层通过干法蚀刻来进行加工，由上述干法蚀刻所加工的上述poly-Si层的端部存在于比由上述湿法蚀刻所加工的沟道截断环的端部更靠外的一侧。
(2)在(1)所述的液晶显示装置中，上述n+Si层通过干法蚀刻来进行加工。
(3)一种液晶显示装置，该装置形成有呈矩阵状形成了像素电极和TFT的显示区域、和在上述显示区域的周边包含TFT的驱动电路，其特征在于：上述TFT覆盖栅电极而形成有栅极绝缘膜，在上述栅极绝缘膜之上形成有poly-Si层，在上述poly-Si层的主面之上除了周边部而形成有沟道截断环层，n+Si层接触上述poly-Si层的主面的周边部，覆盖上述n+Si层而形成有源/漏电极。
(4)在(3)所述的液晶显示装置中，上述n+Si层和上述源/漏电极覆盖上述沟道截断环的一部分。
(5)一种液晶显示装置，该装置形成有呈矩阵状形成了像素电极和像素用TFT的显示区域、和在上述显示区域的周边包含驱动电路用TFT的驱动电路，其特征在于：上述驱动电路用TFT和上述像素用TFT的结构为，覆盖栅电极而形成有栅极绝缘膜，在上述栅极绝缘膜之上形成有半导体层，在上述半导体层之上形成有沟道截断环层，覆盖上述沟道截断环层和上述半导体层的一部分而形成有n+Si层和源/漏电极，其中，上述沟道截断环层通过湿法蚀刻来进行加工，上述半导体层通过干法蚀刻来进行加工，由上述干法蚀刻所加工的上述半导体层的端部存在于比由上述湿法蚀刻所加工的沟道截断环的端部更靠外的一侧，上述驱动电路用TFT的半导体层由poly-Si形成，上述像素用TFT的半导体层由a-Si形成。
(6)在(5)所述的液晶显示装置中，上述n+Si层通过干法蚀刻来进行加工。
(7)在(5)所述的液晶显示装置中，上述a-Si的膜厚为70nm以下。
(8)一种液晶显示装置，该装置形成有呈矩阵状形成了像素电极和像素用TFT的显示区域、和在上述显示区域的周边包含驱动电路用TFT的驱动电路，其特征在于：上述驱动电路用TFT和上述像素用TFT的结构为，覆盖栅电极而形成有栅极绝缘膜，在上述栅极绝缘膜之上形成有半导体层，在上述半导体层的主面之上除了周边部而形成有沟道截断环层，在上述半导体层的主面的周边部，与n+Si层接触并覆盖上述n+Si层而形成有源/漏电极，上述驱动电路用TFT的半导体层由poly-Si形成，上述像素用TFT的半导体层由a-Si形成。
(9)在(8)所述的液晶显示装置中，上述a-Si的膜厚为70nm以下。
(10)在(8)所述的液晶显示装置中，上述n+Si层和上述源/漏电极覆盖上述沟道截断环的一部分。
根据本发明的结构，能够维持导通电流特性而实现底栅型的poly-Si TFT。因此，能够合理地在显示区域的周边形成使用了TFT的驱动电路。
另外，根据本发明，能够通过同一工序来在显示区域形成a-SiTFT、并在驱动电路区域形成poly-Si TFT，因此能够抑制制造成本的上升而实现在基板上嵌入了驱动电路的液晶显示装置。
而且，根据本发明，通过一次光刻工序来进行沟道截断环和poly-Si层或a-Si层的加工，因此能够降低具有沟道截断环的TFT的制造成本。
附图说明
图1是实施例1的剖面示意图。
图2是表示实施例1的制造工序的图。
图3是表示实施例1的接着图2的制造工序的图。
图4是表示实施例1的接着图3的制造工序的图。
图5是表示实施例1的接着图4的制造工序的图。
图6是表示实施例1的接着图5的制造工序的图。
图7是表示实施例1的接着图6的制造工序的图。
图8是表示实施例1的接着图7的制造工序的图。
图9是本发明的TFT的详细图。
图10是实施例2的剖面示意图。
图11是表示实施例2的接着图10的制造工序的图。
图12是表示实施例2的接着图11的制造工序的图。
图13是表示实施例2的接着图12的制造工序的图。
图14是表示实施例2的接着图13的制造工序的图。
图15是表示现有例的TFT结构的图。
图16是表示解决了截止电流问题的TFT结构的图。
具体实施方式
按照实施例公开本发明的详细内容。
(实施例1)
在本实施例的液晶显示装置中，在由纵向延伸且横向排列的图像信号线和横向延伸且纵向排列的扫描信号线所包围的区域上形成有像素，且在各像素中配置有像素电极和用于进行开关的TFT。在显示区域上呈矩阵状排列有包含像素电极和TFT的像素。在显示区域的周边上设置有对向各像素提供图像信号进行控制的驱动电路。在本实施例中，被用于像素部的TFT和被用于驱动电路的TFT均使用底栅型poly-Si TFT。在此，所谓poly-Si TFT是作为半导体而使用poly-Si的意思。
图1是表示本发明的结构的剖面示意图。在图1中，左侧的TFT是被用于驱动电路部的TFT。右侧的TFT是被用于像素部的TFT。任意一个TFT均为使用了poly-Si的底栅型TFT。在像素部的TFT的更右侧形成有端子部。在图1中，为了易于对比而相邻描绘了驱动部TFT、像素部TFT和端子部，但在实际的显示装置中，各元件形成在分离的位置上。
在图1中，在TFT基板101之上形成有基底膜102。在本实施例中，基底膜102为一层SiN膜，但有时也由SiN和SiO2这两层膜来形成。在基底膜102之上形成有栅电极103，覆盖栅电极103而形成有栅极绝缘膜104。在栅极绝缘膜104之上形成有poly-Si层107。该poly-Si层107成为TFT的沟道部。poly-Si层107的膜厚为50nm左右。
覆盖poly-Si层107的沟道部而形成有沟道截断环150。利用沟道截断环150来保护TFT的沟道部，并稳定TFT的特性。覆盖沟道截断环150和poly-Si层107而形成有n+Si层109。利用该n+Si层109能够降低截止电流。
覆盖n+Si层109而形成有源/漏电极(SD电极)113。SD电极113由如下组成构成：基于Mo的屏蔽金属110、Al层111、基于Mo的金属盖层112。如图1所示那样，在本实施例中，n+Si层109和poly-Si层107为面接触，能够减小接触电阻，增加导通电流。利用基于SiN的钝化膜116来保护TFT整体。在钝化膜116之上形成基于有机膜117的平坦化膜，使形成有像素电极119的部分平坦化。
在图1中，在驱动电路部用的TFT的右侧示出被用于像素部的TFT。在本实施例中，像素部的TFT也由poly-Si形成。因此在本实施例中，像素部的TFT的结构也与驱动电路部的TFT相同。像素部的TFT的SD电极113与像素电极119导通，对像素部提供数据信号。即，在覆盖像素部TFT的钝化膜116和基于有机膜117的平坦化膜上形成通孔115，通过该通孔115来导通像素电极119和SD电极113。像素电极119利用作为透明导电膜的ITO来形成。
在图1中，在像素部用TFT的更右侧示出端子部。图1中的端子部布线由与SD电极113相同的层形成。即，用与SD电极113相同的材料来与SD电极113同时形成。端子部周边由钝化膜116和作为平坦化膜的有机膜117所保护。在端子部，为了与外部电路连接而在端子部接触孔118处除去钝化膜116和有机膜117。
端子部布线由金属形成，因此容易被外部环境腐蚀。为了防止端子部布线的腐蚀，利用金属氧化物导电膜130覆盖端子部。金属氧化物导电膜130具体而言使用ITO，该端子部的ITO与像素电极119的ITO同时形成。
图2～图8表示形成图1所示的TFT和端子部的工序。在图2的(a)中，在TFT基板101之上通过等离子体CVD法而成膜作为基底膜102的SiN。然后，通过溅射而成膜用于形成栅电极103的布线层，并通过光刻步骤来进行加工。考虑到后面的激光退火步骤而以高熔点材料(Mo类)来形成栅电极103。
在图2的(b)中，通过等离子体CVD法来成膜成为栅极绝缘膜104的SiO2膜，接着通过等离子体CVD法来成膜a-Si膜。该a-Si膜通过激光退火而被转换为poly-Si膜。为了对a-Si膜进行激光退火，进行脱氢处理(450℃以上的退火处理)，使a-Si膜中的氢脱离。在图2的(c)中，利用连续振荡的固体激光器产生的激光束106来对a-Si进行poly-Si化。
如图3的(a)所示，照射激光后，a-Si层108成为poly-Si层107。在这样形成的poly-Si层107之上，如图3的(b)所示那样，利用SiO类的膜来成膜沟道截断环层150。然后，进行用于加工沟道截断环层150和poly-Si层107的光刻工序。图3的(c)示出通过光刻而在沟道截断环层150之上形成光致抗蚀剂140后的状态。图4的(a)是示出在沟道截断环层150上形成了光致抗蚀剂140的情形的俯视图。
在该状态下，用氟酸类的药液进行湿法蚀刻来加工沟道截断环层150。通过进行过蚀刻，发生侧面蚀刻155，使沟道截断环150比抗蚀剂图案窄。图5的(b)示出该状态。沟道截断环层150之下为poly-Si层107，因此poly-Si层107未被蚀刻。在图4的(b)所示的俯视图中，由光致抗蚀剂140覆盖的部分以外呈现poly-Si层107。
在图5的(a)的状态下，干法蚀刻poly-Si层107。干法蚀刻如图5的(b)的箭头156所示那样，由于没有侧面蚀刻，poly-Si层107被干法蚀刻为与抗蚀剂图案相同的形状。图4的(c)与图5的(b)的俯视图对应，光致抗蚀剂140部分以外被除去poly-Si层107而呈现栅极绝缘膜。
然后，除去光致抗蚀剂140。图5的(c)示出除去光致抗蚀剂140后的状态。图6的(a)是与图5的(b)的俯视图对应的图。如图5的(c)和图6的(a)所示那样，在poly-Si层107的周边存在未被沟道截断环层150覆盖的区域。该周边部分成为与在后形成的SD电极113或n+Si层109的接触部，能够减小导通电阻而增大导通电流。
然后，除去端子部的栅极绝缘膜，形成端子部接触孔118，使端子部露出延伸的栅极布线。然后，通过等离子体CVD来成膜掺杂了P的n+Si层109。接着，通过溅射来成膜SD电极113。SD电极113以与数据信号线相同的层来同时形成。如图7的(b)所示，SD电极113由屏蔽金属层110、Al层111、金属盖层112这三层构成。屏蔽金属层110和金属盖层112层由Mo形成。SD电极113的电导通主要通过Al，Mo被用于防止Al丘、以及在Al与ITO接触的情况下防止Al被氧化而引起的接触不良。
接着如图7的(c)所示，通过光刻步骤和蚀刻步骤来加工SD电极113和n+Si层109。首先，通过湿法蚀刻来加工屏蔽金属层110、Al层111以及金属盖层112层这三层。然后，以SD布线层作为掩模，干法蚀刻n+Si层109和poly-Si层107。图6的(b)示出在该干法蚀刻的中途除去n+Si层109后的状态，示出露出poly-Si层107和栅极绝缘膜的状态。
接着，将SD电极113和沟道截断环层150作为掩模，进一步进行干法蚀刻，加工poly-Si层107。这样，poly-Si层107如图6的(c)所示，仅存在于沟道截断环层150之下和SD布线之下。图6的(c)的虚线示出poly-Si层107存在的区域。至此，形成底栅型的使用了poly-Si的TFT。
接着如图8的(a)所示，通过基于SiN的钝化膜116来覆盖TFT整体。SiN通过等离子体CVD法来成膜。然后如图8的(b)所示，涂敷用于平坦化的感光性有机膜117，通过光刻步骤来进行加工。有机膜117的膜厚为1～2μm左右。将有机膜117作为掩模，蚀刻基于SiN的钝化膜116来形成通孔115。端子部的接触孔118也通过与像素电极119的通孔115相同的工序来同时形成。
然后，作为像素电极119，通过溅射来成膜ITO，在光刻中进行加工，形成像素电极119。ITO与像素电极119同时也形成在端子部上。这样，形成图1所示的TFT基板。
图9是仅这样形成的TFT部分的详细图。在图9中，比图1所示的稍大地形成poly-Si层107的区域。但是，图1和图9的TFT的结构并没有本质差别，都能够没问题地使用本发明。图9的(a)是TFT的俯视图，图9的(b)是图9的(a)的A-A线剖视图。在图9的(a)中，在由虚线p包围的部分上存在poly-Si层107。如图9的(b)所示，poly-Si层107和n+Si层109在较宽的面状的部分S处接触。poly-Si层107与n+Si层109的接触面积较大，因此该部分的电阻并不对导通电流产生恶劣影响。因此，能够增大导通电流。
(实施例2)
在本实施例中，被使用于像素部的TFT是底栅型的a-Si TFT，被使用于驱动电路部的TFT是底栅型的poly-Si TFT。在此，所谓a-Si TFT是在半导体层使用a-Si的意思，所谓poly-Si TFT是在半导体层使用poly-Si的意思。这是由于：在驱动电路部中，迁移率较大，因此工作较快的poly-Si TFT是有利的，在像素部中，易于减小漏电流的a-Si TFT是有利的。
图10是表示本发明第二实施例的结构的剖面示意图。在图10中，左侧的TFT是被使用于驱动电路部的TFT，TFT由poly-Si形成。驱动电路用TFT需要高速工作，因此使用基于poly-Si的TFT。右侧的TFT是被使用于像素部的TFT，TFT由a-Si形成。这是由于：像素部的TFT相对于高速工作，较小的漏电流是更重要的。
像素部的TFT的更右侧形成有端子部。在图1中，为了易于对比而相邻描绘了驱动部TFT、像素部TFT、端子部，但在实际的显示装置中，各像素形成在分离的位置。在图10中，除了像素部的TFT由a-Si形成之外，其余与实施例1的图1相同，因此省略其他说明。
图11～图14示出形成图10所示的TFT和端子部的工序。在图11的(a)中，在TFT基板101之上通过等离子体CVD法来成膜作为基底膜102的SiN。然后，通过溅射来成膜用于形成栅电极103的布线层，通过光刻步骤来对其进行加工。考虑到之后的激光退火步骤，栅电极103用高熔点材料(Mo类)来形成。
在图11的(b)中，通过等离子体CVD法来成膜成为栅极绝缘膜104的SiO2膜，接着通过等离子体CVD法来成膜a-Si膜。在驱动电路部中，a-Si膜通过激光退火而被转换为poly-Si膜。激光使用受激准分子激光，但能够通过受激准分子激光将a-Si转换为poly-Si的膜厚存在限度，为70nm以下。另外，本实施例中的典型的a-Si膜的厚度为50nm。在本实施例中，poly-Si TFT的部分、a-Si TFT的部分都在同一工序中形成，因此a-Si层108、poly-Si层107都为50nm。
在形成a-Si膜之后，如图11的(c)所示，仅对与驱动电路部对应的部分的a-Si膜照射激光1061，加热至450℃左右，进行脱氢处理。这是为了防止在之后使驱动电路部分的a-Si膜结晶化时的退火中氢的爆沸。这样如图12的(a)所示，存在堆积a-Si层后的状态的a-Si层108和脱氢a-Si层区域1081。
然后，如图12的(b)所示，对进行了脱氢处理的与驱动电路部对应的区域的脱氢a-Si层区域1081照射激光，将a-Si膜转换为poly-Si膜。这样，如图12的(c)所示，在一块基板之上形成poly-Si层107和a-Si层108的区域的半导体膜。在图12的(c)中，在形成poly-Si膜的区域的周边残留进行了脱氢处理的a-Si膜1081。通过激光处理将a-Si膜转换为poly-Si膜时，使进行脱氢处理的区域大于poly-Si区域来确保工序的富余，使得不发生氢的爆沸。
然后如图13的(a)所示，通过SiO类的膜来在基板整个面上成膜沟道截断环层150。接着，进行用于加工沟道截断环层150和poly-Si层107的光刻工序。图13的(b)示出通过光刻来在沟道截断环层150之上形成光致抗蚀剂140后的状态。
在该状态下，用氟酸类药液进行湿法蚀刻，加工沟道截断环层150。通过过腐蚀，发生侧面蚀刻155，使沟道截断环150比抗蚀剂图案窄。图13的(c)示出该状态。该加工在poly-Si区域、a-Si区域中共同进行。沟道截断环层150之下是poly-Si层107或a-Si层108，因此未被蚀刻。
在图13的(c)的状态下，干法蚀刻poly-Si层107和a-Si层108。干法蚀刻如图14的(a)的箭头156所示的那样，由于没有侧面蚀刻，poly-Si层107和a-Si层108被干法蚀刻为与抗蚀剂图案相同的形状。
然后，除去光致抗蚀剂140。图14的(b)示出除去光致抗蚀剂140后的状态。如图14的(b)所示，在poly-Si层107和a-Si层108的周边存在未被沟道截断环层150覆盖的区域。该周边部分成为与在后形成的SD电极113的接触部，能够减少导通电阻而增大导通电流。
通常在s-Si TFT中，不是采用沟道截断环150而是采用沟道蚀刻结构。这是因为：在通常的a-Si TFT中，a-Si层108的膜厚较大，因此具有进行沟道蚀刻的余地。但是，本实施例的a-Si TFT的a-Si膜无法厚到50nm左右，因此使用沟道截断环150结构。
省略图示，但除去端子部的栅极绝缘膜，形成端子部接触孔118，使端子部露出延伸的栅极布线。然后，通过等离子体CVD成膜掺杂了P的n+Si层109。接着，通过溅射成膜SD电极113。SD电极113由屏蔽金属层110、Al层111、金属盖层112这三层构成。SD电极113的结构如实施例1中说明的那样。
接着如图14的(c)所示，通过光刻步骤和蚀刻步骤来加工SD电极113和n+Si层109。首先，通过湿法蚀刻来加工屏蔽金属层110、Al层111以及金属盖层112层这三层。然后，将SD布线层作为掩模，干法蚀刻n+Si层109和poly-Si层107或a-Si层108和poly-Si层107。
于是，poly-Si层107或a-Si层108仅存在于沟道截断环层150之下和SD布线之下。这样，形成底栅型的使用了poly-Si的TFT和使用了a-Si的TFT。
接着，通过基于SiN的钝化膜116来覆盖TFT整体。SiN通过等离子体CVD法来成膜。然后，涂敷用于平坦化的感光性有机膜117，通过光刻步骤对其进行加工。有机膜117的膜厚为1～2μm左右。将有机膜117作为掩模，蚀刻基于SiN的钝化膜116来形成通孔115。端子部的接触孔118也通过与像素电极119的通孔115相同的工序来同时形成。
然后，通过溅射成膜ITO来作为像素电极119，在光刻中进行加工，形成像素电极119。ITO与像素电极119同时也形成在端子部。这样，形成图10所示的TFT基板。
这样，根据本实施例，能够在相同的工序中同时形成poly-Si型TFT和a-Si型TFT。另外，能够在同一基板上形成具有导通电流较大的poly-Si型TFT、截止电流较小的a-Si型TFT这样的各种特征的TFT。

Claims (7)

1.一种液晶显示装置，该装置形成有：
呈矩阵状形成有像素电极和薄膜晶体管的显示区域；和
形成在上述显示区域的周边上的包含薄膜晶体管的驱动电路，
其特征在于，
上述薄膜晶体管的结构为：覆盖栅电极而形成有栅极绝缘膜，在上述栅极绝缘膜之上形成有poly-Si层，在上述poly-Si层的主面之上除了周边部而形成有沟道截断环层，n+Si层接触上述poly-Si层的主面的周边部，覆盖上述n+Si层而形成有源/漏电极。
2.根据权利要求1所述的液晶显示装置，其特征在于：
上述n+Si层和上述源/漏电极覆盖上述沟道截断环的一部分。
3.一种液晶显示装置，该装置形成有：
呈矩阵状形成有像素电极和像素用薄膜晶体管的显示区域；和
形成在上述显示区域的周边上的包含驱动电路用薄膜晶体管的驱动电路，
其特征在于，
上述驱动电路用薄膜晶体管和上述像素用薄膜晶体管的结构为：覆盖栅电极而形成有栅极绝缘膜，在上述栅极绝缘膜之上形成有半导体层，在上述半导体层的主面之上除了周边部而形成有沟道截断环层，n+Si层接触上述poly-Si层的主面的周边部，覆盖上述n+Si层而形成有源/漏电极，
上述驱动电路用薄膜晶体管的半导体层由poly-Si形成，上述像素用薄膜晶体管的半导体层由a-Si形成。
4.根据权利要求3所述的液晶显示装置，其特征在于，
上述a-Si的膜厚为70nm以下。
5.根据权利要求3所述的液晶显示装置，其特征在于，
上述n+Si层和上述源/漏电极覆盖上述沟道截断环的一部分。
6.一种液晶显示装置，该装置形成有：
呈矩阵状形成有像素电极和薄膜晶体管的显示区域；和
形成在上述显示区域的周边上的包含薄膜晶体管的驱动电路，
其特征在于，
上述薄膜晶体管的结构为：覆盖栅电极而形成有栅极绝缘膜，在上述栅极绝缘膜之上形成有poly-Si层，在上述poly-Si层之上形成有沟道截断环层，覆盖上述沟道截断环层和上述poly-Si层的一部分而形成有n+Si层和源/漏电极，
上述沟道截断环层通过湿法蚀刻来进行加工，上述poly-Si层通过干法蚀刻来进行加工，
通过上述干法蚀刻进行了加工的上述poly-Si层的端部位于通过上述湿法蚀刻进行了加工的沟道截断环的端部的外侧。
7.根据权利要求6所述的液晶显示装置，其特征在于，
上述n+Si层通过干法蚀刻来进行加工。
CN2009101266410A 2008-03-06 2009-03-05 液晶显示装置 Active CN101526709B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008056718A JP2009211009A (ja) 2008-03-06 2008-03-06 液晶表示装置
JP2008-056718 2008-03-06
JP2008056718 2008-03-06

Publications (2)

Publication Number Publication Date
CN101526709A true CN101526709A (zh) 2009-09-09
CN101526709B CN101526709B (zh) 2011-04-20

Family

ID=41053225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101266410A Active CN101526709B (zh) 2008-03-06 2009-03-05 液晶显示装置

Country Status (3)

Country Link
US (1) US20090225251A1 (zh)
JP (1) JP2009211009A (zh)
CN (1) CN101526709B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997005A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体器件及其制造方法
CN103222061A (zh) * 2010-11-12 2013-07-24 株式会社神户制钢所 布线构造

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111167B2 (ja) * 2008-03-06 2012-12-26 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US20110050168A1 (en) * 2009-08-27 2011-03-03 Electronics And Telecommunications Research Institute Charge control method for vehicle and device thereof
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101602635B1 (ko) * 2009-11-30 2016-03-22 삼성디스플레이 주식회사 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
CN102640272B (zh) * 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5662689B2 (ja) 2010-02-17 2015-02-04 株式会社ジャパンディスプレイ 表示装置およびその製造方法
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP5917127B2 (ja) 2011-12-19 2016-05-11 株式会社ジャパンディスプレイ 液晶表示装置
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
CN104362157B (zh) * 2014-12-02 2017-05-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104867812A (zh) * 2015-03-27 2015-08-26 京东方科技集团股份有限公司 多晶硅薄膜和半导体器件的制备方法、显示基板及装置
KR102563157B1 (ko) * 2015-08-26 2023-08-04 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
US11695039B2 (en) * 2021-07-30 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an active component and a barrier pattern surrounding the active component and method of forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US20070002199A1 (en) * 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997005A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体器件及其制造方法
CN101997005B (zh) * 2009-08-07 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
CN103222061A (zh) * 2010-11-12 2013-07-24 株式会社神户制钢所 布线构造
CN103222061B (zh) * 2010-11-12 2016-11-09 株式会社神户制钢所 布线构造

Also Published As

Publication number Publication date
US20090225251A1 (en) 2009-09-10
JP2009211009A (ja) 2009-09-17
CN101526709B (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
CN101526709B (zh) 液晶显示装置
JP4850057B2 (ja) 液晶表示装置及びその製造方法
JP5226259B2 (ja) 液晶表示装置
US9263481B2 (en) Array substrate
JP5384088B2 (ja) 表示装置
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
US9171940B2 (en) Thin film transistor substrate, display device, and method for manufacturing thin film transistor substrate
KR20140074479A (ko) 표시 기판의 제조 방법
US7994505B2 (en) Liquid crystal display device
US8247817B2 (en) Liquid crystal display device
TW201007951A (en) Display device and manufacturing method thereof
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
JP2009049340A (ja) 電気光学装置及びその製造方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
JP4542452B2 (ja) 薄膜トランジスタの製造方法
US8735890B2 (en) Display substrate and method of manufacturing the display substrate
JP5042662B2 (ja) 液晶表示装置及びその製造方法
US20210240025A1 (en) Liquid crystal display device
JP2010039394A (ja) 表示装置及び表示装置の製造方法
JP5236912B2 (ja) 液晶表示装置
JP2008112925A (ja) 薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路
KR100488924B1 (ko) 액정표시소자의제조방법
JP5092468B2 (ja) 薄膜トランジスタ
KR20080039194A (ko) 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 액정표시 장치 및 유기 발광 다이오드 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110928

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20110928

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090909

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Liquid crystal display device

Granted publication date: 20110420

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231206

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.