CN105185838B - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN105185838B CN105185838B CN201510623515.1A CN201510623515A CN105185838B CN 105185838 B CN105185838 B CN 105185838B CN 201510623515 A CN201510623515 A CN 201510623515A CN 105185838 B CN105185838 B CN 105185838B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- polysilicon
- nanocrystalline
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 120
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 84
- 229920005591 polysilicon Polymers 0.000 claims abstract description 80
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 57
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 387
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000009413 insulation Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 14
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 12
- 229910000085 borane Inorganic materials 0.000 claims description 11
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 239000002159 nanocrystal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 6
- 239000004408 titanium dioxide Substances 0.000 claims 3
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制造方法，该薄膜晶体管包括基板、设置于基板上的缓冲层、设置于缓冲层上的多晶硅层以及设置于多晶硅层上的二氧化硅层和纳米晶硅层，其中二氧化硅层和纳米晶硅层位于同一层。通过上述方式，本发明能够简化LTPS显示面板的制造过程并降低LTPS显示面板的制造成本。
Description
技术领域
本发明涉及领域显示技术领域，特别是涉及一种薄膜晶体管及其制造方法。
背景技术
LTPS(Low Temperature Poly-Silicon，即低温多晶硅)显示面板在高端手机、平板电脑上已获得广泛应用，IPHONE 6手机、LG G3手机、Kindle Fire Hdx平板电脑、Nexus 7平板电脑等产品均使用LTPS显示面板。LTPS技术可以通过激光退火等方法在玻璃基板上形成高迁移率的低温多晶硅半导体层，使显示屏具有高分辨率、低功耗、高反应速度、高开口率等优点。但LTPS显示面板的制造过程非常复杂，常常需要9道光罩以上的制程来生产，复杂的制造过程显著影响了LTPS显示面板的良率和价格。
因此，需要提供一种薄膜晶体管及其制造方法，以解决上述技术问题。
发明内容
本发明主要解决的技术问题是提供一种薄膜晶体管及其制造方法，能够简化LTPS显示面板的制造过程并降低LTPS显示面板的制造成本。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种薄膜晶体管，该薄膜晶体管包括基板、设置于基板上的缓冲层、设置于缓冲层上的多晶硅层以及设置于多晶硅层上的二氧化硅层和纳米晶硅层，其中二氧化硅层和纳米晶硅层位于同一层。
其中，二氧化硅层设置于多晶硅层的中间区域上，纳米晶硅层设置于多晶硅层除多晶硅层的中间区域的其他区域上。
其中，纳米晶硅层掺杂有杂质，纳米晶硅层包括远离多晶硅层的上掺杂部和靠近多晶硅层的下掺杂部，上掺杂部的掺杂浓度大于下掺杂部的掺杂浓度。
其中，薄膜晶体管进一步包括设置于二氧化硅层和纳米晶硅层上的栅绝缘层、设置于栅绝缘层上且仅覆盖栅绝缘层的中间区域的栅极金属层、设置于栅极金属层和栅绝缘层未被栅极金属层覆盖的区域上的层间介质层以及设置于层间介质层上的漏源金属层，漏源金属层通过设置于层间介质层和栅绝缘层上的过孔与纳米晶硅层导通。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种薄膜晶体管的制造方法，该制造方法包括：提供基板；在基板上形成缓冲层；在缓冲层上形成非晶硅层；对非晶硅层进行热氧化，以使得非晶硅层的远离缓冲层的表面形成一层二氧化硅层；对非晶硅层进行处理使其中的非晶硅转变为多晶硅，以使得非晶硅层转变为多晶硅层；对二氧化硅层进行蚀刻，使得蚀刻后的二氧化硅层仅覆盖多晶硅层的部分区域；在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层。
其中，在多晶硅层未被二氧化硅层覆盖的区域上纳米晶硅层包括：利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层未被二氧化硅层覆盖的区域上沉积纳米晶硅层。
其中，在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层包括：利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层未被二氧化硅层覆盖的区域上沉积纳米晶硅层，且在沉积纳米晶硅层时加入硼烷或磷烷对纳米晶硅层进行掺杂。
其中，在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层包括：利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层未被二氧化硅层覆盖的区域上沉积纳米晶硅层，且在沉积纳米晶硅层时加入硼烷或磷烷对纳米晶硅层进行掺杂，在沉积过程中通过控制硼烷或磷烷的通入量，使得纳米晶硅层沉积后包括远离多晶硅层的上掺杂部和靠近多晶硅层的下掺杂部，上掺杂部的掺杂浓度大于下掺杂部的掺杂浓度。
其中，制造方法进一步包括：在二氧化硅层和纳米晶硅层上形成栅绝缘层；在栅绝缘层上形成仅覆盖栅绝缘层的中间区域的栅极金属层；在栅极金属层和栅绝缘层未被栅极金属层覆盖的区域上形成层间介质层；在层间介质层和栅绝缘层上形成过孔；在层间介质层上形成漏源金属层，漏源金属层经该过孔与纳米晶硅层导通。
其中，对非晶硅层进行处理使其中的非晶硅转变为多晶硅，以使得非晶硅层转变为多晶硅层包括：对非晶硅层进行激光准分子退火处理或者固相结晶处理使其中的非晶硅转变为多晶硅，以使得非晶硅层转变为多晶硅层。
本发明的有益效果是：区别于现有技术的情况，本发明薄膜晶体管采用多晶硅和纳米晶硅制得，可以简化LTPS显示面板的制造过程并降低LTPS显示面板的成本。
附图说明
图1是本发明薄膜晶体管的结构示意图；
图2是本发明纳米晶硅层的结构示意图；
图3是本发明的薄膜晶体管的制造方法的流程图；
图4是本发明在基板上形成缓冲层后的示意图；
图5是本发明在缓冲层上形成非晶硅层后的示意图；
图6是本发明对非晶硅层进行热氧化后的示意图；
图7是本发明对非晶硅层进行处理使其中的非晶硅转变为多晶硅后的示意图；
图8是本发明制造方法步骤S16中对二氧化硅层进行蚀刻后的示意图；
图9在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层的示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参阅图1，图1是本发明薄膜晶体管的结构示意图。在本实施例中，薄膜晶体管包括基板10、设置于基板10上的缓冲层11、设置于缓冲层11上的多晶硅层12以及设置于多晶硅层12上的二氧化硅层13和纳米晶硅层14，其中二氧化硅层13和纳米晶硅层14位于同一层。优选地，基板10为陶瓷基板或者玻璃基板。优选地，缓冲层11为双层结构且包括设置于基板10上的氮化硅(SiNx)缓冲层以及设置于氮化硅缓冲层上的二氧化硅(SiO2)缓冲层。缓冲层11可以防止基板10中的金属离子扩散至薄膜晶体管内而影响薄膜晶体管的电性。优选地，二氧化硅层13和纳米晶硅层14的厚度均在1nm～20nm之间。
优选地，二氧化硅层13设置于多晶硅层12的中间区域上，纳米晶硅层14设置于多晶硅层12除多晶硅层12的中间区域的其他区域上。
优选地，请结合图1进一步参阅图2，图2是本发明纳米晶硅层的结构示意图。纳米晶硅层14掺杂有杂质，纳米晶硅层14包括远离多晶硅层12的上掺杂部141和靠近多晶硅层12的下掺杂部142，上掺杂部141的掺杂浓度大于下掺杂部142的掺杂浓度。
薄膜晶体管进一步包括设置于二氧化硅层13和纳米晶硅层14上的栅绝缘层15、设置于栅绝缘层15上且仅覆盖栅绝缘层15的中间区域的栅极金属层16、设置于栅极金属层16和栅绝缘层15未被栅极金属层16覆盖的区域上的层间介质层17以及设置于层间介质层17上的漏源金属层18，漏源金属层18通过设置于层间介质层17和栅绝缘层15上的过孔19与纳米晶硅层14导通。优选地，层间介质层17为氮化硅(SiNx)/二氧化硅(SiO2)叠层结构，更为优选地，层间介质层17包括设置于栅极金属层16和栅绝缘层15未被栅极金属层16覆盖的区域上的氮化硅介质层以及设置于氮化硅介质层上的二氧化硅介质层。
图2中上掺杂部141为高掺杂的纳米晶硅，具有优良的导电性，高掺杂的上掺杂部141可以和漏源金属层18形成良好的欧姆接触，并能以较小的损耗在漏源金属层18和多晶硅层12之间传递电信号。
多晶硅层12也掺杂有杂质。
图2中下掺杂部142的掺杂量小于上掺杂部141掺杂量，掺杂部142的掺杂量大于多晶硅层12的掺杂量，可以避免热载流子效应对薄膜晶体管的损耗。
请参阅图3，图3是本发明的薄膜晶体管的制造方法的流程图。在本实施例中，薄膜晶体管的制造方法包括以下步骤：
步骤S11：提供基板。
在步骤S11中，基板10为玻璃基板或者陶瓷基板，即提供基板具体可以为提供陶瓷基板或者玻璃基板。
步骤S12：在基板上形成缓冲层。
在步骤S12中，请参阅图4，图4是本发明在基板上形成缓冲层后的示意图。缓冲层11为双层结构且包括设置于基板10上的氮化硅(SiNx)缓冲层以及设置于氮化硅缓冲层上的二氧化硅(SiO2)缓冲层。在基板10上形成缓冲层11具体可以为：在基板上形成氮化硅缓冲层；在氮化硅缓冲层上形成二氧化硅缓冲层。缓冲层11可以防止基板10中的金属离子扩散至薄膜晶体管内而影响薄膜晶体管的电性。优选地，在基板10上形成缓冲层11具体为：利用化学气相沉积法在基板10上沉积缓冲层11。更具体的，在基板10上形成缓冲层11具体为：利用化学气相沉积法在基板10上沉积氮化硅缓冲层；利用化学气相沉积法在氮化硅缓冲层上沉积二氧化硅缓冲层。
步骤S13：在缓冲层上形成非晶硅层。
在步骤S13中，请参阅图5，图5是本发明在缓冲层上形成非晶硅层后的示意图。在缓冲层11上形成非晶硅层12a具体为：利用化学气相沉积法在缓冲层11上沉积非晶硅层12a.
步骤S14：对非晶硅层进行热氧化，以使得非晶硅层的远离缓冲层的表面形成一层二氧化硅层。
在步骤S14中，请参阅图6，图6是本发明对非晶硅层进行热氧化后的示意图。对非晶硅层12a进行热氧化，以使得非晶硅层12a的远离缓冲层11的表面形成一层二氧化硅层13。在非晶硅层12a的上表面的一层非晶硅被氧化形成一层二氧化硅层13。
步骤S15：对非晶硅层进行处理使其中的非晶硅转变为多晶硅，以使得非晶硅层转变为多晶硅层。
在步骤S15中，请参阅图7，图7是本发明对非晶硅层进行处理使其中的非晶硅转变为多晶硅后的示意图。对非晶硅层12a进行处理使其中的非晶硅转变为多晶硅，以使得非晶硅层12a转变为多晶硅层12具体为：对非晶硅层12a进行激光准分子退火处理或者固相结晶处理使其中的非晶硅转变为多晶硅，以使得非晶硅层12a转变为多晶硅层12。
步骤S16：对二氧化硅层进行蚀刻，使得蚀刻后的二氧化硅层仅覆盖多晶硅层的部分区域。
在步骤S16中，请参阅图8，图8是本发明制造方法步骤S16中对二氧化硅层进行蚀刻后的示意图。在二氧化硅层13上表面涂布光阻，用定义栅极金属层的光罩进行曝光。曝光之后，对光阻进行蚀刻，使栅极金属层位置(二氧化硅层13的中间区域)的光阻得以保留；完成光阻蚀刻后，对的二氧化硅层13进行蚀刻，使得蚀刻后的二氧化硅层13仅覆盖多晶硅层12的部分区域，二氧化硅层13覆盖多晶硅层的中间区域，该中间区域与之后要形成的栅极金属层16的区域上下对应(具体请参见图1)。
步骤S17：在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层。
在步骤S17中，请参阅图9，图9在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层的示意图。具体地，在多晶硅层12未被二氧化硅13层覆盖的区域上纳米晶硅层14包括：利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层12未被二氧化硅层13覆盖的区域上沉积纳米晶硅层14。更具体地，在多晶硅层12未被二氧化硅层13覆盖的区域上形成纳米晶硅层14包括：利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层12未被二氧化硅层13覆盖的区域上沉积纳米晶硅层14，且在沉积纳米晶硅层14时加入硼烷或磷烷对纳米晶硅层14进行掺杂。更具体地，在多晶硅层12未被二氧化硅层13覆盖的区域上形成纳米晶硅层14包括：利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层12未被二氧化硅层13覆盖的区域上沉积纳米晶硅层14，且在沉积纳米晶硅层14时加入硼烷或磷烷对纳米晶硅层14进行掺杂，在沉积过程中通过控制硼烷或磷烷的通入量，使得纳米晶硅层14沉积后包括远离多晶硅层12的上掺杂部141和靠近多晶硅层12的下掺杂部142，上掺杂部141的掺杂浓度大于下掺杂部142的掺杂浓度。可以用PECVD(等离子增强化学气相沉积法)高氢稀释(利用等离子体增强化学气相沉积技术，在高氢稀释条件下，沉积纳米晶硅)的方法来制备，且PECVD沉积过程中可适当通入硼烷(Borane)或磷烷(Phosphine)进行纳米晶硅14掺杂。完成沉积后，通过湿法蚀刻来去除残余光阻，仅保留多晶硅层12未被二氧化硅层13覆盖的区域上沉积的纳米晶硅层14。
在步骤S17之后，制造方法进一步包括：在二氧化硅层13和纳米晶硅层14上形成栅绝缘层15；在栅绝缘层15上形成仅覆盖栅绝缘层15的中间区域的栅极金属层16；在栅极金属层16和栅绝缘层15未被栅极金属层16覆盖的区域上形成层间介质层17；在层间介质层17和栅绝缘层15上形成过孔18；在层间介质层17上形成漏源金属层19，漏源金属层19经该过孔18与纳米晶硅层14导通。经上述步骤后形成如图1所示的薄膜晶体管。
本发明的有益效果是：区别于现有技术的情况，本发明薄膜晶体管采用多晶硅和纳米晶硅制得，可以简化LTPS显示面板的制造过程并降低LTPS显示面板的成本。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括基板、设置于所述基板上的缓冲层、设置于所述缓冲层上的多晶硅层以及设置于所述多晶硅层上的二氧化硅层和纳米晶硅层，其中所述二氧化硅层和所述纳米晶硅层位于同一层；所述二氧化硅层由形成在缓冲层上的非晶硅层远离所述缓冲层的表面经过热氧化形成，所述二氧化硅层经过蚀刻且仅覆盖所述多晶硅层的部分区域，所述多晶硅层由所述非晶硅层中未被热氧化的部分进行处理转变形成，所述纳米晶硅层形成在所述多晶硅层未被所述二氧化硅层覆盖的区域上。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述二氧化硅层设置于所述多晶硅层的中间区域上，所述纳米晶硅层设置于所述多晶硅层除所述多晶硅层的中间区域的其他区域上。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述纳米晶硅层掺杂有杂质，所述纳米晶硅层包括远离所述多晶硅层的上掺杂部和靠近所述多晶硅层的下掺杂部，所述上掺杂部的掺杂浓度大于所述下掺杂部的掺杂浓度。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管进一步包括设置于所述二氧化硅层和所述纳米晶硅层上的栅绝缘层、设置于所述栅绝缘层上且仅覆盖所述栅绝缘层的中间区域的栅极金属层、设置于所述栅极金属层和所述栅绝缘层未被所述栅极金属层覆盖的区域上的层间介质层以及设置于所述层间介质层上的漏源金属层，所述漏源金属层通过设置于所述层间介质层和所述栅绝缘层上的过孔与所述纳米晶硅层导通。
5.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括：
提供基板；
在所述基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
对所述非晶硅层进行热氧化，以使得所述非晶硅层的远离所述缓冲层的表面形成一层二氧化硅层；
对所述非晶硅层进行处理使其中的非晶硅转变为多晶硅，以使得所述非晶硅层转变为多晶硅层；
对所述二氧化硅层进行蚀刻，使得蚀刻后的所述二氧化硅层仅覆盖所述多晶硅层的部分区域；
在所述多晶硅层未被所述二氧化硅层覆盖的区域上形成纳米晶硅层。
6.根据权利要求5所述的制造方法，其特征在于，所述在所述多晶硅层未被所述二氧化硅层覆盖的区域上形成纳米晶硅层包括：
利用等离子体增强化学气相沉积法，在高氢稀释条件下，在所述多晶硅层未被所述二氧化硅层覆盖的区域上沉积所述纳米晶硅层。
7.根据权利要求6所述的制造方法，其特征在于，所述在所述多晶硅层未被所述二氧化硅层覆盖的区域上形成纳米晶硅层包括：
利用等离子体增强化学气相沉积法，在高氢稀释条件下，在所述多晶硅层未被所述二氧化硅层覆盖的区域上沉积所述纳米晶硅层，且在沉积所述纳米晶硅层时加入硼烷或磷烷对所述纳米晶硅层进行掺杂。
8.根据权利要求7所述的制造方法，其特征在于，所述在所述多晶硅层未被所述二氧化硅层覆盖的区域上形成纳米晶硅层包括：
利用等离子体增强化学气相沉积法，在高氢稀释条件下，在所述多晶硅层未被所述二氧化硅层覆盖的区域上沉积所述纳米晶硅层，且在沉积所述纳米晶硅层时加入硼烷或磷烷对所述纳米晶硅层进行掺杂，在沉积过程中通过控制所述硼烷或磷烷的通入量，使得所述纳米晶硅层沉积后包括远离所述多晶硅层的上掺杂部和靠近所述多晶硅层的下掺杂部，所述上掺杂部的掺杂浓度大于所述下掺杂部的掺杂浓度。
9.根据权利要求5所述的制造方法，其特征在于，所述制造方法进一步包括：
在所述二氧化硅层和所述纳米晶硅层上形成栅绝缘层；
在所述栅绝缘层上形成仅覆盖所述栅绝缘层的中间区域的栅极金属层；
在所述栅极金属层和所述栅绝缘层未被所述栅极金属层覆盖的区域上形成层间介质层；
在所述层间介质层和所述栅绝缘层上形成过孔；
在所述层间介质层上形成漏源金属层，所述漏源金属层经所述过孔与所述纳米晶硅层导通。
10.根据权利要求5所述的制造方法，其特征在于，对所述非晶硅层进行处理使其中的非晶硅转变为多晶硅，以使得所述非晶硅层转变为多晶硅层包括：
对所述非晶硅层进行激光准分子退火处理或者固相结晶处理使其中的非晶硅转变为多晶硅，以使得所述非晶硅层转变为多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510623515.1A CN105185838B (zh) | 2015-09-25 | 2015-09-25 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510623515.1A CN105185838B (zh) | 2015-09-25 | 2015-09-25 | 薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105185838A CN105185838A (zh) | 2015-12-23 |
| CN105185838B true CN105185838B (zh) | 2019-03-15 |
Family
ID=54907811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510623515.1A Active CN105185838B (zh) | 2015-09-25 | 2015-09-25 | 薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185838B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571306A (zh) * | 2016-10-27 | 2017-04-19 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制造方法 |
| CN114496737A (zh) * | 2020-11-12 | 2022-05-13 | 长鑫存储技术有限公司 | 半导体器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915347A (zh) * | 2013-01-08 | 2014-07-09 | 国际商业机器公司 | 薄膜晶体管及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177097A (ja) * | 1999-12-10 | 2001-06-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタ及びその製造方法 |
| KR101761634B1 (ko) * | 2010-10-19 | 2017-07-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP2013161963A (ja) * | 2012-02-06 | 2013-08-19 | Panasonic Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び表示装置 |
-
2015
- 2015-09-25 CN CN201510623515.1A patent/CN105185838B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915347A (zh) * | 2013-01-08 | 2014-07-09 | 国际商业机器公司 | 薄膜晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105185838A (zh) | 2015-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| US9935183B2 (en) | Multilayer passivation or etch stop TFT | |
| CN106098628B (zh) | Tft背板的制作方法及tft背板 | |
| CN106910748A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN103840010B (zh) | 薄膜晶体管与其制造方法及具有其的阵列基板和显示装置 | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| CN105206626B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104576753B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| TWI508183B (zh) | 形成含氧半導體薄膜電晶體之方法 | |
| WO2018152875A1 (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
| CN108987279A (zh) | 薄膜晶体管的制造方法 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN107275390A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| CN105470312A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN108346620A (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2017008410A1 (zh) | 一种薄膜晶体管结构及其制备方法 | |
| CN105185838B (zh) | 薄膜晶体管及其制造方法 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| WO2016011755A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示设备 | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN104658898A (zh) | 低温多晶硅薄膜的制作方法 | |
| WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| CN105702622B (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |