JP2011519152A - 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ - Google Patents

相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ Download PDF

Info

Publication number
JP2011519152A
JP2011519152A JP2011503484A JP2011503484A JP2011519152A JP 2011519152 A JP2011519152 A JP 2011519152A JP 2011503484 A JP2011503484 A JP 2011503484A JP 2011503484 A JP2011503484 A JP 2011503484A JP 2011519152 A JP2011519152 A JP 2011519152A
Authority
JP
Japan
Prior art keywords
transistor
silicide
impurity
group
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011503484A
Other languages
English (en)
Other versions
JP5529846B2 (ja
Inventor
ラリウ，ギレム
デュボワ，エマニュエル
Original Assignee
サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） filed Critical サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス）
Publication of JP2011519152A publication Critical patent/JP2011519152A/ja
Application granted granted Critical
Publication of JP5529846B2 publication Critical patent/JP5529846B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Abstract

ゲート電極（１４、２８）によって制御されるチャネル（２０、３４）によって接続される金属ショットキーのソース電極（１０、２４）、及びドレイン電極（１２、２６）を有する相補型ｐ、及びｎＭＯＳＦＥＴトランジスタ（３、４）を製造する方法であって、ｐ、及びｎトランジスタの双方のための単一のシリサイドからソース電極、及びドレイン電極を製造することと、相補型ｎトランジスタ（４）をマスクして、シリサイドと、ｐトランジスタのチャネル（２０）との間の界面（２２）における周期表のＩＩ族、及びＩＩＩ族からの第１の不純物（２１）を偏析することと、相補型ｐトランジスタ（３）をマスクして、シリサイドと、ｎトランジスタのチャネル（３４）との間の界面（３６）における周期表のＶ族、及びＶＩ族からの第２の不純物（３５）を偏析することと、を有する。
【選択図】図１

Description

本発明は、半導体基板上に配置される金属ソースショットキー電極、及び金属ドレインショットキー電極を有し、それぞれのトランジスタのソース電極、及びドレイン電極が、ゲート電極によって制御されるチャネルで接続される相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法に関する。
また、本発明は、少なくとも１つのｐトランジスタと、少なくとも１つのｎトランジスタとを有する型式であって、それぞれのトランジスタが、金属ソースショットキー電極、及び金属ドレインショットキー電極を有し、シリコン基板上に配置されるシリサイドから形成され、それぞれのトランジスタのソース電極、及びドレイン電極が、ゲート電極によって制御されるチャネルで接続される電子デバイスに関する。
また、この電子デバイスを包含するプロセッサに関する。
米国特許第７０５２９４５号Ｂ２は、半導体基板上に配置される金属ソースショットキー電極、及び金属ドレインショットキー電極を有する相補型ｐ、及びｎＭＯＳＦＥＴトランジスタを製造する方法を説明する。それぞれのｐトランジスタのソース電極、及びドレイン電極の製造は、白金シリサイド、パラジウムシリサイド、又はイリジウムシリサイドから行われる。それぞれのｎトランジスタのソース電極、及びドレイン電極の製造は、エルビウムなどの希土類ベースのシリサイドから行われる。それぞれのトランジスタのソース電極、及びドレイン電極は、チャネルで接続される。それぞれのｐトランジスタのチャネルは、ヒ素、リン、及びアンチモンから構成されるグループからの元素によってドープされる。それぞれのnトランジスタのチャネルは、ホウ素、インジウム、及びガリウムから構成されるグループからの元素によってドープされる。この方法によって、ｐトランジスタ、及びnトランジスタの１００ナノメータよりも小さい長さのチャネルを取得することが可能である。チャネルの長さは、チャネルによって接続されるソース電極、及びドレイン電極を分離する距離である。
２００５年に米国半導体工業会によって刊行された国際半導体テクノロジーロードマップ(International Technology Roadmap of Semiconductor, ＩＴＲＳ)２００５による１８ｎｍのゲート長に対応するテクノロジノードのボトルネックを、以下に具体的に示す。
Ｉ：チャネルとの接合におけるドーパントの高い溶解度、及びソース電極、及びドレイン電極の張り出し部分（extensions）の非常に浅い深さ（Xj=5.1nm）
ＩＩ：チャネルと、ソース電極、及びドレイン電極との間の接合における急激な濃度勾配（1nm/decadeより小さい）
ＩＩＩ：非常に薄いシリサイドの厚さ（10nm）
ＩＶ：シリサイドを形成する間の低減されるシリコン消費（８．４ｎｍより小さい）
Ｖ：シリサイドのスクエア当たりの非常に低い抵抗（10nmの厚さのシリサイドで１５．８Ω／□）
ＶＩ：シリサイドと、チャネルとの間の界面におけるソース電極、及びドレイン電極の非常に低い比接触抵抗（specific contact resistance）（5.4x10-9Ω×cm2）
ＶＩＩ：低い合計接触抵抗（６０〜８０Ω×μｍ）
米国特許第７０５２９４５号Ｂ２で説明される相補型ｐ、及びｎＭＯＳＦＥＴトランジスタは、ボトルネックＩ、及びＩＩを防ぐことが可能である。ソースショットキー電極、及びドレインショットキー電極と、チャネルとの間の接合は、ドープされず、ボトルネックＩＩＩ〜Ｖを防ぐことが可能である。シリサイドの厚さは、ソースショットキー電極、及びドレインショットキー電極のために制限されない。
しかしながら、米国特許第７０５２９４５号Ｂ２で説明される相補型ｐ、及びｎＭＯＳＦＥＴトランジスタは、０．２ｅＶ付近のショットキー障壁を有する。白金シリサイドから製造されるｐチャネルのソース電極、及びドレイン電極では、ショットキー障壁は、実質的に０．１５ｅＶに等しくなる。イッテルビウム、エルビウムなどの希土類ベースから製造されるｎチャネルのソース電極、及びドレイン電極ではそれぞれ、ショットキー障壁は、０．２ｅＶ、０．２５ｅＶに実質的に等しくなる。これらの比較的高いショットキー障壁では、上述の技術的なボトルネックＶＩ、及びＶＩＩを解決することは可能ではない。また、従来のアプローチを使用して製造されるＭＯＳＦＥＴトランジスタ、すなわちチャネルと、ソース電極、及びドレイン電極との間に強くドープされた接合を有するトランジスタによって取得される性能に相当する性能を取得することは可能ではない。実際には、高い障壁によって、ソース電極、及びドレイン電極の十分な比接触抵抗を取得することが妨げられる。
さらに、米国特許第７０５２９４５号Ｂ２で説明される相補型ｐ、及びｎＭＯＳＦＥＴトランジスタを製造する方法は、希土類ベースのシリサイドを組み込んで、ｎトランジスタのソース電極、及びドレイン電極を製造するために、比較的複雑になる。希土類の組み込みは、酸素に非常に敏感であり、かつ超高真空において実行しなければならない。超高真空の用語は、非常に高い真空を示すために使用される。
したがって、本発明は、ショットキーソース電極、及びショットキードレイン電極を有する相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造を著しく簡素化するとともに、ソース電極、及びドレイン電極の比接触抵抗を最小化するために、この相補型ｐ、及びｎＭＯＳＦＥＴトランジスタのソース電極、及びドレイン電極のショットキー障壁を大幅に低減することを目的とする。
そのためには、本発明は、
半導体基板上に配置されるｐトランジスタ、及びｎトランジスタの双方のための単一のシリサイドからソース電極、及びドレイン電極を製造することと、
シリサイドと、ｐトランジスタのチャネルとの間の界面における周期表のＩＩ族、及びＩＩＩ族から第１の不純物を偏析（segregate）して、相補型ｎトランジスタをマスクしてｐトランジスタのソース電極、及びドレイン電極を製造することと、
シリサイドと、ｎトランジスタのチャネルとの間の界面における周期表のＶ族、及びＶＩ族から第２の不純物を偏析して、相補型ｐトランジスタをマスクしてｎトランジスタのソース電極、及びドレイン電極を製造することと、
を有する上述の形式の製造方法に関する。
他の実施形態に従うと、本発明に係る製造方法は、以下の特徴の１つ、又はいくつかを単独で、又はいくつがの技術的に可能な組み合わせで有する。
単一のシリサイドは、シリコンと、白金とを有する合金である。
単一のシリサイドは、ニッケルと、シリコンとを有する合金である。
本方法は、固体シリコン（solid silicon）、ＳＯＩ(Silicon on Insulator)、ＳＯＮ（Silicon on Nothing）、及びゲルマニウムベースの基板から構成されるグループから、基板を選択することを含む。
本方法は、無歪チャネル（non-strained channel）、絶縁体上の歪みシリコン基板を使用することによる歪みチャネル、ソース区域、及びドレイン区域の選択エピタキシーにより歪みチャネル、歪み誘電材料の層を有するチャネル、フランジ状チャネル（flanged channel）、及びナノワイヤベースチャネルから構成されるグループから、そのチャネルを製造する技術を選択することを含む。
ベリリウム、マグネシウム、カルシウム、ストロンチウム、及びバリウムから構成されるＩＩ族の元素のリストから、ｐトランジスタのために第１の不純物を選択することを含む。
ホウ素、アルミニウム、ガリウム、及びインジウムから構成されるＩＩＩ族の元素のリストから、ｐトランジスタのために第１の不純物を選択することを含む。
リン、ヒ素、及びアンチモンから構成されるＶ族の元素のリストから、ｎトランジスタのために第２の不純物を選択することを含む。
硫黄、セレン、及びテルルから構成されるＶＩ族の元素のリストから、ｎトランジスタのために第２の不純物を選択することを含む。
偏析された第１の不純物、及び第２の不純物の濃度は、5×107/cm3と、5×1021/cm3との間である。
第１の不純物、及び第２の不純物のは、シリサイドへの注入、金属への注入、及びシリサイド前の注入から構成されるクループの中の注入によって実行される。
第１の不純物、及び第２の不純物の偏析は、シリサイドへの注入によって実行され、本方法は、
相補型ｎトランジスタをマスクして、周期表の元素のＩＩ族、及びＩＩＩ族からの元素で形成される第１の不純物をシリサイドに注入するステップと、
相補型ｐトランジスタをマスクして、周期表の元素のＶ族、及びＶＩ族からの元素で形成される第２の不純物をシリサイドに注入するステップと、
低温アニールによる活性化によって、シリサイドと、チャネルとの間の界面において、第１の不純物、及び第２の不純物を偏析するステップと、
を有し、第１の不純物、及び第２の不純物を偏析するステップの単一の活性化のためのアニーリング温度は、摂氏７００度よりも低い。
本発明の他の対象は、ｐトランジスタ、及びｎトランジスタのソース電極、及びドレイン電極のための単一のシリサイドがあることを特徴とする上述の形式の電子デバイスである。ｐトランジスタのソース電極、及びドレイン電極は、シリサイドと、ｐトランジスタのチャネルとの間の界面において偏析される第１の不純物であって、周期表のＩＩ族、及びＩＩＩ族の元素である第１の不純物を有することを特徴とする。そして、ｎトランジスタのソース電極、及びドレイン電極は、シリサイドと、ｎトランジスタのチャネルとの間の界面において偏析される第２の不純物であって、周期表のＶ族、及びＶＩ族の元素である第２の不純物を有することを特徴とする。
他の実施形態に従うと、本発明に係る電子デバイスは、以下の特徴を有する。
電子デバイスは、ＣＭＯＳインバータ回路、論理ゲート、マルチプレクサ、揮発性メモリ、及び不揮発性メモリから構成されるグループに属する。
本発明の他の対象は、先に規定した少なくとも１つの電子デバイスを含むことを特徴とするプロセッサである。
本発明、及びその有利な点は、単なる一例として提供され、かつ添付した図面に関連して提供される以下の説明を読むことによって、より理解することになるであろう。
本発明の第１の実施形態に従う、絶縁体基板上のシリコンであって、シリサイドは、シリコンフィルムの全てを消費していない電子デバイスの横断面を示す図である。 本発明の第１の実施形態に従う製造方法のゲート電極を形成するステップを示す図である。 本発明の第１の実施形態に従う製造方法のソース電極、及びドレイン電極の単一のシリサイドを形成するステップを示す図である。 本発明の第１の実施形態に従う製造方法において、ｐトランジスタのソース電極、及びドレイン電極のシリサイドにＩＩ族、又はＩＩＩ族の不純物を注入するステップを示す図である。 本発明の第１の実施形態に従う製造方法において、ｎトランジスタのソース電極、及びドレイン電極のシリサイドにＶ族、又はＶＩ族の不純物を注入するステップを示す図である。 本発明の第１の実施形態に従う製造方法において、低温アニーリングによる活性化によって、シリサイドと、ｐトランジスタ、及びｎトランジスタのチャネルとの間の界面において不純物を偏析するステップを示す図である。 本発明の第１の実施形態に従って、相補型ｐ、及びｎＭＯＳＦＥＴトランジスタにおいて、ドレイン電極の供給電圧の絶対値を０．１Ｖから１．６Ｖまで０．２５Ｖずつ変化させて、ゲート電極の供給電圧の関数としてドレイン電流の変遷を示す曲線の組を示す図である。 本発明の第１の実施形態に従って、相補型ｐ、及びｎＭＯＳＦＥＴトランジスタにおいて、ゲート電極の供給電圧の絶対値を０Ｖから２Ｖまで０．２５Ｖずつ変化させて、ドレイン電極の供給電圧の関数としてドレイン電流の変遷を示す曲線の組を示す図である。 本発明の第１の実施形態に従って、アニーリング温度の関数としてホウ素不純物の偏析の後に、ｐトランジスタの正孔のショットキー障壁の変遷の結果を示す図である。 本発明の第１の実施形態に従って、アニーリング温度の関数としてヒ素不純物の偏析の後のｎトランジスタの電子のショットキー障壁の変遷の結果を示す図である。 本発明の第２の実施形態に従って、アニーリング温度の関数として硫黄不純物の偏析の後のｎトランジスタの電子のショットキー障壁の変遷の結果を示す図である。 本発明の第３の実施形態に従う、絶縁体基板上のシリコンであって、シリサイドは、シリコンフィルムの全てが消費されている電子デバイスの横断面を示す図である。 本発明の第３の実施形態に従う製造方法のソース電極、及びドレイン電極の単一のシリサイドを形成するステップを示す図である。 本発明の第４の実施形態に従う、固体シリコンの基板の電子デバイスの横断面を示す図である。
図１において、電子デバイス２は、ｐＭＯＳＦＥＴトランジスタ３と、相補型ｎＭＯＳＦＥＴトランジスタ４とを有する。ｐＭＯＳＦＥＴトランジスタ３は、ｎＭＯＳＦＥＴトランジスタ４から絶縁体区域５によって、分離される。相補型ＭＯＳＦＥＴトランジスタ３、及び４は、半導体基板６上に製造される。説明される実施形態では、基板６は、シリコンオンインシュレータ（ＳＯＩ）である。
ＳＯＩ基板６は、絶縁層８、及びシリコンの薄膜層９に連続的に覆われるシリコンウェハ７から形成される。絶縁層８は、シリカ（ＳｉＯ2）の層などである。薄膜層９、すなわち活性層（active layer）は、３０ｎｍよりも薄い膜厚を有し、好適には２ｎｍから１５ｎｍの間である。完全に空乏化した（depleted）活性層９は、5×1015〜5×1017cm-3程度にわずかにドープされる。ドープは、ｐＭＯＳＦＥＴトランジスタ３は、ｐ型であり、ｎＭＯＳＦＥＴトランジスタ４は、ｎ型である。
ｐＭＯＳＦＥＴトランジスタ３は、ソース電極１０と、ドレイン電極１２と、ゲート電極１４とを有する。ゲート電極１４は、ゲート絶縁層１６、及びゲート電極１４のいずれかの側面に配置される絶縁支柱（insulating struts）１８とによって、他の構造から電気的に絶縁される。
ソース電極１０、及びドレイン電極１２は、ゲート電極１４に並べられる。ソース電極１０、及びドレイン電極１２は、チャネル２０で接続される。ソース電極１０、及びドレイン電極１２のそれぞれにおいて、第１の不純物２１は、一方では、対応する電極１０、及び１２と、チャネル２０との間の界面領域２２で偏析され、他方では、対応する電極１０、及び１２と、基板６との間で、偏析される。
ｎＭＯＳＥＴトランジスタ４は、ソース電極２４と、ドレイン電極２６と、ゲート電極２８とを有する。ゲート電極２８は、絶縁ゲート層３０と、ゲート電極２８のいずれかの側面に配置される絶縁支柱３２とによって、他の構造から電気的に絶縁される。
ソース電極２４、及びドレイン電極２６は、ゲート電極２８に並べられる。ソース電極２４、及びドレイン電極２６は、チャネル３４で接続される。ソース電極２４、及びドレイン電極２６のそれぞれにおいて、第２の不純物３５は、一方では、対応する電極２４、及び２６と、チャネル３４との間の界面区域３６で偏析され、他方では、対応する電極２４、及び２６と、基板６との間で、偏析される。
ｐトランジスタ３、及びｎトランジスタ４のソース電極１０、及び２４、並びにドレイン電極１２、及び２６は、金属ショットキー電極であり、単一のシリサイドから形成される。単一のシリサイドは、シリコンと、白金との合金（ＰｔＳｉ）などである。
チャネル２０、及び３４はそれぞれ、不歪チャネルなどである。チャネル２０、及び３４はそれぞれ、対応するゲート電極１４、及び２８によって、オフモードと、オンモードとの間で制御できる。オフモードにおいて、ソース電極１０、及び２４と、ドレイン電極１２、及び２６との間のチャネル２０、及び３４を循環する電流は、実質的に零である。オンモードにおいて、電荷キャリアは、チャネル２０、及び３４において実質的に自由に移動する。電流は、ソース電極１０、及び２４からドレイン電極１２、及び２６に向かって循環する。
チャネル２０、及び３４を構成するキャリアは、活性層９の主要なキャリアである。すなわち、ｎドープでは電子であり、ｐドープでは正孔である。
ゲート電極１４、及び２８はそれぞれ、タングステンなどの金属で作られる。絶縁層１６、及び３０は、シリカ（ＳｉＯ2）などの熱酸化（thermal oxide）で作られる。絶縁支柱１８、及び３２は、窒化ケイ素（ＳｉＮ）などの誘電材料から作られる。
ｐＭＯＳＦＥＴトランジスタのそれぞれの界面区域２２で偏析される第１の不純物２１は、元素周期表のＩＩ族、及びＩＩＩ族の元素である。上述の実施形態では、第１の不純物は、ホウ素である。
ｎＭＯＳＦＥＴトランジスタのそれぞれの界面区域３６で偏析される第２の不純物３５は、元素周期表のＶ族、及びＶＩ族の元素である。上述の実施形態では、第２の不純物は、ヒ素である。
偏析された不純物２１、及び３５の濃度は、5×107/cm3と5×1021/cm3との間であり、好適には、5×1020/cm3に等しい。
ここで、電子デバイス２を製造する方法は、図２〜６を使用して説明される。
製造方法は、絶縁区域５を形成し、トランジスタ３、及び４のｐ型、及びｎ型に従って活性層９をドープすることによって、ＳＯＩを製造することによって開始する。
図２に示すように、対応するゲート電極１４、及び２８によって覆われる絶縁層１６、及び３０を形成することが続く。次いで、誘電支柱１８、及び３２は、等方性の蒸着、及び異方性のプラズマエッチングにより、対応するゲート電極のそれぞれの側面につくられる。
図３に示すように、製造方法は、単一のシリサイドを形成するステップにより続けられる。単一のシリサイドは、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６の区域において、シリコンと、白金との合金（ＰｔＳｉ）の基部から形成される。説明される実施形態において、基板６のシリコンの薄膜層９の膜厚は、シリサイドにより完全には消費（consume）されない。シリコンの高純度の層は、一方でソース電極１０、及び２４、並びにドレイン電極１２、及び２６の間の区域に残り、他方で絶縁層８に残る。シリサイドが形成されるとき、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６の間の区域は、ゲート電極１４、及び２８に並べられる。
図４〜６に示すように、説明される実施形態において、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６と、チャネル２０、及び３４との間の界面における不純物２１、及び３５の偏析は、シリサイドへの注入（implantation to silicide、ＩＴＳ）によって、実施される。
図４に示すように、製造方法の次のステップにおいて、周期表のＩＩ族、及びＩＩＩ族からの第１の不純物２１を、ソース電極１０、及びドレイン電極１２の区域のシリサイドにイオン注入によって閉じ込める（confine）ことを含む。説明される実施形態において、区域１０、及び１２に注入される第１の不純物２１は、ホウ素原子である。ゲート電極２８とともに、ソース電極２４、及びドレイン電極２６の区域は、ホウ素である第１の不純物２１が注入されないように、マスク３８によって保護される。
シリサイドの密度は、シリコンの密度の４倍であるので、イオン注入の間、ホウ素不純物２１は、ソース電極１０、及びドレイン電極１２の区域のシリサイド層ですぐに停止する。金属ゲート電極１４は、ソース電極１０、及びドレイン電極１２の区域の間に位置する活性層９の部分にホウ素不純物が到達しないように、イオン注入の間、スクリーンとしての機能を果たす。したがって、注入の後、ホウ素不純物２１は、活性層９に到達している非常に少ない少数との関連で、主にソース電極１０、及びドレイン電極１２の区域に位置する。
図５に示すように、製造方法の次のステップにおいて、周期表のＶ族、及びＶＩ族からの第２の不純物３５を、ソース電極２４、及びドレイン電極２６の区域のシリサイドにイオン注入によって閉じ込める。説明される実施形態において、区域２４、及び２６に注入される第２の不純物３５は、ヒ素原子である。ゲート電極１４とともに、ソース電極１０、及びドレイン電極１２の区域は、ヒ素である第２の不純物３５が注入されないように、マスク４２によって保護される。先に説明した第１の不純物２１の注入ステップと同様に、シリサイドの密度は、シリコンの密度の４倍であり、かつ金属ゲート電極２８のスクリーンの役割によって、ヒ素不純物３５は、活性層９に到達している非常に少ない少数との関連で、主にソース電極２４、及びドレイン電極２６の区域に位置する。
図６に示すように、電子デバイス２の製造方法の最後のステップは、低温アニーリングステップから構成され、先に注入された第１の不純物２１、及び第２の不純物３５を、一方でソース電極１０、及び２４、並びにドレイン電極１２、及び２６それぞれのシリサイドと、対応するチャネル２０、及び３４との界面において偏析し、他方でソース電極１０、及び２４、並びにドレイン電極１２、及び２６それぞれのシリサイドと、基板６との間で偏析する。アニーリング温度は、摂氏７００度よりも低く、好適には摂氏６００度に等しい。
電子デバイス２の動作概念は、ＭＯＳ蓄積トランジスタ（MOS accumulation transistor）の動作概念である。ｐＭＯＳＦＥＴトランジスタのチャネル２０を構成するキャリアは、正孔であり、ｎＭＯＳＦＥＴトランジスタのチャネル３４を構成するキャリアは、電子である。チャネル２０、及び３４それぞれの伝導は、それぞれのゲート電極１４、及び２８と、それぞれ対応するソース電極１０、及び２４との間に印加される供給電圧ＶGSで制御する。
簡単にするために、それぞれのゲート電極１４、及び２８と、それぞれ対応するソース電極１０、及び２４との間に印加される供給電圧ＶGSは、ゲート電極１４、及び２８の供給電圧Ｖｇと称する。それぞれのドレイン電極１２、及び２６と、それぞれ対応するソース電極１０、及び２４との間に印加される供給電圧ＶDSは、ゲート電極１２、及び２６の供給電圧Ｖｄと称する。それぞれのドレイン電極１２、及び２６と、それぞれ対応するソース電極１０、及び２４との間を循環する電流ＩDSは、ドレイン電流Ｉｄと称する。
図７、及び８において、ＭＯＳＦＥＴトランジスタ３、及び４で取得される電気的性能を説明する。ここで、タングステンゲート電極１４、及び２８のゲート長は、７０ｎｍに等しく、熱酸化絶縁層１６、及び３０の膜厚は、２．４ｎｍに等しく、摂氏６００度に等しいアニーリング温度が不純物２１、及び３５を活性化（activate）する。
図７において、曲線５０〜５６は、ｐＭＯＳＦＥＴトランジスタ３において、ドレイン電極１２の供給電圧Ｖｄを−０．１Ｖから−１．６Ｖまで０．２５Ｖずつ変化させて、ゲート電極１４の供給電圧Ｖｇの関数としてドレイン電流Ｉｄの変遷を示す。したがって、曲線５０、５１、５２、５３、５４、５５、及び５６はそれぞれ、供給電圧が−０．１Ｖ、−０．３５Ｖ、−０．６Ｖ、−０．８５Ｖ、−１．１Ｖ、−１．３５Ｖ、及び−１．６Ｖに等しい。曲線６０〜６６は、ｎＭＯＳＦＥＴトランジスタ４において、ドレイン電極２６の供給電圧Ｖｄを＋０．１Ｖから＋１．６Ｖまで０．２５Ｖずつ変化させて、ゲート電極２８の供給電圧Ｖｇの関数としてドレイン電流Ｉｄの変遷を示す。したがって、曲線６０、６１、６２、６３、６４、６５、及び６６はそれぞれ、供給電圧が＋０．１Ｖ、＋０．３５Ｖ、＋０．６Ｖ、＋０．８５Ｖ、＋１．１Ｖ、＋１．３５Ｖ、及び＋１．６Ｖに等しい。
図８において、曲線７０〜７８は、ｐＭＯＳＦＥＴトランジスタ３において、ゲート電極１４の供給電圧Ｖｇを０Ｖから−２Ｖまで０．２５Ｖずつ変化させて、ドレイン電極１２の供給電圧Ｖｄの関数としてドレイン電流Ｉｄの変遷を示す。したがって、曲線７０、７１、７２、７３、７４、７５、７６、７７、及び７８はそれぞれ、供給電圧が０Ｖ、−０．２５Ｖ、−０．５Ｖ、−０．７５Ｖ、−１Ｖ、−１．２５Ｖ、−１．５Ｖ、−１．７５Ｖ、及び−２Ｖに等しい。曲線８０〜８８は、ｎＭＯＳＦＥＴトランジスタ４において、ゲート電極２８の供給電圧Ｖｇを０Ｖから＋２Ｖまで０．２５Ｖずつ変化させて、ドレイン電極１２の供給電圧Ｖｄの関数としてドレイン電流Ｉｄの変遷を示す。したがって、曲線８０、８１、８２、８３、８４、８５、８６、８７、及び８８はそれぞれ、供給電圧が０Ｖ、＋０．２５Ｖ、＋０．５Ｖ、＋０．７５Ｖ、＋１Ｖ、＋１．２５Ｖ、＋１．５Ｖ、＋１．７５Ｖ、及び＋２Ｖに等しい。
ゲート電極１４、及び２８と、ソース電極１０、及び２４との間に供給電圧がないとき、ＭＯＳＦＥＴトランジスタ３、及び４はそれぞれ、オフモードである。実際には、ゲート電極１４、及び２８の供給電圧Ｖｇが０Ｖに近いとき、付加的な障壁が、ゲート電極１４、及び２８が発現させる電界効果により生成され、ソース電極１０、及び２４と、ドレイン電極１２、及び２６との間を電流Ｉｄが還流することを防止する。
図７に示すように、ｐトランジスタ３では、ゲート電極１４の供給電圧Ｖｇが本質的に０Ｖに等しいとき、−０．１Ｖと、−１．６Ｖとの間の供給電圧Ｖｄの値に関わらず、チャネル２０を還流するドレイン電流Ｉｄは、3×10-9A/μmより小さい。図７に示すように、ｎトランジスタ４では、ゲート電極１４の供給電圧Ｖｇが本質的に０Ｖに等しいとき、供給電圧Ｖｄが０．１Ｖに等しいと、チャネル３４を還流するドレイン電流Ｉｄは、1×10-8A/μmに本質的に等しく、供給電圧Ｖｄが＋１．６Ｖに等しいと、約3×10-7A/μmの値に増加する。
ｐトランジスタ３は、ゲート電極１４と、ソース電極１０との間が負の供給電圧Ｖｇでオンモードである。ｎトランジスタ４は、ゲート電極２８と、ソース電極２４との間が正の供給電圧Ｖｇでオンモードである。また、ゲート電極１４、及び２８それぞれの供給電圧Ｖｇは、トランジスタ３、及び４それぞれがオンモードになるように、絶対値でしきい値Ｖｔｈよりも大きくならなければならない。その結果、対応するチャネル２０、及び３４に存在する多数キャリアの伝導層は、ソース電極１０、及び２４をドレイン電極１２、及び２６に接続し、電流Ｉｄがチャネル２０、及び３４を還流することが可能になる。
しきい値Ｖｔｈは、ゲート電極１４、及び２８の材料に主に依存する。
図８において、ｐトランジスタ３のしきい値Ｖｔｈは、ドレイン電極１２の供給電圧Ｖｄに依存し、曲線７３に対応する供給電圧、すなわち−０．７５Ｖに実質的に等しくなる。ｎトランジスタ４のしきい値Ｖｔｈは、ドレイン電極２６の供給電圧Ｖｄに依存し、曲線８２に対応する供給電圧、すなわち＋０．５Ｖに実質的に等しくなる。
図７において曲線５０、及び６０で示すように、しきい値Ｖｔｈは、過渡モードの傾きと、飽和モードの漸近線との間の交点のｘ軸に対応する。グラフでは、曲線５０のしきい値電圧Ｖｔｈ ５０は、実質的に−０．７５Ｖに等しく、曲線６０のしきい値電圧Ｖｔｈ ６０は、実質的に＋０．６Ｖに等しい。これらは、先に図８の曲線から推測された値に相当する。ドレイン電極１２、及び２６の供給電圧Ｖｄが増加することによって、しきい値電圧Ｖｔｈがわずかに減少することが図７、及び８から明らかになる。
図７において、飽和モードでｐトランジスタ３のチャネル２０を還流するドレイン電流Ｉｄは実質的に、ドレイン電極１２の供給電圧Ｖｄが−０．１Ｖに等しいとき（曲線５０）の3×10-5A/μmと、ドレイン電極１２の供給電圧Ｖｄが−１．６Ｖに等しいとき（曲線５６）の4.4×10-4A/μmとの間である。飽和モードでｎトランジスタ４のチャネル３４を還流するドレイン電流Ｉｄは実質的に、ドレイン電極２６の供給電圧Ｖｄが０．１Ｖに等しいとき（曲線６０）の4×10-5A/μmと、ドレイン電極２６の供給電圧Ｖｄが＋１．６Ｖに等しいとき（曲線６６）の7.1×10-4A/μmとの間である。
図７に示すように、ｐトランジスタ３のしきい値での傾きは、１２decade/Vに実質的に等しく、ｎトランジスタ４のしきい値での傾きは、９decade/Vに実質的に等しい。
オンモードでは、ゲート電極１４、及び２８の供給電圧Ｖｇの絶対値が、しきい値Ｖｔｈよりも大きいとき、静電的な障壁は、消失し、残りのショットキー障壁が、チャネル２０、及び３４におけるキャリアの強い蓄積のために、弱くなる。次いで、理想的には０ｅＶに近い小さなショットキー障壁は、ショットキーソーストランジスタ１０、及び２４、並びにショットキードレイントランジスタ１２、及び２６を有するＭＯＳＦＥＴトランジスタ３、及び４において、良好な電気的な性能を取得するために優勢になる。
図９において、アニーリング温度の関数としてｐＭＯＳＦＥＴトランジスタ３のショットキー障壁の変遷を示す。アニーリング温度が摂氏５００度の温度まで上昇したとき、正孔のショットキー障壁は、大幅に減少する。摂氏５００度を超えるアニーリング温度では、正孔のショットキー障壁は、摂氏５００度に等しいアニーリング温度での０．０８ｅＶから摂氏７００度に等しいアニーリング温度での０．０６５ｅＶまでわずかに減少する。したがって、好適には、アニーリング温度は、摂氏５００度になるであろう。
図１０において、アニーリング温度の関数としてｎＭＯＳＦＥＴトランジスタ４のショットキー障壁の変遷は、アニーリング温度が摂氏６００度に増加したときに、電子のショットキー障壁において非常に明確な減少が示される。摂氏６００度を超えるアニーリング温度では、電子のショットキー障壁は、摂氏６００度に等しいアニーリング温度での０．０７５ｅＶから摂氏７００度に等しいアニーリング温度での０．０７ｅＶまでわずかに減少する。したがって、好適には、アニーリング温度は、摂氏６００度になるであろう。
このように、不純物を偏析するステップは、摂氏７００度よりも低く、好適には摂氏６００度に等しい低いアニーリング温度でｐＭＯＳＦＥＴトランジスタ３、及びｎＭＯＳＦＥＴトランジスタ４のユニークなステップで実行される。
有利には、本発明に従う電子デバイス２は、図７、及び８を使用して先に説明したように、より良好なレベルの電子的な性能を取得することが可能である。
有利には、本発明に従う電子デバイス２は、相補型ｐ、及びｎＭＯＳＦＥＴトランジスタ３、及び４のソース電極１０、及び２４、並びにドレイン電極１２、及び２６のショットキー障壁を著しく減少することが可能である。
ｐＭＯＳＦＥＴトランジスタ３において、０．０８ｅＶよりも低いショットキー障壁は、摂氏５００度以上のアニーリング温度で取得される。これは、従来のｐＭＯＳＦＥＴトランジスタのショットキー障壁の典型的な値である約０．１５ｅＶを著しく下回る。
ｎＭＯＳＦＥＴトランジスタ４において、０．０７５ｅＶよりも低いショットキー障壁は、摂氏６００度以上のアニーリング温度で取得される。これは、従来のｎＭＯＳＦＥＴトランジスタのショットキー障壁の典型的な値である０．０．２ｅＶ〜１５ｅＶを著しく下回る。
本発明に従う製造方法において、有利には、シリサイドを形成するステップは、著しく簡素化される。つまり、単一のシリサイドが、単一のステップを介して形成されるが、２つの異なるシリサイドを使用する従来の製造方法は、シリサイドを形成するいくつかのステップを含む。すなわち、２つの型のシリサイドそれぞれのための、蒸着ステップ、活性化ステップ、及び固有の選択的な除去ステップである。これは、本発明に従う製造方法よりも著しく複雑である。
有利には、本発明に従う製造方法は、ｎトランジスタ４のシリサイドに希土類を組み入れる必要がない。これによりシリサイドを形成するステップが単純化され、超真空において実行する必要がない。
図１１において、第２の実施形態を示す。ここで、先に説明した実施形態と類似する構成要素には、同一の符号を使用されて示される。
第２の実施形態に従うと、ｎＭＯＳＦＥＴトランジスタ４のソース電極２４、及びドレイン電極２６の区域に閉じ込められる第２の不純物３５は、硫黄原子である。硫黄は、二重ドナー（double donor）であり、周期表のＶＩ族に属する。
図１１において、アニーリング温度の関数としてのｎＭＯＳＦＥＴトランジスタ４のショットキー障壁の変遷は、アニーリング温度が摂氏５００度に上昇したときに、電子のショットキー障壁の非常に明確な減少が示される。摂氏５００度に等しいアニーリング温度では、ショットキー障壁は、０．１ｅＶに実質的に等しくなる。したがって、好適的には、ｎＭＯＳＦＥＴトランジスタのアニーリング温度は、摂氏５００度に等しくなるであろう。
このように、第２の実施形態に従うと、不純物を偏析するステップは、摂氏７００度よりも低く、好適には摂氏５００度の低アニーリング温度で、ｐＭＯＳＦＥＴトランジスタ３、及びｎＭＯＳＦＥＴトランジスタ４にのみ実施される。
第２の実施形態の工程は、第１の実施形態の工程と同一であるので、再び説明しない。
有利には、本発明に従う電子デバイス２は、周期表のＶＩ族の二重ドナーで構成される不純物を偏析することによって、ＭＯＳＦＥＴトランジスタ４のソース電極２４、及びドレイン電極２６のショットキー障壁を著しく減少することができる。
同様に有利には、本発明に従う電子デバイス２は、周期表のＩＩ族の二重アクセプタで構成される不純物を偏析することによって、ＭＯＳＦＥＴトランジスタ３のソース電極１０、及びドレイン電極１２のショットキー障壁を著しく減少することができる。
図１２、及び１３において、第３の実施形態を示す。ここで、先に説明した実施形態と類似する構成要素には、同一の符号を使用されて示される。
図１２において、電子デバイスのｐトランジスタ３、及びｎトランジスタ４のソース電極１０、及び２４、並びにドレイン電極１２、及び２６は、ＳＯＩ基板６の絶縁層８と接触する。
実際には、製造方法は、第１の実施形態で説明した製造方法と、図１３に示すシリサイドを形成するステップで異なる。この第３の実施形態で単一のシリサイドを形成するステップの間、シリサイドは、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６の区域に位置するシリコンの全ての活性層９を消費する。したがって、単一のシリサイドを形成した後、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６は、ＳＯＩ基板６のシリカ絶縁層８に接触する。弱くドープされた活性層９は、ゲート電極１４、及び２８の下に位置する区域に存在したままである。
第３の実施形態の工程は、第１の実施形態の工程と同一であるので、再び説明しない。
図１４において、第４の実施形態を示す。ここで、先に説明した実施形態と類似する構成要素には、同一の符号を使用されて示される。
電子デバイス２のｐＭＯＳＦＥＴトランジスタ３、及びｎＭＯＳＦＥＴトランジスタ４は、固体シリコン基板６の上に製造される。ＭＯＳＦＥＴトランジスタ３、及び４はそれぞれ、固体シリコン基板６の上部に、井戸（well）とも称されるわずかにドープされた活性層９を有する。ドープの濃度は、1015〜1017cm-3に近い。井戸９のドーピングは、ｐＭＯＳＦＥＴトランジスタ３でｎ型であり、ｎＭＯＳＦＥＴトランジスタ４でｐ型である。
絶縁域５の深さは、ｐＭＯＳＦＥＴトランジスタ３の井戸９の正孔の移動が、ｎＭＯＳＦＥＴトランジスタ４に向かうことを妨げることができる。反対にｎＭＯＳＦＥＴトランジスタ４の井戸９の正孔の移動が、ｐＭＯＳＦＥＴトランジスタ３に向かうことを妨げることができる。
第４の実施形態の工程は、デプレッションＭＯＳトランジスタの公知の工程と同一である。
他の実施形態に従うと、基板６は、ＳＯＮ基板である。
他の実施形態に従うと、基板６は、ゲルマニウムベースの基板である。
他の実施形態に従うと、ゲート電極１４は、ポリシリコンで作られる。
他の実施形態に従うと、絶縁層１６、及び３０は、酸化ハフニウム（ＨｆＯ2）、酸化ハフニウムのケイ酸塩（ＨＦＯＳｉ）、又はランタンアルミナ（ＬａＡｌＯ3）などの高い誘電係数を有する誘電材料（ＨＫ）で作られる。
他の実施形態に従うと、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６と、チャネル２０、及び３４の間の界面における不純物２１、及び３５の偏析は、いずれの基板の形式において、金属への注入（implantation to metal、ＩＴＭ）で実施される。
金属への注入は、イオン注入によって、金属への不純物２１、及び３５を閉じ込めて、次いで、シリサイドを形成するステップの間に行われる活性化を介して、シリサイドと、対応するチャネル２０、及び３４との間の界面を偏析する不純物２１、及び３５を有する。
他の実施形態に従うと、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６と、チャネル２０、及び３４の間の界面における不純物２１、及び３５の偏析は、いずれの基板の形式において、シリサイド前注入（implantation before silicide、ＩＢＳ）で実施される。
シリサイド前注入は、基板６の上部面に近接して位置する基板６のシリコン薄膜を介して不純物２１、及び３５を注入して、次いで、注入した層の全ての薄膜を消費するために、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６の単一のシリサイドを形成する。不純物２１、及び３５は、シリサイドと、界面２０、及び３４との間の界面でシリサイドを形成するステップの間に偏析される。
他の実施形態に従うと、単一のシリサイドは、シリコンの白金の合金である。
他の実施形態に従うと、単一のシリサイドは、ニッケルと、シリコンとを有する合金である。
他の実施形態に従うと、アルミニウム、ゲルマニウム、又はインジウムの第１の不純物２１は、シリサイドと、チャネル２０との間の界面で偏析されて、ｐＭＯＳＦＥＴトランジスタ３のソース電極１０、及びドレイン電極１２を製造する。
他の実施形態に従うと、ベリリウム、カルシウム、ストロンチウム、及びバリウムの第１の不純物２１は、シリサイドと、チャネル２０との間の界面で偏析されて、ｐＭＯＳＦＥＴトランジスタ３のソース電極１０、及びドレイン電極１２を製造する。
他の実施形態に従うと、リン、又はアンチモンの第２の不純物３５は、シリサイドと、チャネル３４との間の界面で偏析されて、ｎＭＯＳＦＥＴトランジスタ４のソース電極２４、及びドレイン電極２６を製造する。
他の実施形態に従うと、セレン、又はテルルの第２の不純物３５は、シリサイドと、チャネル３４との間の界面で偏析されて、ｎＭＯＳＦＥＴトランジスタ４のソース電極２４、及びドレイン電極２６を製造する。
他の実施形態に従うと、チャネル２０、及び３４は、歪みSilicon-on-Insulator(strain Silicon-on-Insulator、ｓＳＯＩ)基板を使用して作られる歪みチャネルである。
他の実施形態に従うと、チャネル２０、及び３４は、ソース電極１０、及び２４、並びにドレイン電極１２、及び２６の区域の選択エピタキシーにより作られる歪みチャネルである。
他の実施形態に従うと、チャネル２０、及び３４は、歪んだ窒化物、又は歪んだ酸化物の層などの誘電材料の歪み層を使用して作られる歪みチャネルである。
他の実施形態に従うと、チャネル２０、及び３４は、フランジ状チャネル（flanged channel）である。
他の実施形態に従うと、チャネル２０、及び３４は、ナノワイヤベースチャネルである。
このように、本発明に従う電子デバイスは、それぞれのトランジスタのソース電極、及びドレイン電極のショットキー障壁が著しく低減されるために、ｐＭＯＳＦＥＴトランジスタ、及びｎＭＯＳＦＥＴトランジスタそれぞれのソース電極、及びドレイン電極の比接触抵抗を最小化することが可能であることが理解される。
また、本発明に従う電子デバイスの製造方法は、単一のシリサイドを使用して相補型ｐ、及びｎＭＯＳＦＥＴトランジスタのソース電極、及びドレイン電極をつくることによって、顕著に簡素化されることが理解される。また、希土類のグループの元素を有しないシリサイドを使用することも、本発明に係る製造方法の簡素化に貢献する。

Claims (13)

  1. 半導体基板（６）上に配列され、かつゲート電極（１４、２８）によって制御されるチャネル（２０、３４）によって接続される金属ショットキーのソース電極（１０、２４）、及びドレイン電極（１２、２６）をそれぞれが有する相補型ｐ、及びｎＭＯＳＦＥＴトランジスタ（３、４）を製造する方法であって、
    固体シリコン、ＳＯＩ、及びＳＯＮの基板から構成されるグループから、前記基板（６）を選択することと、
    前記半導体基板（６）上に配置される前記ｐトランジスタ、及び前記ｎトランジスタの双方（３、４）のための単一のシリサイドから前記ソース電極（１０、２４）、及び前記ドレイン電極（１２、２６）を製造することと、
    前記ｐトランジスタ（３）のソース電極（１０）、及びドレイン電極（１２）を製造するために、前記相補型ｎトランジスタ（４）をマスクして、前記シリサイドと、前記ｐトランジスタのチャネル（２０）との間の界面（２２）における周期表のＩＩ族、及びＩＩＩ族からの第１の不純物（２１）を偏析することと、
    前記ｎトランジスタ（４）のソース電極（２４）、及びドレイン電極（２６）を製造するために、前記相補型ｐトランジスタ（３）をマスクして、前記シリサイドと、前記ｎトランジスタのチャネル（３４）との間の界面（３６）における周期表のＶ族、及びＶＩ族からの第２の不純物（３５）を偏析することと、
    を有し、前記第１の不純物、及び前記第２の不純物（２１、３５）の偏析は、シリサイドへの注入、金属への注入、及びシリサイド前の注入から構成されるクループの中の注入によって実行され、
    前記第１の不純物、及び前記第２の不純物（２１、３５）は、シリサイドへの注入の場合は、７００℃未満の温度でのアニーリングにより活性化によって、前記シリサイドと、前記チャネル（２０、３４）との間の前記界面（２２、３６）で偏析され、金属への注入、又はシリサイド前の注入の場合は、前記単一のシリサイドを形成する間に偏析される、
    ことを特徴とする方法。
  2. 前記単一のシリサイドは、シリコンと、白金とを有する合金である請求項１に記載の方法。
  3. 前記単一のシリサイドは、ニッケルと、シリコンとを有する合金である請求項１に記載の方法。
  4. 前記チャネル（２０、３４）を製造する技術は、無歪チャネル、絶縁体上の歪みシリコン基板を使用することによる歪みチャネル、ソース区域、及びドレイン区域の選択エピタキシーにより歪みチャネル、歪み誘電材料の層を有するチャネル、フランジ状チャネル、並びにナノワイヤベースチャネルから構成されるグループから、選択する請求項１〜３のいずれか一項に記載の方法。
  5. ベリリウム、マグネシウム、カルシウム、ストロンチウム、及びバリウムから構成されるＩＩ族の元素のリストから、前記ｐトランジスタ（３）のために前記第１の不純物（２１）を選択する請求項１〜４のいずれか一項に記載の方法。
  6. ホウ素、アルミニウム、ガリウム、及びインジウムから構成されるＩＩＩ族の元素のリストから、前記ｐトランジスタ（３）のために前記第１の不純物（２１）を選択する請求項１〜４のいずれか一項に記載の方法。
  7. リン、ヒ素、及びアンチモンから構成されるＶ族の元素のリストから、前記ｎトランジスタ（４）のために前記第２の不純物（３５）を選択する請求項１〜６のいずれか一項に記載の方法。
  8. 硫黄、セレン、及びテルルから構成されるＶＩ族の元素のリストから、前記ｎトランジスタ（４）のために前記第２の不純物（３５）を選択する請求項１〜６のいずれか一項に記載の方法。
  9. 偏析された前記第１の不純物、及び前記第２の不純物（２１、３５）の濃度は、5×107/cm3と、5×1021/cm3との間である請求項１〜８のいずれか一項に記載の方法。
  10. 前記第１の不純物、及び第２の不純物（２１、３５）の偏析は、シリサイドへの注入によって実行され、
    前記相補型ｎトランジスタ（４）をマスクして、周期表の元素のＩＩ族、及びＩＩＩ族からの元素で形成される前記第１の不純物（２１）を前記シリサイドに注入して、前記ｐトランジスタ（３）の前記ソース電極（１０）、及び前記ドレイン電極（１２）を製造することと、
    前記相補型ｐトランジスタ（３）をマスクして、周期表の元素のＶ族、及びＶＩ族からの元素で形成される前記第２の不純物（３５）を前記シリサイドに注入して、前記ｎトランジスタ（４）の前記ソース電極（２４）、及び前記ドレイン（２６）電極を製造することと、
    低温アニールによる活性化によって、前記シリサイドと、前記チャネル（２０、３４）との間の界面において、前記第１の不純物（２１）、前記及び第２の不純物（３５）を偏析するステップと、
    を有する請求項１〜９のいずれか一項に記載の方法。
  11. 半導体基板（６）上に配列されるシリサイドから形成され、かつゲート電極（１４、２８）によって制御されるチャネル（２０、３４）によって接続される金属ショットキーのソース電極（１０、２４）、及びドレイン電極（１２、２６）をそれぞれが有する少なくとも１つのｐＭＯＳＦＥＴトランジスタ（３）、及び少なくとも１つのｎＭＯＳＦＥＴトランジスタ（４）を有する型であり、前記ｐ、及びｎＭＯＳＦＥＴトランジスタ（３、４）の前記ソース電極（１０、２４）、及び前記ドレイン電極（１２、２６）のための単一のシリサイドがあり、前記ｐＭＯＳＦＥＴトランジスタ（３）の前記ソース電極（１０）、及び前記ドレイン電極（１２）は、前記シリサイドと、前記ｐトランジスタのチャネル（２０）との間の界面（２２）において偏析される周期表のＩＩ族、及びＩＩＩ族からの第１の不純物（２１）を有し、前記ｎＭＯＳＦＥＴトランジスタ（４）の前記ソース電極（２４）、及び前記ドレイン電極（２６）は、前記シリサイドと、前記ｐトランジスタのチャネル（３４）との間の界面（３６）において偏析される周期表のＶ族、及びＶＩ族からの第２の不純物（３５）を有し、請求項１〜１０のいずれか一項に記載の製造方法によって取得されることを特徴とする電子デバイス（２）。
  12. ＣＭＯＳインバータ回路、論理ゲート、マルチプレクサ、揮発性メモリ、及び不揮発性メモリから構成されるグループに属する請求項１１に記載のデバイス（２）。
  13. 少なくとも１つの請求項１１、又は請求項１２に記載の電子デバイス（２）を含むことを特徴とするプロセッサ。
JP2011503484A 2008-04-11 2009-04-09 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ Expired - Fee Related JP5529846B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0852464A FR2930073B1 (fr) 2008-04-11 2008-04-11 Procede de fabrication de transistors mosfet complementaires de type p et n, et dispositif electronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif.
FR0852464 2008-04-11
PCT/FR2009/050642 WO2009136095A2 (fr) 2008-04-11 2009-04-09 Procédé de fabrication de transistors mosfet complémentaires de type p et n, et dispositif électronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif

Publications (2)

Publication Number Publication Date
JP2011519152A true JP2011519152A (ja) 2011-06-30
JP5529846B2 JP5529846B2 (ja) 2014-06-25

Family

ID=39884166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011503484A Expired - Fee Related JP5529846B2 (ja) 2008-04-11 2009-04-09 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ

Country Status (5)

Country Link
US (1) US8362570B2 (ja)
EP (1) EP2279520B1 (ja)
JP (1) JP5529846B2 (ja)
FR (1) FR2930073B1 (ja)
WO (1) WO2009136095A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109122A (ja) * 2008-10-30 2010-05-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013251526A (ja) * 2012-06-04 2013-12-12 Samsung Display Co Ltd 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法
WO2019097568A1 (ja) * 2017-11-14 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2021505163A (ja) * 2017-12-05 2021-02-18 サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクＣｅｎｔｒｅ Ｎａｔｉｏｎａｌ Ｄｅ Ｌａ Ｒｅｃｈｅｒｃｈｅ Ｓｃｉｅｎｔｉｆｉｑｕｅ 細胞とのインタフェースのためのナノ構造プラットフォーム及び対応する製造方法
JP2022022265A (ja) * 2017-11-14 2022-02-03 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136428B (zh) * 2011-01-25 2012-07-25 北京大学 一种锗基肖特基n型场效应晶体管的制备方法
US9583487B2 (en) * 2011-12-19 2017-02-28 Intel Corporation Semiconductor device having metallic source and drain regions
US9105571B2 (en) * 2012-02-08 2015-08-11 International Business Machines Corporation Interface engineering to optimize metal-III-V contacts
CN103311316A (zh) * 2012-03-08 2013-09-18 中国科学院微电子研究所 肖特基二极管及其制造方法
US9576949B2 (en) * 2012-09-05 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Diode formed of PMOSFET and schottky diodes
FR3011382B1 (fr) * 2013-09-27 2019-03-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un circuit integre
US9853148B2 (en) * 2016-02-02 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Power MOSFETs and methods for manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932172A (ja) * 1982-07-23 1984-02-21 ウェスターン　エレクトリック　カムパニー，インコーポレーテッド シヨツトキ−障壁ｍｏｓデバイスからなる集積回路及びその製造方法
JP2003318189A (ja) * 2002-03-20 2003-11-07 Taiwan National Chiao Tung Univ モスフェット及びその製造方法
JP2006100403A (ja) * 2004-09-28 2006-04-13 Fujitsu Ltd 電界効果型トランジスタおよびその製造方法
JP2006278818A (ja) * 2005-03-30 2006-10-12 Renesas Technology Corp 半導体装置
JP2007103897A (ja) * 2005-09-09 2007-04-19 Fujitsu Ltd 電界効果トランジスタおよびその製造方法
JP2008235618A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2009004495A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2009188267A (ja) * 2008-02-07 2009-08-20 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US6812086B2 (en) * 2002-07-16 2004-11-02 Intel Corporation Method of making a semiconductor transistor
US20080116494A1 (en) * 2006-11-20 2008-05-22 Matthias Goldbach Method for manufacturing a semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932172A (ja) * 1982-07-23 1984-02-21 ウェスターン　エレクトリック　カムパニー，インコーポレーテッド シヨツトキ−障壁ｍｏｓデバイスからなる集積回路及びその製造方法
JP2003318189A (ja) * 2002-03-20 2003-11-07 Taiwan National Chiao Tung Univ モスフェット及びその製造方法
JP2006100403A (ja) * 2004-09-28 2006-04-13 Fujitsu Ltd 電界効果型トランジスタおよびその製造方法
JP2006278818A (ja) * 2005-03-30 2006-10-12 Renesas Technology Corp 半導体装置
JP2007103897A (ja) * 2005-09-09 2007-04-19 Fujitsu Ltd 電界効果トランジスタおよびその製造方法
JP2008235618A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2009004495A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2009188267A (ja) * 2008-02-07 2009-08-20 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN5011000791; ＢＥＲＡ　Ｌ　Ｋ: 'ＤＯＰＡＮＴ-ＳＥＧＲＥＧＡＴＥＤ　ＮＩ-ＳＩＬＩＣＩＤＥ　ＳＣＨＯＴＴＫＹ-ＳＯＵＲＣＥ／ＤＲＡＩＮ　ＣＭＯＳ　ＯＮ　ＳＴＲＡＩＮＥＤ-ＳＩ／ＳＩＧＥ　以下備考' ＥＳＳＤＥＲＣ　２００６ , 20060901, Ｐ２９０-２９３, ＩＥＥＥ *
JPN5011000793; ＺＨＩＪＵＮ　ＱＩＵ: 'Ａ　ＣＯＭＰＡＲＡＴＩＶＥ　ＳＴＵＤＹ　ＯＦ　ＴＷＯ　ＤＩＦＦＥＲＥＮＴ　ＳＣＨＥＭＥＳ　ＴＯ　ＤＯＰＡＮＴ　ＳＥＧＲＥＧＡＴＩＯＮ　ＡＴ　ＮＩＳＩ／ＳＩ　ＡＮＤ　ＰＴＳＩ／ＳＩ　以下備考' ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ Ｖ５５　Ｎ１, 20080101, Ｐ３９６-４０３, ＩＥＥＥ　ＳＥＲＶＩＣＥ　ＣＥＮＴＥＲ *
JPN5011000794; ＫＩＮＯＳＨＩＴＡ　Ａ: 'ＨＩＧＨ-ＰＥＲＦＯＲＭＡＮＣＥ　５０-ＮＭ-ＧＡＴＥ-ＬＥＮＧＴＨ　ＳＣＨＯＴＴＫＹ-ＳＯＵＲＣＥ／ＤＲＡＩＮ　ＭＯＳＦＥＴＳ　ＷＩＴＨ　ＤＯＰＡＮＴ-ＳＥＧＲＥＧＡＴＩＯＮ　ＪＵＮＣＴＩＯＮＳ' ２００５　ＳＹＭＰＯＳＩＵＭ　ＯＮ　ＶＬＳＩ　ＴＥＣＨＮＯＬＯＧＹ , 20050614, Ｐ１５８-１５９, ＩＥＥＥ *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109122A (ja) * 2008-10-30 2010-05-13 Toshiba Corp 半導体装置および半導体装置の製造方法
US8816448B2 (en) 2008-10-30 2014-08-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2013251526A (ja) * 2012-06-04 2013-12-12 Samsung Display Co Ltd 薄膜トランジスター、これを備える薄膜トランジスター表示板およびその製造方法
US9793377B2 (en) 2012-06-04 2017-10-17 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof
USRE48290E1 (en) 2012-06-04 2020-10-27 Samsung Display Co., Ltd. Thin film transistor array panel
WO2019097568A1 (ja) * 2017-11-14 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2019097568A1 (ja) * 2017-11-14 2020-10-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2022022265A (ja) * 2017-11-14 2022-02-03 ルネサスエレクトロニクス株式会社 半導体装置
JP7228020B2 (ja) 2017-11-14 2023-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2021505163A (ja) * 2017-12-05 2021-02-18 サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクＣｅｎｔｒｅ Ｎａｔｉｏｎａｌ Ｄｅ Ｌａ Ｒｅｃｈｅｒｃｈｅ Ｓｃｉｅｎｔｉｆｉｑｕｅ 細胞とのインタフェースのためのナノ構造プラットフォーム及び対応する製造方法
JP7266035B2 (ja) 2017-12-05 2023-04-27 サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィク 細胞とのインタフェースのためのナノ構造プラットフォーム及び対応する製造方法

Also Published As

Publication number Publication date
JP5529846B2 (ja) 2014-06-25
FR2930073A1 (fr) 2009-10-16
EP2279520B1 (fr) 2018-09-26
US8362570B2 (en) 2013-01-29
WO2009136095A3 (fr) 2009-12-30
FR2930073B1 (fr) 2010-09-03
WO2009136095A2 (fr) 2009-11-12
EP2279520A2 (fr) 2011-02-02
US20110121400A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP5529846B2 (ja) 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ
US10692778B2 (en) Gate-all-around FETs having uniform threshold voltage
TWI234283B (en) Novel field effect transistor and method of fabrication
KR100349100B1 (ko) Ｓｏｉ 구조를 갖는 반도체장치 및 그의 제조방법
TWI476918B (zh) 多臨界電壓場效電晶體裝置
US6713779B2 (en) Semiconductor device and method of manufacturing the same
US20080173944A1 (en) MOSFET on SOI device
US7709311B1 (en) JFET device with improved off-state leakage current and method of fabrication
KR100333168B1 (ko) Ｓｏｉ 반도체장치 및 그 제조방법
JP2015056619A (ja) 半導体装置
US7525136B2 (en) JFET device with virtual source and drain link regions and method of fabrication
JP2013191760A (ja) 半導体装置
JP5299752B2 (ja) 半導体装置
US20130214854A1 (en) Semiconductor device and method of driving the same
KR100763230B1 (ko) 반도체 소자용 매몰 웰
CN102364690B (zh) 一种隧穿场效应晶体管及其制备方法
JP2002280568A (ja) 半導体装置及びその製造方法
JP4046337B2 (ja) 半導体装置の製造方法
Horiuchi et al. High-current small-parasitic-capacitance MOSFET on a poly-Si interlayered (PSI:/spl Psi/) SOI wafer
Ishigaki et al. Wide-range threshold voltage controllable silicon on thin buried oxide integrated with bulk complementary metal oxide semiconductor featuring fully silicided NiSi gate electrode
US20140239387A1 (en) MOS Transistor Structure and Method
JP4093072B2 (ja) 半導体装置およびその製造方法
TW477074B (en) Semiconductor device and method of fabricating the same
US10950726B2 (en) Semiconductor device, CMOS circuit, and electronic apparatus with stress in channel region
JP3963462B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140417

R150 Certificate of patent or registration of utility model

Ref document number: 5529846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees