JP5299752B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5299752B2
JP5299752B2 JP2008116701A JP2008116701A JP5299752B2 JP 5299752 B2 JP5299752 B2 JP 5299752B2 JP 2008116701 A JP2008116701 A JP 2008116701A JP 2008116701 A JP2008116701 A JP 2008116701A JP 5299752 B2 JP5299752 B2 JP 5299752B2
Authority
JP
Japan
Prior art keywords
transistor
channel region
channel
region
current control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008116701A
Other languages
English (en)
Other versions
JP2009267195A (ja
Inventor
忠弘 大見
章伸 寺本
理人 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008116701A priority Critical patent/JP5299752B2/ja
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to US12/989,713 priority patent/US20110042725A1/en
Priority to PCT/JP2009/057310 priority patent/WO2009133762A1/ja
Priority to CN2009801152210A priority patent/CN102017161B/zh
Priority to CN201310334981.9A priority patent/CN103489919A/zh
Priority to EP09738699A priority patent/EP2284901A1/en
Priority to KR1020107025640A priority patent/KR20100135906A/ko
Priority to TW098113468A priority patent/TWI478334B/zh
Publication of JP2009267195A publication Critical patent/JP2009267195A/ja
Application granted granted Critical
Publication of JP5299752B2 publication Critical patent/JP5299752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＩＣ、ＬＳＩ等の半導体装置に関するものである。
従来、ＩＣ、ＬＳＩ等の半導体装置において広く使われているのは、チャネル領域に反転層を形成する形式のInversion型トランジスタである。このトランジスタにおいては、トランジスタの構造微細化に伴って影響が大きくなるショートチャンネル効果を抑制するために構造微細化に伴いチャンネル領域の不純物原子濃度を高める必要があった。一方、トランジスタのしきい値のばらつきはチャンネル領域の不純物原子濃度のばらつきに起因している。このため、構造微細化に伴い、チャンネル面積の二乗根にほぼ逆比例して増加するトランジスタのしきい値のばらつきをInversion型トランジスタでは抑制出来ず、ＬＳＩの信頼性が確保できないという問題があった。
ここで、例えば、１兆（１０１２）個のトランジスタから構成されるＬＳＩを１０ＧＨｚのクロックレートで１０年間誤動作を一切起こさないように動作させるためには、電源電圧としきい値電圧とは以下の数１の関係を満たす必要があることが指摘されている（非特許文献１）。
Figure 0005299752
ここで、ＶＤＤはＬＳＩの電源電圧、σＶｔｈはしきい値のばらつきの標準偏差である。式（１）からも明らかなとおり、しきい値のばらつきによるＬＳＩの誤動作を抑制するためには電源電圧を高めることが効率的であるが、トランジスタのゲート絶縁膜の信頼性を考慮すると、ゲート絶縁膜に印加出来る電界の絶対値が例えば８ＭＶ／ｃｍなどと決まるので、結果としてゲート電極に印加する電源電圧は、構造微細化と共に膜厚が薄くなるゲート絶縁膜の微細化と併せて小さくしなければならず、しきい値のばらつきは微細化に伴い、より小さく抑えなくてはならない。
一方、半導体に、ｎ型半導体やｐ型半導体としての機能を持たせるために必要なドーピング技術や不純物の活性化技術においては、最終的に活性化する不純物原子数がある領域を規格したときに平均ｎ個であれば、その領域が多数個ある際には、平均個数の二乗根である√ｎ個だけの標準偏差を持つ正規分布に従った統計的ばらつきが生じることが知られている。
バルク半導体を用いたInversion型トランジスタの場合、一般的にトランジスタのしきい値Ｖｔｈは以下の数２によって与えられる。
Figure 0005299752
ここで、εsi [F/cm]はシリコンの誘電率、ｑ [C]は素電荷量、NA [cm-3]はチャンネル領域のアクセプタ型不純物原子濃度、Cox[F/cm2]はゲート絶縁膜容量である。また、Ｖｆｂ [V]はフラットバンド電圧、φＢ [V]はシリコンにおけるバンドギャップの中間のエネルギーレベルからフェルミレベルまでの電位差である。
式（２）はｎチャンネルInversion型トランジスタのしきい値の式を示しており、ｐチャンネルInversion型トランジスタの場合は、NAには、ドナー型不純物原子濃度であるND [cm-3]を用いる。Ｖｆｂ及びφＢはそれぞれ以下の数３、数４によって与えられる。
Figure 0005299752
Figure 0005299752
ここで、φｍはゲート電極の仕事関数、χsiはシリコンの電子親和力、Egはシリコンのバンドギャップをそれぞれ[V]単位で示している。Qfはゲート絶縁膜に含まれる電荷を、シリコンとゲート絶縁膜の界面に存在すると仮定した際の電荷密度[C/cm2]である。
式（２）〜式（４）から分かるようにInversion型トランジスタのしきい値はチャンネル領域中の不純物原子濃度の関数である。
ここで、チャンネル領域の平均不純物原子密度がＮＡ [cm-3]であれば、チャンネル領域中に含まれる不純物原子の平均個数は以下の数５で表すことができる。
Figure 0005299752
ここで、ｎchannelはチャンネル領域中に含まれる不純物原子の平均個数[個]、Leffは実効チャンネル長[cm]、Weffは実効チャンネル幅[cm]、Wdepは最大空乏層幅[cm]である。よって、標準偏差分だけ不純物原子の個数が増減してばらついた時のチャンネル中の不純物原子濃度は以下の数６、数７で表される。
Figure 0005299752
Figure 0005299752
ここで、NA+は標準偏差分だけ不純物原子の個数が増加した場合の不純物原子濃度[cm-3]、NA-は標準偏差分だけ不純物原子の個数が減少した場合の不純物原子濃度[cm-3]である。チャンネル領域の不純物原子濃度がNA+、もしくはNA-であった場合のしきい値をそれぞれVth(NA+)、Vth(NA-)とすれば、しきい値のばらつきの標準偏差は以下の数８で与えられる。
Figure 0005299752
表１には、トランジスタの微細化世代に対する実効チャンネル長、Inversion型トランジスタの電源電圧、電気的換算酸化膜厚（EOT）、平均的しきい値、式（１）で与えられるしきい値のばらつき許容値、NA -、ｎchannel、√nchannel、ｎchannel+√nchannel、ｎchannel-√nchannel、NA+、NA-、及び不純物原子濃度のばらつきによって生じるしきい値のばらつきの標準偏差が示されている。
図１を参照すると、トランジスタの微細化世代に対する式（１）で与えられるしきい値のばらつき許容値（σ＝（ＶＤＤ／２３））及び不純物原子濃度のばらつきによって生じるしきい値のばらつきの標準偏差σＶｔｈを示す。ここで、Inversion型トランジスタの電源電圧はInversion型トランジスタのゲート絶縁膜に印加される電界強度が８MV/cmになるまでの電圧とした。また、実効チャンネル幅Weffの値は微細化世代Lと等しい。
Figure 0005299752
表１及び図１から分かる通り、Inversion型トランジスタでは、４５ｎｍ以降の世代、即ち、４５ｎｍより微細化された世代（即ち、３０ｎｍ或いは２０ｎｍの微細化世代）では、標準偏差σＶｔｈ（ここでは、Inversion型トランジスタであるため，σＶｔｈ，ｉｎｖであらわす）がしきい値の許容値ＶＤＤ／２３（即ち、ＶＤＤ，ｉｎｖ／２３）を越えているため、チャンネル領域の不純物原子濃度のばらつきによって、1兆個のトランジスタからなるＬＳＩが１０ＧＨｚのクロックレートで１０年間全く誤作動を起こさないという性能要求を満たすことが出来なかった。
一方、チャンネル領域の平均不純物原子濃度が０[cm-3]であるIntrinsic型トランジスタにおいては、シリコンウェハの不純物制御技術の不完全性に起因してしきい値のばらつきによって性能要求を満たすことが出来なかった。
Intrinsic型トランジスタについてより具体的に説明すると、シリコンウェハの不純物原子濃度を徹底的に抑制したとしても、トランジスタが多数個あった場合、チャンネル領域には１個不純物原子が存在するトランジスタが出現する可能性がある。この場合、チャンネル領域中に不純物原子が１個も存在しないトランジスタと、不純物原子が１個存在するトランジスタのしきい値の差ΔＶth,intrinsicは、微細化世代に対して表２及び図２に示す通りとなる。いずれの世代においてもチャンネル領域中に不純物原子が１個の存在しないトランジスタと不純物原子が１個存在するトランジスタのしきい値の差ΔＶth,intrinsicは、電源電圧の２３分の１を大きく超え、LSIを構成するトランジスタに一つでもチャンネル領域中に不純物原子が１個存在するトランジスタが存在すると誤作動を引き起こしてしまう。
Figure 0005299752
ここで、チップ面積が４．０ｃｍ２のLSIチップに、最密になるようにトランジスタを作りこむと、チップ中の、トランジスタのチャンネル領域の総和は０．２８６ｃｍ２となる。表３には、ｎ型とｐ型不純物原子の総和の濃度が１０１３〜１０６ｃｍ−３のシリコンウェハを用いた際に、各微細化世代のチップ中に含まれるLSIの誤動作を誘起するチャンネル領域中に不純物原子が１個含まれるトランジスタの数を示す。ここで、Intrinsic型トランジスタではノーマリーオフを実現するためにはSOI（Silicon on Insulator）構造を用いなければならないが、ショートチャンネル効果を十分抑制するためにSOI層の膜厚は実効チャンネル長の４分の１とした。LSI中のトランジスタに誤動作を誘起するトランジスタの数が１個以下に抑えるにはシリコンウェハの不純物原子濃度を１０７ｃｍ−３程度に抑える必要があり、実用的に実現不可能なレベルである。
Figure 0005299752
T. Ohmi, M. Hirayama, and A. Teramoto, "New era of silicon technologies due to radical reaction based semiconductor manufacturing," J. Phys., D, Appl. Phys. vol.39 pp.R1-R17, 2006. ＷＯ２００８／００７７４９Ａ１
本発明は、チャンネル領域の不純物原子濃度の統計的ばらつきに対してしきい値電圧のばらつきを低く抑えることのできるトランジスタを提供することを目的とする。
本発明はまた、ゲート電極に印加する電圧スイングを大きくとることができ、しきい値電圧のばらつきの許容値を引き上げることのできるトランジスタを提供することを目的とする。
本発明者等は、チャンネル領域の不純物原子濃度を比較的高濃度にしつつ、その不純物原子濃度の変化に対するしきい値電圧の変化が小さくなるようにすれば、チャンネル領域の不純物原子濃度の統計的ばらつきに対してしきい値のばらつきを小さく抑えることができること、バルク電流制御型Accumulation型トランジスタを使うことによってしかその実現はできないこと、を新に見出し本発明に至ったものである。
本発明による課題を解決するための手段を記載する前に、本発明の概念を詳細に説明する。
本発明者等は、特許文献１において、ゲート電圧を高くできるAccumulation型のトランジスタを提案した。しかしながら、このようなAccumulation型トランジスタであっても、３２ｎｍ以下の微細化世代ではしきい値のばらつきに対する要求が満たせないことを見出した。
このことを具体的に説明すると、Accumulation型トランジスタの場合、特許文献１に記載されている通り、チャンネル領域を流れる電流成分を、ゲート絶縁膜とシリコンの界面付近の蓄積層を流れる電流成分（Iacc [A]）と、チャンネル領域の蓄積層以外の領域を流れる電流成分（Ibulk [A]）とに分類することができる。
グラデュアルチャンネル近似によれば、ゲート電圧（VG [V]）が比較的小さい領域では、ドレイン電流（ID [A]）とゲート電圧の関係は以下の数９、数１０、数１１によって表すことができる。ここで、Vfb [V]はフラットバンド電圧、Wdep [cm]はシリコンの空乏層幅、TSOI [cm]はSOI層の厚さ、ＮＳＯＩはＳＯＩ層の不純物原子濃度である。
Figure 0005299752
Figure 0005299752
Figure 0005299752
ここで、Dnbulk [cm2/s]はチャンネル領域のゲート絶縁膜とシリコンの界面付近以外の領域の電子の拡散係数、NSOI [cm-3]はSOI層の不純物原子濃度、β [V-1]は熱エネルギーの逆数、φ(x) [V]はシリコンとゲート絶縁膜から距離ｘの深さにおける不純物原子濃度がNSOIのバルクのシリコンのフェルミレベルからの電位の変異、VD [V]はドレイン電圧、Vtsoi [V]はWdep=TSOIとなる時のVG、Tacc [cm]は蓄積層幅、Dnacc [cm2/s]はチャンネル領域のゲート絶縁膜とシリコンの界面付近の領域の電子の拡散係数、nacc(0)とnacc(L) [cm-3]はそれぞれソース電極端及びドレイン電極端におけるチャンネル領域中の蓄積層の電子濃度である。式（９）〜（１１）はｎチャンネルトランジスタについて示しているが、pチャンネルトランジスタについてもDnbulk、Dnacc等のパラメータを正孔に対しての値に変更することで用いることができる。
上式（９）及び（１１）で表される領域１及び３では、ドレイン電流はゲート電圧に対して指数関数的に変化する。これは、式（９）の項ｅｘｐ−β（ＶＴＳＯＩ−（Ｖｇ−Ｖｆｂ））が指数関数的に変化し、また、式（１１）の項（ｎａｃｃ（０）−ｎａｃｃ（Ｌ）／Ｌ）が指数関数的に変化するからである。
一方、式（１０）で表される領域２では、（ＴＳＯＩ−ＷＤｅｐ）に依存して変化するドレイン電流はゲート電圧に対して二乗根で比例する。実用的には、しきい値はゲート電圧に対してドレイン電流が指数関数的に変化する領域に設定することが望ましいから、ここでは、しきい値電圧が領域２に存在するトランジスタについては検討しないものとする。
ここで、しきい値電圧が領域１に存在するAccumulation型トランジスタをバルク電流制御型（Ｉｂｕｌｋ ｃｏｎｔｒｏｌｌｅｄ）Accumulation型トランジスタ、他方、しきい値電圧が領域３に存在するAccumulation型トランジスタを蓄積電流制御型（Ｉａｃｃ ｃｏｎｔｒｏｌｌｅｄ）Accumulation型トランジスタと、本発明においては定義する。
いずれにしても、式（９〜１１）を用いれば、ＳＯＩ層の厚さＴＳＯＩと不純物原子濃度ＮＳＯＩの組み合わせによって、バルク電流制御（Ｉｂｕｌｋ ｃｏｎｔｒｏｌｌｅｄ）型デバイス、若しくは、蓄積電流制御（Ｉａｃｃ ｃｏｎｔｒｏｌｌｅｄ）型デバイスになるか、若しくは、しきい値電圧が領域２に存在するデバイスになるかが明確に分かる。
図３を参照すると、縦軸にＳＯＩ層の不純物濃度ＮＳＯＩ（ｃｍ−３）、横軸にＳＯＩ層の厚さＴＳＯＩ（ｎｍ）をとり、ＴＳＯＩとＮＳＯＩの組み合わせに対するデバイスの領域が示されている。ここで、しきい値電圧としては、ドレイン電流をチャンネル幅及びチャンネル長さで規格化した値（ＩＤ／（Ｗ／Ｌ））が一般的に回路のしきい値として定義される１μAとなる時のゲート電圧とした。
図３では、ＴＳＯＩとＮＳＯＩの組み合わせに応じて、（ａ）、（ｂ）、（ｃ）、及び（ｄ）の４つのゾーンに区分されており、ゾーン（ａ）はｎｏｒｍａｌｌｙ−ｏｎのデバイスに相当し、ゾーン（ｂ）は上記式（９）で表されるデバイス（即ち、バルク電流制御型（Ｉｂｕｌｋ ｃｏｎｔｒｏｌｌｅｄ）Accumulation型トランジスタ）の領域１に相当し、更に、ゾーン（ｃ）は式（１１）で表されるデバイス（蓄積電流制御型（Ｉａｃｃ ｃｏｎｔｒｏｌｌｅｄ）Accumulation型トランジスタ）の領域３に相当する。更に、ゾーン（ｄ）は、式（１０）で表されるデバイスの領域２に相当する。
従来よく知られていたAccumulation型トランジスタは、領域３に相当する蓄積電流制御型Accumulation型トランジスタであるか、もしくは、しきい値電圧が領域２に存在する実用的には使用しづらいトランジスタであったことが、本発明者等によって明らかになった。
ここで、本発明者等が新たに見出した蓄積電流制御型Accumulation型トランジスタについてより具体的に説明すると、蓄積電流制御型Accumulation型トランジスタのしきい値電圧は以下の数１２で示される通り、ゲート電圧がＶｆｂになった時である。
Figure 0005299752
表４には、トランジスタの微細化世代に対する実効チャンネル長（Ｌｅｆｆ）、蓄積電流制御型Accumulation型トランジスタの電源電圧、電気的換算酸化膜厚（EOT）、平均的しきい値、式（１２）で与えられる蓄積電流制御型Accumulation型トランジスタのしきい値のばらつき許容値、NA-、ｎchannel、√nchannel、ｎchannel+√nchannel、ｎchannel-√nchannel、NA+、NA-、及び不純物原子濃度のばらつきによって生じるしきい値のばらつきの標準偏差が示されている。蓄積電流制御型Accumulation型トランジスタの電源電圧は蓄積電流制御型Accumulation型トランジスタトランジスタのゲート絶縁膜に印加される電界強度が８MV/cmになるまでの電圧とした。
Figure 0005299752
表４のＶＤＤ，Ａｃｃ−Ｍｏｄｅ及びＶＤＤ，Inversion−Ｍｏｄｅを比較しても明らかなように、Accumulation型トランジスタではトランジスタのオン状態とオフ状態の時にゲート絶縁膜に印加される電界方向が逆になるので、電源電圧はInversion型の電源電圧よりも大きくすることができる。これは、しきい値のばらつきの許容値をわずかに大きくすることができる点で有利である。
しかしながら、表４に示された蓄積電流制御型Accumulation型トランジスタで実現する際には、微細化世代では不純物原子濃度が小さすぎて、６５ｎｍ世代以降ではチャンネル領域に含まれる平均不純物原子濃度が１個以下になってしまう。これはＬＳＩ中にはチャンネル中に不純物原子が１個存在するトランジスタと、１個も存在しないトランジスタが多数存在することになるので、しきい値ばらつきとしては電源電圧の２３分の１を大きく超えてしまう。
以上説明したことをまとめると、Inversion型トランジスタでは４５ｎｍ以降では不純物原子濃度のばらつきによりＬＳＩ中のトランジスタのしきい値のばらつきに対する要求が満たせず、Ｉｎｔｒｉｎｓｉｃ型トランジスタではウェハの不純物原子濃度制御技術の不完全性によりいずれの世代でもＬＳＩ中のトランジスタのしきい値のばらつきに対する要求が満たせない。
更に、一般的に知られているAccumulation型トランジスタである蓄積電流制御型Accumulation型トランジスタでは、しきい値電圧がトランジスタ動作領域中の望ましくない領域に入るトランジスタが出来てしまう。このため、蓄積電流制御型Ａｃｃｕｍｕｌａｔｉｎ型トランジスタにおいては、６５nm以下の微細化世代ではチャンネル領域に含まれる不純物原子の平均個数が１個以下となってしまい、４５ｎｍ以下の微細化世代におけるＬＳＩを実現する場合、ＬＳＩ中のトランジスタのしきい値のばらつきに対する要求が満たせなかった。
本発明では、ＬＳＩにおけるしきい値のばらつきを抑え、電源電圧の２３分の１以下にすることができる半導体装置を提供する。
本発明によれば、２２nm以上の微細化世代において、チャンネル領域の不純物原子濃度の統計的ばらつきに対してしきい値電圧のばらつきを低く抑えることができるトランジスタが得られる。
更に、本発明によれば、ゲート電極に印加する電圧スイングを大きくとることができ、しきい値電圧のばらつきの許容値を引き上げることのできるトランジスタが得られる。
本発明者等は、チャンネル領域の不純物原子濃度を比較的高濃度にしつつ、その不純物原子濃度の変化に対するしきい値電圧の変化が小さくなるようにすれば、チャンネル領域の不純物原子濃度の統計的ばらつきに対してしきい値のばらつきを小さく抑えることができること、しかも、バルク電流制御型Accumulation型トランジスタを使うことによって実現できることを見出し、本発明に至ったものである。
具体的には、請求項１によれば、２２ｎｍ以上の世代において、チャンネル領域の不純物原子濃度の統計的ばらつきで決まるしきい値電圧のばらつきがＬＳＩの動作を制限しないことを特徴とする半導体装置が得られる。
請求項２によれば、２２ｎｍ以上の世代において、チャンネル領域の不純物原子濃度の統計的ばらつきで決まるしきい値電圧のばらつきの標準偏差がＬＳＩの電源電圧の２３分の１より小さいことを特徴とする半導体装置が得られる。
請求項３によれば、チャンネル領域とその両端に設けたソース、ドレイン領域とを有するトランジスタであって、前記チャンネル領域をｎ型半導体で構成すると共にキャリアを電子とするか、または前記チャンネル領域をｐ型半導体で構成すると共にキャリアをホールとするAccumulation型トランジスタであって、前記チャンネル領域中のゲート絶縁膜/シリコン界面以外の領域にのみキャリアを伝導させるトランジスタの動作領域を有することを特徴とするバルク電流制御型Accumulation型トランジスタが得られる。
請求項４によれば、トランジスタのドレイン電極に流れる電流がゲート電極に印加される電圧の増加に対して指数関数的に増加するサブスレショルド領域およびトランジスタのしきい値を含んだ動作領域中に、前記チャンネル領域中のゲート絶縁膜/シリコン界面以外の領域にキャリアを伝導させることを特徴とする請求項１に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項５によれば、前記チャンネル領域をＳＯＩ層で構成すると共に、該ＳＯＩ層の厚さを１００ｎｍより小さくし、該ＳＯＩ層の不純物原子濃度を２×１０１７[ｃｍ−３]より高くしたことを特徴とする請求項２に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項６によれば前記ソース、ドレイン領域を前記チャンネル領域と同一導電型の半導体で構成したことを特徴とする請求項３に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項７によれば、前記ソース、ドレイン領域を、その仕事関数が前記チャンネル領域の半導体の仕事関数との差が０．３２ｅＶ以下であるような金属または金属半導体化合物で構成したことを特徴とする請求項３に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項８によれば、前記チャンネル領域をｎ型シリコンで構成すると共に、前記ソース、ドレイン領域を、その仕事関数が−４．３７ｅＶ以上であるような金属または金属半導体化合物で構成したことを特徴とする請求項５に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項９によれば、前記チャンネル領域をｐ型シリコンで構成すると共に、前記ソース、ドレイン領域を、その仕事関数が−４．９５ｅＶ以下であるような金属または金属半導体化合物で構成したことを特徴とする請求項５に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項１０によれば、前記トランジスタをノーマリーオフ型としたことを特徴とする請求項１〜７の一つに記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項１１によれば、前記チャンネル領域をＳＯＩ層で構成すると共に、該ＳＯＩ層の厚さを、ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が０Ｖから電源電圧まで変化した際に、前記チャンネル領域と前記ソース領域の接触部分において前記半導体層に形成される空乏層の厚さより小さくしたことを特徴とする請求項８に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項１２によれば、ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が０Ｖから電源電圧まで変化した際に前記チャンネル領域と前記ソース領域の接触部分においてゲート絶縁膜上に設けられるゲート電極と前記チャンネル領域の半導体層との仕事関数差により前記半導体層に形成される空乏層が前記半導体層の深さ方向にとぎれなく形成されるように、前記ＳＯＩ層の厚さ、前記ＳＯＩ層の不純物原子濃度、および前記チャンネル領域上のゲート電極の仕事関数を定めたことを特徴とする請求項９に記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項１３によれば、前記ＳＯＩ層の厚さが１０ｎｍ以下であると共に、前記チャンネル領域の不純物原子濃度が５×１０１７[ｃｍ−３]以上であることを特徴とする請求項１〜１０の一つに記載のバルク電流制御型Accumulation型トランジスタが得られる。
請求項１４によれば、請求項１〜１１の一つに記載のトランジスタを少なくとも二つ有し、その一方をｎチャンネルトランジスタ、他方をｐチャンネルトランジスタとしたことを特徴とするバルク電流制御型Accumulation型ＣＭＯＳ半導体装置が得られる。
請求項１５によれば、前記ｎチャンネルトランジスタおよびｐチャンネルトランジスタのチャンネル領域の少なくとも一部が（１００）面または（１００）面から±１０°以内の面を有するようにしたことを特徴とする請求項１２に記載のバルク電流制御型Accumulation型ＣＭＯＳ半導体装置が得られる。
請求項１６によれば、前記ｎチャンネルトランジスタおよびｐチャンネルトランジスタのチャンネル領域の少なくとも一部が（１１０）面または（１１０）面から±１０°以内の面を有するようにしたことを特徴とする請求項１２に記載のバルク電流制御型Accumulation型ＣＭＯＳ半導体装置が得られる。
請求項１７によれば、前記ｎチャンネルトランジスタのチャンネル領域の少なくとも一部が（１００）面または（１００）面から±１０°以内の面を有し、かつ前記ｐチャンネルトランジスタのチャンネル領域の少なくとも一部が（１１０）面または（１１０）面から±１０°以内の面を有するようにしたことを特徴とする請求項１２に記載のバルク電流制御型Accumulation型ＣＭＯＳ半導体装置が得られる。
本発明によれば、しきい値電圧がチャンネル領域の不純物原子濃度の変化に対して影響が小さくなるので、微細化世代においても不純物原子濃度の統計的ばらつきに対してしきい値電圧のばらつきが小さくすることができ、しきい値電圧のばらつきによって決まるＬＳＩの故障発生確率を低減することができるという効果がある。
バルク電流制御型Accumulation型トランジスタの分析：
バルク電流制御型Accumulation型トランジスタのしきい値は、ドレイン電流がゲート電圧に対して指数関数的に増加する領域から指数関数的に増加しなくなる領域への境である。すなわち、図３に示したゾーンｂとゾーンｄ（即ち、領域１と領域２）との遷移点である。よって、バルク電流制御型Accumulation型トランジスタのしきい値電圧は、シリコン領域の空乏層の厚さがＴＳＯＩと等しくなる時のゲート電圧であり、以下の数１３で与えられる。
Figure 0005299752
ここで、式（１３）の右辺の第4項と第５項はいずれもＮＳＯＩの関数であるが、第４項と第5項はＮＳＯＩの変化に対する増減がそれぞれ逆である。これはバルク電流制御型Accumulation型トランジスタのしきい値電圧がＮＳＯＩの変化に対して変化が小さいことを示している。
表５には、トランジスタの微細化世代に対する実効チャンネル長（Ｌｅｆｆ）、バルク電流制御型Accumulation型トランジスタの電源電圧、電気的換算酸化膜厚（EOT）、平均的しきい値、バルク電流制御型Accumulation型トランジスタのしきい値のばらつき許容値、NA-、ｎchannel、√nchannel、ｎchannel+√nchannel、ｎchannel-√nchannel、NA+、NA-、及び不純物原子濃度のばらつきによって生じるしきい値のばらつきの標準偏差が示されている。また、バルク電流制御型Accumulation型トランジスタの電源電圧はバルク電流制御型Accumulation型トランジスタのゲート絶縁膜に印加される電界強度が８MV/cmになるまでの電圧とした。
尚、表５には、比較のためにInversion型トランジスタの電源電圧のばらつき許容値も示されている。
バルク電流制御型Accumulation型トランジスタではトランジスタのオン状態とオフ状態の時にゲート絶縁膜に印加される電界方向が逆になると共に、ゲート電圧がしきい値電圧の時にも電界強度を０ＭＶ／ｃｍ以下にすることができるので、電源電圧は蓄積電流制御型Accumulation型の電源電圧よりも大きくすることができる。これは、しきい値のばらつきの許容値を大きくすることができる点で有利である。
実際、表５に示されているように、バルク電流制御型Accumulation型トランジスタの電源電圧のばらつき許容値σ（＝ＶＤＤＩｂｕｌｋ／２３）（ｍＶ）は９０ｎｍ世代の許容値で８３．９ｍＶであり、他方、しきい値のばらつきの標準偏差σＶｔｈ（ｍＶ）は２１．３ｍＶとなっている。このように、９０ｎｍ微細化世代では、電源電圧のばらつき許容値σはしきい値のばらつきの標準偏差よりも大きい。同様に、２２ｎｍ世代の微細化世代においても、電源電圧のばらつき許容値σ（３８．７ｍＶ）は、しきい値のばらつき３２．１ｍＶよりも大きい。したがって、バルク電流制御型Accumulation型トランジスタでは、２２ｎｍ以上の世代においても、チャンネル領域の不純物原子濃度の統計的なばらつきで決まるしきい値電圧のばらつきがＬＳＩの動作を制限しないことがわかる。
Figure 0005299752
ここで、図４を参照すると、Inversion型トランジスタ及びバルク電流制御型Accumulation型トランジスタについて、微細化世代Ｌに対するしきい値電圧のばらつきの許容値（ＶＤＤ／２３）としきい値電圧のばらつきσＶｔｈが示されている。
具体的に説明すると、図4の縦軸及び横軸はそれぞれ電圧（ｍＶ）及び微細化世代（ｎｍ）をあらわし、曲線Ｃ１及びＣ２は、バルク電流制御型Ａｃｃｕｍｕｌａｔｉｏｎ型トランジスタのしきい値電圧のばらつきσＶｔｈ及び電源電圧のばらつき許容値（ＶＤＤ，Ａｃｃ／２３）をそれぞれ示している。他方、曲線Ｃ３及びＣ４はInversion型トランジスタのしきい値電圧のばらつきσＶｔｈ及び電源電圧のばらつき許容値（ＶＤＤ，Ｉｎｖ／２３）をそれぞれ示している。
曲線Ｃ１及びＣ２からも明らかなとおり、バルク電流制御型Accumulation型トランジスタは２２ｎｍ世代においても、しきい値電圧のばらつきσＶｔｈが電源電圧のばらつき許容値（ＶＤＤ／２３）よりも小さくなっている。このことは、チャンネル領域の不純物濃度の統計的ばらつきによって、１兆個のゲートのＬＳＩを１０ＧＨｚクロックレートで１０年間動作させても不良が起こらないことを意味している。
また、バルク電流制御型Accumulation型トランジスタのしきい値電圧のばらつきはいずれの世代においてもInversion型トランジスタのしきい値電圧ばらつきより小さい。これは、同じ世代であっても、バルク電流制御型Accumulation型トランジスタでは、Inversion型トランジスタと比べて、より多くのゲートを有するＬＳＩ、より高速動作をするＬＳＩ、より長い期間動作させるＬＳＩを、故障を起こさないで実現できることを示している。
図５（a）及び（ｂ）を参照すると、本発明の実施例１に係るバルク電流制御型Accumulation型ｎチャンネルトランジスタ（以下、単に、ｎチャンネルトランジスタと呼ぶ）が比較例と共に示されている。
図５（ａ）は比較例（蓄積層電流制御型Ａｃｃｕｍｕｌａｔｉｏｎ型トランジスタ）であり、ｐ型シリコンによって形成された支持基板上に、１００ｎｍ程度の厚さの埋込酸化膜によって分離されたｎ型Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）層（以下、半導体層と呼ぶ）４が形成されている。ここで、半導体層４はチャンネル領域を形成しており、図示されたチャンネル領域の表面は、（１００）面方位を有し、半導体層４は５０ｎｍの膜厚を有している。
更に、チャンネル領域を形成する半導体層４の両側には、チャンネル領域と同一導電型で、チャンネル領域よりも高い不純物原子濃度を有するｎ＋半導体によって形成されたソース・ドレイン領域２及び３が設けられている。
半導体層４によって形成されたチャンネル領域上には、電気的等価膜厚（ＥＯＴ）で７．５ｎｍの酸化膜によって形成されたゲート絶縁膜が設けられており、当該ゲート絶縁膜上には、ｐ＋ポリシリコンのゲート電極１が設けられている。図示されたｎチャンネルトランジスタのゲート長は０．６μｍで、ゲート幅は２０．０μｍである。ここで、チャンネル領域の平均的な不純物原子濃度は、１ｘ１０１６ｃｍ−３であり（したがって、このデバイスは図３のＡに相当するものである）、当該チャンネル領域と接触しているソース・ドレイン領域２、３は２×１０２０ｃｍ−３の半導体と金属半導体化合物によって形成されている。金属半導体化合物はＡｌシリサイドであるが、これはｎチャンネルトランジスタの場合はＮｉシリサイドやＥｒシリサイド、またはＹシリサイド等にして、半導体との接触抵抗を１×１０−１１Ωｃｍ２以下に抑え、ソース・ドレイン領域の半導体部分の直列抵抗と合わせてもトランジスタの直列抵抗としては１．０Ωμｍとなるようにしてもよい。また、ｎチャンネルトランジスタの場合、ソース・ドレイン層を仕事関数が−４．３７ｅＶ以上の金属または金属半導体化合物で形成しても良い。
一方、図５（ｂ）に示された本発明の実施例によるバルク電流制御型Ａｃｃｕｍｕｌａｔｉｏｎ型ｎチャンネルトランジスタは、図５（ａ）と同様に、ｐ型シリコンによって形成された支持基板上に、１００ｎｍ程度の厚さの埋込酸化膜によって分離されたｎ型半導体層８が形成されている。ここで、半導体層８はチャンネル領域を形成しており、図示されたチャンネル領域の表面は、（１００）面方位を有し、半導体層８は５０ｎｍの膜厚を有している。ｎ型半導体層８によって形成されたチャンネル領域の両側には、当該チャンネル領域と同一導電型で、不純物原子濃度がチャンネル領域よりも高いｎ＋半導体によって形成されたソース・ドレイン領域６及び７を備えている。半導体層８によって形成されたチャンネル領域上には、電気的等価膜厚（ＥＯＴ）で７．５ｎｍの酸化膜によって形成されたゲート絶縁膜が設けられており、当該ゲート絶縁膜上には、ｐ＋ポリシリコンのゲート電極５が設けられている。図示されたｎチャンネルトランジスタは、図５（ａ）のｎチャンネルトランジスタと同様、ゲート長は０．６μｍで、ゲート幅は２０．０μｍである。
ここで、チャンネル領域の平均的な不純物原子濃度は、２×１０１7ｃｍ−３であり（図３のＢに相当する）、当該チャンネル領域と接触しているソース・ドレイン領域６、７は２×１０２０ｃｍ−３の不純物濃度を有する半導体と金属半導体化合物によって形成されている。金属半導体化合物はＡｌシリサイドを用いることができるが、ＮｉシリサイドやＥｒシリサイド、またはＹシリサイド等にして、半導体との接触抵抗を１×１０−１１Ωｃｍ２以下に抑え、ソース・ドレイン領域の半導体部分の直列抵抗と合わせてもトランジスタの直列抵抗としては１．０Ωμｍとなるようにしてもよい。ソース・ドレイン層を仕事関数が−４．３７ｅＶ以上の金属または金属半導体化合物で形成しても良いことは図５（ａ）と同様である。
以上はｎチャンネルトランジスタの例であるが、これらのトランジスタはｐチャンネルトランジスタでも構わない。
尚、ｐチャンネルトランジスタの場合、ソース・ドレイン電極はＰｄシリサイドやＰｔシリサイドにして半導体との接触抵抗を１ｘ１０−１１Ωｃｍ２以下に抑え、ソース・ドレイン領域の半導体部分の直列抵抗と合わせてもトランジスタの直列抵抗としては１．０Ωμｍとなっているものでも構わない。またｐチャンネルトランジスタの場合、ソース・ドレイン領域６、７を仕事関数が−４．９５ｅＶ以下の金属または金属半導体化合物で形成してもよい。
いずれにしても、図５（ｂ）に示されたトランジスタにおけるソース、ドレイン領域の仕事関数と、チャンネル領域の半導体層の仕事関数との差が０．３２ｅＶ以下になるように、ソース、ドレイン領域の材料が選択されている。
図５（ａ）及び（ｂ）示されたｎチャンネルトランジスタは、ゲート電極１及び５に印加される電圧がソース電極Ｓに印加される電圧と等しい時にドレイン電極Ｄに印加される電圧が０Ｖから電源電圧まで変化した際に、チャンネル領域とソース領域の接触部分においてチャンネル領域の半導体層に形成される空乏層の厚さが５０ｎｍよりも長いのでノーマリーオフを実現している。
図６（ａ）及び（ｂ）を参照すると、それぞれ、図５（ａ）及び（ｂ）に示されたｎチャンネルトランジスタの特性が示されている。図６（ａ）及び（ｂ）には、上から順にｎチャンネルトランジスタのドレイン電圧が５０ｍＶであった時のドレイン電流とゲート電圧の関係及び、ドレイン電流のゲート電圧に対する１次微分と２次微分のゲート電圧の関係がそれぞれ示されている。更に、図６（ａ）及び（ｂ）の最下段には、式（８〜１０）から得られるＩａｃｃとＩｂｕｌｋおよびＩａｃｃとＩｂｕｌｋの合計からなるＩｔｏｔａｌの計算値も示してある。 ここで、しきい値電圧はＷ／Ｌで規格化したドレイン電流が１μＡ流れる時のゲート電圧であり、（a）では１．０５ Ｖ、（ｂ）では０．２８ Ｖである。（a）は蓄積層電流制御型Ａｃｃｕｍｕｌａｔｉｏｎ型トランジスタであるので、しきい値電圧領域ではＩａｃｃがドレイン電流の主成分であるが、（ｂ）の本発明によるバルク電流制御型Accumulation型トランジスタでは、しきい値電圧領域ではＩｂｕｌｋがドレイン電流の主成分である。
また、図６の上段の図に示すように、ドレイン電流のゲート電圧に対する２次微分では、（a）ではＩａｃｃの増加に対応する一つのピークしか見られないが、（ｂ）ではしきい値電圧領域付近のＩｂｕｌｋの増加に対応するピークとしきい値電圧よりゲート電圧が大きい領域でのＩａｃｃの増加に対応するピークの２つのピークが見られる。
図５（ｂ）に示されたバルク電流制御型トランジスタは、ゲート電極Ｇに印加される電圧がソース電極Ｓに印加される電圧と等しい時に、ドレイン電極Ｄに印加される電圧が０Ｖから電源電圧まで変化した際、チャンネル領域８とソース領域６の接触部分においてゲート絶縁膜上に設けられるゲート電極５とチャンネル領域の半導体層８との仕事関数差により前記半導体層８に形成される空乏層が前記半導体層の深さ方向にとぎれなく形成されるように、半導体層８の厚さＴＳＯＩ、当該半導体層８の不純物原子濃度ＮＳＯＩ、ゲート電極５の仕事関数を定めている。
また、図５（ｂ）に示した実施例では、チャンネル領域を形成する半導体層８の膜厚が５０ｎｍで、且つ、不純物原子濃度がそれぞれ２×１０１７ｃｍ−３である例を示したが、図３のゾーンｂからも明らかなとおり、半導体層８の膜厚ＴＳＯＩが薄くなれば、その不純物原子濃度ＮＳＯＩを高くする。例えば、半導体層８の膜厚ＴＳＯＩが１０ｎｍ以下である場合には、５×１０１７ｃｍ−３以上の不純物原子濃度ＮＳＯＩにする。
上記した説明では、半導体層（SOI）層が（１００）面方位である場合について説明をしたが、いずれの面方位の場合でも上記の説明と同等の効果がある。例えば、チャンネル領域の少なくとも一部を（１００）面から±１０°以内の面で形成しても良いし、（１１０）面または（１１０）面から±１０°以内の面で形成しても良い。
図７を参照して、本発明の実施例２に係るバルク電流制御型ＣＭＯＳ半導体装置を説明する。図示されたバルク電流制御型ＣＭＯＳ半導体装置はｎチャンネル及びｐチャンネルトランジスタによって構成されている。図示されたバルク電流制御型ＣＭＯＳ半導体装置は、支持基板２０上に１００ｎｍ厚さの埋め込み酸化膜２１で分離された半導体層（ＳＯＩ）層に形成される。
この例の場合、半導体層は１０ｎｍの（１１０）面方位から８°傾いた（５５１）面方位のｎ型の半導体層であり、当該半導体層はｎチャンネルトランジスタになる部分とｐチャンネルトランジスタになる部分とにエッチングにより分離される。次に、不純物原子濃度調整のために、当該半導体層のｎチャンネルトランジスタになる部分にはリンが注入され、ｐチャンネルトランジスタになる部分にはボロンが注入される。これによって、ｎチャンネルトランジスタ及びｐチャンネルトランジスタのしきい値が調整される。この例では、各トランジスタのしきい値が図３のゾーンｂ内になるように、半導体層の膜厚（ＴＳＯＩ）及び不純物原子濃度（ＴＳＯＩ）が調整され、チャンネル領域の半導体層４及び８が形成される。例えば、ｎチャンネルトランジスタのチャンネル領域４の不純物原子濃度は３ｘ１０１８ｃｍ−３であり、他方、ｐチャンネルトランジスタのチャンネル領域８の不純物原子濃度は３ｘ１０１８ｃｍ−３である。
次に、電気的酸化膜等価絶縁膜厚で１ｎｍのSi3N4膜が各トランジスタのチャンネル領域４及び８表面に、マイクロ波励起のプラズマ装置で形成され、ゲート絶縁膜２３が形成される。ここで、チャンネル領域の表面はPeak to Valleyが０．１６ｎｍ以下となるような平坦化処理を受けており、ゲート絶縁膜２３とチャンネル領域との間の界面は原子オーダーで極めて平坦である。また、ゲート絶縁膜２３はSiO2膜や、HfOx,ZrOx,La2O3等の金属酸化膜、PrxSiyNz等の金属窒化物当の高誘電材料を用いても良い。
その後、ゲート絶縁膜２３上にTa膜を形成し、それぞれ所望のゲート長、ゲート幅にエッチングし、ゲート電極１及び５を形成する。このとき、ｎチャンネルトランジスタもｐチャンネルトランジスタのチャンネル領域４、８とゲート電極１、５との仕事関数差によりおよそ厚さ１８ｎｍの空乏層が形成されるので半導体層４、８が完全に空乏化しているのでノーマリーオフになっている。
その後、ｎチャンネルトランジスタ領域のソース・ドレイン層にヒ素を注入し活性化を行って、不純物原子濃度２ｘ１０２０ｃｍ−３のソース領域２及びドレイン領域３を形成し、ｐチャンネルトランジスタ領域のソース・ドレイン層にはボロンを注入し活性化を行い、不純物原子濃度２ｘ１０２０ｃｍ−３のソース領域６及びドレイン領域７を形成する。
さらに、配線層としてゲート配線２５、出力配線２６、電源配線２７および電源配線２８を形成する。
上記したＣＭＯＳ半導体装置は（５５１）面方位以外の面方位、例えば（１００）面方位のSOI層上に作製したものでもよい。
本発明によれば、半導体層（ＳＯＩ層）の膜厚が１００ｎｍより薄く、基板濃度が２×１０１７[ｃｍ−３]より高いバルク電流制御型Accumulation型ｎチャンネル及びｐチャンネルトランジスタ、及びこれらのトランジスタによって構成されたＣＭＯＳ回路について説明したが、本発明はこれに限定されることなく、各種の素子並びに電子回路にも適用できる。
Inversion型トランジスタにおける、微細化世代Ｌと、電源電圧のばらつきの許容値（ＶＤＤ／２３）としきい値電圧のばらつきの標準偏差σＶｔｈを示す図である。 Inversion型トランジスタにおける、微細化世代Ｌに対する電源電圧のばらつきの許容値（ＶＤＤ／２３）としきい値電圧のばらつきの標準偏差σＶｔｈ、及びＩｎｔｒｉｎｓｉｃ型トランジスタでチャンネル領域中に不純物原子が１個の存在しないトランジスタと１個存在するトランジスタのしきい値の差ΔＶｔｈを示す図である。 半導体層（ＳＯＩ層）の膜厚（ＴＳＯＩ）とＳＯＩ層の不純物原子濃度ＮＳＯＩで領域を定義した場合、動作の異なるトランジスタが得られることを示す図であり、ゾーン（a）で示されるＮｏｒｍａｌｌｙ ｏｎ型になる領域、ゾーン（ｂ）で示されるバルク電流制御型になる領域、ゾーン（ｃ）で示される蓄積層電流制御型になる領域、及びゾーン（ｄ）で示されるしきい値電圧領域においてドレイン電流がゲート電圧に対して指数関数的に増加しないトランジスタになる領域を示している。 Inversion型トランジスタ及びバルク電流制御型Accumulation型トランジスタにおける、微細化世代Ｌに対する電源電圧のばらつきの許容値（ＶＤＤ／２３）としきい値電圧のばらつきの標準偏差σＶｔｈの関係を示す図である。 （ａ）及び（ｂ）は、それぞれ、比較例としての蓄積層電流制御Accumulation型nチャンネルトランジスタと、 本発明の実施例１に係るバルク電流制御型Accumulation型ｎチャンネルトランジスタを示す図である。 （ａ）及び（ｂ）は、それぞれ、図５（ａ）及び図５（ｂ）に示された蓄積層電流制御Accumulation型nチャンネルトランジスタ及びバルク電流制御型Accumulation型ｎチャンネルトランジスタの特性を示す図である。 本発明の実施例２に係るバルク電流制御型ＣＭＯＳ半導体装置を示す図である。
符号の説明
１、５ ゲート電極
２、３、６、７ ソース・ドレイン領域
４、８ 半導体層（ＳＯＩ層）

Claims (16)

  1. チャンネル領域とその両端に設けたソース、ドレイン領域とを有するトランジスタであって、前記チャンネル領域をｎ型半導体で構成すると共にキャリアを電子とするか、または前記チャンネル領域をｐ型半導体で構成すると共にキャリアをホールとするAccumulation型トランジスタであって、前記チャンネル領域中のゲート絶縁膜/シリコン界面以外の領域にのみキャリアを伝導させるとともに、ドレイン電極に流れる電流がゲート電極に印加される電圧によって指数関数的に変化する領域に設定されたしきい値を有し、且つ、前記チャンネル領域の不純物原子濃度の統計的ばらつきで決まるしきい値電圧のばらつきの標準偏差（σＶｔｈ）がＬＳＩの電源電圧の２３分の１より小さくなるように設定されている２２ｎｍ以上の微細化世代のバルク電流制御型Accumulation型トランジスタ。
  2. トランジスタのドレイン電極に流れる電流がゲート電極に印加される電圧の増加に対して指数関数的に増加するサブスレショルド領域及びトランジスタのしきい値を含んだ動作領域中に、前記チャンネル領域中のゲート絶縁膜/シリコン界面以外の領域にキャリアを伝導させることを特徴とする請求項１に記載のバルク電流制御型Accumulation型トランジスタ。
  3. 前記チャンネル領域をＳＯＩ層で構成すると共に、該ＳＯＩ層の厚さを１００ｎｍより小さくし、該ＳＯＩ層の不純物原子濃度を２×１０１７[ｃｍ−３]より高くしたことを特徴とする請求項２に記載のバルク電流制御型Accumulation型トランジスタ。
  4. 前記ソース、ドレイン領域を前記チャンネル領域と同一導電型の半導体で構成したことを特徴とする請求項１〜３のいずれか一つに記載のバルク電流制御型Accumulation型トランジスタ。
  5. 前記ソース、ドレイン領域を、その仕事関数が前記チャンネル領域の半導体の仕事関数との差が０．３２ｅＶ以下であるような金属または金属半導体化合物で構成したことを特徴とする請求項１〜３のいずれか一つに記載のバルク電流制御型Accumulation型トランジスタ。
  6. 前記チャンネル領域をｎ型シリコンで構成すると共に、前記ソース、ドレイン領域を、その仕事関数が−４．３７ｅＶ以上であるような金属または金属半導体化合物で構成したことを特徴とする請求項５に記載のバルク電流制御型Accumulation型トランジスタ。
  7. 前記チャンネル領域をｐ型シリコンで構成すると共に、前記ソース、ドレイン領域を、その仕事関数が−４．９５ｅＶ以下であるような金属または金属半導体化合物で構成したことを特徴とする請求項５に記載のバルク電流制御型Accumulation型トランジスタ。
  8. 前記トランジスタをノーマリーオフ型としたことを特徴とする請求項１〜７のいずれか一つに記載のバルク電流制御型Accumulation型トランジスタ。
  9. 前記チャンネル領域をＳＯＩ層で構成すると共に、該ＳＯＩ層の厚さを、ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が０Ｖから電源電圧まで変化した際に、前記チャンネル領域と前記ソース領域の接触部分において前記半導体層に形成される空乏層の厚さより小さくしたことを特徴とする請求項８に記載のバルク電流制御型Accumulation型トランジスタ。
  10. ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が０Ｖから電源電圧まで変化した際に、前記チャンネル領域と前記ソース領域の接触部分においてゲート絶縁膜上に設けられるゲート電極と前記チャンネル領域の半導体層との仕事関数差により前記半導体層に形成される空乏層が前記半導体層の深さ方向にとぎれなく形成されるように、前記ＳＯＩ層の厚さ、前記ＳＯＩ層の不純物原子濃度、および前記チャンネル領域上のゲート電極の仕事関数を定めたことを特徴とする請求項９に記載のバルク電流制御型Accumulation型トランジスタ。
  11. 前記ＳＯＩ層の厚さが１０ｎｍ以下であると共に、前記チャンネル領域の不純物原子濃度が５×１０１７[ｃｍ−３]以上であることを特徴とする請求項１〜１０のいずれか一つに記載のバルク電流制御型Accumulation型トランジスタ。
  12. 請求項１〜１１のいずれか一つに記載のトランジスタを少なくとも二つ有し、その一方をｎチャンネルトランジスタ、他方をｐチャンネルトランジスタとしたことを特徴とするバルク電流制御型Accumulation型ＣＭＯＳ半導体装置。
  13. 前記ｎチャンネルトランジスタおよびｐチャンネルトランジスタのチャンネル領域の少なくとも一部が（１００）面または（１００）面から±１０°以内の面を有するようにしたことを特徴とする請求項１２に記載のバルク電流制御型Accumulation型ＣＭＯＳ半導体装置。
  14. 前記ｎチャンネルトランジスタおよびｐチャンネルトランジスタのチャンネル領域の少なくとも一部が（１１０）面または（１１０）面から±１０°以内の面を有するようにしたことを特徴とする請求項１３に記載のバルク電流制御型Accumulation型ＣＭＯＳ半導体装置。
  15. 前記ｎチャンネルトランジスタのチャンネル領域の少なくとも一部が（１００）面または（１００）面から±１０°以内の面を有し、かつ前記ｐチャンネルトランジスタのチャンネル領域の少なくとも一部が（１１０）面または（１１０）面から±１０°以内の面を有するようにしたことを特徴とする請求項１２に記載のバルク電流制御型Accumulation型ＣＭＯＳ半導体装置。
  16. チャンネル領域の不純物原子濃度の統計的ばらつきで決まるしきい値電圧のばらつきの標準偏差（σＶｔｈ）がＬＳＩの電源電圧の２３分の１より小さくなるように、チャネル領域における不純物原子濃度及び前記チャネル領域を形成する半導体層の膜厚を選択し、ゲート電圧に対してドレイン電流が指数関数的に変化する領域に設定された閾値を設定することにより、バルク電流制御型Accumulation型トランジスタを製造する工程を含む２２ｎｍ以上の微細化世代の半導体装置を製造する半導体装置の製造方法。
JP2008116701A 2008-04-28 2008-04-28 半導体装置 Active JP5299752B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008116701A JP5299752B2 (ja) 2008-04-28 2008-04-28 半導体装置
PCT/JP2009/057310 WO2009133762A1 (ja) 2008-04-28 2009-04-10 半導体装置
CN2009801152210A CN102017161B (zh) 2008-04-28 2009-04-10 半导体装置
CN201310334981.9A CN103489919A (zh) 2008-04-28 2009-04-10 半导体装置
US12/989,713 US20110042725A1 (en) 2008-04-28 2009-04-10 Semiconductor device
EP09738699A EP2284901A1 (en) 2008-04-28 2009-04-10 Semiconductor device
KR1020107025640A KR20100135906A (ko) 2008-04-28 2009-04-10 반도체 장치
TW098113468A TWI478334B (zh) 2008-04-28 2009-04-23 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008116701A JP5299752B2 (ja) 2008-04-28 2008-04-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012194693A Division JP2013012768A (ja) 2012-09-05 2012-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2009267195A JP2009267195A (ja) 2009-11-12
JP5299752B2 true JP5299752B2 (ja) 2013-09-25

Family

ID=41254982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008116701A Active JP5299752B2 (ja) 2008-04-28 2008-04-28 半導体装置

Country Status (7)

Country Link
US (1) US20110042725A1 (ja)
EP (1) EP2284901A1 (ja)
JP (1) JP5299752B2 (ja)
KR (1) KR20100135906A (ja)
CN (2) CN103489919A (ja)
TW (1) TWI478334B (ja)
WO (1) WO2009133762A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2613910A4 (en) * 2010-09-08 2017-12-13 Basf Se Process for chemically mechanically polishing substrates containing silicon oxide dielectric films and polysilicon and/or silicon nitride films
JP5835790B2 (ja) * 2011-01-26 2015-12-24 国立大学法人東北大学 半導体装置
US10553494B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown resistant semiconductor apparatus and method of making same
US11670637B2 (en) * 2019-02-19 2023-06-06 Intel Corporation Logic circuit with indium nitride quantum well
CN113533143B (zh) * 2021-07-21 2022-10-28 东南大学 描述堆积散体运动的数学模型的构建方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293058A (en) * 1992-11-12 1994-03-08 The Trustees Of Columbia University Linear voltage-controlled resistance element
JPH0951083A (ja) * 1995-08-10 1997-02-18 Mitsubishi Electric Corp ゲートアレイ型半導体集積回路装置及びその製造方法
JP3699823B2 (ja) * 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6855988B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor switching devices
JP2004146550A (ja) * 2002-10-24 2004-05-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US20040079997A1 (en) * 2002-10-24 2004-04-29 Noriyuki Miura Semiconductor device and metal-oxide-semiconductor field-effect transistor
JP5128064B2 (ja) * 2005-06-17 2013-01-23 国立大学法人東北大学 半導体装置
JP5170531B2 (ja) * 2005-12-02 2013-03-27 国立大学法人東北大学 半導体装置
US7863713B2 (en) * 2005-12-22 2011-01-04 Tohoku University Semiconductor device
JP5329024B2 (ja) * 2006-06-27 2013-10-30 国立大学法人東北大学 半導体装置
CN101490823B (zh) * 2006-07-13 2012-03-07 国立大学法人东北大学 半导体装置
CN101490849B (zh) * 2006-07-13 2012-08-08 国立大学法人东北大学 晶体管及半导体器件
JP5010310B2 (ja) * 2007-02-28 2012-08-29 株式会社東芝 半導体装置の製造方法および半導体装置
JP5354944B2 (ja) * 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ

Also Published As

Publication number Publication date
JP2009267195A (ja) 2009-11-12
KR20100135906A (ko) 2010-12-27
CN102017161A (zh) 2011-04-13
CN102017161B (zh) 2013-09-04
CN103489919A (zh) 2014-01-01
TW201003913A (en) 2010-01-16
US20110042725A1 (en) 2011-02-24
EP2284901A1 (en) 2011-02-16
WO2009133762A1 (ja) 2009-11-05
TWI478334B (zh) 2015-03-21

Similar Documents

Publication Publication Date Title
Choi et al. FinFET process refinements for improved mobility and gate work function engineering
Veloso et al. Gate-all-around NWFETs vs. triple-gate FinFETs: Junctionless vs. extensionless and conventional junction devices with controlled EWF modulation for multi-VT CMOS
JP5529846B2 (ja) 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ
US9666716B2 (en) FinFET transistor
KR100271745B1 (ko) 반도체 장치
US9577063B2 (en) Bipolar transistor, band-gap reference circuit and virtual ground reference circuit and methods of fabricating thereof
WO2008001680A1 (fr) Dispositif à semi-conducteur
JP2012523112A (ja) 明白に異なる閾値電圧を有するトランジスタを持つｓｏｉから製造する集積回路
JP5299752B2 (ja) 半導体装置
Yeung et al. Non-hysteretic Negative Capacitance FET with Sub-30mV/dec Swing over 106X Current Range and ION of 0.3 mA/μm without Strain Enhancement at 0.3 V VDD
JP2013191760A (ja) 半導体装置
JP5594753B2 (ja) トランジスタ及び半導体装置
JP5701015B2 (ja) 半導体デバイスの駆動方法
US20110193091A1 (en) Density of states engineered field effect transistor
JP2016184655A (ja) 半導体装置
De et al. Improved digital performance of hybrid CMOS inverter with Si p-MOSFET and InGaAs n-MOSFET in the nanometer regime
Chen Challenges for silicon technology scaling in the Nanoscale Era
JP2013012768A (ja) 半導体装置
Younis et al. Modeling and simulation of static power dissipation in CMOS with SELBOX structure
TWI754355B (zh) 量子線共振穿隧電晶體
Bashir et al. Charge plasma based partial-ground-plane-MOSFET on selective buried oxide (SELBOX)
Ranka et al. Comparative performance evaluation of bulk and FD-SOI MOSFETs using TCAD
JP2010245081A (ja) 半導体装置
Deleonibus Ultra-thin films and multigate devices architectures for future CMOS scaling
Bhaskar et al. Process variation immune dopingless dynamically reconfigurable FET

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130606

R150 Certificate of patent or registration of utility model

Ref document number: 5299752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250