JP5594753B2 - トランジスタ及び半導体装置 - Google Patents
トランジスタ及び半導体装置 Download PDFInfo
- Publication number
- JP5594753B2 JP5594753B2 JP2008524844A JP2008524844A JP5594753B2 JP 5594753 B2 JP5594753 B2 JP 5594753B2 JP 2008524844 A JP2008524844 A JP 2008524844A JP 2008524844 A JP2008524844 A JP 2008524844A JP 5594753 B2 JP5594753 B2 JP 5594753B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- transistor
- region
- channel region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000009825 accumulation Methods 0.000 claims description 97
- 230000005684 electric field Effects 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 150000001875 compounds Chemical class 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 239000000758 substrate Substances 0.000 description 18
- 238000004088 simulation Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012887 quadratic function Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
チャンネル領域とその両端に形成したソース領域、ドレイン領域とを有するトランジスタであって、前記チャンネル領域の不純物濃度が2×1017cm−3より高く、かつ前記チャンネル領域をn型半導体で構成すると共にキャリアを電子とするか、または前記チャンネル領域をp型半導体で構成すると共にキャリアをホールとすることを特徴とするAccumulation型トランジスタ。
第1の態様において、前記ソース領域、前記ドレイン領域を前記チャンネル領域と同一導電型の半導体で構成した。
第1の態様において、前記ソース領域、前記ドレイン領域を、それらの仕事関数が前記チャンネル領域の半導体の仕事関数との差が0.32eV以下であるような金属または金属半導体化合物で構成した。
第3の態様において、前記チャンネル領域をn型シリコンで構成すると共に、前記ソース領域、前記ドレイン領域を、それらの仕事関数が−4.37eV以上であるような金属または金属半導体化合物で構成した。
第3の態様において、前記チャンネル領域をp型シリコンで構成すると共に、前記ソース領域、前記ドレイン領域を、それらの仕事関数が−4.95eV以下であるような金属または金属半導体化合物で構成した。
第1〜第6の態様のいずれかにおいて、当該トランジスタをノーマリーオフ型とした。
第6の態様において、前記チャンネル領域をSOI層で構成すると共に、該SOI層の厚さを、ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が0Vから電源電圧まで変化した際に、前記チャンネル領域と前記ソース領域の接触部分において前記チャンネル領域の半導体層に形成される空乏層の厚さより小さくした。
第7の態様において、ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が0Vから電源電圧まで変化した際に前記チャンネル領域と前記ソース領域の接触部分においてゲート絶縁膜上に設けられるゲート電極と前記チャンネル領域の半導体層との仕事関数差により前記半導体層に形成される空乏層が前記半導体層の深さ方向にとぎれなく形成されるように、前記SOI層の厚さ、前記SOI層の不純物濃度、及び前記チャンネル領域上のゲート電極の仕事関数を定めた。
第1〜第8の態様のいずれかにおいて、前記チャンネル領域の不純物濃度が1×1018cm−3〜5×1019cm−3である。
第1〜第9のいずれか一つの態様によるトランジスタを少なくとも二つ含み、一方をnチャンネルトランジスタ、他方をpチャンネルトランジスタとしたことを特徴とするAccumulation型CMOS半導体装置。
第10の態様において、前記nチャンネルトランジスタ及びpチャンネルトランジスタのチャンネル領域の少なくとも一部が(100)面または(100)面から±10°以内の面を有するようにした。
第10の態様において、前記nチャンネルトランジスタ及びpチャンネルトランジスタのチャンネル領域の少なくとも一部が(110)面または(110)面から±10°以内の面を有するようにした。
第10の態様において、前記nチャンネルトランジスタのチャンネル領域の少なくとも一部が(100)面または(100)面から±10°以内の面を有し、かつ前記pチャンネルトランジスタのチャンネル領域の少なくとも一部が(110)面または(110)面から±10°以内の面を有するようにした。
図3A、図3Bにチャンネル領域が(100)面方位を表面としたSOI(Silicon on Insulator)層10で構成されたInversion型のnチャンネルトランジスタとpチャンネルトランジスタを示す。図3C、図3Dにはチャンネル領域がSOI層10で構成されたAccumulation型のnチャンネルトランジスタとpチャンネルトランジスタを示す。以下では、SOI層10を半導体層と呼ぶことがある。
本発明の第2の実施例について図8A、図8B〜図12A、図12Bを用いて説明する。図8A、図8Bは第2の実施例による半導体装置の断面図である。図9A、図9B、図9Cは本発明の効果を表す電流電圧特性を示す。図10、図11はそれぞれ本発明の効果を説明するために、4入力10段のNORゲート、4入力10段のNANDゲートの入力、出力波形のシミュレーション条件を示し、図12A、図12Bにそれらの結果を示す。
Claims (11)
- チャンネル領域とその両端に形成したソース領域、ドレイン領域とを有するトランジスタであって、前記チャンネル領域の不純物濃度が1×10 18 cm −3 〜5×10 19 cm −3 (ただし、1×10 18 cm −3 を除く)で、かつ前記チャンネル領域をn型半導体で構成すると共にキャリアを電子とするか、または前記チャンネル領域をp型半導体で構成すると共にキャリアをホールとし、
前記チャンネル領域をSOI層で構成すると共に、該SOI層の厚さを、ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が0Vから電源電圧まで変化した際に、前記チャンネル領域と前記ソース領域の接触部分において前記チャンネル領域の半導体層に形成される空乏層の厚さより小さくし、
さらにしきい値にあたるゲート電圧が印加された時にゲート絶縁膜にかかる電界を0MV/cmもしくはそれ以下とし、オン時とオフ時とではゲート絶縁膜及び前記チャンネルに作用する実効電界の向きをそれぞれ逆方向とすることを特徴とするAccumulation型トランジスタ。 - 前記ソース領域、前記ドレイン領域を前記チャンネル領域と同一導電型の半導体で構成したことを特徴とする請求項1に記載のAccumulation型トランジスタ。
- 前記ソース領域、前記ドレイン領域を、それらの仕事関数が前記チャンネル領域の半導体の仕事関数との差が0.32eV以下であるような金属または金属半導体化合物で構成したことを特徴とする請求項1に記載のAccumulation型トランジスタ。
- 前記チャンネル領域をn型シリコンで構成すると共に、前記ソース領域、前記ドレイン領域を、それらの仕事関数が−4.37eV以上であるような金属または金属半導体化合物で構成したことを特徴とする請求項3に記載のAccumulation型トランジスタ。
- 前記チャンネル領域をp型シリコンで構成すると共に、前記ソース領域、前記ドレイン領域を、それらの仕事関数が−4.95eV以下であるような金属または金属半導体化合物で構成したことを特徴とする請求項3に記載のAccumulation型トランジスタ。
- 当該トランジスタをノーマリーオフ型としたことを特徴とする請求項1に記載のAccumulation型トランジスタ。
- ゲート電極に印加される電圧がソース電極に印加される電圧と等しい時に、ドレイン電極に印加される電圧が0Vから電源電圧まで変化した際に前記チャンネル領域と前記ソース領域の接触部分においてゲート絶縁膜上に設けられるゲート電極と前記チャンネル領域の半導体層との仕事関数差により前記半導体層に形成される空乏層が前記半導体層の深さ方向にとぎれなく形成されるように、前記SOI層の厚さ、前記SOI層の不純物濃度、及び前記チャンネル領域上のゲート電極の仕事関数を定めたことを特徴とする請求項1に記載のAccumulation型トランジスタ。
- 請求項1〜7のいずれか一つに記載のトランジスタを少なくとも二つ含み、一方をnチャンネルトランジスタ、他方をpチャンネルトランジスタとしたことを特徴とするAccumulation型CMOS半導体装置。
- 前記nチャンネルトランジスタ及びpチャンネルトランジスタのチャンネル領域の少なくとも一部が(100)面または(100)面から±10°以内の面を有するようにしたことを特徴とする請求項8に記載のAccumulation型CMOS半導体装置。
- 前記nチャンネルトランジスタ及びpチャンネルトランジスタのチャンネル領域の少なくとも一部が(110)面または(110)面から±10°以内の面を有するようにしたことを特徴とする請求項8に記載のAccumulation型CMOS半導体装置。
- 前記nチャンネルトランジスタのチャンネル領域の少なくとも一部が(100)面または(100)面から±10°以内の面を有し、かつ前記pチャンネルトランジスタのチャンネル領域の少なくとも一部が(110)面または(110)面から±10°以内の面を有するようにしたことを特徴とする請求項8に記載のAccumulation型CMOS半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008524844A JP5594753B2 (ja) | 2006-07-13 | 2007-07-12 | トランジスタ及び半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192815 | 2006-07-13 | ||
JP2006192815 | 2006-07-13 | ||
PCT/JP2007/063927 WO2008007749A1 (fr) | 2006-07-13 | 2007-07-12 | Transistor et dispositif à semi-conducteurs |
JP2008524844A JP5594753B2 (ja) | 2006-07-13 | 2007-07-12 | トランジスタ及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008007749A1 JPWO2008007749A1 (ja) | 2009-12-10 |
JP5594753B2 true JP5594753B2 (ja) | 2014-09-24 |
Family
ID=38923305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008524844A Expired - Fee Related JP5594753B2 (ja) | 2006-07-13 | 2007-07-12 | トランジスタ及び半導体装置 |
Country Status (8)
Country | Link |
---|---|
US (2) | US8138527B2 (ja) |
EP (1) | EP2043159A4 (ja) |
JP (1) | JP5594753B2 (ja) |
KR (1) | KR101357421B1 (ja) |
CN (1) | CN101490849B (ja) |
IL (1) | IL196473A (ja) |
TW (1) | TWI459558B (ja) |
WO (1) | WO2008007749A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5299752B2 (ja) * | 2008-04-28 | 2013-09-25 | 国立大学法人東北大学 | 半導体装置 |
JP5424299B2 (ja) * | 2008-12-16 | 2014-02-26 | 国立大学法人東北大学 | イオン注入装置、イオン注入方法、及び半導体装置 |
US20120305893A1 (en) * | 2010-02-19 | 2012-12-06 | University College Cork-National University of Ireland ,Cork | Transistor device |
JP2013012768A (ja) * | 2012-09-05 | 2013-01-17 | Tohoku Univ | 半導体装置 |
JP5704586B2 (ja) * | 2012-10-25 | 2015-04-22 | 国立大学法人東北大学 | Accumulation型MOSFET |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026313A (ja) * | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002110586A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2004146550A (ja) * | 2002-10-24 | 2004-05-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005019996A (ja) * | 2003-06-26 | 2005-01-20 | Internatl Business Mach Corp <Ibm> | ハイブリッド・プレーナおよびFinFETCMOSデバイス |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111260A (en) | 1983-06-17 | 1992-05-05 | Texax Instruments Incorporated | Polysilicon FETs |
DE68916401T2 (de) | 1988-10-03 | 1994-11-17 | Toshiba Kawasaki Kk | Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung. |
US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
US6855988B2 (en) * | 2002-07-08 | 2005-02-15 | Viciciv Technology | Semiconductor switching devices |
KR20050061446A (ko) | 2002-08-07 | 2005-06-22 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 절연 게이트 트랜지스터, 트랜지스터 장치, 트랜지스터회로 및 트랜지스터 작동 방법 |
US20040079997A1 (en) * | 2002-10-24 | 2004-04-29 | Noriyuki Miura | Semiconductor device and metal-oxide-semiconductor field-effect transistor |
JP2006100600A (ja) | 2004-09-29 | 2006-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
CN101346820B (zh) | 2005-12-22 | 2010-11-03 | 国立大学法人东北大学 | 半导体器件 |
-
2007
- 2007-07-12 EP EP07790721A patent/EP2043159A4/en not_active Withdrawn
- 2007-07-12 WO PCT/JP2007/063927 patent/WO2008007749A1/ja active Application Filing
- 2007-07-12 JP JP2008524844A patent/JP5594753B2/ja not_active Expired - Fee Related
- 2007-07-12 US US12/309,244 patent/US8138527B2/en not_active Expired - Fee Related
- 2007-07-12 KR KR1020097002665A patent/KR101357421B1/ko not_active IP Right Cessation
- 2007-07-12 CN CN2007800265886A patent/CN101490849B/zh not_active Expired - Fee Related
- 2007-07-13 TW TW096125521A patent/TWI459558B/zh not_active IP Right Cessation
-
2009
- 2009-01-13 IL IL196473A patent/IL196473A/en not_active IP Right Cessation
-
2012
- 2012-02-13 US US13/372,159 patent/US8648393B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026313A (ja) * | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002110586A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2004146550A (ja) * | 2002-10-24 | 2004-05-20 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005019996A (ja) * | 2003-06-26 | 2005-01-20 | Internatl Business Mach Corp <Ibm> | ハイブリッド・プレーナおよびFinFETCMOSデバイス |
Also Published As
Publication number | Publication date |
---|---|
US20120146102A1 (en) | 2012-06-14 |
TW200824119A (en) | 2008-06-01 |
IL196473A0 (en) | 2009-09-22 |
WO2008007749A1 (fr) | 2008-01-17 |
US20090309138A1 (en) | 2009-12-17 |
TWI459558B (zh) | 2014-11-01 |
EP2043159A1 (en) | 2009-04-01 |
KR101357421B1 (ko) | 2014-02-03 |
US8138527B2 (en) | 2012-03-20 |
CN101490849B (zh) | 2012-08-08 |
EP2043159A4 (en) | 2011-05-18 |
CN101490849A (zh) | 2009-07-22 |
US8648393B2 (en) | 2014-02-11 |
KR20090039755A (ko) | 2009-04-22 |
JPWO2008007749A1 (ja) | 2009-12-10 |
IL196473A (en) | 2013-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101247876B1 (ko) | 반도체 장치 | |
US8362567B2 (en) | Semiconductor device | |
US9213415B2 (en) | Reference voltage generator | |
US20080303095A1 (en) | Varying mugfet width to adjust device characteristics | |
JP5329024B2 (ja) | 半導体装置 | |
Solankia et al. | A Review paper: A Comprehensive study of Junctionless transistor | |
JP5594753B2 (ja) | トランジスタ及び半導体装置 | |
JP2013191760A (ja) | 半導体装置 | |
WO2010082498A1 (ja) | 半導体装置 | |
JP5299752B2 (ja) | 半導体装置 | |
JP5701015B2 (ja) | 半導体デバイスの駆動方法 | |
Fabiha et al. | Analytical modeling and performance analysis for symmetric double gate stack-oxide junctionless field effect transistor in subthreshold region | |
Liu et al. | Design and theoretical calculation of novel GeSn fully-depleted n-tunneling FET with quantum confinement model for suppression on GIDL effect | |
JP6102140B2 (ja) | 半導体装置 | |
JP3271972B2 (ja) | フェルミしきい値電界効果トランジスタ | |
Bashir et al. | Charge plasma based partial-ground-plane-MOSFET on selective buried oxide (SELBOX) | |
Kumar et al. | Temperature Reliability of Junctionless Twin Gate Recessed Channel (JL-TGRC) MOSFET with Different Gate Material for Low Power Digital-Logic Applications | |
Rahou et al. | Simulation of High Performance Nanoscale Partially Depleted SOI n-MOSFET Transistors | |
Krauss et al. | An electrostatically doped planar device concept | |
JP2013012768A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131016 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131023 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5594753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |