JP2009004495A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2009004495A
JP2009004495A JP2007162676A JP2007162676A JP2009004495A JP 2009004495 A JP2009004495 A JP 2009004495A JP 2007162676 A JP2007162676 A JP 2007162676A JP 2007162676 A JP2007162676 A JP 2007162676A JP 2009004495 A JP2009004495 A JP 2009004495A
Authority
JP
Japan
Prior art keywords
type misfet
layer
semiconductor device
silicide layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007162676A
Other languages
English (en)
Inventor
Takashi Yamauchi
尚 山内
Yoshifumi Nishi
義史 西
Atsuhiro Kinoshita
敦寛 木下
Yoshinori Tsuchiya
義規 土屋
Junji Koga
淳二 古賀
Koichi Kato
弘一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007162676A priority Critical patent/JP2009004495A/ja
Priority to US12/051,947 priority patent/US20090008726A1/en
Priority to KR1020080057757A priority patent/KR20080112139A/ko
Priority to CNA2008101253346A priority patent/CN101330055A/zh
Publication of JP2009004495A publication Critical patent/JP2009004495A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract


【課題】ＣＭＩＳ構造の半導体装置において、ｎ型およびｐ型ＭＩＳＥＦＥＴの界面抵抗を低減する半導体装置の製造方法および半導体装置を提供する。
【解決手段】第１の半導体領域上にｎ型ＭＩＳＦＥＴのゲート絶縁膜およびゲート電極を形成し、第２の半導体領域上にｐ型ＭＩＳＦＥＴのゲート絶縁膜およびゲート電極を形成し、第１の半導体領域にＡｓをイオン注入して、ｎ型拡散層を形成し、第１の半導体領域上にＮｉを含む第１の金属を堆積した後、第１の熱処理によって第１のシリサイド層を形成し、第１のシリサイド層上および第２の半導体領域上に、Ｎｉを含む第２の金属を堆積した後、第２の熱処理によって、第１のシリサイド層を厚膜化するとともに、第２のシリサイド層を形成し、第２のシリサイド層にＢまたはＭｇをイオン注入した後、第３の熱処理を加えることを特徴とする半導体装置の製造方法および半導体装置。
【選択図】図１

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置の製造方法および半導体装置に関する。
シリコン超集積回路（ＬＳＩ）は、将来の高度情報化社会を支える基盤技術の一つである。集積回路の高機能化には、その構成素子であるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の高性能化が必要である。素子の高性能化は基本的には比例縮小則（スケーリング）により行われてきたが、近年、種々の物性的限界のため、素子の超微細化による高性能化だけでなく、素子そのものの動作も困難な状況にある。
そのような物性的限界の一つにソース・ドレイン領域の寄生抵抗の問題がある。図５０に従来技術の典型的なＭＩＳＦＥＴを示す。図５０に示すように、ソース電極およびドレイン電極にはシリサイド層５１０が形成されており、このシリサイド層５１０と、シリサイド層５１０の周辺に形成された高濃度不純物層５０８およびエクステンション拡散層５０５との間にショットキー接合が形成される。そして、図５０に示すように、ソース・ドレイン電極の寄生抵抗はシリサイド層自体の抵抗（Ｒｓ）、高濃度不純物層の抵抗（Ｒｄ）というバルクの膜に起因した抵抗と、上記接合の界面抵抗（Ｒｃ）の３つに分解される。
この中で、界面抵抗（Ｒｃ）がもっとも大きいことが一般に知られている。また、上記界面抵抗は、比例縮小則に従って、小さくならない。よって、将来的なＭＩＳＦＥＴの性能向上のためには、上記界面抵抗の低減が、非常に重要な課題となる。
そして、界面抵抗（Ｒｃ）の低抵抗化については、シリサイド層５１０と高濃度不純物層５０８の界面部分での不純物の高濃度化が重要であることが知られている。そして、このとき界面からより狭い範囲、例えば２０ｎｍ以内に、より高濃度、例えば５×１０１９ｃｍ−３以上の活性化した不純物を偏析させることが望ましい。
図５１にシリサイド層と高濃度不純物層（Ｓｉ層）との間に形成されるショットキー接合のバンド図を示す。電子は、ショットキー障壁高さ（ＳＢＨ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｈｅｉｇｈｔ）に相当するエネルギーの山をトンネリングことにより、シリサイド層−高濃度不純物層間を移動する。この電子のトンネリングのしやすさは、トンネル確率と一般に言われており、トンネル確率の高い接合界面ほど界面抵抗は低くなる。
さらに、トンネル確率は、ショットキー障壁高さとトンネル距離の積に対して指数的に減少することが知られており、ショットキー障壁高さおよびトンネル距離を実効的に低減させることが界面抵抗の低減につながる。
シリサイド層と高濃度不純物層の界面における不純物濃度を高く、かつ偏析させることにより、図５２に示すように、Ｓｉ層のバンドの曲がりを強める効果が生じトンネル距離が低減する。さらに、鏡像効果を取り入れて計算した図５２のバンド図からも明らかなように、ショットキー障壁高さ自体も低減される。したがって、ショットキー障壁高さとトンネル距離の積が減少し、界面抵抗（Ｒｃ）の低減が実現される。
一方、シリサイド層自体の抵抗（Ｒｓ）については、従来のＴｉＳｉ２（チタンシリサイド）膜やＣｏＳｉ２（コバルトシリサイド）膜より抵抗の低いＮｉＳｉ（ニッケルシリサイド）膜が近年用いられるようになっている。このＮｉＳｉ膜は、低抵抗に加え、低温での形成が可能である点、シリサイド形成時のＳｉ消費量が少なく浅いシリサイド層が形成可能である点、また、仕事関数がＳｉ（シリコン）バンドのミッドギャップ近傍にあり、ｎ型およびｐ型双方のＭＩＳＦＥＴのシリサイド材料としての同時適用に好適な点からも材料として有望視されている。図５３にこのＮｉＳｉ膜をシリサイド層に適用する場合の典型的なプロセスフローを示している。
このように、シリサイド材料としてはＮｉＳｉが有望視されている。このことから、接合の界面抵抗（Ｒｃ）の低抵抗化についても、特に、ＮｉＳｉ層とＳｉ層との界面の低抵抗化がもっとも重要な課題のひとつとなってきている。
ＮｉＳｉ層とＳｉ層との界面抵抗（Ｒｃ）の低抵抗化を実現する手法として、シリサイド形成前にイオン注入によって形成された不純物層を、シリサイド形成の際にシリサイド層とＳｉ層の界面に偏析させ、この界面に高濃度の不純物偏析層を形成する技術、いわゆる不純物偏析プロセスが開示されている（例えば、非特許文献１）。
図５４に、上記不純物偏析プロセスによって作成されたＮｉＳｉ層／Ｓｉ層の界面を裏面ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ）により観察した結果を示す。図５４（ａ）は不純物がＡｓ（砒素）の場合、図５４（ｂ）は不純物がＢ（ボロン）の場合である。
図５４（ａ）に示すようにｎ型Ｓｉの代表的不純物であるＡｓ（砒素）の場合は、界面に対して両側に不純物が分布する。これに対し、図５４（ｂ）に示すようにｐ型Ｓｉの代表的不純物であるＢ（ボロン）の場合は、シリサイド化中にＮｉＳｉ膜にＢが取り込まれるため、その多くがＮｉＳｉ膜中に分布しており、Ｓｉ膜側の不純物濃度が極めて低くなっている。
このように、不純物偏析プロセスは、ｎ型ＭＩＳＦＥＴの高性能化にとっては有用であるが、ｐ型ＭＩＳＦＥＴの高性能化にとっては必ずしも有用でない。よって、ｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴとの両方を備えるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の半導体装置の高性能化のためには、未だ十分なプロセスとはいえなかった。
Ａ．Ｋｉｎｏｓｈｉｔａ ｅｔ ａｌ．，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ＳＳＤＭ，ｐｐ．１７２−１７３（２００４）
このように、ＣＭＩＳ構造の半導体装置の特性向上のためには、ｎ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）の低抵抗化と同時に、ｐ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）の低抵抗化を実現する技術が切望されている。
発明者らは、ｐ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）の低抵抗化実現のために、ＮｉＳｉ層形成後にＢのイオン注入を行う、いわゆる不純物後打ちプロセスを提案している（Ｔ．Ｙａｍａｕｃｈｉ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ．， ｐ．３８５ （２００６））。この不純物後打ちプロセスは、ｐ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）の低抵抗化に極めて有効である。
もっとも、ＣＭＩＳ構造の半導体装置においては、ｎ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）低抵抗化と両立させるための製造方法および素子構造の最適化が必要である。
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＣＭＩＳ構造の半導体装置において、ｎ型ＭＩＳＦＥＴおよびｐ型ＭＩＳＥＦＥＴの界面抵抗を低減する半導体装置の製造方法および半導体装置を提供することにある。
本発明の第１の態様の半導体装置の製造方法は、半導体基板上にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置の製造方法であって、前記半導体基板の第１の半導体領域上に前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、前記半導体基板の第２の半導体領域上に前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｎ型ＭＩＳＦＥＴのゲート電極を形成し、前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｐ型ＭＩＳＦＥＴのゲート電極を形成し、前記第１の半導体領域にＡｓをイオン注入して、ｎ型拡散層を形成し、前記第１の半導体領域上にＮｉを含む第１の金属を堆積した後、第１の熱処理によって前記第１の半導体領域をシリサイド化して第１のシリサイド層を形成し、前記第１のシリサイド層上および前記第２の半導体領域上に、Ｎｉを含む第２の金属を堆積した後、第２の熱処理によって、前記第１の半導体領域をシリサイド化して前記第１のシリサイド層を厚膜化するとともに、前記第２の半導体領域をシリサイド化して第２のシリサイド層を形成し、前記第２のシリサイド層にＢまたはＭｇをイオン注入した後、第３の熱処理を加えることを特徴とする。
ここで、第１の態様の半導体装置の製造方法において、前記第３の熱処理後の前記第１のシリサイド層の膜厚が、前記第３の熱処理後の前記第２のシリサイド層の膜厚の２倍以上であることが望ましい。
ここで、第１の態様の半導体装置の製造方法において、前記第３の熱処理後の前記第１のシリサイド層の深さが、前記第１の金属を堆積する直前の前記ｎ型拡散層の深さよりも深いことが望ましい。
ここで、第１の態様の半導体装置の製造方法において、前記第１の金属または前記第２の金属がＰｔを含むことが望ましい。
ここで、第１の態様の半導体装置の製造方法において、前記第２のシリサイド層にＢおよびＭｇをイオン注入することが望ましい。
ここで、第１の態様の半導体装置の製造方法において、前記第１の熱処理の温度が、前記第２の熱処理の温度よりも低温であることが望ましい。
ここで、第１の態様の半導体装置の製造方法において、前記第３の熱処理の温度が、３５０℃以上５５０℃以下であることが望ましい。
ここで、前記ｎ型ＭＩＳＦＥＴおよび前記ｐ型ＭＩＳＦＥＴが、Ｆｉｎ型ＭＩＳＦＥＴであることが望ましい。
本発明の第１の態様の半導体装置の製造方法は、半導体基板上にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置の製造方法であって、前記半導体基板の第１の半導体領域上に前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、前記半導体基板の第２の半導体領域上に前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｎ型ＭＩＳＦＥＴのゲート電極を形成し、前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｐ型ＭＩＳＦＥＴのゲート電極を形成し、前記第１の半導体領域にＡｓをイオン注入して、ｎ型拡散層を形成し、前記第１の半導体領域上にＮｉを含む第１の金属を堆積した後、前記第１の金属にＡｓをイオン注入することによって、前記第１の半導体領域をシリサイド化して第１のシリサイド層を形成し、前記第１のシリサイド層上および前記第２の半導体領域上に、Ｎｉを含む第２の金属を堆積した後、第１の熱処理によって、前記第１の半導体領域をシリサイド化して前記第１のシリサイド層を厚膜化するとともに、前記第２の半導体領域をシリサイド化して第２のシリサイド層を形成し、前記第２のシリサイド層にＢまたはＭｇをイオン注入した後、第２の熱処理を加えることを特徴とする。
ここで、第２の態様の半導体装置の製造方法において、前記第１の金属にＡｓをイオン注入する際の、Ａｓのドーズ量が２．４×１０１６ａｔｏｍｓ／ｃｍ２以上３．０×１０１６ａｔｏｍｓ／ｃｍ２以下であることが望ましい。
ここで、第２の態様の半導体装置の製造方法において、前記第２の熱処理後の前記第１のシリサイド層の膜厚が、前記第２の熱処理後の前記第２のシリサイド層の膜厚の２倍以上であることが望ましい。
ここで、第２の態様の半導体装置の製造方法において、前記第２の熱処理後の前記第１のシリサイド層の深さが、前記第１の金属を堆積する直前の前記ｎ型拡散層の深さよりも深いことが望ましい。
ここで、第２の態様の半導体装置の製造方法において、前記第１の金属または前記第２の金属がＰｔを含むことが望ましい。
ここで、第２の態様の半導体装置の製造方法において、前記第２のシリサイド層にＢおよびＭｇをイオン注入することが望ましい。
ここで、第２の態様の半導体装置の製造方法において、前記第２の熱処理の温度が、３５０℃以上５５０℃以下であることが望ましい。
ここで、第２の態様の半導体装置の製造方法において、前記ｎ型ＭＩＳＦＥＴおよび前記ｐ型ＭＩＳＦＥＴが、Ｆｉｎ型ＭＩＳＦＥＴであることが望ましい。
本発明の一態様の半導体装置は、半導体基板上にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置であって、前記ｎ型ＭＩＳＦＥＴが、前記半導体基板上の第１のチャネル領域と、前記第１のチャネル領域上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、前記第１のチャネル領域の両側に、Ｎｉを含有する第１のシリサイド層で形成されたソース電極およびドレイン電極と、前記１のチャネル領域と前記第１のシリサイド層との間に形成されたＡｓ偏析層を有し、前記ｐ型ＭＩＳＦＥＴが、前記半導体基板上の第２のチャネル領域と、前記第２のチャネル領域上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、前記第２のチャネル領域の両側に、Ｎｉを含有する第２のシリサイド層で形成されたソース電極およびドレイン電極と、前記２のチャネル領域と前記第２のシリサイド層との間に形成されたＢ偏析層またはＭｇ偏析層を有し、前記第１のシリサイド層の膜厚が、前記第２のシリサイド層の膜厚よりも厚いことを特徴とする。
ここで、この半導体装置において、前記第１のシリサイド層の膜厚が、前記第２のシリサイド層の膜厚の２倍以上であることが望ましい。
ここで、この半導体装置において、前記ｎ型ＭＩＳＦＥＴおよび前記ｐ型ＭＩＳＦＥＴが、Ｆｉｎ型ＭＩＳＦＥＴであることが望ましい。
本発明によれば、ＣＭＩＳ構造の半導体装置において、ｎ型ＭＩＳＦＥＴおよびｐ型ＭＩＳＥＦＥＴの界面抵抗を低減する半導体装置の製造方法および半導体装置を提供することが可能となる。
上述のように、本発明の発明者らは、ｐ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）の低抵抗化実現のために、ＮｉＳｉ形成後にＢのイオン注入を行う、いわゆる不純物後打ちプロセスを提案している。本発明は、この不純物後打ちプロセスと、ｎ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）の低抵抗化に有効とされる不純物偏析プロセスを組み合わせた上で最適化し、ＣＭＩＳ構造を有する半導体装置の高性能化を図ろうとするものである。
そこで、まず、本発明の基礎となっている不純物後打ちプロセスについて簡単に説明する。そして、次に、この不純物後打ちプロセスと不純物偏析プロセスとの比較について、理論的解析結果を含めて簡単に説明する。
図２に不純物後打ちプロセスのプロセスフローを示す。このプロセスでは、一旦、ＮｉＳｉ層を形成した後に、Ｂ等の不純物をＮｉＳｉ層にイオン注入する。その後、アニールすることによって、ＮｉＳｉ層に注入した不純物をＮｉＳｉ層／Ｓｉ層界面に拡散させる。
この不純物後打ちプロセスによって作成したＮｉＳｉ層／Ｓｉ層界面の不純物分布をＳＩＭＳによって分析した結果を図３に示す。横軸には、シリサイド層表面からの深さ、縦軸にはＢ濃度を示す。また、界面位置の確認のため、Ｎｉの分布も同時に示している。
本明細書において、ＳＩＭＳ分析によるＮｉＳｉ層／Ｓｉ層界面位置とは、以下のように定義される。すなわち、Ｎｉ濃度が、バルクのＮｉＳｉ層の濃度から一桁落ちるまでの領域を界面分布とし、その界面分布の深さ範囲の半値の位置をＮｉＳｉ層／Ｓｉ層界面位置とする。図３も、この定義に基づき界面分布と界面位置が示されている。
図３から明らかなように、Ｂ原子が、イオン注入後のアニール温度の上昇とともに、より界面方向に移動し、界面付近にパイルアップしている。そして、ピークのＢ濃度は、シリコン中のＢの固溶限（５．０×１０２０ａｔｏｍｓ／ｃｍ３）程度になっている。このピーク濃度は、図５４（ｂ）に示した不純物偏析プロセスの約一桁増しである。また、Ｓｉ層側へ入るＢの濃度も、不純物偏析プロセスに比較して増大していることがわかる。
次に、同様にＢ原子の不純物後打ちプロセスで作成したＮｉＳｉ層／Ｓｉ層界面の電圧−電流特性を測定した結果を、図４に示す。サンプルはＢイオン注入後のアニールが４５０℃の場合と、５５０℃の場合のものを準備した。測定は、トンネル電流が支配的となる温度領域で行うため、５０ＫでＳｉ層側に正電圧を加えて測定し、電流の立ち上がる電圧（ＶＦ）をモニタすることによって、ショットキー障壁高さ（ＳＢＨ）を見積もった。ＮｉＳｉ層とＳｉ層の間のＳＢＨは、５５０℃のアニールでは、Ｓｉ層側にＢがない真性半導体の場合と比較して、約０．２ｅＶ低下している。不純物偏析プロセスでは、図示しないがＳＢＨの低下量が約０．１５ｅＶであることが知られている。よって、Ｂの不純物後打ちプロセスの不純物偏析プロセスに対する優位性が電気特性からも明らかである。
このように、不純物偏析プロセスによれば、Ｂを不純物として用いた場合に、ＮｉＳｉ層／Ｓｉ層界面付近の不純物濃度を高くでき、この結果ＳＢＨを低下させることができる。よって、このプロセスが、ｐ型ＭＩＳＦＥＴの界面抵抗（Ｒｃ）の低抵抗化実現のために極めて有効といえる。
一方、Ｂ原子との比較のために、発明者らがＡｓ原子に対して、不純物後打ちプロセスを適用した場合のＳＩＭＳ分析結果を、図５に示す。この結果と図５４（ａ）との比較からもわかるように、ＮｉＳｉ層／Ｓｉ層界面におけるＡｓ原子のピーク濃度は、不純物偏析プロセスで作成した場合よりも低くなっているだけでなく、分布全体もＮｉＳｉ層側にはいりこんでいる。したがって、不純物後打ちプロセスは、ｐ型ＭＩＳＦＥＴに対しては有効であるが、必ずしも、ｎ型ＭＩＳＦＥＴにとっては、有効とはいえないことがわかる。
次に、発明者らが、不純物後打ちプロセスおよび不純物偏析プロセスでのＮｉＳｉ層／Ｓｉ層界面における、不純物分布の違いを理論的に解析した結果を簡単に説明する。計算方法としては、局所密度汎関数近似を超えたところで、なおかつスピン分極も考慮したＳＰ−ＧＧＡ（Ｓｐｉｎ−Ｐｏｌａｒｉｚｅｄ Ｇｅｎｅｒａｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａｐｐｒｏｘｉｍａｔｉｏｎ）の手法を採用した。
まず、ＮｉＳｉ層／Ｓｉ層界面構造において、Ｓｉ原子を不純物原子に置換した場合に、界面構造のエネルギーが、不純物原子の置換位置に応じてどの様に変化するかを計算した。計算結果を図６に示す。
図６上側の結晶構造図において、円で囲まれたＳｉ原子を１個のＢ原子またはＡｓ原子で置換して、それぞれの場合に対応する結晶構造の総エネルギーをプロットしたものが下側のグラフである。エネルギーが低いほうの結晶構造がより安定といえる。なお、エネルギーの基準（０値）は、Ｓｉ層バルクのＳｉ原子を不純物原子が置換した場合、すなわちグラフの右端のプロットの場合のエネルギーとしている。
グラフ中、黒丸がＢ原子で置換した場合、黒三角がＡｓ原子で置換した場合である。いずれの不純物の場合にも、界面近傍のＳｉ原子が置換された時にエネルギーがもっとも低くなり、界面近傍にエネルギー的にもっとも安定となるサイトが存在していることを示している。
したがって、ＮｉＳｉ層／Ｓｉ層界面にＢ原子もしくはＡｓ原子を偏析させることは理論的に可能であると考えられる。
Ｂ原子の場合の不純物後打ちプロセスにおいて、Ｂ原子がＮｉＳｉ層／Ｓｉ層界面に偏析する過程を、図７を参照して説明する。ＮｉＳｉ層にイオン注入されたＢ原子は、まずＮｉＳｉの格子間位置に入る。図７に示すように、格子間位置にＢ原子がある場合は、系のエネルギーが、置換位置にＢ原子がある場合に比較して、１ｅＶ程度高くなっている。
このため、一部のＢ原子は、バルクのＮｉＳｉ層の置換位置に入ることになる。しかし、イオン注入によって多数格子間に導入されたＢ原子の多くが、アニールによる拡散で、バルクのＮｉＳｉ層の置換位置よりも安定な界面付近の置換位置に入ることになる。このようにして、Ｂ原子のＮｉＳｉ層／Ｓｉ層界面への偏析が生じる。
もっとも、不純物偏析プロセスの場合には、Ｂ原子の界面への偏析があまり見られない。これは、次のように説明できる。シリサイド化前に、Ｓｉ中の置換位置に導入されたＢ原子は、シリサイドの過程で、一旦、格子間位置に入る。このとき、Ｓｉの格子間位置にＢ原子が存在するよりも、ＮｉＳｉ層の格子間位置に入るほうが圧倒的に安定であるため、ＮｉＳｉ層側にＢ原子は吸収されていく。そして、その後、Ｓｉ層側に拡散して戻るよりも早く、安定なバルクのＮｉＳｉ層中の置換位置に収まることになる。また、図６から明らかなように、置換位置に関しても、Ｂ原子の場合は、バルクのＮｉＳｉ層にいるほうが、バルクのＳｉ層にいるよりも安定であることも、界面側へのＢ原子の移動を抑制している。
一方、Ａｓ原子の場合も、Ｂ原子と同様、界面で最もエネルギー的に安定となる。しかし、Ｂ原子の場合と異なり、Ａｓ原子は原子半径がＢ原子よりも大きいこともあって、アニール等による拡散が遅い。したがって、不純物後打ちプロセスでは、Ａｓ原子は、界面近傍に偏析するよりもイオン注入されたＮｉＳｉ層の置換位置に入りやすいと考えられる。
これに対し、Ｂ原子の場合と異なり、図６から明らかなように、Ａｓ原子の場合は、バルクのＮｉＳｉ層の置換位置に入るよりも、Ｓｉ層のバルクに入るほうがエネルギー的に安定である。このため、不純物偏析プロセスによれば、ＮｉＳｉ層／Ｓｉ層界面近傍の置換位置に入り、界面近傍に偏析することが可能となると考えられる。
以上のように、発明者らによって、実験的にも理論的にも、Ｂ原子を不純物とするｐ型ＭＩＳＦＥＴの場合には不純物後打ちプロセスが、Ａｓ原子を不純物とするｎ型ＭＩＳＦＥＴの場合には不純物偏析プロセスが、ＮｉＳｉ層／Ｓｉ層界面の低抵抗化を実現する上で、有効であることが明らかになった。
このため、ＣＭＩＳ構造の半導体装置の製造においては、図８に示すように、Ａｓについては不純物偏析プロセス、Ｂについては不純物後打ちプロセスと２つのプロセスを組み合わせることが最も望ましいと考えられる。
もっとも、ｎ型ＭＩＳＦＥＴおよびｐ型ＭＩＳＦＥＴ双方の界面抵抗を最適化しようとする場合、図８のプロセスでも十分であるとはいえないことを発明者らは見出した。すなわち、図８のプロセスで形成される半導体装置は、ｎ型ＭＩＳＦＥＴおよびｐ型ＭＩＳＦＥＴともに同一の膜厚のシリサイド層を有することになる。しかし、実際には、ｎ型ＭＩＳＦＥＴのソース・ドレインのシリサイド層の膜厚を、ｐ型ＭＩＳＦＥＴよりも厚くする方が好ましいのである。
まず、Ａｓの不純物偏析プロセスでは、先にイオン注入されたＡｓ原子をシリサイド形成時のいわゆる雪かき効果によってかき集め、界面にＡｓを偏析させる。したがって、より多くのＡｓを界面に偏析させるためには、シリサイド層は厚いほうが望ましい。
一方、Ｂの不純物後打ちプロセスの場合、シリサイド層が厚くなると、シリサイド層／Ｓｉ層との界面近くに注入するＢの濃度を高くするためには、Ｂのイオン注入の加速エネルギーを増大させる必要がある。そうすると、加速エネルギーの増大に従い、Ｂの深さ方向の分布も広がる。このため、イオン注入によって、ＮｉＳｉ層ではなく、Ｓｉ層側に導入されるＢ原子が増大する。そして、このＢ原子によって形成される拡散層により、ｐ型ＭＩＳＦＥＴのショートチャネル効果が劣化するおそれがある。したがって、Ｂの不純物後打ちプロセスの場合は、シリサイド層は薄いほうが望ましい。
このように、不純物偏析プロセスと不純物後打ちプロセスを組み合わせる場合、シリサイド層の厚さについて、ｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴでは、最適な厚さが異なるという問題がある。
以下に説明する本発明の実施の形態の半導体装置の製造方法においては、ｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴとで異なった膜厚のシリサイド層を形成するために、最初にｎ型ＭＩＳＦＥＴについて所定の膜厚のシリサイド層を形成する。そして、その後、ｎ型ＭＩＳＦＥＴのシリサイド層の厚膜化と、ｐ型ＭＩＳＦＥＴのシリサイド層の形成を同時に行う。
従来技術によって、ｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴとで異なった膜厚のシリサイド層を形成しようとすると、それぞれのシリサイド層を独立に形成することになる。すなわち、例えば、まずｎ型ＭＩＳＦＥＴのシリサイド層を形成する。その後、ｎ型ＭＩＳＦＥＴをマスクした状態で、ｐ型ＭＩＳＦＥＴのシリサイド層を形成する。
このように、シリサイド層をまったく独立に形成すると、先に形成したｎ型ＭＩＳＦＥＴのシリサイド層にかかる熱処理時間が、ｐ型ＭＩＳＦＥＴのシリサイド層形成の熱処理時間分だけ余分に長くなる。このため、Ｎｉの異常拡散が生ずるおそれが高くなる。また、ｎ型ＭＩＳＦＥＴをマスクする工程が増えることになり、工程が複雑化する。
本発明の実施の形態の製造方法によれば、ｎ型ＭＩＳＦＥＴのシリサイド層の厚膜化と、ｐ型ＭＩＳＦＥＴのシリサイド層の形成を同時に行うため、ｎ型ＭＩＳＦＥＴのシリサイド層にかかる熱処理時間が低減できる。また、ｎ型ＭＩＳＦＥＴをマスクする工程が削減できるため、工程が簡略化できる。
（第１の実施の形態）
本発明の第１の実施の形態の半導体装置の製造方法は、半導体基板上にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置の製造方法である。そして、半導体基板の第１の半導体領域上にｎ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、半導体基板の第２の半導体領域上にｐ型ＭＩＳＦＥＴのゲート絶縁膜を形成する。そして、ｎ型ＭＩＳＦＥＴのゲート絶縁膜上にｎ型ＭＩＳＦＥＴのゲート電極を形成し、ｐ型ＭＩＳＦＥＴのゲート絶縁膜上にｐ型ＭＩＳＦＥＴのゲート電極を形成する。そして、第１の半導体領域にＡｓをイオン注入して、ｎ型拡散層を形成し、第１の半導体領域上にＮｉを含む第１の金属を堆積した後、第１の熱処理によって第１の半導体領域をシリサイド化して第１のシリサイド層を形成する。そして、第１のシリサイド層上および第２の半導体領域上に、Ｎｉを含む第２の金属を堆積した後、第２の熱処理によって、第１の半導体領域をシリサイド化して第１のシリサイド層を厚膜化するとともに、第２の半導体領域をシリサイド化して第２のシリサイド層を形成する。さらに、第２のシリサイド層にＢまたはＭｇをイオン注入した後、第３の熱処理を加える。
図１は、本実施の形態の半導体装置の製造方法で形成される、本実施の形態の半導体装置の断面図である。
この半導体装置は、例えば、シリコンの半導体基板１００上に、ｎ型ＭＩＳＦＥＴ２００とｐ型ＭＩＳＦＥＴ３００を有している。このｎ型ＭＩＳＦＥＴ２００は、シリコン基板１００に形成されたｐウェル２０２に形成されている。また、このｐ型ＭＩＳＦＥＴ３００は、シリコン基板１００に形成されたｎウェル３０２上に形成されている。そして、ｎ型ＭＩＳＦＥＴ２００が形成される領域と、ｐ型ＭＩＳＦＥＴ３００が形成される領域との境界には、素子分離領域１０２が形成されている。この素子分離領域１０２は、例えば、シリコン酸化膜が埋め込まれたＳＴＩ（Ｓｈａｌｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）である。
そして、ｎ型ＭＩＳＦＥＴ２００が、シリコン基板１００上の第１のチャネル領域２０４と、第１のチャネル領域２０４上に形成された第１のゲート絶縁膜２０６と、第１のゲート絶縁膜２０６上に形成された第１のゲート電極２０８と、第１のチャネル領域２０４の両側に、例えばＮｉＳｉからなる第１のシリサイド層２１０で形成されたソース電極およびドレイン電極と、第１のチャネル領域２０４と第１のシリサイド層２１０との間に形成されたＡｓ偏析層２１２を有している。
このＡｓ偏析層２１２は、例えば、８×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度を有している。
また、ｎ型ＭＩＳＦＥＴ２００のゲート電極２０８上には、例えば、ＮｉＳｉからなる第１のゲートシリサイド層２１４が形成されている。また、ゲート電極２０８の両側面には、例えば、シリコン窒化膜からなる側壁絶縁膜２１６が形成されている。
そして、ｐ型ＭＩＳＦＥＴ３００が、シリコン基板１００上の第２のチャネル領域３０４と、第２のチャネル領域３０４上に形成された第２のゲート絶縁膜３０６と、第１のゲート絶縁膜３０６上に形成された第２のゲート電極３０８と、第２のチャネル領域３０４の両側に、例えばＮｉＳｉからなる第１のシリサイド層２１０で形成されたソース電極およびドレイン電極と、第２のチャネル領域３０４と第２のシリサイド層３１０との間に形成されたＢ偏析層３１２を有している。
このＢ偏析層は、例えば、８×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度を有している。
また、ｐ型ＭＩＳＦＥＴ３００のゲート電極３０８上には、例えば、ＮｉＳｉからなる第２のゲートシリサイド層３１４が形成されている。また、ゲート電極３０８の両側面には、例えば、シリコン窒化膜からなる側壁絶縁膜３１６が形成されている。
この半導体装置においては、ｎ型ＭＩＳＦＥＴの第１のシリサイド層２１０の膜厚が、ｐ型ＭＩＳＦＥＴの第２のシリサイド層３１０の膜厚よりも厚くなっている。
次に、本実施の形態の半導体装置の製造方法について、図９ないし図１７を参照して説明する。
まず、図９に示すように、例えば、Ｂ（ボロン）が１０１５ａｔｏｍｓ／ｃｍ３程度ドープされた面方位（１００）面のｐ型のＳｉ基板１００に、シリコン酸化膜からなる素子分離領域（ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ））１０２を形成する。この素子分離領域１０２は、後に、ｎ型ＭＩＳＦＥＴが形成される第１の半導体領域２５０と、ｐ型ＭＩＳＦＥＴが形成される第２の半導体領域の３５０との境界部に形成される。その後、ｎ型ウェル２０２およびｐ型ウェル３０２を不純物のイオン注入により形成する。
次に、図１０に示すように、第１の半導体領域２５０上に、例えば、シリコン酸化膜で形成される、第１のゲート絶縁膜２０６をＥＯＴにして１ｎｍ程度形成する。同様に、第２の半導体領域３５０上に、例えば、シリコン酸化膜で形成される、第２のゲート絶縁膜３０６をＥＯＴにして１ｎｍ程度形成する。これらの、第１のゲート絶縁膜２０６と第２のゲート絶縁膜３０６は同時に形成されてもかまわない。
そして、第１のゲート絶縁膜２０６上に、第１のゲート電極２０８となるポリシリコン膜を減圧化学的気相堆積（以下ＬＰ−ＣＶＤともいう）法によって１００〜１５０ｎｍ程度堆積する。そして、リソグラフィー技術および反応性イオンエッチング（以下ＲＩＥともいう）等のエッチング技術により、第１のゲート絶縁膜２０６および第１のゲート電極２０８をゲート長が３０ｎｍ程度となるようにパターン形成する。
そして、同様に第２のゲート絶縁膜３０６上に、第２のゲート電極３０８となるポリシリコン膜を減圧化学的気相堆積（以下ＬＰ−ＣＶＤともいう）法によって１００〜１５０ｎｍ程度堆積する。そして、リソグラフィー技術および反応性イオンエッチング（以下ＲＩＥともいう）等のエッチング技術により、第２のゲート絶縁膜３０６及び第２のゲート電極３０８をゲート長が３０ｎｍ程度となるようにパターン形成する。
なお、ポリシリコン膜の堆積や、第１のゲート絶縁膜２０６および第１のゲート電極２０８と、第２のゲート絶縁膜３０６および第２のゲート電極３０８のパターン形成は、ｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴで同時におこなわれてもかまわない。
必要ならば、ここで１〜２ｎｍのポスト酸化を行う。
次に、図１１に示すように、シリコン窒化膜をＬＰ−ＣＶＤ法によって例えば、約８ｎｍ程度堆積した後、ＲＩＥ法によってエッチバックすることにより、シリコン窒化膜を第１のゲート電極２０８、第２のゲート電極３０８の側面部にのみ残す。これにより、側壁絶縁膜２１６、３１６を形成する。
次に、第２の半導体領域３５０上をリソグラフィーによりレジスト膜でマスクし、ゲート電極２０８および側壁絶縁膜２１６をマスクに、Ａｓ（砒素）を、イオン注入により第１の半導体領域２５０に導入する。これにより、例えば、１×１０２１ａｔｏｍｓ／ｃｍ３程度のｎ型拡散層２２０を形成する。
次に、図１２に示すように、例えば、シリコン酸化膜からなる保護膜１０６を、ＬＰＣＶＤ法による堆積と、リソグラフィーとＲＩＥによるパターニングで、第２の半導体領域３５０上のみに形成する。そして、例えば、スパッタ法により、第１の金属として、厚さ１０ｎｍ程度のＮｉ膜１０８を第１の半導体領域２５０上に形成する。すなわち、ｎ型ＭＩＳＦＥＴのソースおよびドレイン領域にＮｉ膜１０８が接するよう堆積する。
そして、その後、図１３に示すように、第１の熱処理として、例えば、ＲＴＡにより、３５０℃、３０秒程度のアニールを行い、第１の半導体領域２５０をシリサイド化して、厚さ２０ｎｍ程度のＮｉＳｉからなる第１のシリサイド層２１０を形成する。この時、ゲート電極２０８上にも第１のゲートシリサイド層２１４が形成される。その後、薬液により未反応の余剰のＮｉ膜１０８を剥離する。この第１のシリサイド層２１０が、ｎ型ＭＩＳＦＴのソース・ドレイン電極となる。
第１のシリサイド層２１０が形成される際に、ｎ型拡散層２２０がシリサイド化することにより、Ａｓ偏析層２１２が第１のシリサイド層２１０の界面、すなわちＮｉＳｉ層／Ｓｉ層界面に形成される。
次に、図１４に示すように、例えば、スパッタ法により、厚さ８ｎｍ程度のＮｉ膜１１０を、第２の金属として第１の半導体領域２５０上および第２の半導体領域３５０上に堆積する。
その後、図１５に示すように、第２の熱処理として、例えば、ＲＴＡにより、５００℃、３０秒程度のアニールを行う。そして、先に形成されている第１のシリサイド層２１０の下の第１の半導体領域２５０をシリサイド化して、第１のシリサイド層２１０を厚膜化する。このとき、第１のシリサイド層２１０は厚さ３６ｎｍ程度となる。
なお、第１の熱処理、第２の熱処理または後述する第３の熱処理によって、第１の半導体領域２５０をシリサイド化する際に、シリサイド化前のｎ型拡散層２２０の深さよりも深い領域まで第１の半導体領域２５０をシリサイド化することが望ましい。すなわち、最終的に形成される第１のシリサイド層２１０の深さが、第１の金属であるＮｉ膜１０８を堆積する直前のｎ型拡散層の深さよりも深いことが望ましい。これによって、ｎ型拡散層２２０中のより多くのＡｓを、より急峻な濃度プロファイルで第１のシリサイド層２１０の界面に偏析させることが可能となり、一層のショットキー障壁の低減が実現できるからである。
また、同時に第２の半導体領域３５０をシリサイド化して、厚さ１６ｎｍ程度のＮｉＳｉからなる第２のシリサイド層３１０を形成する。この第２のシリサイド層２１０が、ｐ型ＭＩＳＦＴのソース・ドレイン電極となる。この時、ゲート電極３０８上にも第２のゲートシリサイド層３１４が形成される。その後、薬液により未反応の余剰のＮｉ膜１１０を剥離する。
ここで第１の熱処理の温度が、第２の熱処理の温度よりも低温であることが望ましい。ニッケルのシリサイドには多くの相が存在する。もっとも低温のアニール温度で形成されるのは、ダイニッケルシリサイド（Ｎｉ２Ｓｉ）であり、アニール温度の上昇とともに、ニッケルモノシリサイド（ＮｉＳｉ）、ニッケルダイシリサイド（ＮｉＳｉ２）の順で形成される。
上述したように、ＬＳＩに適用する場合には、このうちニッケルモノシリサイド（ＮｉＳｉ）が好ましい。このため、第２の熱処理においてはニッケルモノシリサイド（ＮｉＳｉ）が形成されるだけの十分なアニール温度が要求される。もっとも、第１の熱処理においては、第１のシリサイド層としてニッケルモノシリサイド（ＮｉＳｉ）が形成されなくともかまわない。すなわち、後の余剰Ｎｉの剥離の際の選択性が得られるダイニッケルシリサイド（Ｎｉ２Ｓｉ）化するアニール温度を与えれで十分である。そして、後の第２の熱処理および第３の熱処理によって、第１のシリサイド層としてニッケルモノシリサイド（ＮｉＳｉ）化することが可能でなる。
第１の熱処理の温度を、第２の熱処理の温度よりも低温とすることにより、第１のシリサイド層が過剰な熱プロセスをへて、第１のシリサイド層中のＮｉが異常拡散し、ジャンクションリークが増大することを抑制することが出来る。
次に、図１５に示すように第１の半導体領域２５０上をレジスト膜（図示せず）で覆った後に、第２の半導体領域３５０上に、Ｂ原子をイオン注入する。このＢ原子は、第２のシリサイド３１０中に導入されることになる。
その後、図１６に示すように、第３の熱処理として、例えば、ＲＴＡにより、５００℃、１０秒程度のアニールを行う。このアニールにより、Ｂ原子を第２のシリサイド３１０の界面、すなわち、ＮｉＳｉ層／Ｓｉ層界面に偏析して、Ｂ偏析層３１２が形成される。
この第３の熱処理の温度は、３５０℃以上５５０℃以下であることが望ましい。この範囲を下回ると、Ｂ偏析層の濃度が十分高くならない恐れがあるからである。また、この温度を上回ると、第１および第２のシリサイド層のＮｉがＳｉ層中に異常拡散することにより、ジャンクションリークが増大する恐れがあるからである。
なお、イオン注入の条件は、イオン注入直後のＢ原子の濃度ピークが第２のシリサイド層３１０中に入るように設定されることが望ましい。これによって、Ｂ原子を効果的に偏析させ、Ｂ偏析層３１２の不純物濃度を一層高くすることが可能となるからである。
以上のようにして、ｎ型ＭＩＳＦＥＴのソース・ドレイン電極となる第１のシリサイド層２１０と、ｐ型ＭＩＳＦＥＴのソース・ドレイン電極となる第２のシリサイド層３１０とが形成される。そして、第１のシリサイド層２１０が第２のシリサイド層３１０よりも厚く形成される。
また、これらのシリサイド層の膜厚について、第３の熱処理後の第１のシリサイド層の膜厚が、第３の熱処理後の第２のシリサイド層の膜厚の２倍以上であることが望ましい。２倍以上にすることにより、ｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴの界面抵抗を同等にすることが可能だからである。以下、この理由について、理論的に説明する。
図６に示す界面構造の全エネルギーにおいて、Ａｓ原子の場合の最大値と最小値の差をΔＥＡｓとすると、
ΔＥＡｓ≒１．４ｅＶ
であり、不純物偏析プロセスにおいては、このエネルギー差に応じてＳｉ層への移動がおこると考えられる。
一方、Ｂ原子の場合には、ＮｉＳｉ層からＳｉ層へ入る場合に、超えるべきエネルギー障壁は、図６より０．７ｅＶである。しかし、ＮｉＳｉ層中のＢ原子の拡散バリアがそれより大きく１．３５ｅＶである。したがって、実際に、Ｂ原子のＮｉＳｉ層からＳｉ層への移動を制約するエネルギー障壁の高さは、
ΔＥＢ≒１．３５ｅＶ
となる。
よって、例えば、アニール温度５００℃（＝７７３Ｋ）において、Ｓｉ層側に入る確率は、
ｅｘｐ（ΔＥＡｓ−ΔＥＢ／ｋＴ）≒２．０
から、Ｂ原子がＡｓ原子の約２倍と考えられる。
よって、ｎ型ＭＩＳＦＥＴのソース・ドレイン電極のＮｉＳｉ層の厚さを、ｐ型ＭＩＳＦＥＴのＮｉＳｉ層の厚さの２倍にすれば、不純物量およびプロセス温度が同等の場合に、Ｓｉ層側に偏析する不純物の濃度を同程度にすることが可能となる。よって、ショットキー障壁高さも同程度になり、界面抵抗も同等にそろえることが出来る。
さらに、通常、ｎ型ＭＩＳＦＥＴのキャリアである電子の移動度は、ｐ型ＭＩＳＦＥＴのキャリアである正孔の移動度に比較して２倍以上と高い。このため、ｎ型ＭＩＳＦＥＴにおいては、トランジスタの性能向上において、ｐ型ＭＩＳＦＥＴよりも、ソース・ドレイン電極の界面抵抗や、ソース・ドレイン電極のバルクの抵抗自体を一層低減することが必要とされる。
したがって、ｎ型ＭＩＳＦＥＴにおいては、界面抵抗がｐ型ＭＩＳＦＥＴと同等以上となる２倍以上のＮｉＳｉ層膜厚を有することが望ましい。
そして、バルクのＮｉＳｉ層の抵抗を、チャネルの移動度に反比例するチャネル抵抗にあわせて１／２以下とする観点からも、ｎ型ＭＩＳＦＥＴのＮｉＳｉ層が、ｐ型ＭＩＳＦＥＴのＮｉＳｉ層の２倍以上の膜厚を有することが望ましい。
本実施の形態の半導体装置の製造方法によれば、ｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴの、それぞれのソース・ドレイン電極となるシリサイド層の厚さを変えることが可能である。これによって、それぞれのソース・ドレイン電極の界面に形成される不純物偏析層の濃度プロファイルを個別に最適化できる。したがって、ｎ型ＭＩＳＦＥＴおよびｐ型ＭＩＳＦＥＴそれぞれのソース・ドレイン電極の界面抵抗を最適化でき、ＣＭＩＳ構造の半導体装置の高性能化を実現できる。
本実施の形態の製造方法によって、製造される図１の半導体装置は、上述したように、ｎ型ＭＩＳＦＥＴはＡｓ偏析層を、ｐ型ＭＩＳＦＥＴはＢ偏析層をソース・ドレイン部に有している。さらに、第１のシリサイド層の膜厚が、前記第２のシリサイド層の膜厚より厚い。
このような、構造を有することにより、界面抵抗の低抵抗化が実現できる。さらに、電子と正孔の移動度の違いから、ｐ型ＭＩＳＦＥＴよりもｎ型ＭＩＳＦＥＴに一層厳しく要求される寄生抵抗の低減を実現できる。
このとき、ｎ型ＭＩＳＦＥＴの第１のシリサイド層の膜厚を、ｐ型ＭＩＳＦＥＴの第２のシリサイド層の膜厚の２倍以上とすることにより、チャネル抵抗の比と、バルクのＮｉＳｉ層の抵抗の比を近づけることが可能となり半導体装置の特性が一層向上する。
（第１の実施の形態の変形例）
本発明の第１の実施の形態の変形例の半導体装置および半導体装置の製造方法は、ｎ型ＭＩＳＦＥＴおよびｐ型ＭＩＳＦＥＴのそれぞれが、エクステンション拡散層を有する以外は、第１の実施の形態の半導体装置および半導体装置の製造方法と同様であるので、記述を省略する。
図１７は、本変形例の半導体装置の断面図である。図のように、ｎ型ＭＩＳＦＥＴ２００は、例えば、不純物濃度が１×１０２０ａｔｏｍｓ／ｃｍ３程度のＡｓのエクスション拡散層２３０を有している。また、ｐ型ＭＩＳＦＥＴ３００は、例えば、不純物濃度が１×１０２０ａｔｏｍｓ／ｃｍ３程度のＢのエクスション拡散層２３０を有している。
本変形例の半導体装置は、例えば、第１の実施の形態の半導体装置の製造方法において、図１０に示すゲート電極２０８、３０８形成後に、ｎ型ＭＩＳＦＥＴが形成される第１の半導体領域２５０にＡｓのイオン注入を、ｐ型ＭＩＳＦＥＴが形成される第２の半導体領域２５０にＢのイオン注入を行うことによって製造可能である。
本実施の形態の半導体装置および半導体装置の製造方法によれば、エクステンション拡散層を付加することにより、第１の実施の形態の効果に加えて、ＭＩＳＦＥＴの特性最適化、具体的には、ショートチャネル効果と動作電流との最適化等が容易になるという効果が得られる。
（第２の実施の形態）
本発明の第２の実施の形態の半導体装置の製造方法は、第２のシリサイド層にＢおよびＭｇをイオン注入した後、第３の熱処理を加えること以外は、第１の実施の形態と同様であるので記述を省略する。
本実施の形態によれば、第１の実施の形態に比較して、一層ｐ型ＭＩＳＦＥＴの界面抵抗を低減することが可能となる。
まず、ＮｉＳｉ層／Ｓｉ層界面構造において、Ｓｉ原子をＭｇ原子に置換した場合に、界面構造のエネルギーが、Ｍｇ原子の置換位置に応じてどの様に変化するかを計算した。計算結果を図６に示す。
図１８上側の結晶構造図において、円で囲まれたＳｉ原子を１個のＭｇ原子で置換して、それぞれの場合に対応する結晶構造の総エネルギーをプロットしたものが下側のグラフである。エネルギーが低いほうの結晶構造がより安定といえる。なお、エネルギーの基準（０値）は、Ｓｉ層バルクのＳｉ原子をＭｇ原子が置換した場合、すなわちグラフの右端のプロットの場合のエネルギーとしている。
図１８から明らかなように、Ｂ原子の場合と同様、界面近傍のＳｉ原子がＭｇ原子で置換された時にエネルギーがもっとも低くなり、界面近傍にエネルギー的にもっともＭｇが安定となるサイトが存在していることを示している。
したがって、ＮｉＳｉ層／Ｓｉ層界面に、Ｂ原子の場合と同様、Ｍｇ原子を偏析させることは理論的に可能であると考えられる。
図１９は、Ｍｇ原子で不純物偏析層を形成した場合のショットキー障壁高さを計算した結果である。横軸は電子のエネルギー、縦軸は局所状態密度（Ｌｏｃａｌ Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ；ＬＤＯＳ）である。比較のため、Ｂ原子で不純物偏析層を形成した場合、不純物偏析層を有しない場合も示す。
図１９から明らかなように、Ｂ原子の場合以上に、Ｍｇ原子で不純物偏析層とした場合に、界面での電気双極子（ダイポール）の影響が強くなり、ショットキー障壁高さが低下することがわかる。
したがって、本実施の形態のように、Ｂ原子にＭｇ原子を加えて不純物偏析層を形成することは、ｐ型ＭＩＳＦＥＴのＮｉＳｉ層／Ｓｉ層界面のショットキー障壁高さを低減させ、界面抵抗を低くする上で極めて有効である。
なお、本実施の形態において、Ｍｇ原子単独でなく、Ｂ原子とあわせて不純物偏析層を形成するのは、Ｍｇ原子のＳｉに対する固溶限がＢ原子に比べて低いため、Ｍｇ原子単独で不純物偏析層を形成した場合には、不純物濃度の不足によりショットキー障壁が十分に下がらない恐れがあるためである。しかしながら、Ｍｇ原子単独で不純物偏析層を形成することを本発明が排除しているわけではない。
また、本実施の形態の半導体装置は、第１の実施の形態の半導体装置の製造方法において、図１５に示した工程で、第２の半導体領域３５０に、Ｂ原子をイオン注入する際に、あわせて、Ｍｇ原子をイオン注入することで製造することが可能である。
（第３の実施の形態）
本発明の第３の実施の形態の半導体装置の製造方法は、第１の金属および第２の金属がＮｉ単体ではなく、Ｐｔを含有すること以外は、第１の実施の形態と同様であるので記述を省略する。
本実施の形態においては、第１の実施の形態の図１２で、第１の金属１０８を堆積する際に、Ｐｔを含有したＮｉを堆積する。また、第１の実施の形態の図１４で、第２の金属１１０を堆積する際に、Ｐｔを含有したＮｉを堆積する。
不純物後打ちプロセスの場合、イオン注入後に不純物を偏析させるアニールの分だけ、通常のシリサイドプロセスと比較してアニール時間が長くなる。したがって、ＮｉＳｉ層中の余剰Ｎｉ原子のチャネル部への異常拡散が起こりやすくなる。このようなＮｉの異常拡散が生ずると、ジャンクションリークが増大し、例えば、ＬＳＩの待機電流が増大するという問題が生ずる。
ここで、ＮｉにＰｔを添加した膜をＳｉと反応させてシリサイドを形成すると、Ｎｉの異常拡散が抑制される。したがって、本実施の形態の半導体装置の製造方法によれば、第１の実施の形態の効果に加え、さらにソース・ドレインのジャンクションリークが抑制された半導体装置の製造を可能にするという効果が得られる。
なお、Ｎｉ膜に含有するＰｔ量は、原子濃度で、５％以上１０％以下であることが望ましい。なぜなら、この範囲を下回ると、Ｎｉの異常拡散効果が低下し始めるからである。また、この範囲を上回ると、高価なＰｔの使用による製造コストの増大が懸念されるからである。
（第４の実施の形態）
本発明の第４の実施の形態の半導体装置の製造方法は、第１のシリサイド層を形成するアニール処理である第１の熱処理に代えて、Ａｓのイオン注入をする以外は第１の実施の形態と同様であるので記述を省略する。
発明者らは、シリコン上にスパッタしたＮｉ膜にＡｓをイオン注入することにより、ニッケルシリサイドを形成することが可能であることを見出した。本実施の形態の製造方法は、この知見を応用したものである。
図２０および図２１を参照しつつ、本実施の形態の半導体装置の製造方法について具体的に説明する。
まず、図１１に示すように、第２の半導体領域３５０上をリソグラフィーによりレジストでマスクし、ゲート電極２０８および側壁絶縁膜２１６をマスクに、Ａｓ（砒素）を、イオン注入によって第１の半導体領域２５０に導入するまでは、第１の実施の形態と同様である。
次に、図２０に示すように、例えば、スパッタ法により、厚さ１０ｎｍ程度のＮｉ膜１０８を第１の半導体領域２５０上に形成する。すなわち、ｎ型ＭＩＳＦＥＴのソースおよびドレイン領域にＮｉ膜１０８が接するよう堆積する。そして、第２の半導体領域３５０をレジスト膜でマスクし、第１の半導体領域２５０上にＡｓをイオン注入する。
そして、図２１に示すように、このＡｓのイオン注入により発生する熱で第１の半導体領域２５０をシリサイド化して、厚さ２０ｎｍ程度のＮｉＳｉからなる第１のシリサイド層２１０を形成する。この時、ゲート電極２０８上にも第１のゲートシリサイド層２１４が形成される。その後、薬液により未反応の余剰のＮｉ膜１０８を剥離する。
その後の工程は、第１の実施の形態と同様である。
本実施の形態によれば、第１の実施の形態に比べ、図１２に示されるような第１のシリサイド層形成の際に第２の半導体領域を保護する保護膜１０６の形成工程が不要となる。したがって、第１の実施の形態の効果に加え、さらに簡便なプロセスで高性能なＣＭＩＳ構造の半導体装置を製造することが可能となる。
以下、本実施の形態で用いられるＮｉ膜のイオン注入によるシリサイド化プロセスについて、簡単に説明する。
Ａｓ原子をＳｉ結晶内部にいオン注入した時に放出されるエネルギーを計算するため、Ｓｉ６４の単位格子を用いて、Ａｓ原子が格子間位置に入るとき、さらに、Ａｓ原子がＳｉ置換位置に入るときの生成エネルギーを計算した。生成エネルギーは以下の式により定義される。
まず、Ｓｉ層のＳｉ置換位置にＡｓが原子入る場合の生成エネルギーＥｆ Ｓｉは以下のように表される。
Ｅｆ Ｓｉ＝−Ｅ（１個のＡｓ原子を含むＳｉ６３個のセル構造）
−Ｅ（バルク中の１個のＳｉ原子）
＋Ｅ（Ｓｉ６４個のセル構造）
＋Ｅ（真空中の１個のＡｓ原子）
次に、Ｓｉ層の格子間位置にＡｓ原子が入る場合の生成エネルギーＥｆ ｉｎｔは以下のように表される。
Ｅｆ ｉｎｔ＝−Ｅ（１個のＡｓ原子を格子間に含むＳｉ６４個のセル構造）
＋Ｅ（Ｓｉ６４個のセル構造）
＋Ｅ（真空中の１個のＡｓ原子）
ただし、Ａｓ原子がＳｉ置換位置に入る場合には、格子点から出たＳｉ原子は再びバルクのＳｉ層に戻るとして計算を実行した。
この結果、
Ｅｆ Ｓｉ＝２．３３ｅＶ
Ｅｆ ｉｎｔ＝−０．６１ｅＶ
という結果が得られた。
ここで、生成エネルギーが負になることから、Ａｓ原子は基本的には格子間に入ることが出来ず、Ｓｉ置換位置に入ることになる。よって、２．３３ｅＶのエネルギーが放出されることになる。すなわち、熱が発生することになる。
例えば、１０１６ａｔｏｍｓ／ｃｍ２のドーズ量のＡｓを２０ＫｅＶで打ち込んだときの表面濃度は１０２１ａｔｏｍｓ／ｃｍ３である。１ｃｍ３あたりのＳｉ結晶の熱容量を１．０２×１０１９ｅＶ／Ｋ・ｃｍ３を用いて、イオン注入による上昇温度を求める。すると、（２．３３ｅＶ×１０２１）／（１．０２×１０１９）＝２２８Ｋとなる。
ここで、ＮｉＳｉ層が生成される温度範囲を、３５０℃から５００℃とする。すると、この温度を実現するために必要なＡｓのドーズ量は、上昇温度がドーズ量に比例するので、２．４×１０１６ａｔｏｍｓ／ｃｍ２から３．０×１０１６ａｔｏｍｓ／ｃｍ２となる。
このため、本実施の形態の半導体装置の製造方法において、Ａｓイオン注入のドーズ量は、２．４×１０１６ａｔｏｍｓ／ｃｍ２以上３．０×１０１６ａｔｏｍｓ／ｃｍ２以下であることが望ましい。
（第５の実施の形態）
本発明の第５の実施の形態の半導体装置および半導体装置の製造方法は、半導体装置を構成するｎ型ＭＩＳＦＥＴおよびｐ型ＭＩＳＦＥＴが、Ｆｉｎ型ＭＩＳＦＥＴであること以外は第１の実施の形態と同様であるので記述を省略する。
図２２は、本実施の形態の半導体装置の斜視図である。
図１に示すように、本実施の形態の半導体装置は、例えば、シリコンの半導体基板１００上に、Ｆｉｎ型のｎ型ＭＩＳＦＥＴ２００と、Ｆｉｎ型のｐ型ＭＩＳＦＥＴ３００を有している。
そして、ｎ型ＭＩＳＦＥＴ２００は、第１のチャネル領域２０４の両側に、例えばＮｉＳｉからなる第１のシリサイド層２１０で形成されたソース電極およびドレイン電極と、第１のチャネル領域２０４と第１のシリサイド層２１０との間に形成されたＡｓ偏析層２１２を有している。
そして、このチャネル領域２０４は、半導体基板１００に垂直なＦｉｎ形状をしており、相対する２つの主面を有している。そして、この２つの主面上に、それぞれ、例えばシリコン酸化膜からなる第１のゲート絶縁膜が形成されている。その第１のゲート絶縁膜上に、第１のゲート電極２０８が形成されている。このように、本実施の形態のｎ型ＭＩＳＦＥＴは、いわゆるダブルゲート構造を有するＦｉｎ型ＭＩＳＦＥＴである。
そして、ｐ型ＭＩＳＦＥＴ３００は、第２のチャネル領域２０４の両側に、例えばＮｉＳｉからなる第２のシリサイド層３１０で形成されたソース電極およびドレイン電極と、第２のチャネル領域３０４と第２のシリサイド層３１０との間に形成されたＢ偏析層３１２を有している。
そして、このチャネル領域３０４は、半導体基板１００に垂直なＦｉｎ形状をしており、相対する２つの主面を有している。そして、この２つの主面上に、それぞれ、例えばシリコン酸化膜からなる第２のゲート絶縁膜が形成されている。その第２のゲート絶縁膜上に、第２のゲート電３０８が形成されている。このように、本実施の形態のｐ型ＭＩＳＦＥＴは、いわゆるダブルゲート構造を有するＦｉｎ型ＭＩＳＦＥＴである。
次に、本実施の形態の半導体装置の製造方法について、図２３ないし図４９を参照して説明する。
まず、図２３の平面図、図２３のＡ−Ａ’方向の断面図である図２４（ａ）、図２３のＢ−Ｂ’方向の断面図である図２４（ｂ）、図２３のＣ−Ｃ’方向の断面図である図２４に示すように、半導体シリコン基板１００に５０〜１００ｎｍ程度のシリコン窒化膜等のマスク材となる絶縁膜４１０を堆積する。その後、リソグラフィー技術および反応性イオンエッチング（以下ＲＩＥともいう）等のエッチング技術により絶縁膜２１０とシリコン基板１００をエッチングし、素子領域４０１および素子分離領域となる溝を形成する。
次に、図２６の平面図、図２６のＡ−Ａ’方向の断面図である図２７（ａ）、図２６のＢ−Ｂ’方向の断面図である図２７（ｂ）、図２６のＣ−Ｃ’方向の断面図である図２８に示すように、素子分離領域となる溝にシリコン酸化膜等の絶縁膜４１５が堆積され、この絶縁膜４１５が化学的機械的研磨法（以下、ＣＭＰともいう）等により、絶縁膜４１０の上面まで平坦化され、素子分離領域が形成される。その後、絶縁膜４１５の一部が除去され、素子領域４０１の側面が露出するよう溝４０５が形成される。
次に、図２９の平面図、図２９のＡ−Ａ’方向の断面図である図３０（ａ）、図２９のＢ−Ｂ’方向の断面図である図３０（ｂ）、図２９のＣ−Ｃ’方向の断面図である図３１に示すように、第１の半導体領域２５０の素子領域４０１の側面部に第１のゲート絶縁膜２０６が形成される。また、第２の半導体領域３５０の素子領域４０１の側面部に第２のゲート絶縁膜３０６が形成される。
これらの、ゲート絶縁膜２０６、３０６としては、例えば、熱酸化法によるシリコン酸化膜であってもよいし、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法による高誘電体膜であっても構わない。
次に、第１のゲート絶縁膜２０６および第２のゲート絶縁膜３０６上に、第１のゲート電極２０８および第２のゲート電極３０８となる導電材が堆積され、溝４０５が埋め込まれる。その後、ＣＭＰにより、絶縁膜４１０の上面が露出するまで埋め込まれた導電材およびゲート絶縁膜が平坦化される。ここで、ゲート電極２０８、３０８となる導電材は、例えば、（ドープト）ポリシリコン、シリサイド、金属等の材料からなる。
次に、図３２の平面図、図３２のＡ−Ａ’方向の断面図である図３３（ａ）、図３２のＢ−Ｂ’方向の断面図である図３３（ｂ）、図３２のＣ−Ｃ’方向の断面図である図３４に示すように、ゲート配線４２０となる導電材が堆積される。そして、リソグラフィーおよびＲＩＥにより、素子領域４０１をはさんで別れているゲート電極を物理的かつ電気的に接続するように、ゲート配線４２０が形成される。ここで、ゲート配線４２０は、例えば、（ドープト）ポリシリコン、シリサイド、金属等の材料からなる。
その後、例えば、シリコン窒化膜からなる側壁絶縁膜４３０がゲート配線４２０の両側に形成される。
次に、第２の半導体領域３５０上をリソグラフィーによりレジストでマスクし、ゲート配線４２０および側壁絶縁膜４３０をマスクに、Ａｓ（砒素）を、イオン注入により第１の半導体領域２５０に導入する。これにより、例えば、１×１０２１ａｔｏｍｓ／ｃｍ３程度のｎ型拡散層２２０を形成する。
次に、図３５の平面図、図３５のＡ−Ａ’方向の断面図である図３６（ａ）、図３５のＢ−Ｂ’方向の断面図である図３６（ｂ）、図３５のＣ−Ｃ’方向の断面図である図３７に示すように、例えば、シリコン酸化膜からなる保護膜１０６を、ＬＰＣＶＤ法による堆積と、リソグラフィーとＲＩＥによるパターニングで、第２の半導体領域３５０上のみに形成する。そして、例えば、スパッタ法により、厚さ１０ｎｍ程度のＮｉ膜１０８を第１の半導体領域２５０上に形成する。すなわち、ｎ型ＭＩＳＦＥＴのソースおよびドレイン領域にＮｉ膜１０８が接するよう堆積する。
次に、図３８の平面図、図３８のＡ−Ａ’方向の断面図である図３９（ａ）、図３８のＢ−Ｂ’方向の断面図である図３９（ｂ）、図３８のＣ−Ｃ’方向の断面図である図４０に示すように、第１の熱処理として、例えば、ＲＴＡにより、３５０℃、３０秒程度のアニールを行い、第１の半導体領域２５０をシリサイド化して、厚さ２０ｎｍ程度のＮｉＳｉからなる第１のシリサイド層２１０を形成する。この時、第１の半導体領域２５０のゲート配線４２０上にも第１のゲートシリサイド層２１４が形成される。その後、薬液により未反応の余剰のＮｉ膜１０８を剥離する。
第１のシリサイド層２１０が形成される際に、ｎ型拡散層２２０がシリサイド化することにより、Ａｓ偏析層２１２が第１のシリサイド層２１０の界面、すなわちＮｉＳｉ層／Ｓｉ層界面に形成される。
次に、図４１の平面図、図４１のＡ−Ａ’方向の断面図である図４２（ａ）、図４１のＢ−Ｂ’方向の断面図である図４２（ｂ）、図４１のＣ−Ｃ’方向の断面図である図４３に示すように、例えば、スパッタ法により、厚さ８ｎｍ程度のＮｉ膜１１０を、第１の半導体領域２５０上および第２の半導体領域３５０上に堆積する。
次に、図４４の平面図、図４４のＡ−Ａ’方向の断面図である図４５（ａ）、図４４のＢ−Ｂ’方向の断面図である図４５（ｂ）、図４４のＣ−Ｃ’方向の断面図である図４６に示すように、第２の熱処理として、例えば、ＲＴＡにより、５００℃、３０秒程度のアニールを行う。そして、先に形成されている第１のシリサイド層２１０の下の第１の半導体領域２５０をシリサイド化して、第１のシリサイド層２１０を厚膜化する。このとき、第１のシリサイド層２１０は厚さ３６ｎｍ程度となる。
また、同時に第２の半導体領域３５０をシリサイド化して、厚さ１６ｎｍ程度のＮｉＳｉからなる第２のシリサイド層３１０を形成する。この時、第２の半導体領域３５０上のゲート配線４２０上にも第２のゲートシリサイド層３１４が形成される。その後、薬液により未反応の余剰のＮｉ膜１１０を剥離する。
次に、第１の半導体領域２５０上をレジスト膜（図示せず）で覆った後に、第２の半導体領域３５０上に、Ｂ原子をイオン注入する。このＢ原子は、第２のシリサイド層３１０中に導入されることになる。
次に、図４７の平面図、図４７のＡ−Ａ’方向の断面図である図４８（ａ）、図４７のＢ−Ｂ’方向の断面図である図４８（ｂ）、図４７のＣ−Ｃ’方向の断面図である図４９に示すように、第３の熱処理として、例えば、ＲＴＡにより、５００℃、１０秒程度のアニールを行う。このアニールにより、Ｂ原子を第２のシリサイド３１０の界面、すなわち、ＮｉＳｉ層／Ｓｉ層界面に偏析して、Ｂ偏析層３１２が形成される。
以上のようにして、図２２に示す本実施の形態の半導体装置が製造される。上述のように、ｎ型ＭＩＳＦＥＴのソース・ドレイン電極となる第１のシリサイド層２１０と、ｐ型ＭＩＳＦＥＴのソース・ドレイン電極となる第２のシリサイド層３１０とが形成される。そして第１のシリサイド層２１０が第２のシリサイド層３１０よりも厚くなっていることは第１の実施の形態の半導体装置と同様である。
Ｆｉｎ型ＭＩＳＦＥＴは、ゲートの支配力が非常に強いため、ドレイン電界によるソース端でのバリア低下（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇを抑えることができ、短チャネル効果に強いという特徴を持っている。
よって、本実施の形態の半導体装置および製造方法によれば、第１の実施の形態の効果に加え、短チャネル効果を抑制するという効果を得ることが可能となる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、実施の形態においては、半導体基板の材料がＳｉ（シリコン）である場合について記述したが、本発明をその他の半導体材料とする半導体基板、例えば、ＳｉｘＧｅ１−ｘ（０≦ｘ＜１）を材料とする半導体基板についても適用することが可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
第１の実施の形態の半導体装置の断面図。 不純物後打ちプロセスのプロセスフローを示す図。 不純物後打ちプロセスによって作成したＮｉＳｉ層／Ｓｉ層界面の不純物分布をＳＩＭＳによって分析した結果を示す図。 Ｂ原子の不純物後打ちプロセスで作成したＮｉＳｉ層／Ｓｉ層界面の電圧−電流特性を測定した結果第１の実施の形態の半導体装置の製造工程を示す図。 Ａｓ原子に対して、不純物後打ちプロセスを適用した場合のＳＩＭＳ分析結果を示す図。 ＮｉＳｉ層／Ｓｉ層界面構造において、Ｓｉ原子を不純物原子に置換した場合に、界面構造のエネルギーが、不純物原子の置換位置に応じてどの様に変化するかを計算した結果を示す図。 Ｂ原子の場合の不純物後打ちプロセスにおいて、Ｂ原子がＮｉＳｉ層／Ｓｉ層界面に偏析する過程の説明図。 Ａｓについては不純物偏析プロセス、Ｂについては不純物後打ちプロセスを適用するプロセスフロー。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の変形例の断面図。 ＮｉＳｉ層／Ｓｉ層界面構造において、Ｓｉ原子をＭｇ原子に置換した場合に、界面構造のエネルギーが、Ｍｇ原子の置換位置に応じてどの様に変化するかを計算した結果を示す図。 Ｍｇ原子で不純物偏析層を形成した場合のショットキー障壁高さを計算した結果を示す図。 第４の実施の形態の半導体装置の製造工程を示す断面図。 第４の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の斜視図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 従来技術の典型的なＭＩＳＦＥＴを示す図。 シリサイド膜と高濃度不純物領域（Ｓｉ層）との間に形成されるショットキー接合のバンド図。 Ｓｉ層の不純物濃度の違いによるＳｉ層のバンドの曲がりの違いを示す図。 従来のＮｉＳｉ層形成プロセスを示す図。 ＮｉＳｉ層と高濃度不純物Ｓｉ層との界面を、裏面ＳＩＭＳにより観察した結果を示す図。
符号の説明
１００ 半導体基板
１０２ 素子分離領域
１０６ 保護膜
１０８ 第１の金属
１１０ 第２の金属
２００ ｎ型ＭＩＳＦＥＴ
２０２ ｐ型ウェル
２０４ 第１のチャネル領域
２０６ 第１のゲート絶縁膜
２０８ 第１のゲート電極
２１０ 第１のシリサイド層
２１２ Ａｓ偏析層
２２０ ｎ型拡散層
２５０ 第１の半導体領域
３００ ｐ型ＭＩＳＦＥＴ
３０２ ｎ型ウェル
３０４ 第２のチャネル領域
３０６ 第２のゲート絶縁膜
３０８ 第２のゲート電極
３１０ 第２のシリサイド層
３１２ Ｂ偏析層
３５０ 第２の半導体領域

Claims (19)

  1. 半導体基板上にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置の製造方法であって、
    前記半導体基板の第１の半導体領域上に前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、
    前記半導体基板の第２の半導体領域上に前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、
    前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｎ型ＭＩＳＦＥＴのゲート電極を形成し、
    前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｐ型ＭＩＳＦＥＴのゲート電極を形成し、
    前記第１の半導体領域にＡｓをイオン注入して、ｎ型拡散層を形成し、
    前記第１の半導体領域上にＮｉを含む第１の金属を堆積した後、第１の熱処理によって前記第１の半導体領域をシリサイド化して第１のシリサイド層を形成し、
    前記第１のシリサイド層上および前記第２の半導体領域上に、Ｎｉを含む第２の金属を堆積した後、第２の熱処理によって、前記第１の半導体領域をシリサイド化して前記第１のシリサイド層を厚膜化するとともに、前記第２の半導体領域をシリサイド化して第２のシリサイド層を形成し、
    前記第２のシリサイド層にＢまたはＭｇをイオン注入した後、第３の熱処理を加える、
    ことを特徴とする半導体装置の製造方法。
  2. 前記第３の熱処理後の前記第１のシリサイド層の膜厚が、前記第３の熱処理後の前記第２のシリサイド層の膜厚の２倍以上であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第３の熱処理後の前記第１のシリサイド層の深さが、前記第１の金属を堆積する直前の前記ｎ型拡散層の深さよりも深いことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記第１の金属または前記第２の金属がＰｔを含むことを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記第２のシリサイド層にＢおよびＭｇをイオン注入することを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記第１の熱処理の温度が、前記第２の熱処理の温度よりも低温であることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記第３の熱処理の温度が、３５０℃以上５５０℃以下であることを特徴とする請求項１記載の半導体装置の製造方法。
  8. 前記ｎ型ＭＩＳＦＥＴおよび前記ｐ型ＭＩＳＦＥＴが、Ｆｉｎ型ＭＩＳＦＥＴであることを特徴とする請求項１記載の半導体装置の製造方法。
  9. 半導体基板上にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置の製造方法であって、
    前記半導体基板の第１の半導体領域上に前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、
    前記半導体基板の第２の半導体領域上に前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜を形成し、
    前記ｎ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｎ型ＭＩＳＦＥＴのゲート電極を形成し、
    前記ｐ型ＭＩＳＦＥＴのゲート絶縁膜上に前記ｐ型ＭＩＳＦＥＴのゲート電極を形成し、
    前記第１の半導体領域にＡｓをイオン注入して、ｎ型拡散層を形成し、
    前記第１の半導体領域上にＮｉを含む第１の金属を堆積した後、前記第１の金属にＡｓをイオン注入することによって、前記第１の半導体領域をシリサイド化して第１のシリサイド層を形成し、
    前記第１のシリサイド層上および前記第２の半導体領域上に、Ｎｉを含む第２の金属を堆積した後、第１の熱処理によって、前記第１の半導体領域をシリサイド化して前記第１のシリサイド層を厚膜化するとともに、前記第２の半導体領域をシリサイド化して第２のシリサイド層を形成し、
    前記第２のシリサイド層にＢまたはＭｇをイオン注入した後、第２の熱処理を加える、
    ことを特徴とする半導体装置の製造方法。
  10. 前記第１の金属にＡｓをイオン注入する際の、Ａｓのドーズ量が２．４×１０１６ａｔｏｍｓ／ｃｍ２以上３．０×１０１６ａｔｏｍｓ／ｃｍ２以下であることを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記第２の熱処理後の前記第１のシリサイド層の膜厚が、前記第２の熱処理後の前記第２のシリサイド層の膜厚の２倍以上であることを特徴とする請求項９記載の半導体装置の製造方法。
  12. 前記第２の熱処理後の前記第１のシリサイド層の深さが、前記第１の金属を堆積する直前の前記ｎ型拡散層の深さよりも深いことを特徴とする請求項９記載の半導体装置の製造方法。
  13. 前記第１の金属または前記第２の金属がＰｔを含むことを特徴とする請求項９記載の半導体装置の製造方法。
  14. 前記第２のシリサイド層にＢおよびＭｇをイオン注入することを特徴とする請求項９記載の半導体装置の製造方法。
  15. 前記第２の熱処理の温度が、３５０℃以上５５０℃以下であることを特徴とする請求項９記載の半導体装置の製造方法。
  16. 前記ｎ型ＭＩＳＦＥＴおよび前記ｐ型ＭＩＳＦＥＴが、Ｆｉｎ型ＭＩＳＦＥＴであることを特徴とする請求項９記載の半導体装置の製造方法。
  17. 半導体基板上にｎ型ＭＩＳＦＥＴとｐ型ＭＩＳＦＥＴを有する半導体装置であって、
    前記ｎ型ＭＩＳＦＥＴが、
    前記半導体基板上の第１のチャネル領域と、
    前記第１のチャネル領域上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
    前記第１のチャネル領域の両側に、Ｎｉを含有する第１のシリサイド層で形成されたソース電極およびドレイン電極と、
    前記１のチャネル領域と前記第１のシリサイド層との間に形成されたＡｓ偏析層を有し、
    前記ｐ型ＭＩＳＦＥＴが、
    前記半導体基板上の第２のチャネル領域と、
    前記第２のチャネル領域上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成された第２のゲート電極と、
    前記第２のチャネル領域の両側に、Ｎｉを含有する第２のシリサイド層で形成されたソース電極およびドレイン電極と、
    前記２のチャネル領域と前記第２のシリサイド層との間に形成されたＢ偏析層またはＭｇ偏析層を有し、
    前記第１のシリサイド層の膜厚が、前記第２のシリサイド層の膜厚よりも厚いことを特徴とする半導体装置。
  18. 前記第１のシリサイド層の膜厚が、前記第２のシリサイド層の膜厚の２倍以上であることを特徴とする請求項１７記載の半導体装置。
  19. 前記ｎ型ＭＩＳＦＥＴおよび前記ｐ型ＭＩＳＦＥＴが、Ｆｉｎ型ＭＩＳＦＥＴであることを特徴とする請求項１７記載の半導体装置

JP2007162676A 2007-06-20 2007-06-20 半導体装置の製造方法および半導体装置 Pending JP2009004495A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007162676A JP2009004495A (ja) 2007-06-20 2007-06-20 半導体装置の製造方法および半導体装置
US12/051,947 US20090008726A1 (en) 2007-06-20 2008-03-20 Method of manufacturing semiconductor device and semiconductor device
KR1020080057757A KR20080112139A (ko) 2007-06-20 2008-06-19 반도체 장치의 제조 방법 및 반도체 장치
CNA2008101253346A CN101330055A (zh) 2007-06-20 2008-06-20 半导体器件的制造方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007162676A JP2009004495A (ja) 2007-06-20 2007-06-20 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2009004495A true JP2009004495A (ja) 2009-01-08

Family

ID=40205769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007162676A Pending JP2009004495A (ja) 2007-06-20 2007-06-20 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US20090008726A1 (ja)
JP (1) JP2009004495A (ja)
KR (1) KR20080112139A (ja)
CN (1) CN101330055A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011519152A (ja) * 2008-04-11 2011-06-30 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ
WO2019064435A1 (ja) * 2017-09-28 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171327A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
US8008143B2 (en) * 2009-12-30 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a semiconductor device having gate dielectric layers of varying thicknesses
CN102693917B (zh) * 2011-03-25 2015-07-08 中国科学院微电子研究所 热稳定性镍基硅化物源漏mosfets及其制造方法
CN103165457A (zh) * 2011-12-15 2013-06-19 中国科学院微电子研究所 半导体器件制造方法
CN103377944B (zh) * 2012-04-29 2016-08-10 中国科学院微电子研究所 半导体器件制造方法
US9590105B2 (en) * 2014-04-07 2017-03-07 National Chiao-Tung University Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US10586738B2 (en) 2017-10-26 2020-03-10 Samsung Electronics Co., Ltd. Method of providing source and drain doping for CMOS architecture including FinFET and semiconductor devices so formed
US11965236B2 (en) * 2018-07-17 2024-04-23 Applied Materials, Inc. Method of forming nickel silicide materials
CN110097925A (zh) * 2019-03-15 2019-08-06 东莞东阳光科研发有限公司 模拟高压电子铝箔表面杂质元素分布状态的方法及系统
US11854904B2 (en) * 2020-08-13 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Different source/drain profiles for n-type FinFETs and p-type FinFETs
CN113109415A (zh) * 2021-03-26 2021-07-13 南昌大学 一种适用于二次离子质谱分析的多层膜界面位置表征方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011519152A (ja) * 2008-04-11 2011-06-30 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） 相補型ｐ、及びｎＭＯＳＦＥＴトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも１つのこのデバイスを包含するプロセッサ
WO2019064435A1 (ja) * 2017-09-28 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
KR20080112139A (ko) 2008-12-24
US20090008726A1 (en) 2009-01-08
CN101330055A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
JP2009004495A (ja) 半導体装置の製造方法および半導体装置
US7902612B2 (en) Semiconductor device and method of manufacturing the same
TWI450334B (zh) 選擇性移除層體之方法
KR101457007B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5630185B2 (ja) 半導体装置及びその製造方法
US7087474B2 (en) Semiconductor device and a method of manufacturing the same
US6743704B2 (en) Method of manufacturing a semiconductor device
US20090134388A1 (en) Semiconductor device and fabrication method of same
KR20010076304A (ko) 반도체장치 및 그 제조방법
JP2010532572A (ja) トランジスタのゲート電極のプレアモルファス化のブロッキング
JP2009181978A (ja) 半導体装置およびその製造方法
KR100658130B1 (ko) 반도체 장치 및 그 제조 방법
KR100568077B1 (ko) 반도체장치의 제조방법
US20090075477A1 (en) Method of manufacturing semiconductor device
TWI389203B (zh) 製造半導體元件之方法
US6287911B1 (en) Semiconductor device with silicide layers and fabrication method thereof
JP4186247B2 (ja) 半導体装置の製造方法および導電性シリコン膜の形成方法
US20230387316A1 (en) Semiconductor device and method for manufacturing the same
KR20110021782A (ko) 컨택트 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP2008085306A (ja) 半導体装置および半導体装置の製造方法
KR20080088973A (ko) 반도체 소자의 제조방법
KR100545201B1 (ko) 반도체 소자 및 그 제조 방법
JP5854104B2 (ja) 半導体装置
US20070099408A1 (en) Forming of silicide areas in a semiconductor device
JP2001160621A (ja) 半導体装置の製造方法