CN103311316A - 肖特基二极管及其制造方法 - Google Patents

肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN103311316A
CN103311316A CN2012100595747A CN201210059574A CN103311316A CN 103311316 A CN103311316 A CN 103311316A CN 2012100595747 A CN2012100595747 A CN 2012100595747A CN 201210059574 A CN201210059574 A CN 201210059574A CN 103311316 A CN103311316 A CN 103311316A
Authority
CN
China
Prior art keywords
schottky diode
metal silicide
substrate
annealing
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100595747A
Other languages
English (en)
Inventor
尚海平
徐秋霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2012100595747A priority Critical patent/CN103311316A/zh
Publication of CN103311316A publication Critical patent/CN103311316A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基二极管及其制造方法,包括衬底、衬底上的金属硅化物,其特征在于,衬底与金属硅化物之间的界面处还包括注入掺杂离子然后分凝退火形成的掺杂离子分凝区。依照本发明的新型肖特基二极管及其制造方法,通过对金属硅化物的电极注入掺杂离子并退火驱动使其分凝在与衬底的界面处,有效降低了肖特基势垒高度,例如使其低于0.1eV,从而提高驱动能力。

Description

肖特基二极管及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法,特别是涉及一种能有效降低肖特基势垒高度的与CMOS工艺兼容的肖特基二极管及其制造方法。
背景技术
肖特基二极管(SBD)由于具有很短的反向恢复时间和很低的前向电压也即具有低损耗,因此被广泛应用于检波器、混频器和变调器等高频电路中,是带域超高速通信领域的关键器件之一。典型的SBD包括具有高功函数的金属,该金属与通常在N型衬底上生长的N型导电外延层接触。在IC工艺中,SBD通常与其他半导体器件制作在共同的衬底上以节省空间、降低成本,例如与CMOS或BiMOS工艺兼容。
另一方面,当MOSFETs器件的栅长缩小到纳米尺度以后,金属源/漏(S/D)结构具有一系列的优点,例如原子级突变结能够抑制短沟道效应,低S/D串联电阻和接触电阻,S/D形成的低温工艺适宜集成高k栅介质、金属栅和应变硅等新材料,使之成为掺杂硅S/D结构最有希望的替代者。而使用金属S/D结构的MOSFETs器件则称为Schottky-Barrier MOSFETs(SB MOSFETs)器件。因此,SBD与SBMOSFET集成在相同衬底上成为现今技术发展驱使。
然而,当SBD与MOSFET的器件尺寸等此例持续缩小到纳米尺度以后,器件中的寄生电阻特别是接触电阻(包括MOSFET的源漏接触电阻、以及SBD的金属电极接触电阻)在总电阻中所占此重迅速增大。有效降低接触电阻的方法之一是降低电阻率,电阻率则与金属-半导体接触的肖特基势垒高度和半导体掺杂浓度紧密相关。然而对于现有的金属-半导体接触而言,由于掺杂离子的固溶度受限,半导体掺杂浓度无法进一步提高,而只能寄希望于有效降低肖特基势垒高度。此外,传统肖特基势垒(SB)MOSFETs器件由于开态时源/沟道的肖特基势垒高度(SBH)较高,使驱动电流减小;而关态时漏/沟道的SBH较低,使泄漏电流增加。所以,人们一直在研究SBH的调节技术,以克服SB MOSFET的固有缺点,使其达到与传统掺杂S/D MOSFET相同的电流特性。
因此,亟需一种能有效降低SBH的新型肖特基二极管及其制造方法。
发明内容
本发明目的在于利用现有的与CMOS制造技术兼容的设备和制备工艺,制造能有效降低肖特基势垒高度的肖特基二极管及其制造方法。
为此,本发明提供了一种肖特基二极管,包括衬底、衬底上的金属硅化物,其特征在于,衬底与金属硅化物之间的界面处还包括掺杂离子分凝区。
其中,金属硅化物包括NiSi2-y、PtSi2-y、CoSi2-y、Ni1-xPtxSi2-y、Ni1-xCoxSi2-y、Pt1-xCoxSi2-y、Ni2-x-zPtxCozSi3-y,其中x、z大于0小于1,y大于等于0小于等于1。
其中,掺杂离子分凝区中包含的掺杂离子,对于n型肖特基二极管而言包括P、As、Sb及其组合,对于p型肖特基二极管而言包括B、BF2及其组合。
本发明还提供了一种肖特基二极管的制造方法,包括步骤:在衬底上形成金属硅化物;向金属硅化物注入掺杂离子;分凝退火,使得掺杂离子分凝在金属硅化物与衬底之间的界面处。
其中,形成金属硅化物的步骤具体包括:在衬底上形成金属层;执行第一退火,使得衬底与金属层反应形成富金属相的高阻态金属硅化物;去除未反应的金属层;执行第二退火,第二退火的温度大于第一退火的温度,使得富金属相的高阻态金属硅化物形成单一的低阻态金属硅化物。
其中,第一退火的退火温度为200~400℃,第二退火的退火温度为450~600℃。
其中,金属层包括Ni、Co、Pt及其组合,形成的金属硅化物包括NiSi2-y、PtSi2-y、CoSi2-y、Ni1-xPtxSi2-y、Ni1-xCoxSi2-y、Pt1-xCoxSi2-y、Ni2-x-zPtxCozSi3-y,其中x、z大于0小于1,y大于等于0小于等于1。
其中,采用硫酸与双氧水混合液湿法腐蚀去除未反应的金属层。
其中,注入的掺杂离子,对于n型肖特基二极管而言包括P、As、Sb及其组合,对于p型肖特基二极管而言包括B、BF2及其组合。
其中,注入计量为1E14atom/cm2~1E16atom/cm2
其中,注入能量使得掺杂离子注入峰值位于金属硅化物内。其中,掺杂离子注入峰值位于金属硅化物与衬底之间界面上方30~200
Figure BDA0000141686120000031
范围内。
其中,分凝退火的退火温度为450℃~700℃。
依照本发明的新型肖特基二极管及其制造方法,通过对金属硅化物的电极注入掺杂离子并退火驱动使其分凝在与衬底的界面处,有效降低了肖特基势垒高度,例如使其低于0.1eV,从而提高驱动能力。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1显示了依照本发明方法的工艺步骤剖面图,其中在衬底上形成金属层;
图2显示了依照本发明方法的工艺步骤剖面图,其中低温退火形成高阻态金属硅化物;
图3显示了依照本发明方法的工艺步骤剖面图,其中选择性刻蚀去除多余的金属层;
图4显示了依照本发明方法的工艺步骤剖面图,其中高温退火形成低阻态金属硅化物;
图5显示了依照本发明方法的工艺步骤剖面图,其中向金属硅化物注入掺杂离子;
图6显示了依照本发明方法的工艺步骤剖面图,其中分凝退火使得掺杂离子分凝在金属硅化物与衬底之间形成高浓度杂质分凝层;以及
图7为依照本发明的工艺步骤流程图。
附图标记
1  衬底
2  金属层
3  高阻态金属硅化物
4  低阻态金属硅化物
5  掺杂离子分凝区
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效降低肖特基势垒高度的肖特基二极管及其制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
本发明提供一种能有效降低肖特基势垒高度的肖特基二极管及其制造方法,其流程图为图7所示。具体地参照图1至图6,其具体工艺步骤如下:
参照图7以及图1,在衬底上形成金属层。
提供衬底1,材质例如为单晶体硅、绝缘体上硅(SOI)、单晶体锗(Ge)、绝缘体上锗(GeOI)、应变硅(Strained Si)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳米管等等。优选地,衬底1为含硅的材料,例如体硅、绝缘体上硅、应变硅、锗硅或SiC,以便于后续形成金属硅化物降低接触电阻,并且更优选地为体硅或SOI以提高与其他CMOS工艺的兼容性。优选地,对衬底1进行掺杂,例如掺入B、BF+形成为n型,掺入As、P、Sb等形成p型。
优选地,对衬底1表面进行清洗,例如先采用去离子水和/或超声波进行初步清洗去除较大的颗粒;然后采用氢氟酸/异丙醇溶液微腐蚀清洗,其中氢氟酸/异丙醇溶液配此(体积此)为氢氟酸∶异丙醇∶去离子水=37.5ml∶6ml∶3000ml,在室温下浸渍40秒;之后再优选地采用去离子水和/或超声波二次清洗,并采用吹气和/或烘烤使衬底1表面干燥。
优选地,在形成金属层之前对衬底1进行真空退火处理,例如本底真空度8×10-7Torr,加热至300℃,恒温10分钟,然后降温。
然后在衬底1表面形成金属层2。形成金属层2的工艺例如包括但不限于蒸发、溅射、MOCVD、ALD等。金属层2的材质包括金属、金属合金、金属氮化物及其组合,其中金属包括但不限于Ni、Co、Pt,金属合金为Ni、Co、Pt的二元或多元合金,金属氮化物包括TiN、TaN。以溅射工艺为例,先溅射Ni膜5~30nm,再溅射TiN膜5~30nm,工作压力都为1~5×10-3Torr,溅Ni的工艺气体为氩气溅射功率为500~1000W;溅TiN的工艺气体为氩气和氮气的混合气体,溅射功率为500~1000W。
之后,采用两步退火法,在衬底1上形成金属硅化物。
具体地,参照图7以及图2,执行第一退火,使得金属层2与衬底1反应形成高阻态的金属硅化物。第一退火为低温快速退火,退火温度为200~400℃并优选250~350℃,退火时间为10~120秒并优选30~60秒,保护气(氮气和/或惰性气体)流量为2~6slm,金属层2与衬底1反应形成富金属相的高阻态金属硅化物3。该第一退火部分消耗了金属层2,但是如图2所示,除了衬底1上形成高阻态金属硅化物3之外,顶部仍有残余的未反应的金属层2。
参照图7以及图3,去除未反应的金属层2,直至暴露高阻态金属硅化物3。例如采用选择性的湿法腐蚀,腐蚀液中硫酸∶双氧水=(3~5)∶1(体积此),温度为100~150℃并优选120℃,时间为10~100分钟并优选20~60分钟。可选地,腐蚀液中也可以加入其他强氧化剂,例如硝酸、磷酸等等。
参照图7以及图4,执行第二退火,使得高阻态金属硅化物3完全转变成低阻态金属硅化物4。第二退火为高温快速退火,其退火温度此第一退火要高,退火温度为450~600℃并优选500~550℃,退火时间为10~120秒并优选30~60秒,保护气(氮气和/或惰性气体)流量为2~6slm,使得富金属相的高阻态金属硅化物3发生相变,形成单一的金属-硅相的低阻态金属硅化物4。最终得到的金属硅化物4依照金属层2的材质不同,例如可以包括NiSi2-y、PtSi2-y、CoSi2-y、Ni1-xPtxSi2-y、Ni1-xCoxSi2-y、Pt1-xCoxSi2-y、Ni2-x-zPtxCozSi3-y,其中x、z大于0小于1,y大于等于0小于等于1。值得注意的是,虽然本申请中金属硅化物4用作肖特基二极管的电极,但是在兼容的CMOS工艺中,该金属硅化物4也同时形成在MOSFET源漏区上从而有效降低源漏接触电阻。
参照图7以及图5,向金属硅化物注入掺杂离子。对于n型肖特基二极管(衬底为n型,例如NiSi/n-Si)使用杂质P、As、Sb,对于p型肖特基二极管(衬底为p型,例如NiSi/p-Si)使用B、BF2,向金属硅化物4注入杂质,注入计量为1E14atom/cm2~1E16atom/cm2并优选5E14atom/cm2~3E15atom/cm2。注入能量使得杂质注入峰值位于金属硅化物4内并接近金属硅化物4与衬底1的界面处,例如在该界面上方30~200
Figure BDA0000141686120000061
范围内,使注入杂质和注入损伤限制在金属硅化物4内而不影响与衬底1之间的界面特性。例如对于350
Figure BDA0000141686120000062
厚的NiSi层4而言,注入BF2的能量为10~50kEV并优选25keV~35keV。
参照图7以及图6,执行分凝退火,使得注入的掺杂离子分凝在金属硅化物4与衬底1之间的界面处。分凝退火在时间顺序上可称作第三退火,也是快速退火工艺,退火温度为450℃~700℃并优选500℃~650℃,退火时间10s~120s并优选30s~60s。该分凝退火驱动掺杂离子重新分布,并分凝在金属硅化物4与衬底1之间的界面处形成掺杂离子分凝区5,优选地,金属硅化物4中绝大部分(例如超过95%)掺杂离子都汇聚到界面处的分凝区5内,使得金属硅化物4本身基本不再含有掺杂离子(例如低于1E13atom/cm3)。该分凝区中的掺杂离子能有效降低肖特基势垒高度,例如使得SBH小于0.1eV,完成电极与衬底之间的肖特基势垒高度调节,提高肖特基二极管性能。
最后形成的器件结构如图6所示,包括衬底1、衬底1上的金属硅化物4,其特征在于,衬底1与金属硅化物4之间的界面处还包括掺杂离子分凝区5。金属硅化物4作为肖特基二极管的金属电极,与含硅材料的衬底1之间构成金属-半导体接触。以上各个结构、材质和形成方法均已在制造方法中描述,在此不再赘述。
依照本发明的新型肖特基二极管及其制造方法,通过对金属硅化物的电极注入掺杂离子并退火驱动使其分凝在与衬底的界面处,有效降低了肖特基势垒高度,例如使其低于0.1eV,从而提高驱动能力。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (13)

1.一种肖特基二极管,包括衬底、衬底上的金属硅化物,其特征在于,衬底与金属硅化物之间的界面处还包括掺杂离子分凝区。
2.如权利要求1的肖特基二极管,其中,金属硅化物包括NiSi2-y、PtSi2-y、CoSi2-y、Ni1-xPtxSi2-y、Ni1-xCoxSi2-y、Pt1-xCoxSi2-y、Ni2-x-zPtxCozSi3-y,其中x、z大于0小于1,y大于等于0小于等于1。
3.如权利要求1的肖特基二极管,其中,掺杂离子分凝区中包含的掺杂离子,对于n型肖特基二极管而言包括P、As、Sb及其组合,对于p型肖特基二极管而言包括B、BF2及其组合。
4.一种肖特基二极管的制造方法,包括步骤:
在衬底上形成金属硅化物;
向金属硅化物注入掺杂离子;
分凝退火,使得掺杂离子分凝在金属硅化物与衬底之间的界面处。
5.如权利要求4的肖特基二极管的制造方法,其中,形成金属硅化物的步骤具体包括:
在衬底上形成金属层;
执行第一退火,使得衬底与金属层反应形成富金属相的高阻态金属硅化物;
去除未反应的金属层;
执行第二退火,第二退火的温度大于第一退火的温度,使得富金属相的高阻态金属硅化物形成单一的低阻态金属硅化物。
6.如权利要求5的肖特基二极管的制造方法,其中,第一退火的退火温度为200~400℃,第二退火的退火温度为450~600℃。
7.如权利要求5的肖特基二极管的制造方法,其中,金属层包括Ni、Co、Pt及其组合,形成的金属硅化物包括NiSi2-y、PtSi2-y、CoSi2-y、Ni1-xPtxSi2-y、Ni1-xCoxSi2-y、Pt1-xCoxSi2-y、Ni2-x-zPtxCozSi3-y,其中x、z大于0小于1,y大于等于0小于等于1。
8.如权利要求5的肖特基二极管的制造方法,其中,采用硫酸与双氧水混合液湿法腐蚀去除未反应的金属层。
9.如权利要求4的肖特基二极管的制造方法,其中,注入的掺杂离子,对于n型肖特基二极管而言包括P、As、Sb及其组合,对于p型肖特基二极管而言包括B、BF2及其组合。
10.如权利要求4的肖特基二极管的制造方法,其中,注入计量为1E14atom/cm2~1E16 atom/cm2
11.如权利要求4的肖特基二极管的制造方法,其中,注入能量使得掺杂离子注入峰值位于金属硅化物内。
12.如权利要求10的肖特基二极管的制造方法,其中,掺杂离子注入峰值位于金属硅化物与衬底之间界面上方30~200
Figure FDA0000141686110000021
范围内。
13.如权利要求4的肖特基二极管的制造方法,其中,分凝退火的退火温度为450℃~700℃。
CN2012100595747A 2012-03-08 2012-03-08 肖特基二极管及其制造方法 Pending CN103311316A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100595747A CN103311316A (zh) 2012-03-08 2012-03-08 肖特基二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100595747A CN103311316A (zh) 2012-03-08 2012-03-08 肖特基二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN103311316A true CN103311316A (zh) 2013-09-18

Family

ID=49136328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100595747A Pending CN103311316A (zh) 2012-03-08 2012-03-08 肖特基二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN103311316A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904132A (zh) * 2014-03-14 2014-07-02 复旦大学 一种调节硅化钛/硅肖特基接触势垒的方法
CN103985767A (zh) * 2014-06-06 2014-08-13 上海芯石微电子有限公司 一种肖特基势垒器件及其制作方法
CN104124283A (zh) * 2014-08-07 2014-10-29 上海芯石微电子有限公司 一种掺杂的肖特基势垒器件及其制备方法
CN104241382A (zh) * 2014-09-16 2014-12-24 复旦大学 金属源漏接触、场效应晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707184A (zh) * 2009-07-02 2010-05-12 中国科学院微电子研究所 提高氮化镓基场效应晶体管肖特基势垒的方法
CN101807526A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 一种调节金属硅化物源/漏肖特基势垒高度的方法
US20110121400A1 (en) * 2008-04-11 2011-05-26 Centre National De La Recherche Scientifique (C,N,R.S.) Method for making complementary p and n mosfet transistors, electronic device including such transistors, and processor including at least one such device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121400A1 (en) * 2008-04-11 2011-05-26 Centre National De La Recherche Scientifique (C,N,R.S.) Method for making complementary p and n mosfet transistors, electronic device including such transistors, and processor including at least one such device
CN101807526A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 一种调节金属硅化物源/漏肖特基势垒高度的方法
CN101707184A (zh) * 2009-07-02 2010-05-12 中国科学院微电子研究所 提高氮化镓基场效应晶体管肖特基势垒的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
尚海平,徐秋霞: "新型金属源/漏工程新进展", 《微电子学》, vol. 38, no. 4, 31 August 2008 (2008-08-31), pages 524 - 528 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904132A (zh) * 2014-03-14 2014-07-02 复旦大学 一种调节硅化钛/硅肖特基接触势垒的方法
CN103904132B (zh) * 2014-03-14 2017-01-04 复旦大学 一种调节硅化钛/硅肖特基接触势垒的方法
CN103985767A (zh) * 2014-06-06 2014-08-13 上海芯石微电子有限公司 一种肖特基势垒器件及其制作方法
CN104124283A (zh) * 2014-08-07 2014-10-29 上海芯石微电子有限公司 一种掺杂的肖特基势垒器件及其制备方法
CN104124283B (zh) * 2014-08-07 2018-10-26 上海芯石微电子有限公司 一种掺杂的肖特基势垒器件及其制备方法
CN104241382A (zh) * 2014-09-16 2014-12-24 复旦大学 金属源漏接触、场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US8643122B2 (en) Silicide contacts having different shapes on regions of a semiconductor device
CN103151391B (zh) 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法
Yang et al. Towards direct band-to-band tunneling in p-channel tunneling field effect transistor (TFET): Technology enablement by germanium-tin (GeSn)
Yang et al. Germanium–tin p-channel tunneling field-effect transistor: Device design and technology demonstration
US8187928B2 (en) Methods of forming integrated circuits
US6518136B2 (en) Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication
CN102074583B (zh) 一种低功耗复合源结构mos晶体管及其制备方法
US6777298B2 (en) Elevated source drain disposable spacer CMOS
TW201242022A (en) Transistors with high concentration of boron doped germanium
US8828812B2 (en) Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof
CN103579324B (zh) 一种三面源隧穿场效应晶体管及其制备方法
CN102054870A (zh) 一种半导体结构及其形成方法
CN101807526A (zh) 一种调节金属硅化物源/漏肖特基势垒高度的方法
CN101887917A (zh) 一种场效应晶体管及其制备方法
JP5367340B2 (ja) 半導体装置および半導体装置の製造方法
CN103311316A (zh) 肖特基二极管及其制造方法
CN102117833B (zh) 一种梳状栅复合源mos晶体管及其制作方法
Chang et al. Effect of the Si-doped In0. 49Ga0. 51P barrier layer on the device performance of In0. 4Ga0. 6As MOSFETs grown on semi-insulating GaAs substrates
US8987127B2 (en) Method for manufacturing semiconductor device
CN103311294B (zh) 鳍式场效应晶体管及其制造方法
CN102117834B (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
CN102479818B (zh) 半导体器件及其制造方法
CN104637879A (zh) 一种半导体器件的制备方法
US10096691B2 (en) Methods for forming metal silicide
Huang et al. Reduction of source/drain series resistance and its impact on device performance for PMOS transistors with raised Si/sub 1-x/Ge x source/drain

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130918

RJ01 Rejection of invention patent application after publication