CN102479818B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102479818B
CN102479818B CN201010571659.4A CN201010571659A CN102479818B CN 102479818 B CN102479818 B CN 102479818B CN 201010571659 A CN201010571659 A CN 201010571659A CN 102479818 B CN102479818 B CN 102479818B
Authority
CN
China
Prior art keywords
metal silicide
epitaxially grown
substrate
source
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010571659.4A
Other languages
English (en)
Other versions
CN102479818A (zh
Inventor
罗军
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010571659.4A priority Critical patent/CN102479818B/zh
Priority to US13/380,096 priority patent/US20120139047A1/en
Priority to PCT/CN2011/071356 priority patent/WO2012071814A1/zh
Publication of CN102479818A publication Critical patent/CN102479818A/zh
Application granted granted Critical
Publication of CN102479818B publication Critical patent/CN102479818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66643Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件,包括衬底、位于衬底中的沟道区、位于沟道区两侧的源漏区、位于沟道区上的栅极结构、位于栅极结构周围的栅极侧墙,其特征在于:源漏区由外延生长的超薄金属硅化物构成,源漏区与沟道区的界面处具有掺杂离子的分离凝结区。依照本发明的半导体器件及其制造方法,可降低短沟道外延生长的超薄金属硅化物源漏MOSFET的肖特基势垒高度,从而提高器件驱动能力。

Description

半导体器件及其制造方法
技术领域
本申请涉及一种半导体器件及其制造方法,特别地涉及一种具有外延生长的超薄金属硅化物源/漏的MOSFET结构及其制造方法。
背景技术
当前IT应用领域不断要求IC集成度大幅提升,随着传统MOSFET器件持续按比例缩小,一些工艺上可以控制的参数例如沟道长度、栅氧化层厚度、衬底掺杂浓度等等能够按比例变化,尽管随着器件尺寸减小,工艺起伏影响越大,但是,很多物理参数例如硅禁带宽度、费米势、界面态及氧化层电荷、热电势及pn结自建势等等不能按比例变化,这些大大影响了按比例缩小的器件的性能。
其中之一便是源漏串联电阻。沟道较长时,沟道电阻远大于源漏区串联电阻,可以忽略寄生串联电阻带来的影响。然而源漏电阻不随沟道尺寸缩小而按比例降低,特别是接触电阻随着尺寸减小而近似平方倍增加,使等效工作电压下降。如果在现有MOSFET制造技术中将传统的高掺杂源/漏替换为金属硅化物源漏,可以大幅减小寄生串联电阻以及接触电阻。
如附图1所示,为现有的金属硅化物源/漏MOSFET(也被称为肖特基势垒源/漏MOSFET)示意图,在体硅衬底10或绝缘体上硅(SOI)衬底11中的沟道区20或21两侧形成金属硅化物源漏区30和31,沟道区上依次形成有栅极结构40/41以及栅极侧墙50/51,其中金属硅化物被完全作为直接接触沟道的源/漏极材料。器件衬底中还可以设置浅沟槽隔离STI 60/61,图中STI并非直接介于体硅衬底和SOI衬底之间,而仅仅是为了方便示例起见,两种衬底不相连。
这种金属硅化物源漏MOSFET具有极佳的可按比例缩小特性且易于制造,因此吸引了广泛关注而成为当前MOSFET技术发展热点之一。
金属硅化物源漏MOSFET的驱动能力是由其源极和沟道之间的肖特基势垒高度(SBH)来控制的。随着SBH降低,驱动电流增大。器件模拟的结果显示,当SBH降低至约0.1eV时,金属硅化物源/漏MOSFET可达到与传统MOSFET相同的驱动能力。
如附图2所示,为使用硅化物作掺杂源极技术(SADS)以降低SBH的方法示意图。首先,将硼B、砷As等离子注入硅化物薄膜31中;接着,在500至850℃温度下执行退火以使得掺杂离子分离凝结在硅化物/硅界面处,形成激活的分离凝结的掺杂离子区71。该分离凝结的掺杂离子71降低了源极和沟道之间的SBH,因此而改进了器件的驱动能力;同时,离子注入带来的硅化物薄膜受损也由于退火而得到修复。
随着金属硅化物源/漏MOSFET尺寸缩减至亚20nm栅极长度,金属硅化物源漏的厚度也需要缩减以便控制短沟道效应(SCEs),特别是对于那些形成在SOI衬底上的器件而言。
如图1所示为缩减尺寸前的金属硅化物源漏MOSFET,沟道区20/21较长,金属硅化物源漏薄膜30/31较厚,在退火时其热稳定性比较好。但是,随着金属硅化物源漏厚度变薄,其热稳定性也会变差。如图3所示,尺寸缩减后,沟道20/21变短,金属硅化物源漏薄膜30/31必须也相应变薄以便较好地控制短沟道效应,但是变薄的硅化物薄膜30/31在退火时热稳定性较差,容易聚团,导致电阻率急剧增大。由于在前述降低SBH的SADS方法中,硅化物薄膜无法承受为了将掺杂离子分离凝结在硅化物/硅界面处而所需的高温退火,因此,对于金属硅化物源漏MOSFET而言,无法降低SBH。
总而言之,金属硅化物源漏MOSFET被视为亚20nm下一代CMOS的结构,而现有的为了降低源极和沟道区之间SBH以提高驱动能力的SADS方法,在沟道缩短、金属硅化物薄膜减薄时因为无法承受高温退火而不能实施。
因此,需要一种能有效降低金属硅化物源漏MOSFET的SBH的方法,以及由此制造的具有热稳定性的金属硅化物源漏MOSFET。
发明内容
为了解决上述问题,本发明提供了一种半导体器件,包括衬底、位于衬底中的沟道区、位于沟道区两侧的源漏区、位于沟道区上的栅极结构、位于栅极结构周围的栅极侧墙,其特征在于:源漏区由外延生长的超薄金属硅化物构成,源漏区与沟道区的界面处具有掺杂离子的分离凝结区。
其中,外延生长的超薄金属硅化物材质为NiSi2-y、Ni1-xPtxSi2-y、CoSi2-y或Ni1-xCoxSi2-y,其中x大于0小于1,y大于等于0小于1。外延生长的超薄金属硅化物厚度小于等于15nm。对于p型外延生长的超薄金属硅化物源漏MOSFET而言,掺杂离子为硼B、铝Al、镓Ga、铟In;对于n型外延生长的超薄金属硅化物源漏MOSFET,掺杂离子为氮N、磷P、砷As、氧O、硫S、硒Se、碲Te、氟F、氯Cl。衬底可为体硅或绝缘体上半导体衬底。
本发明还提供了一种半导体器件的制造方法,包括:
在衬底上形成栅极结构和栅极侧墙;
沉积覆盖衬底、栅极结构和栅极侧墙的金属层;
执行第一退火,以使栅极两侧的金属层与衬底反应形成外延生长的超薄金属硅化物;
剥除未反应的金属层,则外延生长的超薄金属硅化物形成器件的源漏区,位于栅极结构下方的半导体衬底形成沟道区;
向外延生长的超薄源漏区内注入掺杂离子;以及
执行第二退火,在外延生长的超薄源漏区与沟道区的界面处形成掺杂离子的分离凝结区。
其中,外延生长的超薄金属硅化物材质为NiSi2-y、Ni1-xPtxSi2-y、CoSi2-y或Ni1-xCoxSi2-y,其中x大于0小于1,y大于等于0小于1。
对于p型外延生长的超薄金属硅化物源漏MOSFET而言,掺杂离子为硼B、铝Al、镓Ga、铟In;对于n型外延生长的超薄金属硅化物源漏MOSFET,掺杂离子为氮N、磷P、砷As、氧O、硫S、硒Se、碲Te、氟F、氯Cl。注入掺杂离子的注入剂量为1×1014cm-2至1×1016cm-2
其中,第一退火和/或第二退火的温度为500至850℃。
其中金属层的厚度小于等于5nm。
其中,衬底可为体硅或绝缘体上半导体衬底。
这种具有掺杂离子分离凝结区的外延生长的超薄金属硅化物源漏MOSFET具有诸多优点,首先是将传统的高掺杂源/漏替换为金属硅化物源漏,可以大幅减小寄生串联电阻以及接触电阻,从而可以抑制亚20nm器件中对于器件电学性能有重大影响的短沟道效应,将等效工作电压保持在需要的水平上;其次,由于较好控制了金属硅化物前驱物一也即沉积的金属层的厚度以及处理工艺特别是第一退火的时间和温度范围,使得形成的外延生长的超薄硅化物薄膜具有较佳的热稳定性,可以经受硅化物作掺杂源极技术(SADS)以降低肖特基势垒高度(SBH),具体而言就是在外延生长的超薄金属硅化物源漏和衬底沟道区的硅化物/硅界面处,形成激活的分离凝结的掺杂离子区,降低了SBH因此而提高了器件的驱动能力;再次,降低SBH过程的高温第二退火可以修复离子注入带来的硅化物薄膜损伤。总之,依照本发明的MOSFET及其制造方法,采用了两次退火得到稳定的外延生长的超薄金属硅化物薄膜,从而可以采用SADS方法提高短沟道、外延生长的超薄金属硅化物源漏MOSFET的驱动能力。
本发明所述目的,以及在此未列出的其他目的,在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中,具体特征限定在其从属权利要求中。
附图说明
以下结合附图来详细说明本发明技术方案,其中:
图1为现有的金属硅化物源/漏MOSFET剖面示意图;
图2为现有的SADS技术以降低SBH的方法示意图;
图3为短沟道金属硅化物源漏MOSFET剖面示意图;以及
图4至图8为依照本发明的外延生长的超薄金属硅化物源漏MOSFET制造方法的各个步骤对应的器件剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了具有热稳定性外延生长的超薄金属硅化物源漏的MOSFET及其制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
图4至图8为依照本发明的外延生长的超薄金属硅化物源漏MOSFET制造方法的各个步骤对应的器件剖面示意图。各图中STI并非直接介于体硅衬底和SOI衬底之间,而仅仅是为了方便示例起见,两种衬底不相连。
首先,如附图4所示,形成衬底和栅极基本结构。对于本发明的实施例,可以采用常规的半导体衬底,例如,可以包括体硅衬底,或其他基本半导体或化合物半导体,例如Ge、SiGe、GaAs、InP或Si:C等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底),所述衬底200包括各种掺杂配置,可以包括外延层,也可以包括绝缘体上半导体(SOI)结构,还可以具有应力以增强性能。对于本发明的实施例,优选采用SOI衬底。具体地,在体硅衬底100或绝缘体上硅(SOI)衬底110中的沟道区200或210上,形成栅极结构300或310,在栅极结构周围形成有栅极侧墙400或410,器件衬底中还可以设置浅沟槽隔离STI500/510。其中,沟道区200/210长度小于等于20nm,也即器件为亚20nm的短沟道MOSFET。特别地,SOI衬底110包括硅衬底111、硅衬底111上的埋氧层112以及埋氧层112上的顶硅层113,其中顶硅层113的厚度可小于等于10nm。在形成基本结构的步骤中,不执行源漏注入,也不激活金属硅化物源漏。
其次,沉积金属层。如图5所示,在整个基本结构上沉积用于形成金属硅化物的金属薄层600/610,覆盖衬底、栅极结构以及栅极侧墙。金属薄层材质可以为钴Co、镍Ni、镍铂合金Ni-Pt(Pt含量小于等于8%)或镍钴合金Ni-Co(Co含量小于等于10%)等等,金属薄层厚度可小于等于5nm,优选地小于等于4nm。具体地,金属薄层可为厚度小于等于5nm的Co层,或是厚度小于等于4nm的Ni、Ni-Pt、Ni-Co层。
再次,执行第一退火。在500至850℃温度下执行第一退火,在源漏区域内形成外延生长的超薄金属硅化物。
接着,剥除未反应的金属薄层,如图6所示,得到外延生长的超薄金属硅化物源漏700/710。由前述沉积的金属薄层600/610材质决定,外延生长的超薄金属硅化物源漏700/710的材质可为NiSi2-y、Ni1-xPtxSi2-y、CoSi2-y或Ni1-xCoxSi2-y,其中x大于0小于1,y大于等于0小于1。外延生长的超薄金属硅化物源漏700/710的厚度小于等于15nm。由于合理选择金属薄层材质、厚度以及第一退火温度的控制,外延生长得到的超薄硅化物是具有很好的热稳定性的,能够经受后期的高温退火处理,特别是形成掺杂离子分离凝结区所需的第二退火。
然后,向在源漏区形成的外延生长的超薄硅化物内注入掺杂离子,如图7所示。向外延生长的超薄金属硅化物源漏700/710注入掺杂离子,剂量为1×1014cm-2至1×1016cm-2,对于p型外延生长的超薄金属硅化物源漏MOSFET,掺杂离子可为硼B、铝Al、镓Ga、铟In等等,对于n型外延生长的超薄金属硅化物源漏MOSFET,掺杂离子可为氮N、磷P、砷As、氧O、硫S、硒Se、碲Te、氟F、氯C1等等。注入过程会损伤外延生长的超薄金属硅化物源漏,因此注入能量不宜过大。注入能量最好是足够低,以确保大部分注入的掺杂离子被限定在外延生长的超薄硅化物源漏内。
最后,执行第二退火。在500至850℃温度范围下执行第二退火,将外延生长的超薄金属硅化物源漏700/710中的掺杂离子驱赶至硅化物/硅界面处,形成掺杂离子的分离凝结区800/810。
最后形成的半导体器件的剖面结构如附图8所示,包括体硅衬底100或SOI衬底110(SOI衬底110包括硅衬底111、硅衬底111上的埋氧层112以及埋氧层112上的顶硅层113,其中顶硅层113的厚度可小于等于10nm),沟道区200/210位于衬底100/110中,外延生长的超薄金属硅化物源漏区700/710位于沟道区两侧,栅极结构300/310位于沟道区上方,栅极侧墙400/410位于栅极结构周围,衬底100/110中还可以具有STI 500/510,在沟道区200/210与外延生长的超薄金属硅化物源漏700/710的界面处具有掺杂离子的分离凝结区800/810。其中,外延生长的超薄金属硅化物材质为NiSi2-y、Ni1-xPtxSi2-y、CoSi2-y或Ni1-xCoxSi2-y,其中x大于0小于1,y大于等于0小于1,厚度小于等于15nm。对于p型外延生长的超薄金属硅化物源漏MOSFET而言,掺杂离子为硼B、铝Al、镓Ga、铟In;对于n型外延生长的超薄金属硅化物源漏MOSFET,掺杂离子为氮N、磷P、砷As、氧O、硫S、硒Se、碲Te、氟F、氯Cl。
这种具有掺杂离子分离凝结区的外延生长的超薄金属硅化物源漏MOSFET具有诸多优点,首先是将传统的高掺杂源/漏替换为金属硅化物源漏,可以大幅减小寄生串联电阻以及接触电阻,从而可以抑制亚20nm器件中对于器件电学性能有重大影响的短沟道效应,将等效工作电压保持在需要的水平上;其次,由于较好控制了金属硅化物前驱物-也即沉积的金属层的厚度以及处理工艺特别是第一退火的时间和温度范围,使得形成的外延生长的超薄硅化物薄膜具有较佳的热稳定性,可以经受硅化物作掺杂源极技术(SADS)以降低肖特基势垒高度(SBH),具体而言就是在外延生长的超薄金属硅化物源漏和衬底沟道区的硅化物/硅界面处,形成激活的分离凝结的掺杂离子区,降低了SBH因此而提高了器件的驱动能力;再次,降低SBH过程的高温第二退火可以修复离子注入带来的硅化物薄膜损伤。总之,依照本发明的MOSFET及其制造方法,采用了两次退火得到稳定的外延生长的超薄金属硅化物薄膜,从而可以采用SADS方法提高短沟道、外延生长的超薄金属硅化物源漏MOSFET的驱动能力。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (7)

1.一种半导体器件,包括衬底、位于所述衬底中的沟道区、位于所述沟道区两侧的金属硅化物源漏区、位于所述沟道区上的栅极结构、位于所述栅极结构周围的栅极侧墙,其特征在于:
所述金属硅化物源漏区完全由外延生长的超薄金属硅化物构成,其具体形成步骤是:沉积覆盖所述衬底、所述栅极结构和所述栅极侧墙的金属层,所述金属层的厚度小于或等于4nm;在500至850℃下执行第一退火,以使所述栅极两侧的金属层与衬底反应形成外延生长的超薄金属硅化物;所述外延生长的超薄金属硅化物材质为NiSi2-y、Ni1-xPtxSi2-y、CoSi2-y或Ni1-xCoxSi2-y,其中x大于0小于1,y大于0小于1,厚度小于等于15nm,因此能够承受为了降低肖特基势垒高度而执行的500至850℃温度范围下的退火,具备良好热稳定性;
所述源漏区与所述沟道区的界面处具有掺杂离子的分离凝结区。
2.如权利要求1所述的半导体器件,其特征在于,对于p型金属硅化物源漏MOSFET而言,所述掺杂离子为硼B、铝Al、镓Ga、铟In;对于n型金属硅化物源漏MOSFET,所述掺杂离子为氮N、磷P、砷As、氧O、硫S、硒Se、碲Te、氟F、氯Cl。
3.如权利要求1所述的半导体器件,其特征在于,所述衬底为绝缘体上半导体衬底。
4.一种半导体器件的制造方法,包括:
在衬底上形成栅极结构和栅极侧墙,不执行源漏注入;
沉积覆盖所述衬底、所述栅极结构和所述栅极侧墙的金属层,所述金属层的厚度小于或等于4nm;
在500至850℃下执行第一退火,以使所述栅极两侧的金属层与衬底反应形成外延生长的超薄金属硅化物;所述外延生长的超薄金属硅化物材质为NiSi2-y、Ni1-xPtxSi2-y、CoSi2-y或Ni1-xCoxSi2-y,其中x大于0小于1,y大于0小于1,厚度小于等于15nm,因此具备良好热稳定性,能够承受为了降低肖特基势垒高度而执行的500至850℃温度范围下的退火;
剥除未反应的所述金属层,则完全由所述外延生长的超薄金属硅化物形成所述器件的金属硅化物源漏区,位于所述栅极结构下方的衬底形成沟道区;
向所述外延生长的超薄金属硅化物源漏区内注入掺杂离子,大部分注入的掺杂离子被限定在外延生长的超薄金属硅化物源漏区内;以及
在500至850℃下执行第二退火,在所述外延生长的超薄金属硅化物源漏区与所述沟道区的界面处形成掺杂离子的分离凝结区,降低肖特基势垒高度并且同时修复离子注入带来的硅化物薄膜损伤。
5.如权利要求4所述的半导体器件的制造方法,其中,对于p型外延生长的超薄金属硅化物源漏MOSFET而言,所述掺杂离子为硼B、铝Al、镓Ga、铟In;对于n型外延生长的超薄金属硅化物源漏MOSFET,所述掺杂离子为氮N、磷P、砷As、氧O、硫S、硒Se、碲Te、氟F、氯Cl。
6.如权利要求4所述的半导体器件的制造方法,其中注入掺杂离子的注入剂量为1×1014cm-2至1×1016cm-2
7.如权利要求4至6之一所述的半导体器件的制造方法,其中,所述衬底为绝缘体上半导体衬底。
CN201010571659.4A 2010-11-29 2010-11-29 半导体器件及其制造方法 Active CN102479818B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010571659.4A CN102479818B (zh) 2010-11-29 2010-11-29 半导体器件及其制造方法
US13/380,096 US20120139047A1 (en) 2010-11-29 2011-02-27 Semiconductor device and method of manufacturing the same
PCT/CN2011/071356 WO2012071814A1 (zh) 2010-11-29 2011-02-27 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010571659.4A CN102479818B (zh) 2010-11-29 2010-11-29 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102479818A CN102479818A (zh) 2012-05-30
CN102479818B true CN102479818B (zh) 2015-09-23

Family

ID=46092375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010571659.4A Active CN102479818B (zh) 2010-11-29 2010-11-29 半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN102479818B (zh)
WO (1) WO2012071814A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593174B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102593173B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN103972091B (zh) * 2013-01-28 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
CN103972090B (zh) * 2013-01-28 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807526A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 一种调节金属硅化物源/漏肖特基势垒高度的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054386A (en) * 1997-08-20 2000-04-25 Prabhakar; Venkatraman Process for forming silicon-on-insulator devices using a nitriding agent
US6989322B2 (en) * 2003-11-25 2006-01-24 International Business Machines Corporation Method of forming ultra-thin silicidation-stop extensions in mosfet devices
US20070001223A1 (en) * 2005-07-01 2007-01-04 Boyd Diane C Ultrathin-body schottky contact MOSFET
US20070148940A1 (en) * 2005-12-28 2007-06-28 Dongbu Electronics Co., Ltd. Method for manufacturing a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807526A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 一种调节金属硅化物源/漏肖特基势垒高度的方法

Also Published As

Publication number Publication date
WO2012071814A1 (zh) 2012-06-07
CN102479818A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
US20120139047A1 (en) Semiconductor device and method of manufacturing the same
CN102593000B (zh) 半导体器件及其制造方法
CN102074583B (zh) 一种低功耗复合源结构mos晶体管及其制备方法
US9054075B2 (en) Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof
US8658530B2 (en) Method of fabricating an epitaxial Ni silicide film
CN102881724B (zh) 多栅晶体管及其制造方法
US9171944B2 (en) Self-adaptive composite tunneling field effect transistor and method for fabricating the same
CN102184955A (zh) 互补隧道穿透场效应晶体管及其形成方法
US8981421B2 (en) Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof
CN102983163A (zh) 低源漏接触电阻MOSFETs及其制造方法
CN101887917A (zh) 一种场效应晶体管及其制备方法
CN103165457A (zh) 半导体器件制造方法
CN102479818B (zh) 半导体器件及其制造方法
CN102544089A (zh) 半导体器件及其制造方法
CN100389501C (zh) 一种肖特基势垒mos晶体管及其制作方法
CN103137486B (zh) 半导体器件制造方法
CN102117833B (zh) 一种梳状栅复合源mos晶体管及其制作方法
CN102117834B (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
US20080293205A1 (en) Method of forming metal silicide layer, and method of manufacturing semiconductor device using the same
CN102324434A (zh) 一种肖特基势垒mos晶体管及其制备方法
CN103972091B (zh) 半导体器件及其制造方法
CN103972090B (zh) 半导体器件及其制造方法
CN102931086B (zh) 一种半导体器件的制造方法
CN102569087B (zh) Mos晶体管及其制作方法
CN103972089A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant