CN104241382A - 金属源漏接触、场效应晶体管及其制备方法 - Google Patents
金属源漏接触、场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104241382A CN104241382A CN201410472812.6A CN201410472812A CN104241382A CN 104241382 A CN104241382 A CN 104241382A CN 201410472812 A CN201410472812 A CN 201410472812A CN 104241382 A CN104241382 A CN 104241382A
- Authority
- CN
- China
- Prior art keywords
- source
- metal
- drain contact
- drain
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 139
- 239000002184 metal Substances 0.000 title claims abstract description 139
- 230000005669 field effect Effects 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 44
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 52
- 230000015271 coagulation Effects 0.000 claims description 37
- 238000005345 coagulation Methods 0.000 claims description 37
- 238000002360 preparation method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 229910015900 BF3 Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000005204 segregation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000002353 field-effect transistor method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体制造领域，公开了一种金属源漏接触、场效应晶体管及其制备方法。本发明中，在金属硅化物与源区或漏区交界处形成具有掺杂离子的分凝区，能有效降低肖特基势垒高度，大大降低了源漏接触电阻。提出的场效应晶体管采用金属源漏接触将源区和漏区引出，使形成的场效应管具有较低的源漏接触电阻，能够提高其性能。
Description
技术领域
本发明涉及半导体制造领域，特别涉及金属源漏接触、场效应晶体管及其制备方法。
背景技术
IC集成度不断增大需要器件尺寸持续按比例缩小，然而器件的工作电压有时维持不变，使得实际场效应晶体管内电场强度不断增大。高电场带来一系列可靠性问题，使得器件性能退化。例如，场效应晶体管源漏区之间的寄生串联电阻会使得等效工作电压下降。
通常情况下，在形成器件之后，需要制成源漏区连线将器件的源漏区引出。然而，由于源漏区连线与源漏区的接触电阻随着器件尺寸的不断缩小而增大，影响了器件的整体性能。那么，如何降低源漏区接触电阻是本领域技术人员急需解决的技术问题。
发明内容
本发明的目的在于提供一种金属源漏接触、场效应晶体管及其制备方法，使得形成的场效应管源漏区接触的电阻降低，从而提高产效应管的性能。
为解决上述技术问题，本发明的实施方式提供了一种金属源漏接触，包括金属硅化物及分凝区，所述分凝区位于源区或漏区与所述金属硅化物的交界处。
本发明实施方式相对于现有技术而言，在金属硅化物与源区或漏区交界处形成具有掺杂离子的分凝区，能有效降低肖特基势垒高度，从而大大降低了源漏接触电阻，进一步提高了器件的性能。
进一步的，本发明还提出了一种金属源漏接触的制备方法，包括步骤：
提供设有源区或漏区的衬底，在所述衬底上形成介质层，所述介质层设有通孔，所述通孔暴露出所述源区或漏区；
对暴露出的所述源区或漏区的表面形成金属；
进行退火工艺形成金属硅化物；
对所述金属硅化物和源区或漏区交界处进行离子注入；
进行退火工艺形成分凝区，所述分凝区和金属硅化物为金属源漏接触。
进一步的，本发明还提出了另一种金属源漏接触的制备方法，包括步骤：
提供设有源区或漏区的衬底，在所述衬底上形成介质层，所述介质层设有通孔，所述通孔暴露出所述源区或漏区；
对暴露出的所述源区或漏区进行离子注入；
在暴露出的所述源区或漏区的表面形成金属；
进行退火工艺形成分凝区和金属硅化物，所述分凝区和金属硅化物为金属源漏接触。
另外，先对暴露出的源区或漏区进行离子注入，之后再形成金属，接着只需要进行一次退火工艺即可形成金属硅化物及激活分凝区内的掺杂离子，节省了工艺步骤，降低生产成本。
进一步的，在所述的金属源漏接触的制备方法中，所述衬底为N型衬底，所述分凝区的掺杂离子为硼或氟化硼。
进一步的，在所述的金属源漏接触的制备方法中，所述衬底为P型衬底，所述分凝区的掺杂离子为磷或砷。
进一步的，在所述的金属源漏接触的制备方法中，还包含以下步骤：
在进行退火工艺形成金属硅化物后，采用湿法腐蚀去除残留在所述通孔的侧壁及介质层表面的金属，所述残留在所述通孔的侧壁及介质层表面的金属为所述在暴露出的所述源区或漏区的表面形成金属的过程中所同时形成在所述通孔的侧壁及介质层的金属。
进一步的，在所述的金属源漏接触的制备方法中，所述金属为钛、镍或钴中的一种或多种。
进一步的，在所述的金属源漏接触的制备方法中，所述金属硅化物的厚度大于离子注入的两倍投影射程深度。
进一步的，在所述的金属源漏接触的制备方法中，所述退火工艺为快速热退火或者微波退火，所述退火工艺的温度小于或等于600摄氏度。
另外，采用温度不高于600摄氏度的退火工艺能够降低注入离子的大幅扩散，提高金属源漏接触的稳定性。
本发明的实施方式还提供了一种场效应晶体管，包括器件结构、源漏区连线及如上文所述的金属源漏接触，所述源漏区连线通过所述金属源漏接触与所述器件结构的源区和漏区相连。
本发明实施方式相对于现有技术而言，在场效应晶体管的源区和漏区与源漏区连线之间形成金属源漏接触，借助金属源漏接触的金属硅化物与源区或漏区交界处形成具有掺杂离子的分凝区的作用，能有效降低肖特基势垒高度，从而大大降低了源漏接触电阻，进一步提高了器件的性能。
进一步的，在所述的场效应晶体管中，所述器件结构包括衬底、源区、漏区、栅极结构及介质层，其中，所述栅极结构形成于所述衬底上，所述源区和漏区形成于所述衬底内且位于所述栅极结构两侧，所述介质层形成于所述衬底及栅极结构的表面。
本发明的实施方式还提供了一种场效应晶体管的制备方法，所述方法包括步骤：
提供器件结构，所述器件结构包括衬底、形成于所述衬底上的栅极结构、形成于所述衬底内且位于所述栅极结构两侧的源区和漏区以及形成于所述衬底及栅极结构表面的介质层；
在所述介质层内形成通孔，所述通孔暴露出所述源区和漏区；
在暴露出的所述源区和漏区表面形成金属源漏接触，所述金属源漏接触采用如上文所述的金属源漏接触的制备方法形成；
在所述金属源漏接触上及通孔内形成源漏区连线。
进一步的，在所述的场效应晶体管中，所述器件结构采用先栅工艺形成。
进一步的，在所述的场效应晶体管中，所述器件结构采用后栅工艺形成。
另外，本发明提出的场效应晶体管的制备方法适用于先栅工艺及后栅工艺，应用范围广，有利于降低不同器件的源漏接触电阻，提高不同器件的性能。
附图说明
图1是本发明实施例一中金属源漏接触的结构示意图；
图2至图6是本发明实施例二中金属源漏接触制备过程中的剖面示意图；
图7至图9是本发明实施例三中金属源漏接触制备过程中的剖面示意图；
图10是本发明实施例四中场效应晶体管的结构示意图；
图11至图15是本发明实施例五中场效应晶体管制备过程中的剖面示意图；
图16至图23是本发明实施例六中场效应晶体管制备过程中的剖面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种金属源漏接触。具体流程如图1所示。在衬底10上形成有介质层20，介质层20设有暴露出源区或漏区的通孔21，在本实施例中提出的金属源漏接触形成在通孔21内并与暴露出的源区或漏区形成接触。具体的，金属源漏接触包括金属硅化物50及分凝区30，分凝区30位于源区或漏区与金属硅化物50的交界处，能够有效的降低肖特基势垒高度，减少源漏接触电阻。金属源漏接触主要形成于源区和漏区与源漏区连线之间，借助于分凝区30及金属硅化物50的共同作用能够达到降低源漏接触电阻，提高后续形成源漏区连线与源区和漏区的接触稳定性的目的，进而提高器件的性能。
其中，分凝区30通常是采用离子注入方式形成，若衬底10为N型，则分凝区30注入的离子可以为硼(B)或氟化硼(BF2)等；若衬底10为P型，则分凝区30注入的离子可以为磷(P)或砷(As)等。
本发明的第二实施方式涉及一种金属源漏接触的制备方法。具体流程如图2至图6所示，金属源漏接触的制备方法包括步骤：
提供设有源区或漏区(为了简化附图，图中未示意出源区和漏区)的衬底10，在衬底10上形成介质层20，介质层20设有通孔21，通孔21暴露出源区或漏区，其中，衬底10为N型衬底；
请参考图2和图3，在该步骤中，介质层20采用化学气相沉积工艺形成在衬底10的表面，接着采用光刻、刻蚀等工艺形成通孔21。
对暴露出的源区或漏区的表面形成金属40；
具体的，请参考图4，金属40可以采用物理气相沉积形成，其材质可以为钛(Ti)、镍(Ni)或钴(Go)中的一种或多种等，金属40通常会沉积在介质层20及通孔21内。
进行退火工艺形成金属硅化物50；
请参考图5，在形成金属40后，需要采用退火工艺使金属40和衬底10的发生反应从而形成金属硅化物50，其中，退火工艺的温度不高于600摄氏度，可以采用快速热退火工艺或微波退火工艺。金属硅化物50能够使后续形成的源漏区连线与源区或漏区保持良好的接触。请参考图6，在形成金属硅化物50之后，采用湿法腐蚀去除残留在通孔21的侧壁及介质层20表面的金属。
请继续参考图6，对金属硅化物50和源区或漏区交界处进行离子注入(如图中箭头所示)；
进行退火工艺形成分凝区30，分凝区30和金属硅化物50为金属源漏接触。
由于衬底为N型衬底，所以分凝区30的掺杂离子为硼(B)或氟化硼(BF2)等，具体的掺杂浓度及剂量均可以由具体工艺需要来决定，在此不做限定。需要指出的是，离子注入的深度小于金属硅化物50的厚度，优选，离子注入的两倍投影射程深度小于金属硅化物50的厚度，保证金属硅化物50的厚度能够确保其与后续形成的源漏区连线的连接稳定性。
在该步骤中，为了激活掺杂离子，需要再次进行退火工艺，使分凝区30内的掺杂离子激活。为了避免器件栅介质和金属栅电极高温退化，降低器件的性能，因此退火工艺的温度不高于600摄氏度。获得金属源漏接触如图1所示。
本发明的第三实施方式涉及一种金属源漏接触的制备方法。第三实施方式与第二实施方式大致相同，主要区别之处在于：在第二实施方式中，衬底10为N型衬底，且先形成金属硅化物50。而在本发明第三实施方式中，衬底10为P型衬底，且先形成分凝区30。
具体的，金属源漏接触的制备方法包括步骤：
提供设有源区或漏区的衬底10，在衬底10上形成介质层20，介质层20设有通孔21，通孔21暴露出源区或漏区；
该步骤中形成介质层20、通孔21的步骤均与实施例二中的相同，在此不做赘述。
对暴露出的源区或漏区进行离子注入；
请参考图7，在该步骤中，形成通孔21后即进行离子注入，由于在本实施例中衬底10为P型，注入的离子可以为磷(P)或砷(As)。
在暴露出的源区或漏区的表面形成金属40；
请参考图8，形成金属40的方式及类型均与实施例二中的相同，在此不再赘述，具体可以参考实施例二。
进行退火工艺形成分凝区30和金属硅化物50，分凝区30和金属硅化物50为金属源漏接触。
请参考图9和图10，在该步骤中，只需采用一次退火工艺即可在形成金属硅化物50的同时激活分凝区30内的掺杂离子，达到减少工艺步骤降低生产成本的目的。退火工艺与实施例二中的一致，均不高于600摄氏度，其采用的工艺与实施例二中的相同，具体请参考实施例二。
形成金属硅化物50之后，需要采用湿法腐蚀去除残留在通孔21的侧壁及介质层20表面的金属40，获得如图1所示的金属源漏接触。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其核心设计都在该专利的保护范围内。
本发明第四实施方式涉及一种场效应晶体管，如图10所示，包括器件结构、金属源漏接触及源漏区连线600，源漏区连线600通过金属源漏接触与器件结构的源区和漏区相连。
具体的，器件结构包括衬底100、源区(图未示出)、漏区(图未示出)、栅极结构及介质层400，其中，衬底100内设有浅沟槽隔离200，栅极结构包括栅介质层310和栅极320，栅极320形成于栅介质层310的表面；栅介质层310形成于衬底100上，源区和漏区形成于衬底100内且位于栅极结构两侧，介质层400形成于衬底100及栅极结构的表面。
金属源漏接触包括金属硅化物510和分凝区520，分凝区520位于源区或漏区与金属硅化物510的交界处。在场效应晶体管的源区和漏区与源漏区连线之间形成金属源漏接触，借助金属硅化物510与源区或漏区交界处形成具有掺杂离子的分凝区520的作用，能有效降低肖特基势垒高度，从而大大降低了源漏接触电阻，进一步提高了场效应晶体管的性能。
本发明第五实施方式涉及一种场效应晶体管的制备方法，包括步骤：
提供器件结构，器件结构包括衬底100、形成于衬底100上的栅极结构、形成于衬底100内且位于栅极结构两侧的源区和漏区以及形成于衬底100及栅极结构表面的介质层400；
在该步骤中，器件结构采用先栅工艺(Gate first)形成，具体的，请参考图11，提供衬底100，衬底100内设有浅沟槽隔离200；请参考图12，在衬底100的表面形成由栅介质层310和栅极320组成的栅极结构；请参考图13，在衬底100和栅极结构的表面形成介质层400。
在介质层400内形成通孔，通孔暴露出源区和漏区；
请参考图14，采用光刻、刻蚀等工艺形成通孔410，通孔410暴露出衬底100内的源区和漏区。
在暴露出的源区和漏区表面形成金属源漏接触；
请参考图15，采用如实施例二或实施例三的方式形成由金属硅化物510和分凝区520组成的金属源漏接触，用于降低源漏的接触电阻。
在金属源漏接触上及通孔内形成源漏区连线600。
请参考图10，最后形成源漏区连线600，使源漏区连线600通过金属源漏接触与源区和漏区相连。
采用本实施例中的方式形成的场效应晶体管能有效降低源漏区连线的肖特基势垒高度，从而大大降低了源漏接触电阻，进一步提高了器件的性能。
不难发现，本实施方式为与第四实施方式相对应的方法实施例，本实施方式可与第四实施方式互相配合实施。第四实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第四实施方式中。
本发明第六实施方式涉及一种场效应晶体管的制备方法，第六实施方式与第五实施方式大致相同，主要区别之处在于：在第五实施方式中，采用的先栅工艺形成的器件结构。而在本发明第六实施方式中，采用后栅工艺(Gatelast)形成器件结构。其余步骤均与实施例五相同，具体的请参考实施例五，在此不做赘述。
在本实施例中采用后栅工艺形成器件结构的步骤包括：请参考图17，在衬底100表面形成虚拟栅极结构(图未示出)之后再刻蚀去除虚拟栅极，暴露出衬底100；接着请参考图18，在介质层400和衬底100的表面依次形成栅介质层310和栅极320；接着请参考图19，采用化学机械研磨等工艺去除位于介质层400表面的栅极320和栅介质层310；接着请参考图20，在栅极320和介质层400的表面再次形成介质层400，用于保护栅极320。
请参考图21，在采用后栅工艺形成器件结构之后，刻蚀介质层400形成通孔410，通孔410暴露出衬底100内的源区和漏区；接着请参考图22，在暴露出的源区和漏区表面采用如实施例二和三的方法形成由金属硅化物510和分凝区520组成的金属源漏接触；接着请参考图23，形成源漏区连线600，使之通过金属源漏接触与源区和漏区分别相连。
由于第四实施方式与本实施方式相互对应，因此本实施方式可与第四实施方式互相配合实施。第四实施方式中提到的相关技术细节在本实施方式中依然有效，在第四实施方式中所能达到的技术效果在本实施方式中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第四实施方式中。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (14)
1.一种金属源漏接触，其特征在于，包括金属硅化物及分凝区，所述分凝区采用离子注入方式形成，并位于源区或漏区与所述金属硅化物的交界处。
2.一种金属源漏接触的制备方法，其特征在于，所述方法包括步骤：
提供设有源区或漏区的衬底，在所述衬底上形成介质层，所述介质层设有通孔，所述通孔暴露出所述源区或漏区；
对暴露出的所述源区或漏区的表面形成金属；
进行退火工艺形成金属硅化物；
对所述金属硅化物和源区或漏区交界处进行离子注入；
进行退火工艺形成分凝区，所述分凝区和金属硅化物为金属源漏接触。
3.一种金属源漏接触的制备方法，其特征在于，所述方法包括步骤：
提供设有源区或漏区的衬底，在所述衬底上形成介质层，所述介质层设有通孔，所述通孔暴露出所述源区或漏区；
对暴露出的所述源区或漏区进行离子注入；
在暴露出的所述源区或漏区的表面形成金属；
进行退火工艺形成分凝区和金属硅化物，所述分凝区和金属硅化物为金属源漏接触。
4.根据权利要求2或3所述的金属源漏接触的制备方法，其特征在于，所述衬底为N型衬底，所述分凝区的掺杂离子为硼或氟化硼。
5.根据权利要求2或3所述的金属源漏接触的制备方法，其特征在于，所述衬底为P型衬底，所述分凝区的掺杂离子为磷或砷。
6.根据权利要求2或3所述的金属源漏接触的制备方法，其特征在于，还包含以下步骤：
在进行退火工艺形成金属硅化物后，采用湿法腐蚀去除残留在所述通孔的侧壁及介质层表面的金属，所述残留在所述通孔的侧壁及介质层表面的金属为所述在暴露出的所述源区或漏区的表面形成金属的过程中所同时形成在所述通孔的侧壁及介质层的金属。
7.根据权利要求6所述的金属源漏接触的制备方法，其特征在于，所述金属为钛、镍或钴中的一种或多种。
8.根据权利要求6所述的金属源漏接触的制备方法，其特征在于，所述金属硅化物的厚度大于离子注入的两倍投影射程深度。
9.根据权利要求2或3所述的金属源漏接触的制备方法，其特征在于，所述退火工艺为快速热退火或者微波退火，所述退火工艺的温度小于或等于600摄氏度。
10.一种场效应晶体管，其特征在于，包括器件结构、源漏区连线及如权利要求1所述的金属源漏接触，所述源漏区连线通过所述金属源漏接触与所述器件结构的源区和漏区相连。
11.根据权利要求10所述的场效应晶体管，其特征在于，所述器件结构包括衬底、源区、漏区、栅极结构及介质层，其中，所述栅极结构形成于所述衬底上，所述源区和漏区形成于所述衬底内且位于所述栅极结构两侧，所述介质层形成于所述衬底及栅极结构的表面。
12.一种场效应晶体管的制备方法，其特征在于，所述方法包括步骤：
提供器件结构，所述器件结构包括衬底、形成于所述衬底上的栅极结构、形成于所述衬底内且位于所述栅极结构两侧的源区和漏区以及形成于所述衬底及栅极结构表面的介质层；
在所述介质层内形成通孔，所述通孔暴露出所述源区和漏区；
在暴露出的所述源区和漏区表面形成金属源漏接触，所述金属源漏接触采用如权利要求2至9中任一项所述的金属源漏接触的制备方法形成；
在所述金属源漏接触上及通孔内形成源漏区连线。
13.根据权利要求12所述的场效应晶体管，其特征在于，所述器件结构采用先栅工艺形成。
14.根据权利要求12所述的场效应晶体管，其特征在于，所述器件结构采用后栅工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410472812.6A CN104241382A (zh) | 2014-09-16 | 2014-09-16 | 金属源漏接触、场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410472812.6A CN104241382A (zh) | 2014-09-16 | 2014-09-16 | 金属源漏接触、场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104241382A true CN104241382A (zh) | 2014-12-24 |
Family
ID=52229135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410472812.6A Pending CN104241382A (zh) | 2014-09-16 | 2014-09-16 | 金属源漏接触、场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241382A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102693917A (zh) * | 2011-03-25 | 2012-09-26 | 中国科学院微电子研究所 | 热稳定性镍基硅化物源漏MOSFETs及其制造方法 |
| CN102983163A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 低源漏接触电阻MOSFETs及其制造方法 |
| CN103000675A (zh) * | 2011-09-08 | 2013-03-27 | 中国科学院微电子研究所 | 低源漏接触电阻mosfets及其制造方法 |
| CN103165457A (zh) * | 2011-12-15 | 2013-06-19 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103311294A (zh) * | 2012-03-14 | 2013-09-18 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN103311316A (zh) * | 2012-03-08 | 2013-09-18 | 中国科学院微电子研究所 | 肖特基二极管及其制造方法 |
| CN103377948A (zh) * | 2012-04-29 | 2013-10-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103377944A (zh) * | 2012-04-29 | 2013-10-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103377943A (zh) * | 2012-04-29 | 2013-10-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
-
2014
- 2014-09-16 CN CN201410472812.6A patent/CN104241382A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102693917A (zh) * | 2011-03-25 | 2012-09-26 | 中国科学院微电子研究所 | 热稳定性镍基硅化物源漏MOSFETs及其制造方法 |
| CN102983163A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 低源漏接触电阻MOSFETs及其制造方法 |
| CN103000675A (zh) * | 2011-09-08 | 2013-03-27 | 中国科学院微电子研究所 | 低源漏接触电阻mosfets及其制造方法 |
| CN103165457A (zh) * | 2011-12-15 | 2013-06-19 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103311316A (zh) * | 2012-03-08 | 2013-09-18 | 中国科学院微电子研究所 | 肖特基二极管及其制造方法 |
| CN103311294A (zh) * | 2012-03-14 | 2013-09-18 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN103377948A (zh) * | 2012-04-29 | 2013-10-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103377944A (zh) * | 2012-04-29 | 2013-10-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103377943A (zh) * | 2012-04-29 | 2013-10-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103715133B (zh) | Mos晶体管及其形成方法 | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US10319834B2 (en) | Poly finger fabrication for HCI degradation improvement of ultra-low-Ron EDNMOS | |
| CN105336726A (zh) | 半导体装置 | |
| CN102044438B (zh) | Mos晶体管及其制造方法 | |
| US10037914B2 (en) | Semiconductor transistor device and fabrication method thereof | |
| CN103515210B (zh) | 一种后栅极工艺晶体管及其形成方法 | |
| CN103137559B (zh) | 伪多晶硅的移除方法及cmos金属栅极的制作方法 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN104143535A (zh) | Cmos结构的制造方法 | |
| JP6115243B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN104241382A (zh) | 金属源漏接触、场效应晶体管及其制备方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN105655253B (zh) | 半导体结构及其形成方法 | |
| CN101154683B (zh) | 晶体管结构及其制造方法 | |
| CN103165454A (zh) | 半导体器件及其制造方法 | |
| CN103632965A (zh) | 一种制备沟槽栅控功率器件的方法 | |
| CN102655084A (zh) | 制造双多晶硅栅极的方法及使用其制造半导体器件的方法 | |
| CN103377933B (zh) | Mos晶体管的制造方法 | |
| CN101789447A (zh) | Mos晶体管及其形成方法 | |
| CN103456710B (zh) | Mos器件及其制造方法 | |
| CN104779273A (zh) | Cmos器件的栅极结构及其制造方法 | |
| CN105097812B (zh) | 存储单元及其制造方法 | |
| KR100728958B1 (ko) | 반도체 소자의 제조방법 | |
| CN104282622A (zh) | 集成电路的接触孔制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141224 |