JP2006100403A - 電界効果型トランジスタおよびその製造方法 - Google Patents
電界効果型トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2006100403A JP2006100403A JP2004282235A JP2004282235A JP2006100403A JP 2006100403 A JP2006100403 A JP 2006100403A JP 2004282235 A JP2004282235 A JP 2004282235A JP 2004282235 A JP2004282235 A JP 2004282235A JP 2006100403 A JP2006100403 A JP 2006100403A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- effect transistor
- source region
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000007769 metal material Substances 0.000 claims abstract description 85
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims description 50
- 239000012535 impurity Substances 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229910005883 NiSi Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 229910000765 intermetallic Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 46
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 45
- 230000004888 barrier function Effects 0.000 description 28
- 229920005591 polysilicon Polymers 0.000 description 15
- 230000005684 electric field Effects 0.000 description 11
- -1 Ta 2 O 5 Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229960000555 fenyramidol Drugs 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000011221 initial treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Abstract
【解決手段】 ソース領域26、ドレイン領域28、およびゲート電極31n、31pをシリサイド等の金属材料により構成し、nチャネルMISFET24nでは、ゲート電極31nの仕事関数Wgとソース領域26の仕事関数Wsとの関係がWg<Wsであり、pチャネルMISFET24nでは、ゲート電極31pの仕事関数Wgとソース領域26の仕事関数Wsとの関係がWg>Wsであるように金属材料を選択する。
【効果】 ソース領域26とチャネル領域29との界面のバリア高さが低下し、チャネル領域29のキャリア濃度が向上し電流駆動能力が向上する。
【選択図】 図2
Description
図2は、本発明の第1の実施の形態に係る電界効果型トランジスタの断面図である。
図6は、本発明の第2の実施の形態に係る電界効果型トランジスタの断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。ここでは、説明の便宜のためpチャネルMISFETを例として説明する。なお、nチャネルMISFETは、ゲート電極とソース領域を構成する材料が、第1の実施の形態のように仕事関数の関係が設定されている以外はpチャネルMISFETと同様である。
図7は、本発明の第3の実施の形態に係る電界効果型トランジスタの断面図である。
(付記1) 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるnチャネルの電界効果型トランジスタであって、
前記ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数Wsとの関係がWg<Wsであることを特徴とする電界効果型トランジスタ。
(付記2) 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるpチャネルの電界効果型トランジスタであって、
前記ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数Wsとの関係がWg>Wsであることを特徴とする電界効果型トランジスタ。
(付記3) 付記1に記載のnチャネルの電界効果型トランジスタと付記2に記載のpチャネルの電界効果型トランジスタからなる相補型の電界効果型トランジスタ。
(付記4) 前記金属材料は、単金属、合金、および導電性の金属間化合物からなる群のうち、いずれか1種であることを特徴とする付記1〜3のうち、いずれか一項記載の電界効果型トランジスタ。
(付記5) 前記金属間化合物は、金属のシリサイド、ジャーマナイド、およびジャーマノシリサイドからなる群のうちいずれか1種であることを特徴とする付記4記載の電界効果型トランジスタ。
(付記6) 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるnチャネルの電界効果型トランジスタであって、
前記ゲート電極はSbがドープされたNiSiからなり、前記ソース領域はNiSiからなることを特徴とする電界効果型トランジスタ。
(付記7) 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるpチャネルの電界効果型トランジスタであって、
前記ゲート電極はAlがドープされたNiSiからなり、前記ソース領域はNiSiからなることを特徴とする電界効果型トランジスタ。
(付記8) 前記ゲート電極は、前記金属材料がゲート絶縁膜に直接接触することを特徴とする付記1〜7のうち、いずれか一項記載の電界効果型トランジスタ。
(付記9) 前記ゲート絶縁膜は、シリコン窒化膜、シリコン酸窒化膜、Al2O3膜、Ta2O5膜、HfO2膜、およびZrO2膜からなる群のうち少なくとも1つからなることを特徴とする付記1〜8のうち、いずれか一項記載の電界効果型トランジスタ。
(付記10) 前記チャネル領域は、Si層またはSi基板に形成されてなることを特徴とする付記1〜9のうち、いずれか一項記載の電界効果型トランジスタ。
(付記11) 前記チャネル領域は、真性Si層あるいは真性Si基板に形成されてなることを特徴とする付記10記載の電界効果型トランジスタ。
(付記12) 前記チャネル領域は、圧縮歪みが誘起されたSi1-xGex層からなることを特徴とする付記1〜9のうち、いずれか一項記載の電界効果型トランジスタ(ただしxはGeの組成比であり、0より大きくかつ1以下である。)。
(付記13) 前記チャネル領域は、Si基板表面にエピタキシャル成長したSi1-xGex層からなることを特徴とする付記12記載の電界効果型トランジスタ。
(付記14) 前記Si1-xGex層上にさらに緩和したSi層を有することを特徴とする付記12または13記載の電界効果型トランジスタ。
(付記15) 前記チャネル領域は、絶縁性基板上のSi層またはSi1-xGex層に設けられてなり、
前記ソース領域およびドレイン領域は、絶縁性基板上に前記金属材料から形成されてなることを特徴とする付記1〜9のうち、いずれか一項記載の電界効果型トランジスタ(ただしxはGeの組成比であり、0より大きくかつ1以下である。)。
(付記16) 前記ソース領域およびドレイン領域は、前記Si層またはSi1-xGex層に設けられたシリサイド膜、ジャーマノシリサイド膜、またはジャーマナイド膜からなることを特徴とする付記15記載の電界効果型トランジスタ。
(付記17) nチャネルの電界効果型トランジスタの製造方法であって、
Si基板表面にゲート絶縁膜および多結晶Siからなるゲート電極を形成する工程と、
前記ゲート電極の両側のSi基板の一部をシリサイドに変換してソース領域およびドレイン領域を形成すると共に、前記ゲート電極をシリサイド膜に変換する工程と、を備え、
前記ゲート電極を形成する工程は、ゲート電極に不純物を注入する処理を含み、ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数WsとがWg<Wsなる関係を有するように該不純物を選択することを特徴とする電界効果型トランジスタの製造方法。
(付記18) pチャネルの電界効果型トランジスタの製造方法であって、
Si基板表面にゲート絶縁膜および多結晶Siからなるゲート電極を形成する工程と、
前記ゲート電極の両側のSi基板の一部をシリサイドに変換してソース領域およびドレイン領域を形成すると共に、前記ゲート電極をシリサイド膜に変換する工程と、を備え、
前記ゲート電極を形成する工程は、ゲート電極に不純物を注入する処理を含み、ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数WsとがWg>Wsなる関係を有するように該不純物を選択することを特徴とする電界効果型トランジスタの製造方法。
(付記19) 前記ゲート電極の形成は、ポリシリコン膜を形成し、次いで該ポリシリコン膜に不純物を導入し、
前記不純物によりシリサイド膜に変換後の仕事関数Wgを制御することを特徴とする付記17または18記載の電界効果型トランジスタの製造方法。
11、61、76n、76p ソース領域
12、62、78n、78p ドレイン領域
13 ゲート電極
14 チャネル領域
15 ゲート絶縁膜
21 Si基板
22 素子分離領域
23n 第1領域
23p 第2領域
24n、74n nチャネルMISFET
24p、74p pチャネルMISFET
25n p型ウェル領域
25p n型ウェル領域
26、61 ソース領域
28、62 ドレイン領域
29 チャネル領域
30 ゲート絶縁膜
31n、31p ゲート電極
32、52 ゲート積層体
33 側壁絶縁膜
35 層間絶縁膜
38、39、40 レジスト膜
51 バリア膜
63 SiGe層
64 Siキャップ層
Claims (10)
- 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるnチャネルの電界効果型トランジスタであって、
前記ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数Wsとの関係がWg<Wsであることを特徴とする電界効果型トランジスタ。 - 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるpチャネルの電界効果型トランジスタであって、
前記ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数Wsとの関係がWg>Wsであることを特徴とする電界効果型トランジスタ。 - 前記金属材料は、金属、合金、および導電性の金属間化合物からなる群のうち、いずれか1種であることを特徴とする請求項1または2記載の電界効果型トランジスタ。
- 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるnチャネルの電界効果型トランジスタであって、
前記ゲート電極はSbがドープされたNiSiからなり、前記ソース領域はNiSiからなることを特徴とする電界効果型トランジスタ。 - 半導体材料からなるチャネル領域と、チャネル領域を覆うゲート絶縁膜と、ゲート絶縁膜を覆うゲート電極と、
前記チャネル領域の両側にそれぞれ直接接触し、金属材料からなるソース領域およびドレイン領域と、を備えるpチャネルの電界効果型トランジスタであって、
前記ゲート電極はAlがドープされたNiSiからなり、前記ソース領域はNiSiからなることを特徴とする電界効果型トランジスタ。 - 前記ゲート電極は、前記金属材料がゲート絶縁膜に直接接触することを特徴とする請求項1〜5のうち、いずれか一項記載の電界効果型トランジスタ。
- 前記チャネル領域は、圧縮歪みが誘起されたSi1-xGex層からなることを特徴とする請求項1〜6のうち、いずれか一項記載の電界効果型トランジスタ(ただしxはGeの組成比であり、0より大きくかつ1以下である。)。
- 前記チャネル領域は、絶縁性基板上のSi層またはSi1-xGex層に設けられてなり、
前記ソース領域およびドレイン領域は、絶縁性基板上に前記金属材料から形成されてなることを特徴とする請求項1〜7のうち、いずれか一項記載の電界効果型トランジスタ(ただしxはGeの組成比であり、0より大きくかつ1以下である。)。 - nチャネルの電界効果型トランジスタの製造方法であって、
Si基板表面にゲート絶縁膜および多結晶Siからなるゲート電極を形成する工程と、
前記ゲート電極の両側のSi基板の一部をシリサイドに変換してソース領域およびドレイン領域を形成すると共に、前記ゲート電極をシリサイド膜に変換する工程と、を備え、
前記ゲート電極を形成する工程は、ゲート電極に不純物を注入する処理を含み、ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数WsとがWg<Wsなる関係を有するように該不純物を選択することを特徴とする電界効果型トランジスタの製造方法。 - pチャネルの電界効果型トランジスタの製造方法であって、
Si基板表面にゲート絶縁膜および多結晶Siからなるゲート電極を形成する工程と、
前記ゲート電極の両側のSi基板の一部をシリサイドに変換してソース領域およびドレイン領域を形成すると共に、前記ゲート電極をシリサイド膜に変換する工程と、を備え、
前記ゲート電極を形成する工程は、ゲート電極に不純物を注入する処理を含み、ゲート電極の金属材料の仕事関数Wgとソース領域の金属材料の仕事関数WsとがWg>Wsなる関係を有するように該不純物を選択することを特徴とする電界効果型トランジスタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004282235A JP4116990B2 (ja) | 2004-09-28 | 2004-09-28 | 電界効果型トランジスタおよびその製造方法 |
US11/058,251 US7564061B2 (en) | 2004-09-28 | 2005-02-16 | Field effect transistor and production method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004282235A JP4116990B2 (ja) | 2004-09-28 | 2004-09-28 | 電界効果型トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100403A true JP2006100403A (ja) | 2006-04-13 |
JP4116990B2 JP4116990B2 (ja) | 2008-07-09 |
Family
ID=36179858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004282235A Expired - Fee Related JP4116990B2 (ja) | 2004-09-28 | 2004-09-28 | 電界効果型トランジスタおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7564061B2 (ja) |
JP (1) | JP4116990B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009090974A1 (ja) * | 2008-01-16 | 2009-07-23 | Nec Corporation | 半導体装置及びその製造方法 |
JP2009260004A (ja) * | 2008-04-16 | 2009-11-05 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010505274A (ja) * | 2006-09-29 | 2010-02-18 | 東京エレクトロン株式会社 | 歪みゲルマニウム含有層を有するデバイスのためのuv支援による誘電層形成 |
JP2011519152A (ja) * | 2008-04-11 | 2011-06-30 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) | 相補型p、及びnMOSFETトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも1つのこのデバイスを包含するプロセッサ |
JP2012507865A (ja) * | 2008-11-05 | 2012-03-29 | マイクロン テクノロジー, インク. | 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法 |
WO2012169210A1 (ja) * | 2011-06-10 | 2012-12-13 | 住友化学株式会社 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
WO2012169212A1 (ja) * | 2011-06-10 | 2012-12-13 | 住友化学株式会社 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
WO2012169209A1 (ja) * | 2011-06-10 | 2012-12-13 | 住友化学株式会社 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
US8692320B2 (en) | 2006-05-11 | 2014-04-08 | Micron Technology, Inc. | Recessed memory cell access devices and gate electrodes |
US8710583B2 (en) | 2006-05-11 | 2014-04-29 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
CN111739927A (zh) * | 2019-03-25 | 2020-10-02 | 三星电子株式会社 | 半导体器件和制造半导体器件的方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070001231A1 (en) * | 2005-06-29 | 2007-01-04 | Amberwave Systems Corporation | Material systems for dielectrics and metal electrodes |
US7432139B2 (en) * | 2005-06-29 | 2008-10-07 | Amberwave Systems Corp. | Methods for forming dielectrics and metal electrodes |
US8860174B2 (en) | 2006-05-11 | 2014-10-14 | Micron Technology, Inc. | Recessed antifuse structures and methods of making the same |
JP2008117842A (ja) * | 2006-11-01 | 2008-05-22 | Toshiba Corp | 半導体装置、およびその製造方法 |
ITMI20070353A1 (it) * | 2007-02-23 | 2008-08-24 | Univ Padova | Transistore ad effetto di campo con giunzione metallo-semiconduttore. |
JP5117740B2 (ja) * | 2007-03-01 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8753936B2 (en) * | 2008-08-12 | 2014-06-17 | International Business Machines Corporation | Changing effective work function using ion implantation during dual work function metal gate integration |
JP2010093029A (ja) * | 2008-10-07 | 2010-04-22 | Toshiba Corp | 半導体装置およびその製造方法 |
US8329568B1 (en) * | 2010-05-03 | 2012-12-11 | Xilinx, Inc. | Semiconductor device and method for making the same |
TWI550828B (zh) * | 2011-06-10 | 2016-09-21 | 住友化學股份有限公司 | 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法 |
CN106605303B (zh) * | 2014-09-26 | 2020-12-08 | 英特尔公司 | 金属氧化物金属场效应晶体管(momfet) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5515263A (en) | 1978-07-19 | 1980-02-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos type semiconductor device |
JP3513018B2 (ja) | 1998-06-30 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2002011613A (ja) | 2000-06-23 | 2002-01-15 | Rex Industries Co Ltd | パイプ切断用カッター刃 |
JP3833903B2 (ja) | 2000-07-11 | 2006-10-18 | 株式会社東芝 | 半導体装置の製造方法 |
JP2002118175A (ja) | 2000-10-05 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
US6891234B1 (en) * | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
JP2005085949A (ja) * | 2003-09-08 | 2005-03-31 | Semiconductor Leading Edge Technologies Inc | 半導体装置およびその製造方法 |
US6906360B2 (en) * | 2003-09-10 | 2005-06-14 | International Business Machines Corporation | Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions |
US7183182B2 (en) * | 2003-09-24 | 2007-02-27 | International Business Machines Corporation | Method and apparatus for fabricating CMOS field effect transistors |
US7365432B2 (en) * | 2004-08-23 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell structure |
-
2004
- 2004-09-28 JP JP2004282235A patent/JP4116990B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-16 US US11/058,251 patent/US7564061B2/en not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8692320B2 (en) | 2006-05-11 | 2014-04-08 | Micron Technology, Inc. | Recessed memory cell access devices and gate electrodes |
US9543433B2 (en) | 2006-05-11 | 2017-01-10 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
US9502516B2 (en) | 2006-05-11 | 2016-11-22 | Micron Technology, Inc. | Recessed access devices and gate electrodes |
US8710583B2 (en) | 2006-05-11 | 2014-04-29 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
JP2010505274A (ja) * | 2006-09-29 | 2010-02-18 | 東京エレクトロン株式会社 | 歪みゲルマニウム含有層を有するデバイスのためのuv支援による誘電層形成 |
WO2009090974A1 (ja) * | 2008-01-16 | 2009-07-23 | Nec Corporation | 半導体装置及びその製造方法 |
JP2011519152A (ja) * | 2008-04-11 | 2011-06-30 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) | 相補型p、及びnMOSFETトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも1つのこのデバイスを包含するプロセッサ |
JP2009260004A (ja) * | 2008-04-16 | 2009-11-05 | Renesas Technology Corp | 半導体装置の製造方法 |
US8524561B2 (en) | 2008-11-05 | 2013-09-03 | Micron Technology, Inc. | Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions |
JP2012507865A (ja) * | 2008-11-05 | 2012-03-29 | マイクロン テクノロジー, インク. | 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法 |
WO2012169209A1 (ja) * | 2011-06-10 | 2012-12-13 | 住友化学株式会社 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
WO2012169212A1 (ja) * | 2011-06-10 | 2012-12-13 | 住友化学株式会社 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
WO2012169210A1 (ja) * | 2011-06-10 | 2012-12-13 | 住友化学株式会社 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
CN111739927A (zh) * | 2019-03-25 | 2020-10-02 | 三星电子株式会社 | 半导体器件和制造半导体器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060081947A1 (en) | 2006-04-20 |
US7564061B2 (en) | 2009-07-21 |
JP4116990B2 (ja) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7564061B2 (en) | Field effect transistor and production method thereof | |
CN108666273B (zh) | 半导体装置 | |
US9070788B2 (en) | Integrated circuit with a thin body field effect transistor and capacitor | |
US7452764B2 (en) | Gate-induced strain for MOS performance improvement | |
US7119402B2 (en) | Field effect transistor and manufacturing method thereof | |
JP5178152B2 (ja) | 相補型半導体装置及びその製造方法 | |
US20120306026A1 (en) | Replacement gate electrode with a tungsten diffusion barrier layer | |
US20090085123A1 (en) | Semiconductor device and method for fabricating the same | |
US8557693B2 (en) | Contact resistivity reduction in transistor devices by deep level impurity formation | |
TW200939398A (en) | Semiconductor structure and method of manufacturing thereof | |
KR20130028941A (ko) | 매립된 소스/드레인 실리사이드를 위한 델타 단분자층 도펀트 에피택시 | |
JP2013545289A (ja) | SiGeチャネルを有するpFET接合プロフィールのための方法および構造体 | |
US10991688B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006100600A (ja) | 半導体装置およびその製造方法 | |
US8242485B2 (en) | Source/drain technology for the carbon nano-tube/graphene CMOS with a single self-aligned metal silicide process | |
US10916657B2 (en) | Tensile strain in NFET channel | |
US8247279B2 (en) | Method of fabricating semiconductor device using epitaxial growth inhibiting layers | |
US20060199343A1 (en) | Method of forming MOS transistor having fully silicided metal gate electrode | |
US11257934B2 (en) | Fin field-effect transistors with enhanced strain and reduced parasitic capacitance | |
JP2007194277A (ja) | 半導体装置の製造方法 | |
JP2004247341A (ja) | 半導体装置 | |
JP2004200335A (ja) | 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法 | |
JP6840199B2 (ja) | 半導体装置 | |
JP2006278818A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080418 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |