ITMI20070353A1 - Transistore ad effetto di campo con giunzione metallo-semiconduttore. - Google Patents

Description

Il presente trovato ha come oggetto un transistore ad effetto di campo con giunzione metallo-semiconduttore.

I transistori ad effetto di campo ("FET") hanno completamente rimpiazzato i transistori bipolari, diventando i componenti a stato solido piu usati nella fabbricazione di circuiti integrati (IC). Infatti, i transistori FET possono essere realizzati con dimensioni molto minori dei transistori bipolari {BJT) ed il loro processo costruttivo è relativamente semplice. Inoltre, il consumo di potenza è inferiore a quello dei BJT, specialmente alle basse frequenze.

La famiglia dei FET comprende molti dispositivi differenti tra loro. Questi possono essere suddivisi principalmente in tre categorie:

-MOSFET a gate flottante (FGMOS - "Floating Gate MOS");

-MOSFET Bulk;

-MOSFET SOI ( Semiconductor On Insulator) .

I primi sono MOSFET che vengono impiegati nella realizzazione di memorie non volatili, le quali sono caratterizzate dalla proprietà di riuscire a mantenere l'informazione memorizzata anche in assenza di tensioni di alimentazione. Esempi di memorie che utilizzano gli FGMOS sono le EPROM, le EEPROM e le Flash {con cella ETOX).

I secondi MOSFET, detti anche "convenzionali" (Figura 1a), sono i transistori ad effetto di campo più diffusi nella fabbricazione di circuiti logici e memorie volatili come le SRAM (Static Random Access Memory) e le DRAM ( Dynamic RAM) . A tale categoria appartengono i MOSFET ad arricchimento ed i MOSFET a svuotamento, nei quali il dispositivo è costruito all'interno di un substrato semiconduttore ed isolato dagli altri attraverso giunzioni in inversa.

La tecnologia SOI, infine, è l'ultima evoluzione del CMOS e consiste nel fabbricare il transistore MOS in un substrato isolante (in genere ossido di silicio) detto BOX ( Buried OXide) .

Esistono diverse strutture SOI. Tra queste, le fondamentali sono la SOI "partially depleted" o PD (Figura lb) e la SOI "fully depleted" o FD (Figura le). Oltre a questi dispositivi, la tecnologia SOI consente di costruire configurazioni anche più avanzate, come i dispositivi a doppio e triplo gate.

Come è noto, quando la tensione VGSapplicata fra gate e source è maggiore della tensione di soglia Vte si applica una tensione tra drain e source VDS>0 si ha un flusso di corrente IDSche fluisce dal drain al source. Se la VDSè piccola, allora tale corrente può essere espressa come:

dove: μn è la mobilità media degli elettroni nel canale;

Coxè la capacità per unità di area dell'ossido di gate; W è la larghezza del MOSFET;

L è la lunghezza del canale;

e V, è la tensione di soglia.

Per VDS=VGS- Vt=VDSsat(Tensione di saturazione), si ha che VGD= V, e, pertanto, il canale formato nel substrato all'interfaccia con l'ossido di gate risulta strozzato all'estremità di drain (fenomeno del pinch-off) .

In queste condizioni, una formula più corretta per IDSsat, che tiene conto anche di quest'ultima considerazione, è la seguente:

dove λ è un parametro tecnologico, dipendente dal fatto che, al crescere di VDSoltre VDSsatil punto di pinch-off si sposta verso il souzce riducendo la lunghezza effettiva di canale, diminuendo la resistenza di canale ed aumentando così IDSsat(effetto noto come "modulazione della lunghezza di canale"),

In un MOSFET bulk, la tensione di soglia dipende dalla polarizzazione del substrato (effetto "body") . Come è noto, la dipendenza di Vtdalla tensione tra substrato ("body") e source VBSporta ad una diminuzione di IDS, VDSsate IDSsatche diventano, rispettivamente:

Per modellizzare correttamente i dispositivi MOS odierni, caratterizzati da un canale corto, ovvero inferiore a 10μm, non si può ricorrere alle formule per canali lunghi come quelle appena discusse, ma è necessario considerare altri aspetti fisici secondari quali, ad esempio, la degradazione della mobilità e la saturazione della velocità.

Infatti, gli elettroni che costituiscono la corrente di dzain, mentre attraversano il canale, vengono deviati dagli urti che subiscono quando incontrano la superficie o gli atomi accettori del substrato non invertito o quando collidono contro i fononi termici generati dalle vibrazioni del reticolo. Di conseguenza, la mobilità dei portatori nel canale diminuisce all'aumentare del campo elettrico trasversale (degradazione della mobilità) e la loro velocità, per valori elevati del campo elettrico longitudinale Εy, tende ad assestarsi ad un valore limite vsatdetto "velocità di saturazione".

Pertanto, le espressioni sopra riportate devono essere corrette in modo da tenere in conto la mobilità efficace dei portatori nel canale, che notoriamente vale:

dove μ0, E0e v sono tutti parametri di "fitting" e è il campo elettrico medio nella direzione "x" trasversale al canale, detto anche "campo elettrico efficace" di cui risentono gli elettroni .liberi di canale . vale :

dove t è lo spessore dell'ossido di gate, V è la cosiddetta tensione di "flat-band" e / Φρ/ è il modulo del potenziale di un elettrone nel semiconduttore di tipo p.

Nel MOSFET SOI-PD (Figura 1b) lo spessore dello strato di silicio di source ( tSi) è maggiore della massima estensione della regione di carica spaziale (xdmax)

Ne segue che, sotto la regione di svuotamento, vi è sempre una regione neutra che scherma elettrostaticamente il canale dall'elettrodo di back-gate (BG), ovvero dal substrato sottostante al BOX. Pertanto, nel SOI-PD la tensione di soglia non dipende dal potenziale del back-gate . Inoltre, la presenza del BOX rende trascurabili le capacità di giunzione source-body e drain-body.

Il comportamento di un SOI-PD è simile a quello di un MOSFET bulk convenzionale ma, a differenza di quest'ultimo, non essendovi contatto di body, risente di alcuni effetti parassiti aggiuntivi detti "Floating Body Effects" (FBE), ovvero effetti di body flottante. Per eliminare tali effetti indesiderati è possibile fornire un contatto di body, ottenendo un MOS cosiddetto "Body-Tied SOI" (BT SOI), che può essere notoriamente realizzato a contatto singolo, doppio o multiplo simmetrico.

Se il substrato di un transistore BT SOI, invece di essere connesso permanente a massa (nMOS) o a VDD(pMOS), è cortocircuitato con il gate, il dispositivo prende il nome di "Dynamic Threshold MOSFET" (DT MOS). In tale dispositivo si ha che se VGS= VBSaumenta, diminuisce la tensione di soglia e quindi la corrente di canale I cresce. Inoltre, poiché la tensione body-source VBSè uguale alla tensione collettoreemettitore VCEdel BJT parassita formato da source, body e drain, al crescere del potenziale del body aumenta anche la corrente di collettore Ic. L'effetto combinato di questi due fenomeni causa dunque un rapido aumento della corrente di drain complessiva.

A differenza dei MOSFET SOI PD appena visti, nei transistori SOI Fully Depleted o FD (figura le) lo spessore dello strato di silicio di source ( tSI) è minore della massima estensione della regione di carica spaziale presente nel substrato

Ne segue che, in questi dispositivi, il substrato risulta completamente svuotato per VGS<=>Vt' indipendentemente dalla polarizzazione applicata al back-gate (fatta eccezione per un fine strato di accumulazione o inversione che si può presentare nell'interfaccia inferiore BOX/substrato, quando il back-gate è polarizzato da un'elevata tensione positiva o negativa).

I Fully Depleted SOI, data l'assenza di qualsiasi regione neutra nel substrato, non risentono degli effetti di body flottante (almeno per quanto riguarda le situazioni operative in cui entrambi gli elettrodi di controllo front-gate e back-gate hanno polarizzazione positiva o nulla). Di questi particolari MOSFET sono note solo tre tipologie: (i) il MOSFET SOI FD Single Gate (SG-MOS), in cui tBOX» taxe il body, che fa da supporto meccanico, è tenuto a massa; (ii) il MOSFET SOI FD Ground Plane (GP-MOS) dove tBOX> t e il back-gate è usato per regolare la tensione di soglia VT; (iii) il MOSFET Double Gate (DG-MOS) dove tBOX= taxe i due gate (FG e BG) sono cortocircuitati.

Nonostante, come si è visto, l'evoluzione della tecnologia MOS abbia portato a dispositivi sempre meno soggetti a fenomeni secondari e parassiti, le relative applicazioni rimangono tuttora limitate dall'intrinseca unidirezionalità di funzionamento dei transistori MOS, che comporta scelte progettuali obbligate nel circuito integrato.

Questo limite influenza anche il numero di transistori necessari a svolgere una certa funzione nei circuiti integrati, in particolare nelle memorie e nei circuiti logici o sequenziali.

Compito precipuo del presente trovato è quello di superare gli inconvenienti della tecnica nota escogitando un singolo dispositivo ad effetto di campo che sia in grado di svolgere indifferentemente le funzioni di più transistori.

Nell'ambito di questo compito, uno scopo del trovato è quello di realizzare un dispositivo che consenta di costruire celle di memoria SRAM, circuiti combinatori e circuiti sequenziali con un ridotto numero di transistori, incrementando la densità di integrazione.

Non ultimo scopo del trovato è quello di realizzare un dispositivo ad effetto di campo che sia di elevata affidabilità, di relativamente facile realizzazione e a costi competitivi.

Questo compito, nonché questi ed altri scopi che meglio appariranno in seguito, sono raggiunti da un transistore MOSFET comprendente un substrato in materiale semiconduttore avente una giunzione di source collegata ad un elettrodo di source, una giunzione di drain collegata ad un elettrodo di drain ed uno strato di gate collegato ad un elettrodo di gate, caratterizzato dal fatto che una tra la giunzione di source e la giunzione di drain è una giunzione metallo-semiconduttore.

Ulteriori caratteristiche e vantaggi del trovato risulteranno maggiormente dalla descrizione di una forma di esecuzione preferita, ma non esclusiva, del dispositivo secondo il trovato, illustrata, a titolo indicativo e non limitativo, negli uniti disegni, in cui:

le figure la, lb e le illustrano rispettivamente MOSFETs noti di tipo bulk, SOI-PD e SOI-FD;

la figura 2 è una struttura nMOS WJM a doppia halo (WJM DH) secondo una prima forma di realizzazione dell'invenzione;

la figura 3 è il MOS WJM DH di figura 2 in cui il terminale di gate è a zero Volt;

la figura 4 è il MOS WJM DH di figura 2 in cui la tensione tra gate e source è pari ad una prima tensione di soglia Vm; la figura 5 è il circuito equivalente del MOS WJM DH di figura 2;

la figura 6 mostra la risposta VMdel MOS WJM DH di figura 4 ad un impulso rettangolare applicato al gate;

la figura 7 è un simbolo circuitale preferito per le versioni a canale n ed a canale p del MOS WJM DH secondo la prima forma di realizzazione preferita dell'invenzione;

la figura 8 è una struttura MOS SOI WJM DH secondo una seconda forma di realizzazione dell'invenzione;

la figura 9 è una struttura pMOS WJM a doppio controllo di gate (WJM GDC) di tipo SOI, secondo una terza forma di realizzazione dell'invenzione;

la figura 10 è una struttura MOS WJM GDC non SOI, secondo una quarta forma di realizzazione dell'invenzione;

le figura 11a ed 11b sono simboli circuitali preferiti per un MOS WJM GDC a canale n e a canale p, rispettivamente;

la figura 12 mostra l'andamento della tensione VMdi un MOS WJM GDC a canale n con terminali JS e S collegati, rispettivamente, a VDDe a massa, in risposta ad un segnale rettangolare applicato al gate;

la figura 13 è una struttura di un nMOS WJM con giunzione gate-diodo (WJM GDJ), di tipo SOI, secondo una quinta forma di realizzazione dell'invenzione;

la figura 14 è un circuito equivalente al MOS WJM GDJ di figura 13;

la figura 15 è un nMOS WJM GDJ a singolo tipo o ST nella versione bulk, secondo una sesta forma di realizzazione;

la figura 16 è un pMOS WJM GDJ a doppio tipo o Double Type (DT), secondo una settima forma di realizzazione dell'invenzione;

la figura 17 è un circuito equivalente al pMOS WJM GDJ DT di figura 16;

le figure 18a e 18b sono (Ho tolto rispettivamente) strutture di nMOS WJM GDJ ST secondo un'ottava forma di realizzazione dell'invenzione;

le figure 19a e 19b sono simboli circuitali preferiti per i MOS WJM GDJ ST a canale n ed a canale p, rispettivamente;

le figure 20a e 20b sono simboli circuitali preferiti per MOS WJM GDJ DT a canale n ed a canale p, rispettivamente.

Con riferimento alla figura 2, il dispositivo secondo una prima forma di realizzazione dell'invenzione, indicato globalmente con il numero di riferimento 1, presenta una struttura di transistore MOS ad effetto di campo o, più brevemente, MOSFET comprendente un substrato 2 in materiale semiconduttore (preferibilmente silicio) collegato ad un elettrodo di body B ed una prima ed una seconda regione 3 e 4, anch'esse in materiale semiconduttore (preferibilmente silicio) e fortemente drogate, le quali sono collegate a rispettivi elettrodi JS e JM e disposte in modo da formare rispettive giunzioni di drain e di source con il substrato 2. Le giunzioni e un terminale di gate producono nel substrato 2 una zona di carica spaziale 5.

Più in dettaglio, il transistore 1 comprende uno strato di gate 6, composto da uno strato isolante (preferibilmente ossido di silicio) e da uno strato di comando (ad esempio, in polisilicio), quest'ultimo collegato ad un elettrodo di gate G. Lo strato di gate 6 è adatto a creare, nel substrato 2 ed in particolare nella zona di carica spaziale 5 all'interfaccia con lo strato isolante del gate 6, un canale di conduzione arricchito di portatori minoritari quando tra l'elettrodo di gate G ed uno dei due elettrodi è applicata una certa tensione. Questa zona del substrato 2 in cui viene formato un canale di portatori minoritari viene anche chiamata regione di inversione.

Nella particolare forma di realizzazione di figura 2 è illustrata la versione a canale n del transistore secondo una prima forma di realizzazione del trovato, in cui le regioni fortemente drogate cui fanno capo gli elettrodi JS e JM sono drogate n+ e sono ricavate nel substrato 2, che è invece drogato in modo opposto, cioè drogato p.

L'espressione "fortemente drogato" è largamente usata nel campo dei semiconduttori per indicare una concentrazione elevata di droganti impiantati nel materiale semiconduttore, il quale nelle forme di realizzazione preferite dell'invenzione è silicio. Pertanto, nella presente descrizione, l'espressione "fortemente drogato" corrisponderà a concentrazioni di droganti elevate convenzionali usate nella tecnologia CMOS, ad esempio di almeno 1 atomo donore o accettore ogni 10000 atomi di silicio circa.

Nel transistore 1, una prima regione 3 fortemente drogata forma una giunzione metallo-semiconduttore con una regione metallica 7, disposta in modo da formare un contatto ohmico con il canale, ovvero con la zona di inversione del transistore 1 all'interfaccia con lo strato di isolante di gate. L'elettrodo JM della prima regione 3 è collegato proprio a questa regione metallica 7.

Per formare un contatto ohmico (cioè non rettificante) con il canale, il materiale metallico di cui è composta la regione metallica 7 è scelto preferibilmente in modo che abbia una funzione lavoro minore di quella del silicio drogato n (Φ ), come ad esempio alluminio.

Nella prima forma di realizzazione dell'invenzione, il transistore 1 comprende ulteriormente almeno una prima halo 8 ricavata nel substrato 2, la quale è fortemente drogata in modo opposto alle due regioni 3 e 4, ovvero drogata p+ nell'esempio di figura 2. La giunzione metallo-semiconduttore 3-7 è formata sopra questa prima halo 8, in modo che la regione metallica 7 sia in contatto ohmico (nel caso in esame, ohmico tunnel) con la prima halo 8. La particolare disposizione della regione metallica 7 permette di cortocircuitare tra loro la prima regione fortemente drogata 3 e la prima halo 8,

Sotto la prima halo 8 il transistore 1 comprende ulteriormente un secondo strato di halo 9, fortemente drogato in modo opposto alla prima halo 8 e con concentrazione di droganti dipendente dallo spessore della seconda halo 9. Nel caso di transistore 1 a canale n, come quello di figura 2, il drogaggio della seconda halo 9 è n+ se la seconda halo è sottile, oppure n se è spessa.

Si può notare che il transistore di figura 2 è un normale MOSFET bulk in cui la giunzione di source (o quella di drain) è sostituita da un multistrato 3-8-9 (n+/p+/n+) avente i primi due strati 3 e 8 cortocircuitati mediante la regione metallica 7.

Per la presenza di due halo 8 e 9 sovrapposte e di drogaggio opposto, si preferisce chiamare il transistore 1 secondo la prima forma di realizzazione dell'invenzione MOS WJM ("With Metal Junction ") a doppia halo o MOS WJM DH.

Ovviamente, è possibile costruire la versione duale, cioè a canale p, del MOS WJM DH di figura 2, invertendo i drogaggi dei vari strati di figura 2.

Per capire meglio il comportamento del transistore nMOS WJM DH 1 si analizzerà dapprima la situazione in cui il terminale della giunzione non metallica JS (" Semiconductor Junction ") viene tenuto alla tensione di alimentazione VDDed il substrato o body 2 è connesso a massa mediante il terminale B.

In tale situazione si ha che, quando la tensione di gate VGè nulla, la regione di carica spaziale 5 presente nel substrato 2 è molto sottile o addirittura è assente (figura 3).

Conseguentemente, il terminale della giunzione metallosemiconduttore JM ("Metal Junction ") risulta collegato al substrato 2 attraverso la prima halo 8, la quale per tale ragione viene qui chiamata BCR ( Body Contact Region) . Quindi, per una tensione di gate nulla, il source (rappresentato dal terminale JM] si porta ad una tensione nulla, ovvero alla tensione del body 2. In tali condizioni si dice che il transistore 1 lavora in regime inverso.

All'aumentare della tensione di gate VG, la zona di carica spaziale 5 si allarga (figura 4) e, sotto lo strato di ossido del gate 6, inizia a formarsi il canale di portatori minoritari.

Se lo spessore tsdel multistrato formato dalla prima regione 3 e dalla prima halo 8 è abbastanza sottile si ha che, per una tensione tra il terminale di gate G ed il terminale JM pari alla tensione di soglia ( VGS-Vm) , la larghezza xddella zona di carica spaziale 5 è maggiore di ts.

Se ciò avviene, la prima halo 8 o BCR, a causa della zona di carica spaziale che la circonda, risulta isolata dal substrato 2 ed il dispositivo si comporta come un tradizionale nMOS. Infatti, se si aumenta VGSoltre Vmil substrato 2 si svuota sempre di piu, lo spessore del canale aumenta e la tensione dell'elettrodo metallico JM incomincia a salire.

Ovviamente, considerando la natura di un nMOS, il massimo valore che può raggiungere la tensione del terminale di source JM sarà VJM— VS= VG— Vm.

Se il terminale non metallico JS, invece che essere collegato a VDD, viene tenuto a massa, per qualunque tensione di gate il terminale JM (che in questo caso opera come terminale di drain) rimane ad una tensione nulla.

A livello circuitale, il MOS WJM DH 1 a canale n può essere assimilato al circuito risultante dalla connessione di due MOS bulk uno a canale n ad arricchimento ed uno a canale p a svuotamento, con i drain collegati, rispettivamente, ad una tensione VJSe a massa e con i gate cortocircuitati tra loro, come illustrato in figura 5. Infatti, se VJS= ^DD' allora la tensione VMsegue la tensione VGa meno della tensione di soglia. Se, invece, F;s=0, KJMrimane a zero per qualsiasi tensione di gate VG.

A livello pratico, si preferiscono utilizzare i simboli circuitali illustrati nelle figure 7a e 7b, che sono rappresentativi del fatto che il transistore secondo l'invenzione è un dispositivo singolo, cioè realizzabile interamente sostanzialmente nella stessa area di substrato che verrebbe occupata da un MOSFET bulk convenzionale.

La figura 6 illustra l'andamento della tensione di un MOS WJM DH 1 a canale n con terminale JS collegato a VDD, in risposta ad un segnale rettangolare applicato al gate. Come si può notare, la forma della tensione del source metallico JM segue la forma rettangolare della tensione di gate, sia sul fronte di salita sia sul fronte di discesa. Invece, in un nMOS bulk tradizionale come quello di figura la, la tensione di source non segue la tensione di gate sul fronte di discesa del segnale rettangolare, ma si assesta sostanzialmente sul valore raggiunto nella fase di salita.

In un MOS WJM DH a canale n , come si può intuire dal circuito equivalente della figura 5, vi sono due tensioni di soglia Vue Vma seconda che si stia lavorando, rispettivamente, in regime inverso o in regime normale.

La prima tensione di soglia ( Vrl) rappresenta il valore che deve raggiungere la tensione di gate affinché la prima halo 8, ed in particolare la zona della prima halo che contatta il substrato 2, risulti completamente isolata dal substrato 2. La seconda tensione di soglia (Ftn), invece, si riferisce al valore di VGSper cui si forma il canale sotto l'ossido di gate.

Dalla definizione si intuisce che Vuè la tensione VGSper cui l'ampiezza xddella zona di carica spaziale 5 presente nel substrato 2 eguaglia lo spessore tsdel multistrato formato dalla prima regione 3 e dalla prima halo 8, vale a dire:

Si osserva che, per VGS≥ Vu,

dove VFBè la tensione di flat-band, mentre V e sono, rispettivamente, la caduta di tensione ai capi dello strato di ossido del gate 6 e della zona di carica spaziale 5 nel substrato 2 e hanno, come è noto, i seguenti valori:

dove è la concentrazione di droganti nel substrato 2. Si ricava, quindi:

La tensione di soglia in regime normale può invece essere espressa con la formula convenzionale:

Si può pertanto concludere che, se

cioè se

per VGS< V il transistore 1 lavora in regime inverso, mentre per VGS> Vmlavora in regime normale. Infine per Vti< VGS< V il transistore 1 è in regime di interdizione.

Si noti che, se è verificata la condizione sullo spessore tsappena riportata, allora la prima tensione di soglia Vtlè sempre minore della seconda tensione di soglia Vm.

Per quanto riguarda il valore delle correnti, si può notare che se il transistore 1 lavora in regime normale, il terminale metallico JM risulta completamente isolato dal body 2. Ne segue che, per VGS>Vm, il calcolo delle correnti è analogo a quello che si opererebbe in un MOS bulk convenzionale, come quello di figura la.

Per cui, per 0 < VDS< (VGS- Vm)/n , si trova che :

mentre, per VDS> (VGS- Vm)/n , si ha una corrente di saturazione pari a :

Se, invece, il transistore 1 lavora in regime inverso, si può calcolare che la corrente di body del transistore 1, se VGS> VFB, ha sostanzialmente il seguente valore:

dove VBSè la tensione bodysource .

Se, invece, KGS< il dispositivo 1 si trova in regime di "triodo inverso", e la corrente di body può essere calcolata come segue :

dove VBSè la tensione body-source e VRCStè la tensione che cade ai capi della zona di carica spaziale per VGS= Vu.

La versione a canale p del MOS WJM DH è realizzata in un substrato di tipo n con regioni " p " e " n" scambiate rispetto alla struttura di figura 2. Questo componente funziona nella stessa maniera del transistore 1 a canale n fatta eccezione per il fatto che la tensione di soglia in regime normale Vmpe quella in regime inverso V diventano, rispettivamente:

Per quanto riguarda le correnti di drain e di body, invece, si può calcolare che:

Il transistore 1 secondo la prima forma di realizzazione può essere modificato utilizzando una struttura SOI. In particolare, con riferimento alla seconda forma di realizzazione dell'invenzione, illustrata in figura 8, il transistore nMOS WJM DH 10 comprende uno strato sepolto 11 di isolante BOX, disposto a contatto con la regione 4 (JS) e con la prima halo 8.

In corrispondenza delle regioni di substrato adiacenti alle giunzioni di drain e source (3, 4) il transistore 10 può comprendere delle zone LDD poco drogate {Light Diffusion Drain ) , mostrate in figura 8 con drogaggio n. Le zone LDD sono ininfluenti ai fini del funzionamento dell'invenzione, ma vengono tipicamente formate per consentire una giunzione graduale di drain, riducendo il campo elettrico in prossimità dell'elettrodo di drain. Le zone LDD possono essere presenti in tutti i substrati dei transistori secondo l'invenzione, in corrispondenza delle giunzioni con le regioni fortemente drogate, ma per ragioni di semplicità sono state omesse nelle figure.

In figura 8, le varie regioni drogate del transistore 10 sono indicate con gli stessi numeri di riferimento di figura 2, essendo identici i materiali, i drogaggi e le posizioni relative delle varie regioni rispetto alla prima forma di realizzazione 1.

La struttura dell'nMOS WJM DH SOI 10 di figura 8 è analoga a quella di un Body-Tied SOI in cui una delle due halo p+ viene cortocircuitata con una giunzione n+.

Le correnti di drain e le tensioni di soglia sono analoghe a quelle già calcolate per il MOS WJM DH 1 di figura 2. L'unica differenza si può riscontrare nella corrente di body in regime inverso, la quale non è più costretta a passare attraverso la zona più profonda del substrato 2 come invece avviene nel transistore 1 di figura 2. È possibile calcolare che tale corrente, rispettivamente in regime ohmico ed in regime di triodo inverso, assume approssimativamente i seguenti valori, nella versione SOI:

dove :

L è la distanza tra gli estremi più vicini dei due contatti JM e JS;

w è la larghezza della regione di JM/JS;

(W',L') e (iV',L<n>) sono gli estremi, rispettivamente, inferiore e superiore del contatto di body;

(W' -W)e{L" - V' ) sono, rispettivamente, la lunghezza e la larghezza della zona di substrato compresa fra il contatto di body e regione di canale.

Le approssimazioni dei suddetti valori di corrente in regime ohmico e di triodo inverso sono ricavate assumendo che il substrato 2, visto dall'alto, sia equivalente al parallelo di N conduttanze (con N → ∞ ) infinitesime (disposte ad angolo retto tra il contatto di body B ed il contatto di JM) , ognuna di valore:

dove σSè la conducibilità per unità di area del substrato 2, mentre x rappresenta la direzione di sviluppo del contatto di body, ortogonale alla direzione y lungo la quale sono allineati i contatti JM e JS.

Nella versione a canale n del transistore secondo la prima e, soprattutto, la seconda forma di realizzazione dell'invenzione, la conducibilità del substrato ed il controllo su di essa possono essere notevolmente migliorate se, al posto di un gate in polisilicio drogato n<+>(cioè drogato come le due regioni 3 e 4) si utilizza del metallo con funzione lavoro maggiore della funzione lavoro del silicio drogato n (Φ ) o se addirittura si utilizza polisilicio con drogaggio inverso, ovvero p<+>al posto di n<+>. In questo caso, il transistore può essere identificato mediante la sigla GID (Gate Inverse Doping) , per differenziarlo dagli altri.

In un transistore GID, il substrato può essere drogato anche solo debolmente, aumentando così la mobilità μndei portatori in regime normale. In regime inverso, la struttura MOS è in accumulazione, causando la formazione di un vero e propria canale p sotto il gate consentendo così un maggiore controllo sulla concentrazione di lacune.

Ragionamenti analoghi possono essere fatti per le versioni a canale p delle struttura WJM delle figure 2 e 8.

Una terza forma di realizzazione dell'invenzione verrà ora descritta in relazione alla figura 9. La terza forma di realizzazione, qui indicata anche come WJM GDC ("Gate Double Control") presenta una struttura di transistore MOS ad effetto di campo 30 comprendente un substrato 20 in materiale semiconduttore sul quale sono ricavate due regioni 13 e 14 fortemente drogate in modo opposto al drogaggio di substrato.

Il substrato 20 è collegato ad un elettrodo di body B attraverso una delle due regioni fortemente drogate 14 e comprende ulteriormente uno strato sepolto BOX 21, ricavato sotto le due regioni fortemente drogate 13 e 14.

Nella versione a canale p mostrata in figura 9, il substrato 20 è drogato n e le due regioni 13 e 14 sono ricavate sul substrato 20 in modo da essere a distanza l'una dall'altra e sono drogate p<+>. La seconda regione 14 è quella collegata all'elettrodo di body B,

Il transistore WJM GDC 30 comprende, inoltre, uno strato di comando di gate 26 collegato ad un elettrodo di gate (non illustrato) e disposto sul substrato 20 nella zona compresa tra le due regioni 13 e 14, in modo da creare, nel substrato 20 ed in particolare nella zona compresa tra le due regioni 13 e 14, un canale di conduzione arricchito di portatori minoritari quando tra l'elettrodo di gate ed una delle due regioni 13 o 14 è applicata una certa tensione, come in una struttura MOS bulk convenzionale.

Lo strato di comando di gate 26 è sepolto in un isolante 26a (ad esempio, ossido di silicio) sul quale sono deposte le giunzioni di source e di drain del transistore 30. In particolare, sull'isolante di gate 26a è deposta una giunzione a semiconduttore 22-23, comprendente un rispettivo elettrodo JS ed una giunzione metallo-semiconduttore 22-17, comprendente nella sua parte metallica 17 un elettrodo JM.

Più in dettaglio, la giunzione a semiconduttore 22-23 e la giunzione metallo-semiconduttore 22-17 sono formate con una medesima terza regione 22 in materiale semiconduttore e drogata in modo opposto al substrato 20 (quindi drogata p nel caso di figura 9). La terza regione 22 è allineata con lo strato di comando di gate 26 e con la regione del substrato 20 compresa tra le due regioni 13 e 14.

Inoltre, la giunzione 22-23 si completa con una quarta regione 23 fortemente drogata in modo opposto al drogaggio delle due regioni 13 e 14 (quindi drogata n+, nel caso di figura 9) e collegata all'elettrodo JS.

Infine, la giunzione metallo-semiconduttore 22-17 è formata tra la terza regione 22 ed una regione metallica 17, disposta in modo da collegare direttamente la prima regione 13 del substrato 20 alla terza regione 22 della giunzione a semiconduttore disposta sopra lo strato di gate. La regione metallica forma un contatto ohmico (nel caso in esame, ohmico tunnel) con la prima regione 13 ed un contatto Schottky (rettificante) con la terza regione 22.

Grazie alla struttura così definita, una differenza di potenziale applicata tra l'elettrodo JM o JS e l'elettrodo di gate risulta nella creazione di un canale nella terza regione 22.

Come si può notare, dal punto di vista costruttivo, il dispositivo 30 è un SOI FD di tipo p convenzionale al di sopra del quale è stato cresciuto epitassialmente del materiale semiconduttore (ad esempio, silicio) che, in seguito, è stato drogato in modo da formare la giunzione (di drain o di source, a seconda della polarizzazione) 22-23 e bucato per consentire la deposizione della regione metallica 17 sopra una prima regione 13 fortemente drogata (p<+>).

Il principio di funzionamento del transistore 30 di figura 9 è abbastanza semplice. Se l'elettrodo di gate viene posto a zero, si accende la struttura pMOS formata dalle due regioni 13 e 14 e dal substrato 20, ed il terminale metallico JM si porta alla stessa tensione del terminale di body B. Se, invece, il terminale di gate viene posto alla tensione di alimentazione VDD, si forma un canale conduttivo n nella giunzione 22-23 disposta sopra lo strato di gate 26-26a, il quale canale collega elettricamente l'elettrodo JM all'elettrodo JS.

Pertanto, la regione metallica 17 del transistore GDC 30 risulta alternativamente collegata a due canali di conduzione, ottenibili inferiormente e superiormente allo strato di gate 26-26a mediante l'applicazione di opportune tensioni all'elettrodo di gate.

A livello elettrico, il transistore GDC di figura 9 può essere rappresentato come in figura 11b (o come in figura 11a nel caso della versione a canale n). Tale transistore è equivalente ad un MOS WJM DH (figura 5}, con la differenza che il terminale di body B di figura 9 può essere portato sia alla tensione di alimentazione VDDsia a zero, senza rischiare l'accensione dei diodi parassiti. Inoltre, sempre dal punto di vista di equivalenza circuitale, il pMOS equivalente del MOS WJM GDC 30 non è a svuotamento come quello di figura 5, ma ad arricchimento.

In tal caso, sia le tensioni di soglia che le correnti sono quelle di un MOSFET SOI FD convenzionale. Infatti la tensione di soglia in regime normale vale:

dove tutti i parametri sono riferiti alla struttura pMOS inferiore (pedice "down") , cioè alla struttura formata dalle regioni 13, 14 e 20.

In regime inverso, la tensione di soglia risulta:

dove tutti i parametri sono riferiti alla struttura superiore (pedice "up") formata dalla giunzione 22-23.

Per quanto riguarda le correnti, se si pone il terminale di body B alla tensione VDDed il terminale JS a massa, si possono calcolare le correnti di drain, ottenendo i seguenti risultati:

• per VGS< Vpe VDS> VGS-Vp, si è in regime normale di triodo :

per Vcs < ympe < ν∞-Vup, si è in regime di saturazione normale:

Per VGS> Vtipe VDS< VGS- Vtip, il transistore 30 lavora in regime di triodo inverso :

per VGS> Vpe VDS> - Vtip> si è in "saturazione inversa

dove i pedici "DS" e "DS i" si riferiscono, rispettivamente, alla struttura inferiore (13,14,20) e a quella superiore (22,23,17) e gli altri simboli hanno il significato convenzionalmente utilizzato per lunghezza/larghezza di canale, capacità di ossido, mobilità dei portatori minoritari, e così via.

Si noti che il MOS WJM GDC 30 può essere costruito anche con struttura non SOI, come illustrato nella quarta forma di realizzazione di figura 10. Tuttavia in tale struttura il terminale di body B ed il terminale JS devono essere preferibilmente tenuti rispettivamente, alla tensione di alimentazione VDDe a massa, per non accendere i diodi parassiti. Alternativamente, si può scegliere di realizzare una struttura Fully Depleted solo nella struttura MOS superiore (22— 23).

Naturalmente esistono anche le versioni duali ed ibride di entrambi i dispositivi delle figure 9 e 10, ottenute invertendo i drogaggi. Si noti che il nome "a canale n" o "a canale p" utilizzato nella presente descrizione si riferisce alle strutture inferiori.

In figura 12 è illustrato l'andamento della tensione yMdella versione duale del transistore 30, cioè la tensione VMdi un MOS WJM GDC a canale n , in cui i terminali JS e B sono collegati, rispettivamente, alla tensione di alimentazione VDDe a massa, in risposta ad un segnale rettangolare Vcapplicato all'elettrodo di gate. Come per il transistore WJM DH 1, si può notare che la tensione dell'elettrodo JM segue (in forma negata) l'andamento della tensione di ingresso e cambia stato in corrispondenza dei fronti di salita e di discesa del segnale rettangolare di gate.

Un transistore (50, 60) secondo una quinta ed una sesta forma di realizzazione dell'invenzione è illustrato nelle figure 13 e 15, rispettivamente nelle versioni SOI e non SOI.

Il transistore 50 comprende un substrato 52 in cui sono ricavate due regioni 53, 54, fortemente drogate in modo opposto rispetto al substrato 52, disposte a distanza l'una dall'altra e dotate di un rispettivo elettrodo di body B e di drain (o di source, a seconda della polarizzazione) JS.

Il transistore 50 secondo la quinta forma di realizzazione comprende anche uno strato sepolto di ossido 51, sotto le due regioni fortemente drogate 53 e 54.

Uno strato di gate composto da uno strato di comando 56 (realizzato, ad esempio, in polisilicio) ed uno strato di isolante 56a (per esempio ossido di silicio) è depositato sopra la zona compresa tra le due regioni fortemente drogate 53-54, in modo che una tensione applicata tra un elettrodo di gate G collegato allo strato di comando 56 ed un elettrodo di body B consenta la creazione di un canale di portatori minoritari nel substrato 52, all'interfaccia con lo strato di isolante 56a.

Sullo strato di isolante 56a, che si estende anche sopra almeno una regione fortemente drogata 53 delle due regioni fortemente drogate 53-54, è deposta una giunzione metallosemiconduttore, nella forma di un diodo Schottky rovesciato, la quale è composta da una regione metallica 57 (preferibilmente in alluminio) e da uno strato in materiale semiconduttore 58 drogato sostanzialmente come il substrato 52 (cioè drogato p, nel caso di figura 13). Lo strato 58 forma una giunzione con lo strato di comando 56 del gate ed è sovrapposto alla prima regione fortemente drogata 53, pur essendo isolato elettricamente da tale regione mediante lo strato isolante di gate 56a.

La giunzione metallo-semiconduttore 57-58 è isolata elettricamente dalle regioni fortemente drogate 53 e 54 e dal substrato 52, grazie allo strato isolante di gate 56a, ed è dotata di un rispettivo elettrodo JM sulla sua regione metallica 57.

Il transistore secondo la quinta e sesta forma di realizzazione può essere realizzato con la stessa tecnica di costruzione di un MOS SOI FD o di un MOS bulk, rimuovendo chimicamente uno degli spacers in nitruro di silicio che, solitamente, circondano lo strato di comando in polisilicio del gate ed sostituendolo con la struttura Schottky illustrata nelle figure 13 e 15. Il transistore 50-60 che risulta da tale operazione viene qui chiamato WJM GDJ (" Gate-Diode Juction ") ,

Per comprendere il funzionamento del transistore 50 di figura 13, si supponga che sia l'elettrodo di body B, sia l'elettrodo JM della regione metallica 57 siano collegati a massa, e che lo strato 58 drogato p del diodo Schottky 57-58 sia abbastanza sottile da essere sempre svuotato per qualsiasi tensione di gate VG> 0 .

In tali condizioni si ha che, se la tensione di gate VGviene portata al valore alto ("1"), la struttura nMOS 52-53-54 si accende portando a zero il potenziale dell'elettrodo JS.

Viceversa, se è l'elettrodo JS ad essere portato al valore alto ("1"), vengono attirati elettroni all'interfaccia tra lo strato 58 del diodo Schottky e lo strato isolante di gate 56a, creando così un canale conduttivo fra il polisilicio n<+>, costituente lo strato di comando 56 del gate, e la regione metallica 57.

Se, invece, gli elettrodi G e JS vengono portati contemporaneamente a zero, si ha che entrambi i canali nell'nMOS 52-53-54 e nel diodo 57-58 scompaiono.

In base a quanto visto, a livello elettrico un transistore WJM GDJ 50 secondo la quinta forma di realizzazione equivale ad un circuito composto da due nMOS FD collegati come in figura 14.

In realtà, la condizione precedentemente imposta sullo spessore dello strato semiconduttore 58 del diodo Schottky, se si mantiene il terminale JM a massa, non è necessaria, potendo essere eliminata cortocircuitando lo strato 58 con la regione metallica 57 (ad esempio mediante un'impiantazione p<+>nella parte superficiale del silicio costituente lo strato 58).

Infatti, così facendo si ha che l'nMOS superiore schematizzato in figura 14 diventa un normale MOS bulk, con substrato connesso a zero. Analogamente, considerando l'nMOS inferiore di figura 14, se l'elettrodo di body B è sempre a massa, è possibile utilizzare al posto di un nMOS FD, un normale MOS bulk con substrato cortocircuitato con B. Un dispositivo MOS con tali caratteristiche è, ad esempio, il transistore 60 illustrato in figura 15.

Il tipo di dispositivo appena illustrato con riferimento alle figure 13 e 15 (indipendentemente dalla natura SOI o bulk) può essere chiamato GDJ STN (" Single-Type a canale n") , per distinguerlo innanzitutto dalla versione duale ottenuta invertendo tutti i drogaggi.

Una variante del transistore GDJ STN di figura 13 è illustrata in figura 16 ed è qui indicata come GDJ DTP ("Doubletype a canale p ") . In dettaglio, il transistore GDJ DTP 70 secondo una settima forma di realizzazione dell'invenzione è ottenuto invertendo tutti i drogaggi della zona sottostante lo strato isolante di gate 56a del transistore GDJ STN 50, lasciando quindi inalterata la struttura sovrastante tale strato. In pratica, lo strato 58 del diodo Schottky rimane drogato p.

Per semplicità, le varie regioni del transistore GDJ DTP 70 di figura 16 sono state indicate con i medesimi numeri di riferimento utilizzati nel transistore 50 di figura 13, con aggiunto un apice nelle zone a drogaggio invertito rispetto a quello delle corrispondenti zone del transistore GDJ 50.

Il funzionamento del transistore GDJ DTP 70 è il seguente. Se l'elettrodo di gate G viene portato a zero Volt, la struttura pMOS sottostante (formata dalle regioni 53'-52'-54') si accende. L'accensione del pMOS porta l'elettrodo JS alla tensione di alimentazione VDD, accendendo di conseguenza il diodo Schottky 57-58. L'accensione del diodo Schottky 57-58 mantiene a zero Volt l'elettrodo G, autosostenendo cosi il sistema.

In tali condizioni, il pMOS 53'-52'-54' può essere spento solo se si portano contemporaneamente l'elettrodo di gate G a VDDe l'elettrodo JS a zero. Per questo motivo, a livello elettrico, il transistore GDJ DTP 70 può essere considerato equivalente alla struttura circuitale di figura 17.

In un'ottava forma di realizzazione dell'invenzione, illustrata nelle figure 18a e 18b, rispettivamente nelle versioni GDJ STN SOI e non SOI, la struttura del GDJ STN 50 viene modificata sostituendo alla regione metallica 57 una quinta regione 59 in materiale semiconduttore fortemente drogata in modo opposto al drogaggio dello strato di materiale semiconduttore 58 in contatto con il polisilicio dello strato di comando di gate 56. Nel caso di struttura a canale n come quella illustrata nelle figure 18a e 18b, la quinta regione 59 è drogata n+.

Ovviamente, oltre alle strutture GDJ STN/STP è possibile anche costruire strutture GDJ DTN/DTP in cui, al posto del diodo Schottky, viene utilizzato un diodo pn, in via analoga a quella illustrata in figura 18.

Si è in pratica constatato come il dispositivo secondo il trovato assolva pienamente il compito prefissato in quanto integra due transistori in un unico componente, mantenendo la stessa occupazione di area dei MOSFET tradizionali. In questo modo, è possibile ridurre notevolmente il numero di componenti necessari per la fabbricazione di circuiti integrati, in particolare memorie SRAM, circuiti logici e sequenziali.

Ad esempio, una cella SRAM classica, che notoriamente necessita di sei transistori MOS (due interruttori nMOS bulk più due inverter) per memorizzare un singolo bit, può essere realizzata con un nMOS bulk (con gate e source collegati, rispettivamente, alla word line WL ed alla bit line BL) e due nMOS GDC secondo l'invenzione, i quali sono collegati al drain dell'nMOS bulk e hanno gli elettrodi JS e B collegati rispettivamente a VDD ed a massa.

Il primo nMOS GDC ha il terminale di gate G collegato al drain dell'nMOS bulk e l'elettrodo JM collegato al terminale di gate dell'altro nMOS GDC, il cui elettrodo JM è, invece, collegato al drain dell'nMOS bulk. Chiamando Q il nodo comune di drain dell'nMOS bulk e Q il nodo comune tra il terminale JM del primo nMOS GDC ed il terminale di gate del secondo nMOS GDC, si ha che se Q viene portato alla tensione VDD(cioè, se viene scritto il bit "1"), il primo nMOS GDC lavora in regime normale e Q va a zero. Conseguentemente il secondo nMOS GDC va in regime inverso e mantiene il nodo Q alla tensione VDD. Ovviamente, avviene il contrario se viene scritto un bit "0".

Il transistore secondo l'invenzione può essere costruito mediante tecniche di fabbricazione ben note al tecnico del ramo, desumibili tra l'altro dalle strutture precedentemente descritte e rappresentate nelle figure. Ad esempio, l'nMOS WJM DH può essere ottenuto seguendo i medesimi passi processuali utilizzati per fabbricare un nMOS bulk tradizionale prima della formazione dello strato MLO ( Multi-Level Oxide) e, successivamente, operando una litografia per delimitare lo spazio in cui verrà costruita la giunzione JM, poi eseguendo un attacco chimico anisotropo per rimuovere il silicio n+ della prima regione, poi impiantando boro a bassa energia ed alta concentrazione nella prima regione attaccata chimicamente, poi eseguendo una seconda impiantazione per creare una seconda halo n+ sotto tutta la prima halo p+ e, infine, depositando l'alluminio nella prima regione.

Il dispositivo, così concepito, è suscettibile di numerose modifiche e varianti, tutte rientranti nell'ambito del concetto inventivo; inoltre, tutti i dettagli potranno essere sostituiti da altri elementi tecnicamente equivalenti.

Claims (15)

1. Transistore MOSFET comprendente un substrato in materiale semiconduttore avente una giunzione di source collegata ad un elettrodo di source , una giunzione di drain collegata ad un elettrodo di drain ed uno strato di gate collegato ad un elettrodo di gate, caratterizzato dal fatto che una tra la giunzione di source e la giunzione di drain è una giunzione metallo-semiconduttore.

2. Transistore secondo la rivendicazione 1, in cui detta giunzione metallo-semiconduttore è ricavata in detto substrato in modo da formare un contatto ohmico con una regione di inversione di detto substrato compresa tra detta giunzione metallosemiconduttore e l'altra giunzione di source o di drain, dette giunzioni di source e/o di drain comprendendo una rispettiva regione in materiale semiconduttore fortemente drogata in modo opposto rispetto al substrato.

3. Transistore secondo la rivendicazione 2, in cui detto substrato comprende ulteriormente una prima halo disposta sotto detta giunzione metallo-semiconduttore, detta prima halo avendo un drogaggio di tipo opposto a quello di detta regione fortemente drogata, detta giunzione metallo-semiconduttore comprendendo una regione metallica disposta in detto substrato in modo da essere in contatto ohmico con detta prima halo.

4. Transistore secondo la rivendicazione 3, in cui detto substrato comprende ulteriormente una seconda halo avente drogaggio di tipo opposto a quello di detta prima halo e disposta sotto la prima halo in detto substrato.

5. Transistore secondo la rivendicazione 3, in cui detto substrato comprende uno strato di ossido sepolto o BOX, dette giunzioni di source e di drain e detta prima halo essendo formate su detto strato BOX.

6. Transistore secondo una o più delle rivendicazioni precedenti, in cui detto substrato è drogato p, detta prima halo è drogata p+ e detta seconda halo è drogata n+ oppure n.

7. Transistore secondo una o più delle rivendicazioni da 1 a 5, in cui detto substrato è drogato n, detta prima halo è drogata n+ e detta seconda halo è drogata p+ oppure p.

8. Transistore secondo una o più delle rivendicazioni precedenti, in cui detto strato di gate comprende: - uno strato isolante di gate, preferibilmente in ossido di silicio, a contatto con una superficie di detto substrato in una regione compresa tra dette giunzioni di source e di drain, e - uno strato di comando di gate collegato a detto elettrodo di gate, detto strato di comando di gate essendo realizzato in materiale selezionato dal gruppo comprendente: polisilicio drogato n+, metallo, polisilicio drogato p+.

9. Transistore secondo la rivendicazione 1 e 8, in cui: dette giunzioni di source e di drain sono disposte sopra detto strato isolante di gate, in modo da essere isolate elettricamente da detto strato di comando di gate, - detto substrato comprende ricavate in esso due regioni fortemente drogate in modo opposto a detto substrato e disposte a distanza l'una dall'altra, - detto strato isolante di gate è sovrapposto ad una zona di detto substrato compresa tra dette due regioni fortemente drogate, - una prima regione di dette due regioni fortemente drogate è collegata direttamente alla regione metallica di detta giunzione metallo-semiconduttore, in modo da formare un contatto ohmico con detta regione metallica, - una seconda regione di dette due regioni fortemente drogate è collegata ad un elettrodo di body, la giunzione metallo-semiconduttore e l'altra giunzione di source o di drain condividono una terza regione in materiale semiconduttore drogata in modo opposto rispetto al substrato e sovrapposta a detto strato isolante di gate e a detto strato di comando di gate; - lo strato di comando di gate è allineato con la terza regione e con la zona compresa tra le due regioni fortemente drogate, in modo che una tensione applicata a detto elettrodo di gate crei un canale di portatori minoritari in detta zona compresa tra le due regioni fortemente drogate oppure in detta terza regione, a seconda del valore di tensione.

10. Transistore secondo la rivendicazione 9, in cui detto substrato comprende uno strato di ossido sepolto o BOX ricavato sotto dette due regioni fortemente drogate.

11. Transistore secondo le rivendicazioni 1 e 8, in cui: - detto substrato comprende ricavate in esso due regioni fortemente drogate in modo opposto rispetto al substrato e disposte a distanza l'una dall'altra, - detto strato isolante di gate è sovrapposto ad una zona di detto substrato compresa tra dette due regioni fortemente drogate e ad almeno una prima regione delle due regioni fortemente drogate, la prima regione di dette due regioni fortemente drogate forma, con il substrato, detta altra giunzione di source o di drain, - una seconda regione di dette due regioni fortemente drogate è collegata ad un elettrodo di body, - la giunzione metallo-semiconduttore giace su detto strato isolante di gate in modo da essere isolata elettricamente da detto substrato e da detta prima regione, la regione metallica di detta giunzione metallo-semiconduttore essendo affiancata e collegata elettricamente allo strato di comando di gate mediante uno strato di materiale semiconduttore deposto sopra detto strato isolante di gate, in modo che una tensione applicata all'elettrodo di detta prima regione crei un canale di portatori minoritari in detto strato di materiale semiconduttore.

12. Transistore secondo la rivendicazione 11, in cui detto strato in materiale semiconduttore è drogato in modo opposto rispetto a detto substrato.

13. Transistore secondo la rivendicazione 11, in cui detto strato in materiale semiconduttore è drogato p o n, indipendentemente dal tipo di drogaggio, n o p, dì detto substrato.

14. Transistore secondo la rivendicazione 11, in cui, al posto di detta giunzione metallo-semiconduttore, il transistore comprende un diodo pn.

15. Transistore secondo una o più delle rivendicazioni dalla 11 alla 14, in cui detto substrato comprende uno strato di ossido sepolto o BOX ricavato sotto dette due regioni fortemente drogate.