JP2012507865A - 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法 - Google Patents

複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法 Download PDF

Info

Publication number
JP2012507865A
JP2012507865A JP2011534644A JP2011534644A JP2012507865A JP 2012507865 A JP2012507865 A JP 2012507865A JP 2011534644 A JP2011534644 A JP 2011534644A JP 2011534644 A JP2011534644 A JP 2011534644A JP 2012507865 A JP2012507865 A JP 2012507865A
Authority
JP
Japan
Prior art keywords
transistor gates
etching
gate
gates
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011534644A
Other languages
English (en)
Other versions
JP5333977B2 (ja
Inventor
エス． サンデュ，ガーテ
ダブリュ． キールボーク，マーク
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012507865A publication Critical patent/JP2012507865A/ja
Application granted granted Critical
Publication of JP5333977B2 publication Critical patent/JP5333977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートを形成する方法は、異なる幅を有する基板上に第一および第二のトランジスタゲートを形成するステップを含み、第一の幅は第二の幅よりも狭い。材料は、第一および第二のゲート上を含む基板上に堆積される。エッチングチャンバー内で、材料は、第一および第二のゲートの双方の上からエッチングされ、第一のゲートの導電性材料を露出し、第二のゲート上に支持された材料の厚さを減少させ、材料によって被覆された第二のゲートをそのまま残す。エッチング後に、エッチングチャンバー内のそのままの位置で、基板は少なくとも３００℃の基板温度で金属を含むプラズマに対して暴露され、第二のゲートの仕事関数と比較して、第一のゲートの仕事関数を改変するために、第一のゲートへと金属を拡散させる。

Description

本明細書で開示された実施形態は、少なくとも二つの異なる仕事関数を有するか、または有しない複数のトランジスタゲートの形成方法に関する。
電界効果トランジスタは、集積回路作製において使用される電子コンポーネントの１タイプである。電界効果トランジスタは、その間に支持されたチャネル領域を有するソース／ドレイン領域の対を含む。ゲートは、チャネル領域近傍に支持され、ゲート誘電体によってチャネル領域から分離される。トランジスタのゲートに対して適切な電圧を印加することによって、チャネル領域は導電性を有するようになる。したがって、トランジスタは、ゲートに対して適切な閾値電圧を印加することによって、非導電性状態から導電性状態へと切り替わる。トランジスタの閾値電圧は小さくなるように、また、トランジスタの電力消費は低くなるように維持することが望ましい。閾値電圧を決定づけるようなゲートの重要な特性の一つは仕事関数である。チャネル領域のドーピングレベルとともに電界効果トランジスタデバイスの閾値電圧を決定するのは、ゲートの仕事関数である。トランジスタの閾値電圧を小さく維持し、電力消費を低く維持するためには、ゲート材料の仕事関数が、チャネル領域の材料の仕事関数とほぼ等しいことが望ましい。
通常、集積回路の全てのトランジスタが、同一の構造もしくは同一の材料であるとは限らない。したがって、異なるトランジスタゲートが少なくとも二つの異なる仕事関数を有するように作製されることがあり、それはしばしば望ましいことである。異なる仕事関数を提供する一方法は、異なる材料で形成された異なるゲート電極を提供することである。例えば、導電性ポリシリコンに対しては、導電性を高める異なるドーパントおよび濃度の使用によって、異なるトランジスタに対する異なる仕事関数を提供する可能性がある。金属ゲートに対しては、異なる金属の使用、もしくは金属合金における異なる金属量の使用が、完成したデバイスにおける仕事関数に対して影響を与えることが知られている。
本発明の一実施形態に従うプロセスにおける、基板の切断図である。 図１に示された後の処理ステップにおける図１の基板の図である。 図２に示された後の処理ステップにおける図２の基板の図である。 図3に示された後の処理ステップにおける図３の基板の図である。 図４に示されたものとは別の処理ステップにおける図３の基板の図である。 本発明の一実施形態に従うプロセスにおける、別の基板の切断図である。 図６によって示された後の処理ステップにおける図６の基板の図である。 図７によって示された後の処理ステップにおける図７の基板の図である。 図８によって示された後の処理ステップにおける図８の基板の図である。 本発明の一実施形態に従うプロセスにおける、別の基板の切断図である。 図１０によって示された後の処理ステップにおける図１０の基板の図である。 図１１によって示された後の処理ステップにおける図１１の基板の図である。 図１２によって示された後の処理ステップにおける図１２の基板の図である。 図１３によって示された後の処理ステップにおける図１３の基板の図である。 図１４によって示された後の処理ステップにおける図１４の基板の図である。 本発明の一実施形態に従うプロセスにおける、別の基板の切断図である。 図１６によって示された後の処理ステップにおける図１６の基板の図である。 図１７によって示された後の処理ステップにおける図１７の基板の図である。
少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートを形成する第一の例示的な方法は、図１−図４を参照して記述される。図１を参照すると、半導体基板である可能性がある基板は、概して参照番号１０で示される。本文書の文脈においては、“半導体基板”もしくは“半導電性基板”という用語は、（単独もしくはその上に他の材料を含むアセンブリのいずれかの）半導電性ウェーハおよび（単独もしくは他の材料を含むアセンブリのいずれかの）半導電性材料層などのバルク半導電性材料を含むが、そのいずれにも限定はされない、半導電性材料を含むあらゆる構造を意味するものとして定義される。“基板”という用語は、上述された半導電性基板を含むがそのいずれにも限定はされないあらゆる支持構造を称する。基板１０は、（図示されていない）ソース／ドレインおよびチャネル領域がその中に作製された、もしくは作製されるであろう半導電性領域１２を含む。例示的な材料１２は、一つ以上の導電性を高める不純物を一つ以上の濃度で適切にドープされた単結晶シリコンである。基板１０は、本開示に対して具体的な材料は示されていないが、例えば（図示されていない）トレンチ分離などの他の層もしくは領域を含んでもよい。
ゲート誘電体１４は基板１２上に形成される。ゲート誘電体１４に対する例示的な厚さは、約３ナノメートルから約１０ナノメートルであり、具体的な実施例としては約５ナノメートルである。第一のトランジスタゲート１６および第二のトランジスタゲート１８は、基板１２／１４上に形成される。第一のゲート１６は第一の幅１７を有し、第二のゲート１８は第二の幅１９を有し、第一の幅１７は第二の幅１９よりも狭い。示された実施形態においては、複数の第一のゲート１６および複数の第二のゲート１８は基板１２／１４上に形成され、第一のゲート１６は第一の領域２０内に形成され、第二のゲート１８は、異なる第二の領域２２内に形成される。第一の領域２０内に作製された全てのゲートが必ずしも同一の材料、サイズ、もしくは形状である必要はなく、第二の領域２２内に作製された全てのトランジスタゲートが必ずしも同一の材料、サイズ、もしくは形状である必要はない。例示的な第一の幅１７は、約２０ナノメートルから約７５ナノメートルであり、具体的な実施例として約５０ナノメートルである。例示的な幅１９は、約４０ナノメートルから約２００ナノメートルであり、具体的な実施例として約１５０ナノメートルである。
本文書の文脈においては、“ゲート”もしくは“トランジスタゲート”は、単独では、電界効果トランジスタゲート構造の導電性部分のことを称し、ゲート構造は、絶縁性側壁スペーサ、絶縁性キャップおよび／もしくはゲート誘電体などの付加材料を含んでもよい。例示的なゲート１６、１８は、その上もしくはその周囲に絶縁性スペーサもしくはキャップを有しないものとして示され、導電性領域２４を含む。しかしながら、絶縁性キャップおよび／もしくはスペーサが提供されてもよい。さらには、フラッシュおよび他のゲート構造が使用されてもよい。したがって、導電性領域２４はトランジスタの制御ゲート領域もしくは浮遊ゲート領域を含んでもよい。導電性領域２４は、均質であっても不均質であってもよい。例示的材料は、ドープされた導電性ポリシリコン、導電性金属化合物、複数の元素形態金属の合金を含む、一つ以上の元素形態金属を含む。例示的な金属は、プラチナ、コバルト、イリジウム、チタン、タングステン、タンタル、アルミニウム、鉄、ジルコニウム、バナジウムおよびハフニウムを含む。
トランジスタゲート１６および１８は、いかなる既存の方法、もしくは未開発の方法によって形成されてもよい。一技術は、フォトリソグラフィーパターン化およびエッチングを含み、図１はゲート誘電体１４に対して選択的に実施された材料２４のエッチングを示し、ゲート誘電体１４は半導電性材料１２上の隣接する導電性ゲート間の範囲にある。または、処理は選択的ではないように実施されてもよいか、または、ゲート間の基板材料１２上に支持されたものから幾つかのもしくは全てのゲート誘電体１４を除去するようにエッチングが続けられる。さらには、図１は、トランジスタゲートが同一の厚さを有するように作製された一実施例を示すが、複数の厚さおよび／もしくは構造が使用されてもよい。導電性領域２４に対する例示的な厚さは、約１０ナノメートルから約１００ナノメートルであり、具体的な実施例としては約７５ナノメートルである。さらには、図１はトランジスタの配向が平面もしくは水平であるように図示している。垂直トランジスタおよび／もしくはトレンチ内に形成されたトランジスタなど別の構造が検討されてもよく、それは既存のものか未開発のものである。
図２を参照すると、材料２８は其々、第一および第二のゲート１６、１８を含む基板１０上に堆積される。材料２８は、絶縁性、導電性（導電性を有するようにドープされた半導電性材料を含む）、もしくは半導電性、を有してもよく、これらのあらゆる組み合わせを含んでもよい。実施例は、二酸化シリコン、シリコン窒化物、ポリシリコン、炭素、窒化チタン、窒化タンタルおよび窒化タングステンを含む。材料２８は、第一および第二のゲート１６、１８の各々よりも小さい、それと同一の、もしくはそれよりも大きい厚さまで堆積されてもよい。とにかく、材料２８は、第一および第二のゲートの各々の上に実質的に（不連続面を持たないように）整合されて、もしくは不整合に堆積されてもよく、平面、もしくは非平面の最外部表面を有するように堆積されてもよい。図２は、材料２８が非平面の最外部表面２９を有するように、ならびに、第一および第二のゲート１６、１８の各々よりも小さい厚さまで実質的にコンフォーマルに堆積された一実施例を示す。幾つかの実施形態においては、材料２８は、トランジスタゲート１６、１８の導電性領域２４の最外部とは異なる組成である。
図３を参照すると、基板１０はエッチングチャンバー内に配置され、材料２８は第一のゲート１６と第二のゲート１８の両方の上からエッチングされる。材料２８のエッチングは、第一のゲート１６の導電性材料を露出し、第二のゲート１８上に支持された材料２８の厚さを減少させるが、今なお材料２８によって被覆されている第二のゲート１８を残すために効果的である。例示的な目的のためにのみ、適切なエッチングチャンバーの実施例は、高温プラズマエッチャーを含み、高温プラズマエッチャーは少なくとも３００℃の基板温度を達成することが可能であり、例えば、Santa Clara, CaliforniaのApplied Materialsによって販売されているDPSH G3 HTプラズマエッチングリアクタのエッチングチャンバー、およびFremont, CaliforniaのLam Research Corporationによって販売されている2300 Kiyo プラズマエッチングリアクタのエッチングチャンバーである。これらは理想的には、３００℃以上の基板温度を提供するプラズマエッチングを可能にするが、他のリアクタが使用されてもよい。
このようなリアクタは、図３の実施例によって示される結果をもたらすための一実施形態において動作する可能性がある。図３の実施例のエッチング作用は、より広い幅のトランジスタゲート１８と比較してより狭い幅のトランジスタゲート１６上に支持された材料２８を完全に除去し、より狭い幅のトランジスタゲート１６の露出時もしくは露出直後に停止する。適切な条件およびエッチング化学は、トランジスタゲートの幅、ならびにトランジスタゲート１６、１８上に支持された材料２８の組成および構造に依存して技術者によって選択される。エッチングは、理想的には、相当高いバイアスを伴うプラズマエッチングおよび部分的に物理的に駆動されるエッチングとして実施され、ファセットは、隣接した狭い幅のゲート１６を効率的に形成して、より大きい幅のゲート１８よりも迅速にこのようなフィーチャを露出するのに役立つ。例えば、材料２８が本質的に炭素から成る場合、例示的な条件は約２５０℃から約４００℃の基板温度、約２０ｍＴｏｒｒから約１００ｍＴｏｒｒのチャンバー圧力、約１００Ｗから約５００Ｗの誘導電力、および約２００Ｗから約６００Ｗのバイアス電力を含む。例示的なエッチングガスは、０ｓｃｃｍから約５００ｓｃｃｍのＡｒ、Ｈｅ、Ｎｅ、Ｋｒ、およびＸｅのうちの一つもしくはその組み合わせと、約５０ｓｃｃｍから約２００ｓｃｃｍのＮ２と、約２５０ｓｃｃｍから約１００ｓｃｃｍのＯ２とを含み、Ｎ２とＯ２の体積比率は理想的には少なくとも２：１である。材料２８に対する炭素以外の材料に対する、代替の条件および化学もしくは重複する条件および化学は技術者によって決定することができる。エッチング作用は、隣接するトランジスタゲート間の範囲から材料２８を除去してもよいし、しなくてもよい。図３の示す実施例では、材料２８のうちのいくらかの厚さは、隣接するトランジスタゲート間の範囲にあるままである。
図４を参照すると、エッチングチャンバー内のそのままの位置（in situ）で、図３のエッチング後に、基板１０は少なくとも３００℃の基板温度において、金属を含むプラズマに対して暴露され、第二のゲート１８の仕事関数と比較して、第一のゲート１６の仕事関数を改変するために、前記金属を第一のゲート１６へと拡散させる。本文書の文脈においては、“in situ”作用は、エッチングが生じるまさに同一のチャンバーにおいて実施するように暴露すること、ならびに、エッチング間のエッチングチャンバーから基板を除去することなく、金属を含むプラズマに暴露することを必要とする。プラズマ由来の金属は、拡散開始の瞬間にはプラズマ状態であってもよいし、そうでなくてもよい。したがって、その代わりに気体状態であってもよい。図４は、点描で描くことによって導電性領域２４に対する金属拡散を示しており、各点は拡散された金属を示す。金属を含むプラズマに対する暴露前に導電性領域２４が均質であったかどうかに関わらず、このような拡散は、導電性領域２４にわたって、均質に金属を分布させてもよいし、そうでなくてもよい。図４は、第一のゲート２６の導電性領域２４内の金属拡散が領域２４にわたって均質ではない一実施例を示す。このような場合には、プラズマから導電性領域２４に対する金属の理想的な拡散は、図示されたゲート誘電体１４の上部表面の少なくとも約１０ナノメートル内に対するものであり、ゲートの仕事関数に対して顕著な影響を与える。さらには、基板が暴露されるプラズマは、一つ以上の異なる金属が第一のゲート１６の導電性領域２４へと拡散するように、一つ以上の異なる金属を含んでもよい。拡散する金属の量は、ゲートの仕事関数に対して望まれる影響に依存して、技術者によって選択し決定することができる。さらには、拡散する金属の量は、プラズマ組成、プラズマ状態、プラズマに対する暴露時間、金属が拡散する導電性領域の組成などの要因に基づいて影響される可能性がある。
プラズマに対する暴露は、第二のゲート１８上に支持された金属２８へとプラズマ由来の金属を拡散させてもよいし、そうでなくてもよい。とにかく、第二のゲート１８上に支持された材料２８は、プラズマに対する暴露の間、あらゆる金属の第二のゲート１８への拡散から保護してもよいし、しなくてもよい。図４は、幾らかの金属の拡散が材料２８に生じるが、いずれの第二のゲート１８内に対してもいかなる金属を拡散するためにも効果的ではない一実施例を示す。図５は、別の実施形態の基板１０ａを示し、第一に記述された実施形態と類似の参照番号が適切な箇所に使用されているが、添え字“ａ”によって相違が示される。図５のプラズマ暴露においては、金属の拡散は、第二のゲート１８の導電性領域２４の最外部へと材料２８内を通して拡散させるために効果的である。とにかく、第一のゲートの仕事関数が、第二のゲート１８に対して生じるか生じないかのあらゆる仕事関数の改変と比較して改変されるように、第二のゲート１８内への金属のあらゆる拡散は、第一のゲート１６に対する拡散よりも顕著に少ない。
仕事関数を本質的に増加させる例示的な金属の拡散は、例えば、第一のゲート１６の導電性領域２４が元素形態金属もしくは元素形態金属の合金を含む場合には、プラチナ、コバルト、イリジウムを含む。さらには、金属拡散前の導電性領域２４がプラチナ、コバルトおよびイリジウムのうちの一つもしくはその組み合わせを含む合金を含む場合には、このような導電性領域へのより多くのプラチナ、コバルト、およびイリジウムの拡散は、仕事関数を増加させる傾向がある。それに応じて、金属導電性領域における仕事関数を減少させる金属の実施例は、チタン、タングステン、タンタル、アルミニウムおよび鉄を含む。さらには、例えば、導電性領域２４の最外部が導電性を有するようにドープされたポリシリコンを含む場合には、金属の拡散は、導電性金属シリサイドを含むように、導電性領域２４の最外部を形成してもよい。望ましい一実施形態においては、プラズマ内の金属は、有機金属化合物に由来する。実施例は、ニッケルに対するテトラカルボニルニッケル、鉄に対するフェロセン、チタンに対するＴｉ（Ｎ（ＣＨ３）２）４および／もしくはＴｉ（Ｎ（Ｃ２Ｈ５）２）４、タンタルに対するpentrkisジメチルアミドタンタル、コバルトに対するＣｏ２（Ｃｏ）８、プラチナに対するＰｔ（Ｃ２Ｈ５Ｃ５Ｈ４）（ＣＨ３）３を含む。例えば、ＴｉＣｌ４などの金属ハロゲン化合物などの有機金属以外の化合物が代わりに使用されてもよい。誘導結合高温エッチングリアクタにおける例示的な条件は、３００℃から約４００℃の基板温度、約５ｍＴｏｒｒから約２００ｍＴｏｒｒのチャンバー圧力、約１００Ｗから約１０００Ｗの誘導／電源電力、０Ｗから約１００Ｗのバイアス電力を含む。金属含有ガスに対する例示的な流速は、約１０ｓｃｃｍから約２００ｓｃｃｍであり、約０ｓｃｃｍから約１０００ｓｃｃｍの適切な不活性キャリアガスは、おそらくプラズマ（すなわち、Ａｒ、Ｈｅ、Ｘｅ、Ｋｒ、Ｎｅおよび／もしくはＮ２）の均一性および密度を改善する。基板温度は、基板が配置されたサセプタもしくは他の支持体の温度によって制御されてもよい。例えば、上述されたリアクタは、プラズマの条件に依存して、プラズマに対する暴露の間に約１０℃から５０℃高い基板温度になるように、３００℃以上の温度にサセプタを設定してもよい。
図３のエッチングおよび図４もしくは図５のプラズマに対する暴露は、材料２８のいずれかの上に支持されたいずれかのマスクとともに生じてもよいし、または、そのようなマスクなしで生じてもよく、図示された図３−図５の断面においては、マスクは材料２８のいずれの上にも示されていない／支持されていない。
少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートを形成する方法の別の例示的な実施形態は、基板１０ｂに関して、図６−図１０を参照して説明される。第一に記述された実施形態と類似する参照番号が適切な箇所に使用され、相違は添え字“ｂ”で示されるか、または異なる参照番号で示される。図６を参照すると、導電性領域３３を含む複数のトランジスタゲート３２は基板１２／１４上に形成される。トランジスタゲートは、少なくとも二つの異なる幅を有してもよいし、そうでなくてもよいが、ゲート３２は図６における幅と等しいものとして示される。図６のトランジスタゲートは、図１におけるゲート１６、１８のうちの一つもしくは他方の例示的な構造を有するか、または他の構造を有する可能性がある。例示的な目的でのみ、導電性領域３３の組成は、第一に記述された実施形態のトランジスタ１６、１８に関連して上述されたものと同一であってもよい。側壁スペーサおよび／もしくはキャップは、トランジスタゲート３２に対して提供されてもよい。
材料３４は、トランジスタゲート３２の導電性領域３３上に提供され、そのような材料は導電性領域３３の最外部とは異なる組成である。さもなければ、例示的な材料および特性は、第一に記述された実施形態における材料２８に関して上述されたあらゆるものを含む。
図７を参照すると、マスク３６は、トランジスタゲート３２のうちの幾つかを被覆するように形成され、マスク３６によって被覆されていないトランジスタゲート３２のうちの他の部分をそのまま残す。あらゆる適切な既存のもしくは未開発のマスクが使用されてもよく、例えば、このようなマスクは全体、もしくは部分的に犠牲的である。例示的な材料は、一つ以上の反射防止層を有する、もしくは有しないフォトレジストを含む。
図８を参照すると、適切なエッチングチャンバー内でマスク３６を形成後、材料３４は、マスク３６によって被覆されていないトランジスタゲート３２上に支持されたものからエッチングされる。例示的なチャンバー、化学および条件は図３の基板を生成するための処理に関連して上述されたあらゆるものを含む。材料３４は、マスク３６によって被覆されていない露出された隣接するトランジスタゲート３２間の範囲よりも十分に小さくエッチングされてもよいし、そうでなくてもよい。図８は、エッチング後に露出された隣接するゲート３２間の範囲の幾つかの材料３４を示す。または、マスク３６によって被覆されていない全ての材料３４が除去される可能性がある。
図９を参照すると、図８のエッチング後にエッチングチャンバー内のそのままの位置で、基板１０ｂは、少なくとも３００℃の基板温度で金属を含むプラズマに暴露される。プラズマに対する暴露は、マスク３６によって被覆されていないトランジスタゲート３２の導電性領域へとプラズマからの金属を拡散させるのに効果的であり、マスク３６によって被覆されたトランジスタゲート３２の仕事関数と比較して、被覆されていないトランジスタゲート３２の仕事関数を改変する。理想的には、マスク３６は、プラズマ由来のあらゆる金属が、被覆された／マスクされたトランジスタゲート３２の導電性領域３３へと拡散することから保護する。例示的な処理条件および化学は、図４および図５の実施形態に関連して上述されたものと同一である。したがって、導電性領域３３は、プラズマに対する暴露前、ならびに暴露後に均質であってもよいし、そうでなくてもよい。金属は、マスク３６によって被覆されていないトランジスタゲート３２の仕事関数に対して影響を与え、それを改変するために、導電性領域３３に均一にもしくは部分的にのみ拡散してもよい。
複数のトランジスタゲートを形成する方法の実施形態は、結果として、異なるゲートに対して少なくとも二つの異なる仕事関数をもたらしてもよいし、そうでなくてもよい。上述された例示的な実施形態は、異なるゲートに対して少なくとも二つの異なる仕事関数を結果としてもたらした。少なくとも二つの異なる仕事関数を結果としてもたらすとは限らない一実施形態の一例は、図１０−図１５における基板１０ｃに関連して示される。第一に記述された実施形態と類似する参照番号が適切な箇所に使用され、相違は、添え字“ｃ”もしくは異なる参照番号で示される。図１０を参照すると、導電性領域４２を有する複数のトランジスタゲート４０は、基板１２／１４上に形成される。例示的な材料および構造は、図１−図９の実施形態に関して上述されたあらゆるものを含む。第一の材料４４は、隣接するトランジスタゲート４０間の上の範囲を含む基板１２／１４上に堆積される。第一の材料４４は、トランジスタゲート４０の導電性領域４２の最外部のものとは異なる組成から成る。例示的な材料および特性は、材料２８／３４に関して上述されたあらゆるものを含む。したがって、例示的な目的で、第一の材料４４は、図１０に示された非平面の最外部表面を有する平面の最外部表面を有してもよいし、そうでなくてもよい。
図１１を参照すると、第一の材料４４は、隣接するトランジスタゲート４０間の範囲から第一の材料４４を除去するが、トランジスタゲート４０の上部および側壁を被覆する第一の材料４４はそのまま残すようにエッチングされる。
図１２を参照すると、第二の材料４６は、隣接するトランジスタゲート４０間の上の範囲を含む基板上に堆積される。第二の材料４６は、第一の材料４４の最外部と同一もしくは異なる組成であってもよい。さらには、第二の材料４６は、図１２に示された平面の最外部表面を有する、平面の最外部表面もしくは非平面の最外部表面を有してもよい。実施例は、材料２８に対して上述されたあらゆる実施例を含む。第二の材料４６は、トランジスタゲート４０の厚さよりも小さい、それと等しい、もしくはそれよりも大きい厚さまで堆積されてもよい。
図１３を参照すると、第二の材料４６は、トランジスタゲート４０のうちの少なくとも幾つかの上に支持されたものからエッチングされるが、隣接するトランジスタゲート４０間の範囲はそのまま残す。図１３は、全トランジスタゲート４０の上に支持されたものから第二の材料４４がエッチングされる一実施形態を示す。このような実施形態は、マスキングとともに実施されてもよいし、マスキングなしで実施されてもよい。
図１４を参照すると、第二の材料４６のエッチング後にエッチングチャンバー内で、第一の材料４４は、トランジスタゲート４０のうちの少なくとも幾つかの上に支持されたものからエッチングされ、図１４は、全トランジスタゲート４０上に支持されたものから第一の材料４４がエッチングされる一実施例を示す。このようなエッチングは、第一の材料４４とは異なる組成から成り、図１４に示されるように選択的エッチングが実施される第二の材料４６に対して選択的に実施されてもよいし、そうでなくてもよい。とにかく、一実施形態においては、図１３に示されるような第二の材料４６のエッチングは、図１４によって示されたエッチングと同一のエッチングチャンバー内で実施されてもよい。さらには、一実施形態においては、図１４に示されるような、トランジスタゲート４０のうちの少なくとも幾つかの上に支持されたものからの第一の材料４４のエッチングは、図１３の第二の材料のエッチング後にそのままの位置で生じてもよい。図１４における第一の材料４４の例示的なエッチングは、例えば、図３および図８の実施形態のうちのいずれかに関連して上述されたように実施されてもよい。
図１５を参照すると、基板１０ｃは少なくとも３００℃の基板温度で、金属を含むプラズマに対して暴露され、トランジスタゲート４０の仕事関数を改変するためにトランジスタゲート４０の導電性領域４２へとプラズマ由来の金属を拡散させる。このような暴露／露出は、図１４で示されたような、トランジスタゲート４０のうちの少なくとも幾つかの上に支持されたものからの第一の材料４４のエッチング後に、エッチングチャンバー内のそのままの位置で実施される。例示的な処理は、図４、図５および図９の実施形態のうちのいずれかに関して上述されたように実施されてもよい。図１４および図１５によって示されたように、プラズマに対する暴露の間に全トランジスタゲートが露出される場合、全トランジスタゲート４０の仕事関数が改変される。図１６−図１８は、プラズマに対する暴露の間にトランジスタゲートのうちの幾つかの上に、第二の材料のうちの幾つかが残る結果の一部として、少なくとも二つの異なる仕事関数が結果として生じる別の例示的な一実施形態を示す。
具体的には、図１６−図１８は、別の一実施形態の基板１０ｄに対する処理を示す。上述された実施形態と類似する参照番号が適切な箇所に使用され、相違は、添え字“ｄ”もしくは異なる参照番号で示される。図１６は、図１２の実施形態の後の第二の材料４６ｄに関して基板１０ｄの処理を示す。図１６においては、（マスクは図示されていないが）第二の材料４６ｄはマスクされるが、第二の材料４６ｄのうちの幾つかは、外側に露出され、トランジスタゲート４０のうちの（図１６においては、具体的には左側の三つのゲートとして示される）幾つかの上のみに垂直に支持されたものからエッチングされる。
図１７は、その後の処理を示し、その後の処理によって、第一の材料４４は露出されたものの上に支持されたものからエッチングされ、それによって、トランジスタゲート４０の幾つかの上のみがエッチングされる。図１８は、その後の処理を示し、図１７のエッチングが生じるエッチングチャンバー内のそのままの位置で、基板１０ｄは上述されたような金属含有プラズマに対して暴露され、左側の３つに示されたトランジスタゲート４０の導電性領域４２へと金属を拡散させる。
一実施形態においては、一方法は、基板上に導電性領域を含む複数のトランジスタゲートを形成するステップを包含する。トランジスタゲートは、少なくとも二つの異なる幅を有してもよいし、そうでなくてもよい。図１、図６もしくは図１６で上述され、示された複数のトランジスタゲートのうちのいずれも、このようなトランジスタゲートの実施例である。材料は、トランジスタゲートの導電性領域上に提供され、このような材料は、トランジスタゲートの導電性領域の最外部の材料とは異なる組成から成る。材料２８、３４、４４および４６のうちのいずれか一つもしくはそれらの組み合わせは、このような材料の実施例である。さらには、例えば、第一の材料４４および第二の材料４６の組み合わせもまた、第一の材料４４がトランジスタゲート４０間の範囲に及ばないように除去されるかどうかに関わらず、このような材料の一実施例である。したがって、ここで使用される、ならびに、本文書の別の個所で使用される“材料”とは、均質性を必要とせず、複数の異なる組成および／もしくは密度領域および／もしくは層を含んでもよい。
エッチングチャンバー内で、材料は、トランジスタゲートの導電性領域上に支持されたものからブランケットエッチングされる。例示的なチャンバー、化学、および条件は、材料２８、３４および４４のうちのいずれかのエッチングとともに上述されたものと同一である。例示的な目的でのみ、図１３から図１４へと進行する処理は、このような一実施形態を示すものと考えられ、それによって、材料４４は、ゲート４０の導電性領域４２上に支持されたものからブランケットエッチングされるものとして示される。または、例示的な目的でのみ、図２および図６の基板は、図示された全トランジスタゲートの導電性領域上に支持されたものから、材料２８および３４を其々除去するために、ブランケットエッチングされてもよい。
その後、ブランケットエッチング後のエッチングチャンバー内のそのままの位置で、基板は、少なくとも３００℃の基板温度で金属を含むプラズマに対して暴露され、トランジスタゲートの仕事関数を改変するために、トランジスタゲートの導電性領域へとプラズマ由来の金属を拡散させる。これらを実施するための例示的な技術、条件および化学は、図４、図５、図９、図１５および図１８のうちのいずれかの処理に関して上述されたものと同一であってもよい。
図１３を参照すると、第二の材料４６は、トランジスタゲート４０のうちの少なくとも幾つかの上に支持されたものからエッチングされるが、隣接するトランジスタゲート４０間の範囲はそのまま残す。図１３は、全トランジスタゲート４０の上に支持されたものから第二の材料４６がエッチングされる一実施形態を示す。このような実施形態は、マスキングとともに実施されてもよいし、マスキングなしで実施されてもよい。

Claims (35)

  1. 少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートを形成する方法であって、
    基板上に第一および第二のトランジスタゲートを形成するステップであって、前記第一のゲートは第一の幅を有し、前記第二のゲートは第二の幅を有し、前記第一の幅は前記第二の幅よりも狭い、ステップと、
    前記第一および第二のゲート上を含む前記基板上に材料を堆積するステップと、
    エッチングチャンバー内で、前記第一のゲートの導電性材料を露出するため、ならびに、前記材料によって被覆された前記第二のゲートをそのまま残し、前記第二のゲート上に支持された前記材料の厚さを減少させるために、前記第一および第二のゲートの双方の上から前記材料をエッチングするステップと、
    前記エッチングするステップの後に前記エッチングチャンバー内のそのままの位置で、前記第二のゲートの仕事関数と比較して、前記第一のゲートの仕事関数を改変するために、前記第一のゲートへと金属を拡散させるために、少なくとも３００℃の基板温度で前記金属を含むプラズマに前記基板を暴露するステップと、
    を含む、
    ことを特徴とする方法。
  2. 前記第二のゲート上に支持された前記材料は、前記暴露するステップの間、前記金属のうちのいずれかが前記第二のゲートへと拡散することから保護する、
    ことを特徴とする請求項１に記載の方法。
  3. 前記暴露するステップもまた、前記第二のゲート上に支持された前記材料へと前記金属を拡散させる、
    ことを特徴とする請求項１に記載の方法。
  4. 前記第二のゲート上に支持された前記材料は、前記暴露するステップの間、前記金属のうちのいずれかが前記第二のゲートへと拡散することから保護する、
    ことを特徴とする請求項３に記載の方法。
  5. 前記金属のうちの幾つかもまた、前記第二のゲートへと拡散する、
    ことを特徴とする請求項３に記載の方法。
  6. 第一の領域内の前記基板上に前記複数の第一のゲートを形成するステップ、前記堆積するステップ、エッチングするステップ、および暴露するステップは、前記複数の第一のゲートに対して生じる、
    ことを特徴とする請求項１に記載の方法。
  7. 前記第一の領域とは異なる第二の領域内の前記基板上に前記複数の第二のゲートを形成するステップを含み、前記堆積するステップおよびエッチングするステップは前記複数の第二のゲートに関して生じる、
    ことを特徴とする請求項６に記載の方法。
  8. 前記材料は、前記第一および第二のゲートの各々の厚さよりも小さい厚さまで堆積される、
    ことを特徴とする請求項１に記載の方法。
  9. 前記材料は実質的に整合されて堆積され、非平面の最外部表面を有する、
    ことを特徴とする請求項８に記載の方法。
  10. 前記材料は前記第一および第二のゲートの各々の厚さよりも大きい厚さまで堆積され、前記材料は、平面の最外部表面を有するように堆積される、
    ことを特徴とする請求項１に記載の方法。
  11. 前記プラズマにおける前記金属は、有機金属化合物由来である、
    ことを特徴とする請求項１に記載の方法。
  12. 前記エッチングするステップおよび暴露するステップは、前記材料のうちのいずれかの上に支持されたいかなるマスクなしでも生じる、
    ことを特徴とする請求項１に記載の方法。
  13. 少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートを形成する方法であって、
    基板上に複数のトランジスタゲートを形成するステップであって、前記複数のトランジスタゲートは導電性領域を含む、ステップと、
    前記複数のトランジスタゲートの前記導電性領域上に材料を提供するステップであって、前記材料は、前記複数のトランジスタゲートの前記導電性領域の最外部とは異なる組成を有する、ステップと、
    前記材料を提供するステップの後、前記複数のトランジスタゲートのうちの幾つかを被覆し、マスクによって被覆されていない前記複数のトランジスタゲートのうちの他の物をそのまま残すように前記マスクを形成するステップと、
    エッチングチャンバー内で前記マスクを形成するステップの後、前記マスクによって被覆されていない前記複数のトランジスタゲート上に支持されたものから前記材料をエッチングするステップと、
    前記エッチングするステップの後に前記エッチングチャンバー内のそのままの位置で、前記マスクによって被覆された前記複数のトランジスタゲートの仕事関数と比較して、前記マスクによって被覆されていない前記複数のトランジスタゲートの仕事関数を改変するために、前記マスクによって被覆されていない前記複数のトランジスタゲートの前記導電性領域へと金属を拡散させるために、少なくとも３００℃の基板温度で前記金属を含むプラズマへと前記基板を暴露するステップと、
    を含む、
    ことを特徴とする方法。
  14. 前記材料は絶縁性である、
    ことを特徴とする請求項１３に記載の方法。
  15. 前記材料は導電性もしくは半導電性である、
    ことを特徴とする請求項１３に記載の方法。
  16. 前記マスクは、前記金属のうちのいずれかが前記マスクによって被覆された前記複数のトランジスタゲートの前記導電性領域へ拡散することから保護する、
    ことを特徴とする請求項１３に記載の方法。
  17. 前記導電性領域のうちの少なくとも前記最外部は、少なくとも一つの元素形態金属もしくは元素形態金属の合金を含む、
    ことを特徴とする請求項１３に記載の方法。
  18. 前記導電性領域の全ては、本質的に、一つ以上の元素形態金属もしくは元素形態金属の合金から成る、
    ことを特徴とする請求項１７に記載の方法。
  19. 前記導電性領域のうちの少なくとも前記最外部は、導電性を有するようにドープされたポリシリコンを含み、前記暴露するステップは、前記導電性領域内に導電性金属シリサイドを形成する、
    ことを特徴とする請求項１３に記載の方法。
  20. 前記プラズマにおける前記金属は、有機金属化合物由来である、
    ことを特徴とする請求項１３に記載の方法。
  21. 前記材料は、非平面の最外部表面を有するように堆積される、
    ことを特徴とする請求項１３に記載の方法。
  22. 前記材料は、平面の最外部表面を有するように堆積される、
    ことを特徴とする請求項１３に記載の方法。
  23. 複数のトランジスタゲートを形成する方法であって、
    基板上に複数のトランジスタゲートを形成するステップであって、前記複数のトランジスタゲートは導電性領域を含む、ステップと、
    前記複数の隣接するトランジスタゲート上およびその間の範囲を含む前記基板上に第一の材料を堆積するステップであって、前記第一の材料は、前記複数のトランジスタゲートの前記導電性領域の最外部とは異なる組成を有する、ステップと、
    前記複数の隣接するトランジスタゲート間の範囲から前記第一の材料を除去し、ならびに、前記複数のトランジスタゲートの複数の上部および複数の側壁を被覆する前記第一の材料をそのまま残すために前記第一の材料をエッチングするステップと、
    前記第一の材料をエッチングするステップの後に、前記複数の隣接するトランジスタゲート上およびその間の範囲を含む前記基板上に第二の材料を堆積するステップと、
    前記複数のトランジスタゲートのうちの少なくとも幾つかの上に支持されたものから前記第二の材料をエッチングするステップであって、前記隣接する複数のトランジスタゲート間の範囲をそのまま残す、ステップと、
    エッチングチャンバー内で、前記第二の材料をエッチングするステップの後に、前記複数のトランジスタゲートのうちの前記少なくとも幾つかの上に支持されたものから前記第一の材料をエッチングするステップと、
    前記エッチングチャンバー内のそのままの位置で、前記複数のトランジスタゲートのうちの前記少なくとも幾つかの上に支持されたものから前記第一の材料を前記エッチングするステップの後、前記複数のトランジスタゲートのうちの前記少なくとも幾つかの仕事関数を改変するために、前記複数のトランジスタゲートのうちの前記少なくとも幾つかの前記導電性領域へと金属を拡散させるために、少なくとも３００℃の基板温度で、前記金属を含むプラズマに対して前記基板を暴露するステップと、
    を含む、
    ことを特徴とする方法。
  24. 前記第二の材料は、平面の最外部表面を有するように堆積される、
    ことを特徴とする請求項２３に記載の方法。
  25. 前記第一の材料は、非平面の最外部表面を有するように堆積される、
    ことを特徴とする請求項２４に記載の方法。
  26. 前記第二の材料をエッチングするステップは、前記チャンバー内で生じ、前記複数のトランジスタゲートのうちの前記少なくとも幾つかの上に支持されたものから前記第一の材料を前記エッチングするステップは、その後でそのままの位置で生じる、
    ことを特徴とする請求項２３に記載の方法。
  27. 前記複数のトランジスタゲートのうちの幾つかのみの上に支持されたものから前記第二の材料をエッチングするステップを含む、
    ことを特徴とする請求項２３に記載の方法。
  28. 前記複数のトランジスタゲートの全ての上に支持されたものから、前記第二の材料をエッチングするステップを含む、
    ことを特徴とする請求項２３に記載の方法。
  29. 前記プラズマにおける前記金属は、有機金属化合物由来である、
    ことを特徴とする請求項２３に記載の方法。
  30. 少なくとも二つの異なる幅を有するように、前記複数のトランジスタゲートを形成するステップを含む、
    ことを特徴とする請求項２３に記載の方法。
  31. 複数のトランジスタゲートを形成する方法であって、
    基板上に複数のトランジスタゲートを形成するステップであって、前記複数のトランジスタゲートは導電性領域を含む、ステップと、
    前記複数のトランジスタゲートの前記導電性領域上に材料を提供するステップであって、前記材料は、前記複数のトランジスタゲートの前記導電性領域の最外部とは異なる組成である、ステップと、
    エッチングチャンバー内で、前記複数のトランジスタゲートの前記導電性領域上に支持されたものから前記材料をブランケットエッチングするステップと、
    前記エッチングチャンバー内のそのままの位置で、前記エッチングするステップの後、前記複数のトランジスタゲートの仕事関数を改変するために、前記複数のトランジスタゲートの前記導電性領域へと金属を拡散させるために、少なくとも３００℃の基板温度で、前記金属を含むプラズマへと前記基板を暴露するステップと、
    を含む、
    ことを特徴とする方法。
  32. 前記導電性領域は、前記暴露するステップの後に均質ではない、
    ことを特徴とする請求項３１に記載の方法。
  33. 前記導電性領域は、前記暴露するステップの前に均質である、
    ことを特徴とする請求項３２に記載の方法。
  34. 前記導電性領域は、前記暴露するステップの前と後に均質である、
    ことを特徴とする請求項３１に記載の方法。
  35. 前記プラズマにおける前記金属は、有機金属化合物由来である、
    ことを特徴とする請求項３１に記載の方法。
JP2011534644A 2008-11-05 2009-10-23 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法 Active JP5333977B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/265,070 2008-11-05
US12/265,070 US7824986B2 (en) 2008-11-05 2008-11-05 Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
PCT/US2009/061823 WO2010053720A2 (en) 2008-11-05 2009-10-23 Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions

Publications (2)

Publication Number Publication Date
JP2012507865A true JP2012507865A (ja) 2012-03-29
JP5333977B2 JP5333977B2 (ja) 2013-11-06

Family

ID=42131944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011534644A Active JP5333977B2 (ja) 2008-11-05 2009-10-23 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法

Country Status (8)

Country Link
US (3) US7824986B2 (ja)
EP (1) EP2342740B1 (ja)
JP (1) JP5333977B2 (ja)
KR (1) KR101173799B1 (ja)
CN (1) CN102203923B (ja)
SG (2) SG177976A1 (ja)
TW (1) TWI397975B (ja)
WO (1) WO2010053720A2 (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
US8860174B2 (en) * 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
IT1401141B1 (it) * 2010-07-26 2013-07-12 Indena Spa Formulazioni contenenti estratti di echinacea angustifolia e di zingiber officinale utili nella riduzione dell'infiammazione e del dolore periferico
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US9269833B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for hybrid MOS capacitors in replacement gate process
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
JP2013172082A (ja) * 2012-02-22 2013-09-02 Toshiba Corp パターン形成方法、半導体装置の製造方法および塗布装置
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US8896035B2 (en) 2012-10-22 2014-11-25 International Business Machines Corporation Field effect transistor having phase transition material incorporated into one or more components for reduced leakage current
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
KR102055379B1 (ko) 2013-08-08 2019-12-13 삼성전자 주식회사 트라이-게이트를 포함하는 반도체 소자 및 그 제조 방법
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
CN104779205B (zh) * 2014-01-15 2018-06-26 南方科技大学 一种集成不同厚度金属层以调节功函数的方法
CN105225949B (zh) * 2014-05-26 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
WO2017213638A1 (en) * 2016-06-08 2017-12-14 Intel Corporation Quantum dot devices with doped regions
WO2017213640A1 (en) * 2016-06-08 2017-12-14 Intel Corporation Quantum dot devices
WO2017213648A1 (en) * 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with doped conductive pathways
WO2017213649A1 (en) * 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with double quantum well structures
WO2017213650A1 (en) * 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with trenched substrates
WO2017213658A1 (en) * 2016-06-10 2017-12-14 Intel Corporation Gate patterning for quantum dot devices
WO2018031006A1 (en) 2016-08-10 2018-02-15 Intel Corporation Quantum dot array devices
JP6938611B2 (ja) 2016-08-10 2021-09-22 インテル・コーポレーション 量子ドットデバイス、量子ドットデバイスを操作する方法、量子ドットデバイスを製造する方法および量子コンピューティングデバイス
WO2018031027A1 (en) * 2016-08-12 2018-02-15 Intel Corporation Quantum dot array devices
CN109643726A (zh) 2016-08-30 2019-04-16 英特尔公司 量子点装置
WO2018044267A1 (en) * 2016-08-30 2018-03-08 Intel Corporation Quantum dot devices
US9997519B1 (en) 2017-05-03 2018-06-12 International Business Machines Corporation Dual channel structures with multiple threshold voltages
US10037919B1 (en) 2017-05-31 2018-07-31 Globalfoundries Inc. Integrated single-gated vertical field effect transistor (VFET) and independent double-gated VFET
US11616126B2 (en) 2018-09-27 2023-03-28 Intel Corporation Quantum dot devices with passive barrier elements in a quantum well stack between metal gates

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613332A (ja) * 1992-04-28 1994-01-21 Nippon Telegr & Teleph Corp <Ntt> プラズマｃｖｄ法および半導体装置の製造方法
JP2006100403A (ja) * 2004-09-28 2006-04-13 Fujitsu Ltd 電界効果型トランジスタおよびその製造方法
JP2006173633A (ja) * 2004-12-16 2006-06-29 Samsung Electronics Co Ltd イレーズ効率を改善した不揮発性メモリ素子及び製造方法
JP2007208242A (ja) * 2005-12-23 2007-08-16 Interuniv Micro Electronica Centrum Vzw ゲート電極の高さの制御方法
JP2007251030A (ja) * 2006-03-17 2007-09-27 Renesas Technology Corp 半導体装置の製造方法および半導体装置
WO2007139041A1 (ja) * 2006-05-25 2007-12-06 Nec Corporation 金属化合物層の形成方法、半導体装置の製造方法及び金属化合物層の形成装置

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US714858A (en) * 1902-04-18 1902-12-02 William R Brixey Manufacture of crude kerite.
US4636834A (en) 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
US4714519A (en) 1987-03-30 1987-12-22 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US5013680A (en) 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5122848A (en) 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
KR100362751B1 (ko) 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
US5547890A (en) 1995-05-05 1996-08-20 Vanguard International Semiconductor Corporation DRAM cell with a cradle-type capacitor
KR100202633B1 (ko) * 1995-07-26 1999-06-15 구본준 반도체 소자 제조방법
US5714412A (en) 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
TW377496B (en) 1997-01-15 1999-12-21 United Microelectronics Corp Method of manufacturing read-only memory structure
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6191470B1 (en) 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5909618A (en) 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US5960270A (en) 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
US5953614A (en) 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6121100A (en) 1997-12-31 2000-09-19 Intel Corporation Method of fabricating a MOS transistor with a raised source/drain extension
US6187619B1 (en) * 1998-02-17 2001-02-13 Shye-Lin Wu Method to fabricate short-channel MOSFETs with an improvement in ESD resistance
US5963469A (en) 1998-02-24 1999-10-05 Micron Technology, Inc. Vertical bipolar read access for low voltage memory cell
US6259142B1 (en) 1998-04-07 2001-07-10 Advanced Micro Devices, Inc. Multiple split gate semiconductor device and fabrication method
US6696746B1 (en) 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
US5941701A (en) 1998-07-14 1999-08-24 Ceramoptec Ind Inc Device and method to treat oral disease in felines
KR100304717B1 (ko) 1998-08-18 2001-11-15 김덕중 트렌치형게이트를갖는반도체장치및그제조방법
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US6225669B1 (en) 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
US6373114B1 (en) 1998-10-23 2002-04-16 Micron Technology, Inc. Barrier in gate stack for improved gate dielectric integrity
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US6130453A (en) 1999-01-04 2000-10-10 International Business Machines Corporation Flash memory structure with floating gate in vertical trench
US6291282B1 (en) * 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
KR100282452B1 (ko) 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
US6373111B1 (en) 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6383879B1 (en) 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
US6956263B1 (en) 1999-12-28 2005-10-18 Intel Corporation Field effect transistor structure with self-aligned raised source/drain extensions
US6343114B1 (en) 1999-12-30 2002-01-29 Turnstone Systems, Inc. Remotely addressable maintenance unit
JP3851752B2 (ja) 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
KR100327434B1 (ko) 2000-05-01 2002-03-13 박종섭 반도체 소자의 구조
KR100819730B1 (ko) 2000-08-14 2008-04-07 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US6294434B1 (en) * 2000-09-27 2001-09-25 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer on a polysilicon gate structure and on a source/drain region of a MOSFET device
GB0028031D0 (en) 2000-11-17 2001-01-03 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture
US6552401B1 (en) 2000-11-27 2003-04-22 Micron Technology Use of gate electrode workfunction to improve DRAM refresh
US6300177B1 (en) 2001-01-25 2001-10-09 Chartered Semiconductor Manufacturing Inc. Method to form transistors with multiple threshold voltages (VT) using a combination of different work function gate materials
US20020132473A1 (en) 2001-03-13 2002-09-19 Applied Materials ,Inc. Integrated barrier layer structure for copper contact level metallization
JP4236848B2 (ja) 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP2002305254A (ja) * 2001-04-05 2002-10-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6498062B2 (en) 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
DK1425272T3 (da) 2001-08-31 2011-11-21 Novartis Ag Optiske isomerer af en iloperidon-metabolit
US6534402B1 (en) * 2001-11-01 2003-03-18 Winbond Electronics Corp. Method of fabricating self-aligned silicide
US6610576B2 (en) 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
US6653698B2 (en) * 2001-12-20 2003-11-25 International Business Machines Corporation Integration of dual workfunction metal gate CMOS devices
US6630720B1 (en) 2001-12-26 2003-10-07 Advanced Micro Devices, Inc. Asymmetric semiconductor device having dual work function gate and method of fabrication
US6794234B2 (en) * 2002-01-30 2004-09-21 The Regents Of The University Of California Dual work function CMOS gate technology based on metal interdiffusion
US6562713B1 (en) * 2002-02-19 2003-05-13 International Business Machines Corporation Method of protecting semiconductor areas while exposing a gate
KR100502407B1 (ko) 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
US6806123B2 (en) 2002-04-26 2004-10-19 Micron Technology, Inc. Methods of forming isolation regions associated with semiconductor constructions
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US7045406B2 (en) * 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US7316950B2 (en) * 2003-04-22 2008-01-08 National University Of Singapore Method of fabricating a CMOS device with dual metal gate electrodes
KR100505113B1 (ko) 2003-04-23 2005-07-29 삼성전자주식회사 모스 트랜지스터 및 그 제조방법
US20060141728A1 (en) 2003-06-03 2006-06-29 Koninklijke Philips Electronics N.V. Formation of junctions and silicides with reduced thermal budget
KR100511045B1 (ko) 2003-07-14 2005-08-30 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
US7112483B2 (en) * 2003-08-29 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a device having multiple silicide types
KR100488546B1 (ko) * 2003-08-29 2005-05-11 삼성전자주식회사 트랜지스터의 제조방법
US6844591B1 (en) 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
US7029966B2 (en) 2003-09-18 2006-04-18 International Business Machines Corporation Process options of forming silicided metal gates for advanced CMOS devices
US6963108B1 (en) 2003-10-10 2005-11-08 Advanced Micro Devices, Inc. Recessed channel
JP4085051B2 (ja) 2003-12-26 2008-04-30 株式会社東芝 半導体装置およびその製造方法
US7148104B2 (en) 2004-03-10 2006-12-12 Promos Technologies Inc. Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines, wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other, and non-volatile memory structures
US7262089B2 (en) 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7285829B2 (en) 2004-03-31 2007-10-23 Intel Corporation Semiconductor device having a laterally modulated gate workfunction and method of fabrication
US7226826B2 (en) * 2004-04-16 2007-06-05 Texas Instruments Incorporated Semiconductor device having multiple work functions and method of manufacture therefor
KR100614240B1 (ko) 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
JP2006013332A (ja) 2004-06-29 2006-01-12 Sumitomo Electric Ind Ltd コネクタ、その製造方法および接続方法ならびに接続した電子装置
KR100629263B1 (ko) 2004-07-23 2006-09-29 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
US7122425B2 (en) 2004-08-24 2006-10-17 Micron Technology, Inc. Methods of forming semiconductor constructions
US7795094B2 (en) 2004-09-02 2010-09-14 Micron Technology, Inc. Recessed gate dielectric antifuse
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7611943B2 (en) 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
KR100719340B1 (ko) 2005-01-14 2007-05-17 삼성전자주식회사 듀얼 게이트 전극을 갖는 반도체 소자 및 그 형성 방법
KR100632953B1 (ko) 2005-03-07 2006-10-12 삼성전자주식회사 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법
US7244659B2 (en) 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7214621B2 (en) 2005-05-18 2007-05-08 Micron Technology, Inc. Methods of forming devices associated with semiconductor constructions
JP4591827B2 (ja) 2005-05-24 2010-12-01 エルピーダメモリ株式会社 リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7202535B2 (en) 2005-07-14 2007-04-10 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
JP5114881B2 (ja) * 2005-07-26 2013-01-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
US7332433B2 (en) * 2005-09-22 2008-02-19 Sematech Inc. Methods of modulating the work functions of film layers
KR100689840B1 (ko) 2005-10-04 2007-03-08 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법
EP1772898A1 (en) * 2005-10-06 2007-04-11 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a silicide gate
US7349232B2 (en) 2006-03-15 2008-03-25 Micron Technology, Inc. 6F2 DRAM cell design with 3F-pitch folded digitline sense amplifier
US7902597B2 (en) 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
US8860174B2 (en) 2006-05-11 2014-10-14 Micron Technology, Inc. Recessed antifuse structures and methods of making the same
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
US20070262395A1 (en) 2006-05-11 2007-11-15 Gibbons Jasper S Memory cell access devices and methods of making the same
KR100770536B1 (ko) * 2006-07-19 2007-10-25 동부일렉트로닉스 주식회사 고전압 반도체 소자 및 이의 제조 방법
US7494878B2 (en) * 2006-10-25 2009-02-24 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of forming the same
US20080146012A1 (en) * 2006-12-15 2008-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Novel method to adjust work function by plasma assisted metal incorporated dielectric
US7629655B2 (en) * 2007-03-20 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multiple silicide regions
US7723192B2 (en) * 2008-03-14 2010-05-25 Advanced Micro Devices, Inc. Integrated circuit long and short channel metal gate devices and method of manufacture
US7875919B2 (en) 2008-03-31 2011-01-25 International Business Machines Corporation Shallow trench capacitor compatible with high-K / metal gate
US7824986B2 (en) 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613332A (ja) * 1992-04-28 1994-01-21 Nippon Telegr & Teleph Corp <Ntt> プラズマｃｖｄ法および半導体装置の製造方法
JP2006100403A (ja) * 2004-09-28 2006-04-13 Fujitsu Ltd 電界効果型トランジスタおよびその製造方法
JP2006173633A (ja) * 2004-12-16 2006-06-29 Samsung Electronics Co Ltd イレーズ効率を改善した不揮発性メモリ素子及び製造方法
JP2007208242A (ja) * 2005-12-23 2007-08-16 Interuniv Micro Electronica Centrum Vzw ゲート電極の高さの制御方法
JP2007251030A (ja) * 2006-03-17 2007-09-27 Renesas Technology Corp 半導体装置の製造方法および半導体装置
WO2007139041A1 (ja) * 2006-05-25 2007-12-06 Nec Corporation 金属化合物層の形成方法、半導体装置の製造方法及び金属化合物層の形成装置

Also Published As

Publication number Publication date
US7824986B2 (en) 2010-11-02
EP2342740B1 (en) 2014-04-02
SG177975A1 (en) 2012-02-28
TW201027673A (en) 2010-07-16
US8034687B2 (en) 2011-10-11
EP2342740A4 (en) 2012-12-19
US20120021594A1 (en) 2012-01-26
US20110039404A1 (en) 2011-02-17
JP5333977B2 (ja) 2013-11-06
WO2010053720A3 (en) 2010-07-08
CN102203923B (zh) 2014-09-03
US8524561B2 (en) 2013-09-03
SG177976A1 (en) 2012-02-28
TWI397975B (zh) 2013-06-01
EP2342740A2 (en) 2011-07-13
KR20110084221A (ko) 2011-07-21
WO2010053720A2 (en) 2010-05-14
CN102203923A (zh) 2011-09-28
US20100112808A1 (en) 2010-05-06
KR101173799B1 (ko) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5333977B2 (ja) 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法
JP5492842B2 (ja) 半導体素子
KR20080060376A (ko) 반도체 소자의 제조방법
US9859402B2 (en) Method of using an ion implantation process to prevent a shorting issue of a semiconductor device
KR100753138B1 (ko) 반도체 소자 제조방법
US20060186491A1 (en) Methods of forming semiconductor devices having metal gate electrodes and related devices
KR100739964B1 (ko) 반도체 소자의 제조방법
KR100818653B1 (ko) 반도체소자의 게이트 형성 방법
KR20090000880A (ko) 반도체소자의 게이트 형성방법
KR20050008050A (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
KR100398574B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR20050059924A (ko) 반도체 소자의 게이트 전극 형성방법
KR20080089030A (ko) 반도체 소자의 리세스 게이트 제조방법
KR101204662B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR20090038150A (ko) 반도체 소자의 제조방법
KR20000061321A (ko) 모스 트랜지스터 제조방법
KR20060029376A (ko) 비휘발성 메모리소자의 제조방법
KR20050002042A (ko) 텅스텐 및 실리콘의 공존 상태의 반도체 장치 제조공정에서 선택적 실리콘 산화막 형성 방법
US20070128842A1 (en) Method for fabricating semiconductor device
KR20070073442A (ko) 반도체소자의 제조 방법
KR20090109388A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법
KR20090016880A (ko) 게이트패턴 제조 방법
KR20060062135A (ko) 반도체 소자의 게이트 형성방법
KR20070002321A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130719

R150 Certificate of patent or registration of utility model

Ref document number: 5333977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250