CN105225949B - 一种半导体器件的制造方法和电子装置 - Google Patents

一种半导体器件的制造方法和电子装置 Download PDF

Info

Publication number
CN105225949B
CN105225949B CN201410226180.5A CN201410226180A CN105225949B CN 105225949 B CN105225949 B CN 105225949B CN 201410226180 A CN201410226180 A CN 201410226180A CN 105225949 B CN105225949 B CN 105225949B
Authority
CN
China
Prior art keywords
dummy grid
gate
semiconductor devices
manufacturing
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410226180.5A
Other languages
English (en)
Other versions
CN105225949A (zh
Inventor
赵简
王杭萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410226180.5A priority Critical patent/CN105225949B/zh
Priority to US14/686,618 priority patent/US9646840B2/en
Publication of CN105225949A publication Critical patent/CN105225949A/zh
Application granted granted Critical
Publication of CN105225949B publication Critical patent/CN105225949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，通过将第一伪栅极、第二伪栅极与多晶硅栅极去除一定的厚度，使得保护层位于多晶硅栅极上方的部分低于栅极金属层，再通过选择合适的保护层使得CMP工艺所采用的研磨浆料对保护层的去除率低于对栅极金属层的去除率，因此，保护层可以在对栅极金属层进行CMP时保护多晶硅栅极免受过度去除，因而可以提高半导体器件的性能和良率。本发明的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

Description

一种半导体器件的制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。
背景技术
在半导体技术领域中，高k金属栅极技术成为32nm及以下工艺节点(例如28nm)的主流技术。采用铝或铝合金作为金属栅极可以兼顾性能和成本上的优势，因此铝栅极被广泛使用。在采用铝栅极的高k金属栅极制程中，铝栅极的化学机械抛光(CMP)是一个非常重要的工艺。
为了增大间隙填充的空间，铝栅极的CMP工艺通常被分成两个步骤来实现：对N型晶体管的铝栅极的CMP与对P型晶体管的铝栅极的CMP。
由于现有的CMP工艺所采用的研磨浆料对多晶硅的去除速率高于对铝的去除速率，因此，在对P型晶体管的铝栅极进行CMP的过程中，往往会对多晶硅栅极造成过抛光(over polish)。并且，在对N型晶体管的铝栅极进行CMP的过程中，也会出现对多晶硅栅极造成过抛光的情况。
图1示意了一种半导体器件的制造方法的相关步骤形成的结构的示意图，其主要示出了在层间介电层CMP、P型晶体管(PMOS)铝栅极CMP、N型晶体管铝栅极CMP三个步骤之后，多晶硅栅极晶体管区、N型铝栅极晶体区、P型铝栅极晶体管区的栅极高度变化。可见，位于多晶硅栅极晶体管区域的多晶硅栅极的高度因过抛光而被显著降低，而这将严重影响最终制得的半导体器件的性能和良率。
此外，如果为了避免过抛光对多晶硅栅极高度的影响而减小抛光量，则有可能造成桥接的问题，也将严重影响半导体器件的良率。
由此可见，现有技术中存在着如下问题：由于CMP工艺所采用的研磨浆料对多晶硅比金属栅极材料(例如：铝)具有更高的去除速率，容易导致对多晶硅栅极晶体管的多晶硅栅极的过抛光，而这会造成制得的半导体器件的良率和性能的下降。
因此，为解决上述技术问题，有必要提出一种新的半导体器件的制造方法和电子装置。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法和电子装置，可以在对金属栅极进行CMP时保护多晶硅栅极免受过度去除。
本发明的一个实施例提供一种半导体器件的制造方法，该方法包括：
步骤S101：提供包括半导体衬底以及分别位于所述半导体衬底的第一类型金属栅极晶体管区、第二类型金属栅极晶体管区和多晶硅栅极晶体管区的第一伪栅极、第二伪栅极和多晶硅栅极的前端器件，在所述半导体衬底上形成层间介电层；
步骤S102：通过刻蚀工艺将所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极去除一定的厚度；
步骤S103：形成覆盖所述第一伪栅极、所述第二伪栅极、所述多晶硅栅极以及所述层间介电层的保护层以使所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极低于所述层间介电层；
步骤S104：通过刻蚀工艺去除所述保护层位于所述第一类型金属栅极晶体管区的部分，并去除所述第一伪栅极；
步骤S105：在所述第一伪栅极原来的位置形成第一功函数金属层以及位于所述第一功函数金属层之上的栅极金属层；
步骤S106：通过CMP工艺去除所述栅极金属层与所述第一功函数金属层高于所述保护层的部分以形成第一金属栅极，其中所述CMP工艺所采用的研磨浆料对所述保护层的去除率低于对所述栅极金属层的去除率。
可选地，在所述步骤S102中，所述刻蚀工艺包括湿法刻蚀，其中，所述湿法刻蚀采用的刻蚀剂包括TMAH，工艺时间为60～300S。
可选地，在所述步骤S102中，所述工艺时间为180S。
可选地，在所述步骤S102中，所述第一伪栅极、所述第二伪栅极与多晶硅栅极被去除的厚度为
可选地，在所述步骤S101中，所述第一伪栅极、所述第二伪栅极与多晶硅栅极在同一工艺中形成，且三者的高度相同。
可选地，在所述步骤S101中，形成所述层间介电层的方法包括：
在所述半导体衬底上沉积介电材料；
通过CMP工艺去除所述介电材料高于所述第一伪栅极、所述第二伪栅极以及所述多晶硅栅极的部分。
可选地，在所述步骤S103中，所述保护层的材料包括氮化钛。
可选地，在所述步骤S103中，形成所述保护层的方法包括沉积法。
可选地，在所述步骤S104中，在去除所述保护层位于所述第一类型金属栅极晶体管区的部分之前，在所述保护层之上形成在所述第一类型金属栅极晶体管区的上方具有开口的掩膜层。
可选地，在所述步骤S105中，所述栅极金属层的材料包括铝或铝合金。
可选地，在所述步骤S106中，所述CMP工艺还去除所述保护层。
可选地，在所述步骤S106中，所述CMP工艺停止于所述多晶硅栅极的上方。
可选地，在所述步骤S106中，所述CMP工艺所采用的研磨浆料对所述第一功函数金属层的去除率低于对所述栅极金属层的去除率。
可选地，在所述步骤S106之后还包括如下步骤：
去除位于所述第二类型金属栅极晶体管区的所述第二伪栅极；
在所述第二伪栅极原来的位置形成第二功函数金属层以及位于其上的第二金属栅极。
其中，在所述步骤S101中，所述第一类型为P型、所述第二类型为N型，或者，所述第一类型为N型、所述第二类型为P型。
本发明的另一个实施例提供一种电子装置，其包括根据如上所述的半导体器件的制造方法制得的半导体器件。
本发明的半导体器件的制造方法，通过将第一伪栅极、第二伪栅极与多晶硅栅极去除一定的厚度，使得保护层位于多晶硅栅极上方的部分低于栅极金属层，再通过选择合适的保护层使得CMP工艺所采用的研磨浆料对保护层的去除率低于对栅极金属层的去除率，因此，保护层可以在对栅极金属层进行CMP时保护多晶硅栅极免受过度去除(过抛光)，因而可以提高半导体器件的性能和良率。本发明的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的一种半导体器件的制造方法的相关步骤形成的结构的示意图；
图2A至2F为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3为本发明的一个实施例的一种半导体器件的制造方法的一种示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图2A至图2F以及图3来描述本发明实施例的半导体器件的制造方法一个示例性方法的详细步骤。其中，图2A至2F为本发明实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图3为本发明实施例的一种半导体器件的制造方法的一种示意性流程图。
本实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供包括半导体衬底100以及位于所述半导体衬底的P型金属栅极晶体管区的第一伪栅极101A、位于所述半导体衬底的N型金属栅极晶体管区的第二伪栅极101B和位于所述半导体衬底的多晶硅栅极晶体管区的多晶硅栅极101C的前端器件，在所述半导体衬底100上形成层间介电层102，如图2A所示。
在本实施例中，前端器件是指已经在半导体衬底上形成一定组件但尚未最终完成整个半导体器件的制造的器件。当然，前端器件的具体结构并不以图2A为限，还可以包括其他组件。
P型金属栅极晶体管区，是指半导体衬底100上用于形成P型金属栅极晶体管的区域。N型金属栅极晶体管区，是指半导体衬底100上用于形成N型金属栅极晶体管的区域。多晶硅栅极晶体管区，是指半导体衬底100上用于形成多晶硅栅极晶体管的区域。
其中，多晶硅栅极晶体管也称普通晶体管，以与高k金属栅极晶体管相区分。多晶硅栅极晶体管可以为N型晶体管，也可以为P型晶体管。
其中，半导体衬底100可以为单晶硅衬底、SOI衬底以及其他合适的衬底。第一伪栅极101A和第二伪栅极101B的材料可以与多晶硅栅极101C相同，也为多晶硅。在一个示例中，第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C的高度相同，并且，第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C可以在同一工艺中形成。虽然图2A示出的第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C的个数均为1个，但实际上，第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C的个数并不以此为限，可以根据实际需要进行设定。
其中，层间介电层102覆盖半导体衬底100并填充第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C三者之间的空隙。
示例性地，形成层间介电层102的方法，可以包括如下步骤：
在半导体衬底100上沉积介电材料；
通过CMP工艺去除介电材料高于第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C的部分，以形成层间介电层102。
步骤A2：通过刻蚀工艺将第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C去除一定的厚度，如图2B所示。
在本实施例中，第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C被去除的厚度可以为经过本步骤，第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C的上方均形成了凹槽101’，即，经过本步骤第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C均低于所述层间介电层102，如图2B所示。
其中，刻蚀工艺可以为湿法刻蚀。示例性地，该湿法刻蚀采用的刻蚀剂为TMAH(四甲基氢氧化铵)，其中，采用TMAH作为刻蚀剂可以保证在对第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C进行刻蚀时不会对其他区域(例如层间介电层)造成不当刻蚀。为保证刻蚀效果，采用TMAH进行刻蚀的时间可以为60～300S，进一步地，可以为180S。
在现有技术中，并不存在步骤A2，本实施例的方法增加将第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C去除一定的厚度的步骤(步骤A2)，是为了保证后续形成的保护层103位于多晶硅栅极101C上方的部分低于后续形成的栅极金属层。而通过使得保护层103位于多晶硅栅极101C上方的部分低于后续形成的栅极金属层，再结合保护层的设置，可以避免多晶硅栅极101C在后续的对栅极金属层进行CMP的工艺中被过度去除(过抛光)。
实验表明，本实施例中对第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C去除的厚度，远远低于现有技术中因CMP工艺的过抛光造成的多晶硅栅极的损耗。
此外，考虑在本步骤中第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C被去除了一定的厚度，为保证最终形成的栅极高度，也可以在最初形成第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C时使它们的高度比预定的栅极高度高出一定的高度(例如：高出的高度可以为该拟去除的厚度)。
步骤A3：形成覆盖第一伪栅极101A、第二伪栅极101B、多晶硅栅极101C以及所述层间介电层102的保护层103，如图2C所示。
其中，保护层103可以为氮化钛(TiN)或其他合适的材料。在后续的对金属栅极(铝栅极)进行CMP的工艺中，CMP所采用的研磨浆料(slurry)对保护层103的去除率低于对金属栅极的去除率。
形成保护层103的方法，可以为沉积法或其他合适的方法。
步骤A4：通过刻蚀工艺去除保护层103位于P型金属栅极晶体管区的部分，并去除位于P型金属栅极晶体管区的第一伪栅极101A，如图2D所示。
其中，在去除保护层103位于P型金属栅极晶体管区的部分之前，可以在保护层103之上形成在P型金属栅极晶体管区的上方具有开口的掩膜层。
在本步骤中，刻蚀工艺可以为干法刻蚀或湿法刻蚀。去除保护层103位于P型金属栅极晶体管区的部分与去除第一伪栅极101A可以在同一刻蚀工艺中完成，也可以采用不同的刻蚀工艺完成。
步骤A5：在第一伪栅极101A原来的位置形成第一功函数金属层104以及位于第一功函数金属层104之上的栅极金属层1050，如图2E所示。
其中，第一功函数金属层104的材料可以铝或其他合适的材料。栅极金属层1050的材料可以为铝、铝合金或其他合适的材料。
形成第一功函数金属层104的方法可以为沉积法或其他合适的方法。形成栅极金属层1050的方法，也可以为沉积法或其他合适的方法。
步骤A6：通过CMP工艺去除栅极金属层1050与第一功函数金属层104的高于保护层103的部分以及保护层103，形成第一金属栅极105，如图2F所示。
其中，可以通过控制CMP工艺使其恰好停止于多晶硅栅极101C的上方，以避免对多晶硅栅极101C的过度抛光。
在本步骤中，也可以不去除保护层103。保留的保护层103可以用于在后续去除第二伪栅极101B时，对多晶硅栅极101C进行保护。
在本步骤中，CMP工艺所采用的研磨浆料对保护层103(例如氮化钛)相对于栅极金属层1050具有低的去除率(remove rate)，同时由于保护层103位于多晶硅栅极101C上方的部分低于栅极金属层1050，因此，保护层103位于多晶硅栅极101C上方的部分可以在CMP工艺中保护多晶硅栅极101C，避免其被过度去除，从而可以解决现有技术中多晶硅栅极101C被过度去除的问题。
此外，基于同样的道理，保护层103位于第二伪栅极101B上方的部分，也可以在CMP工艺中保护第二伪栅极101B，最终可以保证与第二伪栅极101B相对应的金属栅极具有较高的高度。
可选地，也可以使CMP工艺所采用的研磨浆料对所述第一功函数金属层的去除率低于对所述栅极金属层的去除率，这可以进一步保证多晶硅栅极101C的高度。
在步骤A6之后，还可以参照上述的步骤A2至步骤A6，进行如下步骤：
去除位于N型金属栅极晶体管区的第二伪栅极101B；
在第二伪栅极101B原来的位置形成第二功函数金属层以及位于其上的第二金属栅极。
在本实施例中，也可以先在N型金属栅极晶体管区形成金属栅极，然后在P型金属栅极晶体管区形成金属栅极，在此并不进行限定。
其中，可以将P型金属栅极晶体管记作第一类型金属栅极晶体管，将N型金属栅极晶体管记作第二类型金属栅极晶体管。当然，也可以将N型金属栅极晶体管记作第一类型金属栅极晶体管，将P型金属栅极晶体管记作第二类型金属栅极晶体管。
本实施例的半导体器件的制造方法，通过刻蚀工艺将第一伪栅极101A、第二伪栅极101B与多晶硅栅极101C去除一定的厚度，使得保护层103位于多晶硅栅极101C上方的部分低于栅极金属层1050，再通过选择合适的保护层材料使得CMP工艺所采用的研磨浆料对保护层103的去除率低于对栅极金属层1050的去除率，因此，在对栅极金属层进行CMP的工艺中，保护层103可以保护多晶硅栅极101C免受过度去除，保证多晶硅栅极101C的高度。相应地，可以提高制得的半导体器件的性能和良率。
图3示出了本发明实施例提出的一种半导体器件的制造方法的一种示意性流程图，用于简要示出该制造方法的典型流程。
在步骤S101中，提供包括半导体衬底以及分别位于所述半导体衬底的第一类型金属栅极晶体管区、第二类型金属栅极晶体管区和多晶硅栅极晶体管区的第一伪栅极、第二伪栅极和多晶硅栅极的前端器件，在所述半导体衬底上形成层间介电层；
在步骤S102中，通过刻蚀工艺将所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极去除一定的厚度以使所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极低于所述层间介电层；
在步骤S103中，形成覆盖所述第一伪栅极、所述第二伪栅极、所述多晶硅栅极以及所述层间介电层的保护层；
在步骤S104中，通过刻蚀工艺去除所述保护层位于所述第一类型金属栅极晶体管区的部分，并去除所述第一伪栅极；
在步骤S105中，在所述第一伪栅极原来的位置形成第一功函数金属层以及位于所述第一功函数金属层之上的栅极金属层；
在步骤S106中，通过CMP工艺去除所述栅极金属层与所述第一功函数金属层高于所述保护层的部分以形成第一金属栅极，其中所述CMP工艺所采用的研磨浆料对所述保护层的去除率低于对所述栅极金属层的去除率。
实施例二
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件。其中，所述半导体器件为根据实施例一所述的半导体器件的制造方法制造的半导体器件。
示例性地，该半导体器件的制造方法包括如下步骤：
步骤S101：提供包括半导体衬底以及分别位于所述半导体衬底的第一类型金属栅极晶体管区、第二类型金属栅极晶体管区和多晶硅栅极晶体管区的第一伪栅极、第二伪栅极和多晶硅栅极的前端器件，在所述半导体衬底上形成层间介电层；
步骤S102：通过刻蚀工艺将所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极去除一定的厚度以使所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极低于所述层间介电层；
步骤S103：形成覆盖所述第一伪栅极、所述第二伪栅极、所述多晶硅栅极以及所述层间介电层的保护层；
步骤S104：通过刻蚀工艺去除所述保护层位于所述第一类型金属栅极晶体管区的部分，并去除所述第一伪栅极；
步骤S105：在所述第一伪栅极原来的位置形成第一功函数金属层以及位于所述第一功函数金属层之上的栅极金属层；
步骤S106：通过CMP工艺去除所述栅极金属层与所述第一功函数金属层高于所述保护层的部分以形成第一金属栅极，其中所述CMP工艺所采用的研磨浆料对所述保护层的去除率低于对所述栅极金属层的去除率。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。其中，该电子组件可以为任何可行的组件，在此并不进行限定。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (16)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供包括半导体衬底以及分别位于所述半导体衬底的第一类型金属栅极晶体管区、第二类型金属栅极晶体管区和多晶硅栅极晶体管区的第一伪栅极、第二伪栅极和多晶硅栅极的前端器件，在所述半导体衬底上形成层间介电层；
步骤S102：通过刻蚀工艺将所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极去除一定的厚度以使所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极低于所述层间介电层；
步骤S103：形成覆盖所述第一伪栅极、所述第二伪栅极、所述多晶硅栅极以及所述层间介电层的保护层；
步骤S104：通过刻蚀工艺去除所述保护层位于所述第一类型金属栅极晶体管区的部分，并去除所述第一伪栅极；
步骤S105：在所述第一伪栅极原来的位置形成第一功函数金属层以及位于所述第一功函数金属层之上的栅极金属层；
步骤S106：通过CMP工艺去除所述第一类型金属栅极晶体管区、所述第二类型金属栅极晶体管区和所述多晶硅栅极晶体管区的所述栅极金属层与所述第一功函数金属层高于所述保护层的部分以形成第一金属栅极，其中所述CMP工艺所采用的研磨浆料对所述保护层的去除率低于对所述栅极金属层的去除率。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
在所述步骤S102中，所述刻蚀工艺包括湿法刻蚀，其中，所述湿法刻蚀采用的刻蚀剂包括TMAH，工艺时间为60～300S。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述工艺时间为180S。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述第一伪栅极、所述第二伪栅极与多晶硅栅极被去除的厚度为
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述第一伪栅极、所述第二伪栅极与多晶硅栅极在同一工艺中形成，且三者的高度相同。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，形成所述层间介电层的方法包括：
在所述半导体衬底上沉积介电材料；
通过CMP工艺去除所述介电材料高于所述第一伪栅极、所述第二伪栅极以及所述多晶硅栅极的部分。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述保护层的材料包括氮化钛。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述保护层的方法包括沉积法。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，在去除所述保护层位于所述第一类型金属栅极晶体管区的部分之前，在所述保护层之上形成在所述第一类型金属栅极晶体管区的上方具有开口的掩膜层。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，所述栅极金属层的材料包括铝或铝合金。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所述CMP工艺还去除所述保护层。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所述CMP工艺停止于所述多晶硅栅极的上方。
13.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所述CMP工艺所采用的研磨浆料对所述第一功函数金属层的去除率低于对所述栅极金属层的去除率。
14.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106之后还包括如下步骤：
去除位于所述第二类型金属栅极晶体管区的所述第二伪栅极；
在所述第二伪栅极原来的位置形成第二功函数金属层以及位于其上的第二金属栅极。
15.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述第一类型为P型、所述第二类型为N型，或者，所述第一类型为N型、所述第二类型为P型。
16.一种电子装置，其特征在于，包括电子组件以及与所述电子组件电连接的半导体器件，其中所述半导体器件的制造方法包括：
步骤S101：提供包括半导体衬底以及分别位于所述半导体衬底的第一类型金属栅极晶体管区、第二类型金属栅极晶体管区和多晶硅栅极晶体管区的第一伪栅极、第二伪栅极和多晶硅栅极的前端器件，在所述半导体衬底上形成层间介电层；
步骤S102：通过刻蚀工艺将所述第一伪栅极、所述第二伪栅极与所述多晶硅栅极去除一定的厚度；
步骤S103：形成覆盖所述第一伪栅极、所述第二伪栅极、所述多晶硅栅极以及所述层间介电层的保护层；
步骤S104：通过刻蚀工艺去除所述保护层位于所述第一类型金属栅极晶体管区的部分，并去除所述第一伪栅极；
步骤S105：在所述第一伪栅极原来的位置形成第一功函数金属层以及位于所述第一功函数金属层之上的栅极金属层；
步骤S106：通过CMP工艺去除所述第一类型金属栅极晶体管区、所述第二类型金属栅极晶体管区和所述多晶硅栅极晶体管区的所述栅极金属层与所述第一功函数金属层高于所述保护层的部分以形成第一金属栅极，其中所述CMP工艺所采用的研磨浆料对所述保护层的去除率低于对所述栅极金属层的去除率。
CN201410226180.5A 2014-05-26 2014-05-26 一种半导体器件的制造方法和电子装置 Active CN105225949B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410226180.5A CN105225949B (zh) 2014-05-26 2014-05-26 一种半导体器件的制造方法和电子装置
US14/686,618 US9646840B2 (en) 2014-05-26 2015-04-14 Method for CMP of high-K metal gate structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410226180.5A CN105225949B (zh) 2014-05-26 2014-05-26 一种半导体器件的制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN105225949A CN105225949A (zh) 2016-01-06
CN105225949B true CN105225949B (zh) 2018-08-21

Family

ID=54556650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410226180.5A Active CN105225949B (zh) 2014-05-26 2014-05-26 一种半导体器件的制造方法和电子装置

Country Status (2)

Country Link
US (1) US9646840B2 (zh)
CN (1) CN105225949B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923080B1 (en) 2017-02-02 2018-03-20 International Business Machines Corporation Gate height control and ILD protection
US11211471B1 (en) 2020-09-10 2021-12-28 United Microelectronics Corp. Method of manufacturing a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342450B1 (en) * 1999-01-07 2002-01-29 International Business Machines Corporation Method of forming insulating spacers in DRAM chips
JP2004273556A (ja) * 2003-03-05 2004-09-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW201010052A (en) * 2008-08-29 2010-03-01 Taiwan Semiconductor Mfg Semiconductor device and fabricating method thereof
CN102148147A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体元件金属栅极堆叠的制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624863A (en) * 1995-07-17 1997-04-29 Micron Technology, Inc. Semiconductor processing method of forming complementary N-type doped and P-type doped active regions within a semiconductor substrate
US6143593A (en) * 1998-09-29 2000-11-07 Conexant Systems, Inc. Elevated channel MOSFET
US6235597B1 (en) * 1999-08-06 2001-05-22 International Business Machines Corporation Semiconductor structure having reduced silicide resistance between closely spaced gates and method of fabrication
US7377840B2 (en) * 2004-07-21 2008-05-27 Neopad Technologies Corporation Methods for producing in-situ grooves in chemical mechanical planarization (CMP) pads, and novel CMP pad designs
US7232731B2 (en) * 2003-12-31 2007-06-19 Dongbu Electronics Co., Ltd. Method for fabricating transistor of semiconductor device
KR100703986B1 (ko) * 2006-05-22 2007-04-09 삼성전자주식회사 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
US7977181B2 (en) * 2008-10-06 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gate height control in a gate last process
US7824986B2 (en) * 2008-11-05 2010-11-02 Micron Technology, Inc. Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions
US7915105B2 (en) * 2008-11-06 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning a metal gate
US8222132B2 (en) * 2008-11-14 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fabricating high-K/metal gate devices in a gate last process
US8138037B2 (en) * 2009-03-17 2012-03-20 International Business Machines Corporation Method and structure for gate height scaling with high-k/metal gate technology
US8367563B2 (en) * 2009-10-07 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for a gate replacement process
US8450169B2 (en) * 2010-11-29 2013-05-28 International Business Machines Corporation Replacement metal gate structures providing independent control on work function and gate leakage current
JP5661445B2 (ja) * 2010-12-14 2015-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US8421132B2 (en) * 2011-05-09 2013-04-16 International Business Machines Corporation Post-planarization UV curing of stress inducing layers in replacement gate transistor fabrication
CN102810561B (zh) * 2011-06-02 2015-12-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US20130059434A1 (en) * 2011-09-07 2013-03-07 Tao Yang Method for manufacturing electrodes and wires in gate last process
US9368603B2 (en) * 2011-09-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Contact for high-k metal gate device
US8975179B2 (en) * 2011-10-18 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process for semiconductor device fabrication
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
US9093550B1 (en) * 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9093559B2 (en) * 2012-03-09 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of hybrid high-k/metal-gate stack fabrication
US8803253B2 (en) * 2012-09-11 2014-08-12 Texas Instruments Incorporated Replacement metal gate process for CMOS integrated circuits
US8865542B2 (en) * 2012-12-31 2014-10-21 Texas Instruments Incorporated Embedded polysilicon resistor in integrated circuits formed by a replacement gate process
US9093533B2 (en) * 2013-07-24 2015-07-28 International Business Machines Corporation FinFET structures having silicon germanium and silicon channels
US9196546B2 (en) * 2013-09-13 2015-11-24 United Microelectronics Corp. Metal gate transistor
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
US9184252B2 (en) * 2013-11-15 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory embedded with HKMG technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342450B1 (en) * 1999-01-07 2002-01-29 International Business Machines Corporation Method of forming insulating spacers in DRAM chips
JP2004273556A (ja) * 2003-03-05 2004-09-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW201010052A (en) * 2008-08-29 2010-03-01 Taiwan Semiconductor Mfg Semiconductor device and fabricating method thereof
CN102148147A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体元件金属栅极堆叠的制造方法

Also Published As

Publication number Publication date
US9646840B2 (en) 2017-05-09
CN105225949A (zh) 2016-01-06
US20150340451A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US9209273B1 (en) Method of fabricating metal gate structure
US9728545B2 (en) Method for preventing floating gate variation
CN105448898B (zh) 一种半导体器件及其制造方法和电子装置
CN105161418B (zh) 一种半导体器件及其制作方法和电子装置
CN105225949B (zh) 一种半导体器件的制造方法和电子装置
CN105448683B (zh) 一种半导体器件的制造方法和电子装置
CN105097513B (zh) 一种半导体器件的制造方法、半导体器件和电子装置
CN105304566B (zh) 一种半导体器件及其制造方法、电子装置
CN106356295B (zh) 一种层间介电层的化学机械抛光方法及其器件和电子装置
CN105097954B (zh) 一种半导体器件的制造方法和电子装置
CN105336704B (zh) 一种半导体器件的制造方法和电子装置
CN105990236A (zh) 一种半导体器件的制造方法和电子装置
US20170294315A1 (en) Semiconductor structure and fabrication method thereof
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
CN106328546B (zh) 一种半导体器件及其制造方法、电子装置
CN106158621B (zh) 半导体器件制作方法、半导体器件及电子装置
CN104867874B (zh) 一种半导体器件的制造方法
CN105280495B (zh) 一种半导体器件的制造方法和电子装置
CN202003995U (zh) 具有应力结构的场效应晶体管器件
CN105097691B (zh) 半导体器件的形成方法
CN106298627B (zh) 一种半导体器件的制造方法和电子装置
CN105336679B (zh) 一种形成金属互连结构的方法
US9178035B1 (en) Methods of forming gate structures of semiconductor devices
CN108470713A (zh) 接触孔的制造方法
CN104576356B (zh) 一种化学机械研磨的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant