CN105336679B - 一种形成金属互连结构的方法 - Google Patents
一种形成金属互连结构的方法 Download PDFInfo
- Publication number
- CN105336679B CN105336679B CN201410386315.4A CN201410386315A CN105336679B CN 105336679 B CN105336679 B CN 105336679B CN 201410386315 A CN201410386315 A CN 201410386315A CN 105336679 B CN105336679 B CN 105336679B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- mask layer
- hard mask
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种形成金属互连结构的方法，包括：提供半导体衬底以及低K介电层、氧化物硬掩膜层和金属硬掩膜层，所述低K介电层、氧化物硬掩膜层和金属硬掩膜层中形成有沟槽，所述沟槽中和所述金属硬掩膜层上形成有扩散阻挡层和金属层；执行第一化学机械研磨以去除所述沟槽外的金属层，并停止于所述扩散阻挡层；执行第二化学机械研磨以去除所述沟槽外的扩散阻挡层，并停止于所述金属硬掩膜层；刻蚀去除所述金属硬掩膜层，以露出所述氧化物硬掩膜层；执行第三化学机械研磨以去除所述氧化物硬掩膜层，形成所述金属互连结构。本发明的形成金属互连结构的方法减小了最终研磨得到的晶圆表面的不同位置处的厚度差异。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及一种形成金属互连结构的方法。
背景技术
在形成金属互连结构(如铜的互连结构)时，通常要通过化学机械研磨(CMP)工艺去除沟槽之外的多余的铜和阻挡层等膜层，直至研磨至低K介电层，露出沟槽内的金属，形成金属布线为至。
目前，在65nm及其以下的技术节点中，由于对于铜金属层工艺的要求越来越高，栈多层(Line stack multi-layers)的后段变得更加复杂，通常包括扩散阻挡层、金属硬掩膜层、氧化物硬掩膜层等多种薄膜材料层，而在形成铜互连结构时，需要研磨除去这样的多个薄膜材料层的堆栈，这给控制CMP工艺后得到的晶圆表面不同位置处，特别是不同位置处的低K介电层以及沟槽内的铜的厚度差异带来了巨大的挑战。因为这些多个薄膜材料层的堆栈意味着更多的厚度差异的来源，在研磨过程中会引入更多影响最终得到的晶圆表面不同位置处厚度差异的因素，再加上CMP过程中头和头之间(head to head)、研磨垫的使用时间、研磨液批次与批次之间的变化，使得CMP过程结束后，晶圆表面不同位置处，特别是不同位置处的低K介电层以及沟槽内的铜的厚度的差异很大，如图1所示。
图1为常规的通过CMP工艺形成铜互连结构的方法的示意图，首先进行第一研磨工序去除沟槽之外的多余的铜11，该研磨工序终止于扩散阻挡层12；然后再进行第二研磨工序，研磨除去包括沟槽之外的扩散阻挡层12、金属硬掩膜层13、氧化物硬掩膜层14等多层薄膜材料层，以及少量的低K介电层15，由于在第二研磨工序中要研磨除去多层薄膜材料层，研磨过程较复杂多变、且研磨时间较长，使得整个CMP工艺结束后，晶圆表面不同位置，特别是不同位置处的低K介电层以及沟槽内的铜的厚度差异很大，从而降低晶圆的性能和稳定性。
因此，为减小晶圆表面不同位置、特别是不同位置处的低K介电层以及沟槽内金属的厚度差异，提高晶圆的性能和稳定性，需要提供一种新的形成金属互连结构的方法。
发明内容
在形成金属互连结构时，为了减小CMP工艺后的晶圆表面不同位置处、特别是不同位置处的低K介电层以及沟槽内金属的厚度差异，提高晶圆的性能和稳定性，本发明提供了一种形成金属互连结构的方法，所述方法包括：
步骤S1：提供半导体衬底以及依次形成于所述半导体衬底上的低K介电层、氧化物硬掩膜层和金属硬掩膜层，所述低K介电层、氧化物硬掩膜层和金属硬掩膜层中形成有用于形成所述金属互连结构的沟槽，所述沟槽中和所述金属硬掩膜层上依次形成有扩散阻挡层和金属层；
步骤S2：执行第一化学机械研磨以去除所述沟槽外的金属层，并停止于所述扩散阻挡层；
步骤S3：执行第二化学机械研磨以去除所述沟槽外的扩散阻挡层，并停止于所述金属硬掩膜层；
步骤S4：刻蚀去除所述金属硬掩膜层，以露出所述氧化物硬掩膜层；
步骤S5：执行第三化学机械研磨以去除所述氧化物硬掩膜层，形成所述金属互连结构。
可选地，所述步骤S5中还包括过研磨步骤，以去除少量的所述低K介电层。
可选地，所述金属硬掩膜层为TiN材料。
可选地，所述氧化物硬掩膜层为TEOS材料。
可选地，所述步骤S3中所使用的研磨液对所述扩散阻挡层的研磨速率大于对所述金属硬掩膜层的研磨速率。
可选地，所述步骤S4中的刻蚀为湿法刻蚀或干法刻蚀。
可选地，所述湿法刻蚀采用SC1溶液。
可选地，所述SC1溶液中的NH3·H2O、H2O2和H2O的质量比或体积比为1:1:5至3:1:5。
可选地，所述干法刻蚀所用的刻蚀气体为Cl2和BCl3。
本发明的形成金属互连结构的方法，在研磨除去晶圆沟槽外的多余的金属层之后，先仅研磨除去扩散阻挡层，然后刻蚀除去金属硬掩膜层，最后仅需研磨除去氧化物硬掩膜层和部分低K介电层，与常规的通过CMP工艺形成金属互连结构的方法相比，极大地减少了抛光时间和抛光过程中的复杂度，极大地减少了研磨过程中影响晶圆表面的不同位置处厚度差异的因素，从而减小了最终研磨得到的晶圆表面的不同位置处的厚度差异，特别是不同位置处的低K介电层以及沟槽内金属的厚度差异，提高了晶圆的性能和稳定性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为常规的通过CMP工艺形成铜互连结构的方法的示意图；
图2为本发明的形成金属互连结构的方法的流程图；
图3a-3e分别为本法明的形成金属互连结构的方法的一具体实施例中的化学机械研磨前、研磨去除沟槽之外的多余的铜后、研磨去除沟槽之外的扩散阻挡层后、刻蚀去除金属硬掩膜层后、和研磨去除TEOS层和少量ULK薄膜材料后的晶圆的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
在形成金属互连结构时，为了减小CMP工艺后的晶圆表面不同位置处、特别是不同位置处的低K介电层以及沟槽内金属的厚度差异，提高晶圆的性能和稳定性，本发明提出一种新的形成金属互连结构的方法，图2为所述形成金属互连结构方法的流程图，共包括S1-S5五个步骤，下面结合图2以及本发明的具体实施例对所述方法进行详细说明。
步骤S1：提供半导体衬底以及依次形成于所述半导体衬底上的低K介电层、氧化物硬掩膜层和金属硬掩膜层，所述低K介电层、氧化物硬掩膜层和金属硬掩膜层中形成有用于形成所述金属互连结构的沟槽，所述沟槽中和所述金属硬掩膜层上依次形成有扩散阻挡层和金属层。
示例性地，图3a示出了本发明一个实施例中的半导体衬底36以及依次形成于半导体衬底36上的低K介电层35、氧化物硬掩膜层34和金属硬掩膜层33，低K介电层35、氧化物硬掩膜层34和金属硬掩膜层33中形成有用于形成所述金属互连结构的沟槽，所述沟槽中和所述金属硬掩膜层33上依次形成有扩散阻挡层32和金属层31。
所述半导体衬底可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP、NDC(Nitrogen dopped Si1icon Carbite，氮掺杂的碳化硅)，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。在本发明的一个实施例中，半导体衬底36为Si材料。
在半导体结构衬底36上从下至上顺序依次沉积低K介电层35、氧化物硬掩膜层34、金属硬掩膜层33；所述低K介电层，可以为低k介电材料，也可以为超低k(ultra low-k,ULK)介电材料，所述金属硬掩膜层可以为Ti、W、TiN或WN等，在本发明的一个实施例中，金属硬掩膜层33采用TiN材料，氧化物硬掩膜层34为正硅酸乙酯(TEOS)形成的氧化硅层，即TEOS材料层、低K介电层35为ULK介电材料。
利用双大马士革工艺，首先对低K介电层35、氧化物硬掩膜层34和金属硬掩膜层33进行刻蚀，以在低K介电层35、氧化物硬掩膜层34和金属硬掩膜层33中形成用于形成所述金属互连结构的沟槽，然后再在所述沟槽中和金属硬掩膜层33上依次沉积形成扩散阻挡层32和金属层31，可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如物理气相沉积工艺或者电镀工艺。形成金属互连层之前，需以上步骤为现有技术，在此不作赘述。
金属层31可以为铜、铝等金属，扩散阻挡层32可以采用Ta、TaN或Ta和TaN组合，具体地，在本发明的一个实施例中所述金属为铜，扩散阻挡层32采用Ta和TaN的组合(Ta/TaN)。
步骤S2：执行第一化学机械研磨以去除所述沟槽外的金属层，并停止于所述扩散阻挡层。
具体地，在本发明的一个实施例中，研磨除去所述晶圆的沟槽之外的多余的铜，并研磨终止于Ta/TaN扩散阻挡层32，该步骤按照常规的形成铜互连结构的方法中的研磨除去铜的工序进行即可，在此不作赘述。图3b为该实施例的研磨去除沟槽之外的多余的铜后的晶圆的结构示意图。
步骤S3：执行第二化学机械研磨以去除所述沟槽外的扩散阻挡层，并停止于所述金属硬掩膜层。
具体地，在本发明的一个实施例中在研磨去除所述沟槽之外的多余的铜后，即可进行除去所述沟槽之外的Ta/TaN扩散阻挡层32，并研磨至TiN金属硬掩膜层33终止，即在该步骤中，仅研磨除去Ta/TaN扩散阻挡层32，而在常规的通过CMP工艺形成铜互连结构的方法中，是将Ta/TaN扩散阻挡层、TiN金属硬掩膜层和TEOS氧化物硬掩膜层和其它需要研磨除去的层，以及部分的ULK层同时在研磨除去扩散阻挡层的工序中除去，使得抛光时间较长、抛光过程较复杂，极大得增加了研磨过程中影响晶圆表面的不同位置处厚度差异的因素，从而导致最终研磨得到的晶圆表面的不同位置处的厚度，特别是不同位置处的低K介电层以及沟槽内金属厚度的差异较大，降低了晶圆的性能和稳定性。
本发明的形成金属互连结构的方法通过在该步骤中采用对金属硬掩膜层33的TiN材料有较低的研磨去除速率、而对Ta/TaN扩散阻挡层32具有相对较高的研磨去除速率的研磨液，能够非常好地终止于TiN金属硬掩膜层33，而仅研磨除去Ta/TaN扩散阻挡层，如图3c所示，图3c为研磨去除所述沟槽之外的扩散阻挡层32后的晶圆的结构示意图。其中，所述对金属硬掩膜层33的TiN材料有较低的研磨去除速率、而对Ta/TaN扩散阻挡层32具有相对较高的研磨去除速率的研磨液的具体成分各家厂商均不一样，但通常为研磨颗粒(例如改性过的Al2O3)含量比较低、且含有柠檬酸和对TiN材料进行保护的络合物的研磨液。
步骤S4：刻蚀去除所述金属硬掩膜层，以露出所述氧化物硬掩膜层。
具体地，在本发明的一个实施例中，在研磨去除Ta/TaN扩散阻挡层32后，采用刻蚀的方法将TiN金属硬掩膜层33除去，从而露出TEOS层34，如图3d所示，图3d示出了刻蚀去除金属硬掩膜层33后的晶圆的结构示意图。其中，刻蚀所述金属硬掩膜层的方法可以为湿法刻蚀或干法刻蚀。在本发明的一个实施例中采用湿法刻蚀，且湿法刻蚀使用SC1溶液(NH3·H2O、H2O2和H2O的混合液)，示例性地，SC1溶液中的NH3·H2O、H2O2和H2O的质量比或体积比可以为1:1:5-3:1:5，具体地，使用SC1溶液按照现有的湿法刻蚀步骤对TiN金属硬掩膜层进行刻蚀即可。
在本发明的另一个实施例中，所述刻蚀除去TiN金属硬掩膜层的方法为干法刻蚀，并采用Cl2+BCl3作为刻蚀气体，按照常规的干法刻蚀步骤刻蚀除去TiN金属硬掩膜层，以露出TEOS层34。
在该步骤通过刻蚀而非研磨除去金属硬掩膜层33，这相对于常规的通过CMP工艺形成金属互连结构的方法，进一步去除了金属研磨硬掩膜33过程中的影响最终的晶圆表面的不同位置处厚度差异的各个因素，使得经过后续研磨得到的最终的晶圆表面的不同位置处厚度差异减小。
步骤S5：执行第三化学机械研磨以去除所述氧化物硬掩膜层，形成所述金属互连结构。
在本发明的一个实施例中，在刻蚀除去TiN金属硬掩膜层33后，使用对TEOS材料层具有较高的研磨速率而对ULK薄膜材料具有较低的研磨速率的研磨液研磨去除TEOS材料层，且在该步骤中，为了确保彻底除去TEOS材料层，需进行一定时间的过研磨，除去少量的ULK薄膜材料，以确保完全去除了TEOS层，如图3e所示，图3e示出了研磨去除TEOS层和少量ULK薄膜材料后、形成金属互连结构的晶圆。其中，所述对TEOS材料层具有较高的研磨速率而对ULK薄膜材料具有较低的研磨速率的研磨液的具体成分各家厂商均不一样，但通常是研磨颗粒(例如改性过的CeO2)含量比较高、且含有对ULK材料进行保护的络合物的研磨液。由于在该研磨步骤中仅需去除TEOS层和少量的ULK薄膜，与常规的通过CMP工艺形成金属互连结构的方法中同时在研磨除去扩散阻挡层的工序中除去Ta/TaN扩散阻挡层、TiN金属硬掩膜层和TEOS层、其它需要研磨除去的层以及部分的ULK层相比，极大地减少了抛光时间和抛光过程的复杂度，极大地减少了研磨过程中影响晶圆表面的不同位置处厚度差异的因素，从而减小了最终研磨得到的晶圆表面的不同位置处厚度差异，特别是不同位置处的低K介电层以及沟槽内金属厚度差异，从而提高晶圆的性能和稳定性。
由图3e可以看出，通过本发明的形成金属互连结构的方法得到的晶圆表面的平整度相当高，不同位置处厚度差异的标准方差在20A以下，而图1中常规的通过CMP工艺形成金属互连结构的方法得到的晶圆表面不同位置处的低K介电层厚度1和低K介电层厚度2的差异的标准方差达到了40A。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种形成金属互连结构的方法，其特征在于，所述方法包括：
步骤S1：提供半导体衬底以及依次形成于所述半导体衬底上的低K介电层、氧化物硬掩膜层和金属硬掩膜层，所述低K介电层、所述氧化物硬掩膜层和所述金属硬掩膜层中形成有用于形成所述金属互连结构的沟槽，所述沟槽中和所述金属硬掩膜层上依次形成有扩散阻挡层和金属层；
步骤S2：执行第一化学机械研磨以去除所述沟槽外的金属层，并停止于所述扩散阻挡层；
步骤S3：执行第二化学机械研磨以去除所述沟槽外的扩散阻挡层，并停止于所述金属硬掩膜层；
步骤S4：刻蚀去除所述金属硬掩膜层，以露出所述氧化物硬掩膜层；
步骤S5：执行第三化学机械研磨以去除所述氧化物硬掩膜层，形成所述金属互连结构。
2.如权利要求1所述的方法，其特征在于，所述步骤S5中还包括过研磨步骤，以去除少量的所述低K介电层。
3.如权利要求1所述的方法，其特征在于，所述金属硬掩膜层为TiN材料。
4.如权利要求1所述的方法，其特征在于，所述氧化物硬掩膜层为TEOS材料。
5.如权利要求1所述的方法，其特征在于，所述步骤S3中所使用的研磨液对所述扩散阻挡层的研磨速率大于对所述金属硬掩膜层的研磨速率。
6.如权利要求1所述的方法，其特征在于，所述步骤S4中的刻蚀为湿法刻蚀或干法刻蚀。
7.如权利要求6所述的方法，其特征在于，所述湿法刻蚀采用SC1溶液。
8.如权利要求7所述的方法，其特征在于，所述SC1溶液中的NH3·H2O、H2O2和H2O的质量比或体积比为1:1:5至3:1:5。
9.如权利要求6所述的方法，其特征在于，所述干法刻蚀所用的刻蚀气体为Cl2和BCl3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410386315.4A CN105336679B (zh) | 2014-08-07 | 2014-08-07 | 一种形成金属互连结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410386315.4A CN105336679B (zh) | 2014-08-07 | 2014-08-07 | 一种形成金属互连结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336679A CN105336679A (zh) | 2016-02-17 |
| CN105336679B true CN105336679B (zh) | 2018-08-21 |
Family
ID=55287118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410386315.4A Active CN105336679B (zh) | 2014-08-07 | 2014-08-07 | 一种形成金属互连结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336679B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116175298A (zh) * | 2023-05-04 | 2023-05-30 | 粤芯半导体技术股份有限公司 | 半导体深接触孔结构研磨方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891104A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 一种提高Cu CMP效率的方法 |
| CN103730406A (zh) * | 2012-10-11 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种双大马士革结构的制备方法 |
| CN203659849U (zh) * | 2012-11-20 | 2014-06-18 | 意法半导体公司 | 半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817088B1 (ko) * | 2007-02-16 | 2008-03-26 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 |
-
2014
- 2014-08-07 CN CN201410386315.4A patent/CN105336679B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891104A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 一种提高Cu CMP效率的方法 |
| CN103730406A (zh) * | 2012-10-11 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种双大马士革结构的制备方法 |
| CN203659849U (zh) * | 2012-11-20 | 2014-06-18 | 意法半导体公司 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336679A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104934409B (zh) | 后道工序互连层上的通孔预填充 | |
| CN106558542B (zh) | 半导体器件及其制造方法 | |
| TW565606B (en) | Chemical mechanical polishing slurry and method for polishing a copper layer on an integrated circuit | |
| CN106298694B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| US20160035582A1 (en) | Chemical-mechanical planarization of substrates containing copper, ruthenium, and tantalum layers | |
| CN104347476B (zh) | 一种半导体器件及其制造方法 | |
| US9330915B2 (en) | Surface pre-treatment for hard mask fabrication | |
| US6908863B2 (en) | Sacrificial dielectric planarization layer | |
| US20030017786A1 (en) | CMP slurry and method for manufacturing a semiconductor device | |
| US10276430B2 (en) | Silicon-on-insulator device and intermetallic dielectric layer structure thereof and manufacturing method | |
| US20160260667A1 (en) | Semiconductor Devices Including Conductive Features with Capping Layers and Methods of Forming the Same | |
| US20150206801A1 (en) | Devices, systems, and methods related to planarizing semiconductor devices after forming openings | |
| CN105161418B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN105336679B (zh) | 一种形成金属互连结构的方法 | |
| EP3526824B1 (en) | Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions | |
| US9287251B2 (en) | Method of manufacturing a semiconductor device | |
| CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
| CN106328546B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105448683B (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN103681409A (zh) | 用于半导体制造的集成工具 | |
| CN105489549B (zh) | 一种铜互连结构及其制造方法、电子装置 | |
| CN107914213A (zh) | 一种化学机械研磨方法 | |
| US20110227230A1 (en) | Through-silicon via fabrication with etch stop film | |
| CN105225949B (zh) | 一种半导体器件的制造方法和电子装置 | |
| KR101210125B1 (ko) | 절연막 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |