KR100817088B1 - 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 - Google Patents
다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 Download PDFInfo
- Publication number
- KR100817088B1 KR100817088B1 KR1020070016797A KR20070016797A KR100817088B1 KR 100817088 B1 KR100817088 B1 KR 100817088B1 KR 1020070016797 A KR1020070016797 A KR 1020070016797A KR 20070016797 A KR20070016797 A KR 20070016797A KR 100817088 B1 KR100817088 B1 KR 100817088B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pattern
- layer
- mold
- metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 174
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 137
- 239000002184 metal Substances 0.000 title claims abstract description 137
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 229910001111 Fine metal Inorganic materials 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 230000004888 barrier function Effects 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 32
- 238000005240 physical vapour deposition Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000007261 regionalization Effects 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims 1
- 239000011295 pitch Substances 0.000 abstract description 40
- 238000000059 patterning Methods 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 203
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003697 SiBN Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (36)
- 기판상에 절연막을 형성하는 단계와,제1 스페이스를 통해 상기 절연막을 노출시키도록 상기 절연막 위에 제1 레이아웃(layout)으로 배치되는 복수의 몰드 패턴을 형성하는 단계와,다마신 공정에 의해 상기 제1 스페이스 내에 금속 하드마스크 패턴을 형성하는 단계와,상기 몰드 패턴을 제거하는 단계와,상기 금속 하드마스크 패턴을 식각 마스크로 하여 상기 절연막을 식각하여 상기 절연막을 관통하는 제2 스페이스를 형성하여 상기 제1 레이아웃과 동일한 레이아웃의 음각 패턴이 형성된 절연막 패턴을 형성하는 단계와,다마신 공정에 의해 상기 제2 스페이스 내에 상기 제1 레이아웃과 동일한 레이아웃을 가지는 금속 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 금속 하드마스크 패턴 및 상기 금속 배선 패턴은 각각 Cu, W 및 Al로 이루어지는 군에서 선택되는 어느 하나의 금속을 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 금속 하드마스크 패턴과 상기 금속 배선 패턴은 상호 동일한 물질을 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 몰드 패턴은 상호 교대로 반복 형성되어 있는 복수의 제1 몰드 패턴 및 제2 몰드 패턴을 포함하고,상기 몰드 패턴을 형성하는 단계는상기 몰드 패턴의 피치의 1/2인 제1 피치로 반복 형성되는 복수의 제1 몰드 패턴을 형성하는 단계와,상기 복수의 제1 몰드 패턴중 상호 인접한 2 개의 제1 몰드 패턴 사이의 공간에 상기 제1 몰드 패턴과 상호 이격되어 있는 제2 몰드 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제4항에 있어서,상기 몰드 패턴을 형성하는 단계는상기 절연막 위에 복수의 제1 몰드 패턴을 형성하는 단계와,상기 복수의 제1 몰드 패턴중 상호 인접한 2 개의 제1 몰드 패턴 사이에서 소정 폭의 리세스 영역이 남도록 상기 제1 몰드 패턴 각각의 양 측벽을 덮는 버퍼층을 형성하는 단계와,상기 상호 인접한 2 개의 제1 몰드 패턴 사이에 있는 상기 리세스 영역 내에 제2 몰드 패턴을 형성하는 단계와,상기 제1 몰드 패턴과 상기 제2 몰드 패턴과의 사이에 있는 상기 버퍼층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제4항에 있어서,상기 몰드 패턴을 형성하는 단계는상기 절연막 위에 식각저지층을 형성하는 단계와,상기 제1 식각 저지층 위에 복수의 제1 몰드 패턴을 형성하는 단계와,상기 복수의 제1 몰드 패턴중 상호 인접한 2 개의 제1 몰드 패턴 사이에서 소정 폭의 리세스 영역이 남도록 상기 제1 몰드 패턴 각각의 양 측벽을 덮는 버퍼층을 형성하는 단계와,상기 상호 인접한 2 개의 제1 몰드 패턴 사이에 있는 상기 리세스 영역 내에 제2 몰드 패턴을 형성하는 단계와,상기 식각저지층이 노출될 때까지 상기 제1 몰드 패턴과 상기 제2 몰드 패턴과의 사이에 있는 상기 버퍼층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제4항에 있어서,상기 몰드 패턴을 형성하는 단계는상기 절연막 위에 제1 버퍼층을 형성하는 단계와,상기 제1 버퍼층 위에 복수의 제1 몰드 패턴을 형성하는 단계와,상기 복수의 제1 몰드 패턴중 상호 인접한 2 개의 제1 몰드 패턴 사이에서 소정 폭의 리세스 영역이 남도록 상기 제1 몰드 패턴 각각의 양 측벽 및 상기 제1 버퍼층을 덮는 제2 버퍼층을 형성하는 단계와,상기 상호 인접한 2 개의 제1 몰드 패턴 사이에 있는 상기 리세스 영역 내에 제2 몰드 패턴을 형성하는 단계와,상기 제1 몰드 패턴과 상기 제2 몰드 패턴과의 사이에 있는 상기 제2 버퍼층 및 제1 버퍼층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제4항에 있어서,상기 몰드 패턴을 형성하는 단계는상기 절연막 위에 식각저지층을 형성하는 단계와,상기 식각저지층 위에 제1 버퍼층을 형성하는 단계와,상기 제1 버퍼층 위에 복수의 제1 몰드 패턴을 형성하는 단계와,상기 복수의 제1 몰드 패턴중 상호 인접한 2 개의 제1 몰드 패턴 사이에서 소정 폭의 리세스 영역이 남도록 상기 제1 몰드 패턴 각각의 양 측벽 및 상기 제1 버퍼층을 덮는 제2 버퍼층을 형성하는 단계와,상기 상호 인접한 2 개의 제1 몰드 패턴 사이에 있는 상기 리세스 영역 내에 제2 몰드 패턴을 형성하는 단계와,상기 식각저지층이 노출될 때까지 상기 제1 몰드 패턴과 상기 제2 몰드 패턴과의 사이에 있는 상기 제2 버퍼층 및 제1 버퍼층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 몰드 패턴은 폴리실리콘막, 산화막, 또는 질화막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 금속 하드마스크 패턴을 형성하는 단계는상기 제1 스페이스의 내벽 및 상기 몰드 패턴의 표면에 제1 배리어막을 형성하는 단계와,상기 제1 배리어막 위에 상기 제1 스페이스를 완전히 채우는 제1 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제10항에 있어서,상기 제1 금속막을 형성하기 위하여 PVD (physical vapor deposition) 공정 을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제10항에 있어서,상기 제1 금속막을 형성하기 위하여 PVD 공정 및 전기 도금 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제10항에 있어서,상기 제1 금속막은 Cu, W 및 Al로 이루어지는 군에서 선택되는 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제10항에 있어서,상기 제1 배리어막은 Ta, TaN, TiN, TaSiN, TiSiN, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 금속 하드마스크 패턴을 형성하는 단계는상기 제1 스페이스의 내벽 및 상기 몰드 패턴의 표면에 제1 배리어막을 형성하는 단계와,상기 제1 배리어막 위에 상기 제1 스페이스를 완전히 채우는 Cu 하드마스크 층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제15항에 있어서,상기 Cu 하드마스크층을 형성하는 단계는상기 제1 배리어막 위에 제1 Cu 하드마스크층을 PVD 공정에 의해 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제15항에 있어서,상기 Cu 하드마스크층을 형성하는 단계는상기 제1 배리어막 위에 제1 Cu 하드마스크층을 PVD 공정에 의해 형성하는 단계와,상기 제1 Cu 하드마스크층 위에 제2 Cu 하드마스크층을 전기도금 공정에 의해 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제15항에 있어서,상기 금속 하드마스크 패턴을 형성하는 단계는상기 Cu 하드마스크 패턴을 형성한 후 상기 몰드 패턴의 상면이 노출될 때까 지 상기 Cu 하드마스크층의 일부 및 상기 제1 배리어막의 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제18항에 있어서,상기 Cu 하드마스크층의 일부 및 상기 제1 배리어막의 일부를 제거하기 위하여 CMP (chemical mechanical polishing) 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제18항에 있어서,상기 Cu 하드마스크층의 일부 및 상기 제1 배리어막의 일부를 제거하기 위하여 습식 식각 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제18항에 있어서,상기 Cu 하드마스크층의 일부를 제거하기 위하여 습식 식각 공정을 이용하고, 상기 제1 배리어막의 일부를 제거하기 위하여 건식 식각 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 절연막을 형성하는 단계는상기 기판상에 식각저지용 절연막을 형성하는 단계와,상기 식각저지용 절연막 위에 배선간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제22항에 있어서,상기 절연막 패턴을 형성하는 단계에서는 상기 식각저지용 절연막이 노출될 때까지 상기 배선간 절연막을 식각하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 금속 배선 패턴을 형성하는 단계는상기 제2 스페이스의 내벽에 제2 배리어막을 형성하는 단계와,상기 제2 배리어막 위에 상기 제2 스페이스를 완전히 채우는 제2 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제24항에 있어서,상기 제2 금속막을 형성하기 위하여 PVD 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제24항에 있어서,상기 제2 금속막을 형성하기 위하여 PVD 공정 및 전기 도금 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제24항에 있어서,상기 제2 금속막은 Cu, W 및 Al로 이루어지는 군에서 선택되는 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제24항에 있어서,상기 제2 배리어막은 Ta, TaN, TiN, TaSiN, TiSiN, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 금속 배선 패턴을 형성하는 단계는상기 제2 스페이스의 내벽에 제2 배리어막을 형성하는 단계와,상기 제2 배리어막 위에 상기 제2 스페이스를 완전히 채우는 Cu 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제29항에 있어서,상기 Cu 배선층을 형성하는 단계는상기 제2 배리어막 위에 제1 Cu 배선층을 PVD 공정에 의해 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제29항에 있어서,상기 Cu 배선층을 형성하는 단계는상기 제2 배리어막 위에 제1 Cu 배선층을 PVD 공정에 의해 형성하는 단계와,상기 제1 Cu 배선층 위에 제2 Cu 배선층을 전기도금 공정에 의해 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제29항에 있어서,상기 Cu 배선층을 형성한 후 상기 절연막의 상면이 노출될 때까지 상기 Cu 배선층의 일부 및 상기 제2 배리어막의 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제32항에 있어서,상기 절연막의 상면이 노출될 때까지 상기 Cu 배선층의 일부 및 상기 제2 배리어막의 일부를 제거하는 동안 상기 절연막 위에 있는 금속 하드마스크 패턴이 함 께 제거되는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제32항에 있어서,상기 Cu 배선층의 일부 및 상기 제2 배리어막의 일부를 제거하기 위하여 CMP 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제1항에 있어서,상기 절연막 패턴을 형성한 후 상기 금속 배선 패턴을 형성하기 전에, 상기 금속 하드마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
- 제36항에 있어서,상기 금속 하드마스크 패턴을 제거하기 위하여 습식 식각 공정을 이용하는 것을 특징으로 하는 반도체 소자의 미세 금속 배선 패턴 형성 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070016797A KR100817088B1 (ko) | 2007-02-16 | 2007-02-16 | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 |
US11/896,512 US7687369B2 (en) | 2007-02-16 | 2007-09-04 | Method of forming fine metal patterns for a semiconductor device using a damascene process |
JP2008034249A JP5291357B2 (ja) | 2007-02-16 | 2008-02-15 | 半導体素子の微細金属配線パターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070016797A KR100817088B1 (ko) | 2007-02-16 | 2007-02-16 | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100817088B1 true KR100817088B1 (ko) | 2008-03-26 |
Family
ID=39411793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070016797A KR100817088B1 (ko) | 2007-02-16 | 2007-02-16 | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7687369B2 (ko) |
JP (1) | JP5291357B2 (ko) |
KR (1) | KR100817088B1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100822592B1 (ko) * | 2007-03-23 | 2008-04-16 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
JP4976977B2 (ja) * | 2007-10-17 | 2012-07-18 | 株式会社東芝 | 半導体装置の製造方法 |
US8685627B2 (en) | 2007-12-20 | 2014-04-01 | Hynix Semiconductor Inc. | Method for manufacturing a semiconductor device |
KR101024712B1 (ko) * | 2007-12-20 | 2011-03-24 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
KR101389518B1 (ko) * | 2008-05-19 | 2014-05-26 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
JP5386962B2 (ja) * | 2008-12-12 | 2014-01-15 | 三菱電機株式会社 | エッチング方法およびエッチング方法を用いた半導体装置の製造方法 |
US7989336B2 (en) * | 2009-05-06 | 2011-08-02 | Micron Technology, Inc. | Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry |
JP2011233756A (ja) * | 2010-04-28 | 2011-11-17 | Toshiba Corp | 半導体装置の製造方法 |
US8314034B2 (en) * | 2010-12-23 | 2012-11-20 | Intel Corporation | Feature size reduction |
US8796150B2 (en) | 2011-01-24 | 2014-08-05 | International Business Machines Corporation | Bilayer trench first hardmask structure and process for reduced defectivity |
US20120280354A1 (en) * | 2011-05-05 | 2012-11-08 | Synopsys, Inc. | Methods for fabricating high-density integrated circuit devices |
US9349595B2 (en) * | 2012-07-11 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing semiconductor devices |
CN103928394B (zh) * | 2013-01-10 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构的制作方法 |
US8975187B2 (en) * | 2013-03-15 | 2015-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress-controlled formation of tin hard mask |
US9312168B2 (en) | 2013-12-16 | 2016-04-12 | Applied Materials, Inc. | Air gap structure integration using a processing system |
CN105336679B (zh) * | 2014-08-07 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种形成金属互连结构的方法 |
TWI640042B (zh) * | 2015-03-09 | 2018-11-01 | 聯華電子股份有限公司 | 半導體裝置之圖案化結構的製作方法 |
US10475648B1 (en) | 2018-05-01 | 2019-11-12 | United Microelectronics Corp. | Method for patterning a semiconductor structure |
US11189527B2 (en) * | 2020-03-23 | 2021-11-30 | International Business Machines Corporation | Self-aligned top vias over metal lines formed by a damascene process |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714305B1 (ko) | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | 자기정렬 이중패턴의 형성방법 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0165399B1 (ko) | 1995-05-29 | 1999-02-01 | 김광호 | 미세패턴 형성방법 |
KR0155880B1 (ko) | 1995-09-13 | 1998-12-01 | 김광호 | 반도체 소자의 미세패턴 형성방법 |
KR19980025458A (ko) | 1996-10-01 | 1998-07-15 | 김영환 | 마스크 롬 셀의 제조 방법 |
US5891799A (en) * | 1997-08-18 | 1999-04-06 | Industrial Technology Research Institute | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates |
JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
US6239008B1 (en) | 1999-09-29 | 2001-05-29 | Advanced Micro Devices, Inc. | Method of making a density multiplier for semiconductor device manufacturing |
US6403417B1 (en) | 2001-03-13 | 2002-06-11 | United Microelectronics Corp. | Method for in-situ fabrication of a landing via and a strip contact in an embedded memory |
US20030027420A1 (en) | 2001-07-31 | 2003-02-06 | Macronix International Co., Ltd. | Method for forming the partial salicide |
US6790770B2 (en) * | 2001-11-08 | 2004-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing photoresist poisoning |
KR20030050172A (ko) | 2001-12-18 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 감광막 패턴 형성 방법 |
US20030207584A1 (en) | 2002-05-01 | 2003-11-06 | Swaminathan Sivakumar | Patterning tighter and looser pitch geometries |
US6913871B2 (en) | 2002-07-23 | 2005-07-05 | Intel Corporation | Fabricating sub-resolution structures in planar lightwave devices |
KR100900243B1 (ko) | 2002-12-21 | 2009-06-02 | 주식회사 하이닉스반도체 | 반도체소자의 비트라인 형성방법 |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
JP2004363524A (ja) * | 2003-06-09 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 埋め込み配線の形成方法および半導体装置 |
KR100568425B1 (ko) * | 2003-06-30 | 2006-04-05 | 주식회사 하이닉스반도체 | 플래시 소자의 비트라인 형성 방법 |
JP4057972B2 (ja) * | 2003-07-25 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
US7256126B1 (en) | 2004-02-03 | 2007-08-14 | Macronix International Co., Ltd. | Pitch reduction integrating formation of memory array and peripheral circuitry |
JP4803964B2 (ja) * | 2004-03-17 | 2011-10-26 | 三洋電機株式会社 | 電極構造 |
KR100669552B1 (ko) | 2004-06-29 | 2007-01-15 | 주식회사 하이닉스반도체 | 반도체 소자의 패터닝 방법 |
KR100568257B1 (ko) * | 2004-07-29 | 2006-04-07 | 삼성전자주식회사 | 듀얼 다마신 배선의 제조방법 |
US7115525B2 (en) | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
KR100574999B1 (ko) | 2004-12-06 | 2006-04-28 | 삼성전자주식회사 | 반도체소자의 패턴 형성방법 |
JP4619839B2 (ja) | 2005-03-16 | 2011-01-26 | 株式会社東芝 | パターン形成方法 |
JP4751083B2 (ja) * | 2005-03-25 | 2011-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4247198B2 (ja) * | 2005-03-31 | 2009-04-02 | 株式会社東芝 | 半導体装置の製造方法 |
US20080048340A1 (en) | 2006-03-06 | 2008-02-28 | Samsung Electronics Co., Ltd. | Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same |
KR100640640B1 (ko) | 2005-04-19 | 2006-10-31 | 삼성전자주식회사 | 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법 |
US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
KR100672123B1 (ko) | 2006-02-02 | 2007-01-19 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
US7998874B2 (en) | 2006-03-06 | 2011-08-16 | Samsung Electronics Co., Ltd. | Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same |
US20080026541A1 (en) * | 2006-07-26 | 2008-01-31 | International Business Machines Corporation | Air-gap interconnect structures with selective cap |
-
2007
- 2007-02-16 KR KR1020070016797A patent/KR100817088B1/ko active IP Right Grant
- 2007-09-04 US US11/896,512 patent/US7687369B2/en active Active
-
2008
- 2008-02-15 JP JP2008034249A patent/JP5291357B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714305B1 (ko) | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | 자기정렬 이중패턴의 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5291357B2 (ja) | 2013-09-18 |
US20080200026A1 (en) | 2008-08-21 |
JP2008205470A (ja) | 2008-09-04 |
US7687369B2 (en) | 2010-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100817088B1 (ko) | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 | |
US10957581B2 (en) | Self aligned via and pillar cut for at least a self aligned double pitch | |
US7892982B2 (en) | Method for forming fine patterns of a semiconductor device using a double patterning process | |
KR102057067B1 (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
JP4328501B2 (ja) | 半導体素子及びその製造方法 | |
US9865500B2 (en) | Method of fine line space resolution lithography for integrated circuit features using double patterning technology | |
US11594419B2 (en) | Reduction of line wiggling | |
JP5667240B2 (ja) | 半導体素子の製造方法 | |
US10475661B2 (en) | Semiconductor device including a capacitor structure and method for manufacturing the same | |
JP2010536176A (ja) | 緊密なピッチのコンタクトを含む半導体構造体、ならびにその形成方法 | |
US20080048340A1 (en) | Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same | |
US9786551B2 (en) | Trench structure for high performance interconnection lines of different resistivity and method of making same | |
KR100850216B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
US20070218684A1 (en) | Method for fabricating storage node contact plug of semiconductor device | |
US20090321931A1 (en) | Semiconductor device and method of manufacturing the same | |
US8421239B2 (en) | Crenulated wiring structure and method for integrated circuit interconnects | |
KR100562985B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US20200303239A1 (en) | Semiconductor device with selective insulator for improved capacitance | |
KR20090010399A (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
CN113838834B (zh) | 半导体器件、半导体器件的形成方法以及三维存储器 | |
KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR20070020753A (ko) | 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법 | |
KR20070045762A (ko) | 반도체 장치의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 13 |