KR20070020753A - 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법 - Google Patents

층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20070020753A
KR20070020753A KR1020050074973A KR20050074973A KR20070020753A KR 20070020753 A KR20070020753 A KR 20070020753A KR 1020050074973 A KR1020050074973 A KR 1020050074973A KR 20050074973 A KR20050074973 A KR 20050074973A KR 20070020753 A KR20070020753 A KR 20070020753A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
insulating layer
air gap
pillar
Prior art date
Application number
KR1020050074973A
Other languages
English (en)
Inventor
이재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074973A priority Critical patent/KR20070020753A/ko
Publication of KR20070020753A publication Critical patent/KR20070020753A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

층간절연막에 에어 갭(air gap)을 갖는 반도체소자를 제공한다. 이 소자는 기판 및 상기 기판 상을 덮는 하부 층간절연막을 구비한다. 상기 하부 층간절연막 상에 상부 층간절연막이 제공된다. 상기 하부 층간절연막 및 상기 상부 층간절연막 사이에 에어 갭(air gap)이 배치된다. 상기 상부 층간절연막 및 상기 에어 갭(air gap)을 관통하여 상기 하부 층간절연막에 접촉하는 기둥 절연막이 제공된다. 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 제조방법 또한 제공된다.

Description

층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법{Semiconductor devices having air gap in inter-level dielectrics and method of fabricating the same}
도 1은 종래의 층간절연막을 갖는 반도체소자의 일부분을 보여주는 단면도이다.
도 2는 본 발명의 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 일부를 보여주는 평면도이다.
도 3 내지 도 7은 본 발명의 실시 예에 따른 반도체소자의 제조방법을 설명하기 위하여 도 2의 절단선 I-I'에 따라 취해진 공정단면도들이다.
도 8은 본 발명의 다른 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 제조방법을 설명하기 위한 단면도이다.
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 층간절연막에 에어 갭(air gap)을 갖는 반도체소자 및 그 제조방법에 관한 것이다.
반도체소자의 고집적화 필요에 따라 다층으로 된 구조의 각층에 도전성패턴 들을 형성하는 기술이 널리 사용되고 있다. 또한, 상기 도전성패턴들의 크기 및 간격을 극한적으로 축소하기위한 연구가 활발히 진행되고 있다. 상기 도전성패턴들의 크기 축소는 상기 도전성패턴들의 저항(resistance)을 증가시키고, 상기 도전성패턴들의 간격 축소는 상기 도전성패턴들 간의 커패시턴스(capacitance)를 증가 시킨다. 상기 저항(resistance) 및 상기 커패시턴스(capacitance)의 증가는 RC 지연(delay)이라는 신호지연을 유발한다. 상기 RC 지연(delay)은 반도체소자의 동작속도를 저하시킨다.
도 1은 종래의 층간절연막을 갖는 반도체소자의 일부분을 보여주는 단면도이다.
도 1을 참조하면, 종래의 반도체소자는 반도체기판(11), 층간절연막(20), 하부도전성패턴(15) 및 상부도전성패턴(23)을 구비한다.
상기 반도체기판(11) 및 상기 하부도전성패턴(15) 사이에 절연층(13)이 제공된다. 상기 층간절연막(20)은 상기 하부도전성패턴(15) 및 상기 상부도전성패턴(23) 사이에 배치된다. 상기 층간절연막(20)은 평탄화된 상부표면을 구비하는 것이 상기 상부도전성패턴(23)의 형성에 유리하다. 예를 들면, 상기 층간절연막(20)은 차례로 적층된 하부 층간절연막(17), 중간 층간절연막(18) 및 상부 층간절연막(19)으로 형성될 수 있다. 상기 하부 층간절연막(17)은 상기 중간 층간절연막(18)에 대하여 식각선택비를 갖는 절연막으로 형성한다. 상기 중간 층간절연막(18) 또는 상기 상부 층간절연막(19)은 평탄화된 상부표면 형성에 유리한 특성을 갖는 절연막으로 형성한다. 상기 하부도전성패턴(15) 및 상기 상부도전성패턴(23)은 상기 층간절 연막(20)을 관통하는 콘택플러그(21)에 의하여 전기적으로 접속된다.
그런데 상기 층간절연막(20)은 얇은 두께로 형성하는 것이 고집적화에 유리하다. 그러나 상기 얇은 두께를 갖는 층간절연막(20)은 상기 하부도전성패턴(15) 및 상기 상부도전성패턴(23) 간의 커패시턴스를 증가 시킨다. 상기 하부도전성패턴(15) 및 상기 상부도전성패턴(23) 간의 커패시턴스 증가는 RC 지연(delay)에 기인하여 반도체소자의 동작속도를 저하시킨다.
상기 커패시턴스는 상기 도전성패턴들(15, 23) 간의 거리에 반비례하는 특성을 갖는다. 그러므로 상기 커패시턴스를 감소시키려면 상기 층간절연막(20)의 전기적 등가두께를 크게 하는 것이 상대적으로 유리하다.
상기 층간절연막(20)의 전기적 등가두께는 상기 하부 층간절연막(17), 상기 중간 층간절연막(18) 및 상기 상부 층간절연막(19)의 유전율에 직접적인 영향을 받는다. 즉, 상기 층간절연막(20)의 성막재료로 상기 유전율이 낮은 재료를 채택하는 것이 유리하다.
상기 층간절연막(20)의 전기적 등가두께를 상대적으로 크게 하기 위한 방법으로 상기 도전성패턴들(15, 23) 사이에 에어 갭(air gap)을 형성하는 기술이 연구되고 있다. 여기서, 상기 에어 갭(air gap)의 유전율은 1.0으로 표시될 수 있으며, 상기 층간절연막(20)의 성막재료로 널리 사용되는 실리콘산화막의 유전율은 4.0으로 알려져 있다. 즉, 상기 에어 갭(air gap)은 상기 실리콘산화막에 비하여 상대적으로 낮은 유전율을 갖는다. 이에 따라, 상기 도전성패턴들(15, 23) 사이에 상기 에어 갭(air gap)을 배치할 경우 상기 커패시턴스를 감소시킬 수 있다.
상기 에어 갭(air gap)을 층간절연막으로 이용하는 기술이 미국특허 US6,867,125B2호에 "희생막 제거용 전자빔을 이용한 다층금속배선 간 에어 갭 형성(Creating air gap in multi-level metal interconnections using electron beam to remove sacrificial material)" 이라는 제목으로 클로스터 등(Kloster et al.)에 의해 개시된바 있다.
클로스터 등(Kloster et al.)에 의하면, 다층금속배선 층들 사이에 희생층(sacrificial layer)을 형성한다. 전자빔(electron beam)을 이용하여 상기 희생층(sacrificial layer)을 제거하여 에어 갭(air gap)을 형성한다. 그 결과, 상기 다층금속배선 층들 사이에 상기 에어 갭(air gap)을 형성할 수 있다.
상기 에어 갭(air gap)을 층간절연막으로 이용하는 다른 기술이 미국특허 US6,861,332B2호에 "에어 갭 상호연결 방법(Air gap interconnect method)" 이라는 제목으로 박 등(Park et al.)에 의해 개시된바 있다.
그럼에도 불구하고, 층간절연막의 전기적 등가두께를 크게 하기 위한 기술은 지속적인 개선이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 저유전율의 층간절연막을 갖는 반도체소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 저유전율의 층간절연막을 갖는 반도체소자의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 층간절연막에 에어 갭(air gap)을 갖는 반도체소자를 제공한다. 이 소자는 기판 및 상기 기판 상을 덮는 하부 층간절연막을 구비한다. 상기 하부 층간절연막 상에 상부 층간절연막이 제공된다. 상기 하부 층간절연막 및 상기 상부 층간절연막 사이에 에어 갭(air gap)이 배치된다. 상기 상부 층간절연막 및 상기 에어 갭(air gap)을 관통하여 상기 하부 층간절연막에 접촉하는 기둥 절연막이 제공된다.
본 발명의 몇몇 실시 예들에 있어서, 상기 기판 및 상기 하부 층간절연막 사이에 하부도전성패턴이 제공될 수 있다. 또한, 상기 기둥 절연막 상에 상부도전성패턴이 배치될 수 있다. 상기 기둥 절연막 및 상기 하부 층간절연막을 차례로 관통하는 콘택플러그가 제공될 수 있다. 상기 콘택플러그의 일단은 상기 상부도전성패턴에 접촉될 수 있으며, 상기 콘택플러그의 타단은 상기 하부도전성패턴에 접촉될 수 있다.
또한, 본 발명은, 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 제조방법들을 제공한다. 이 방법들은 기판 상에 하부 층간절연막을 형성하는 것을 포함한다. 상기 하부 층간절연막 상에 중간 층간절연막을 형성한다. 상기 중간 층간절연막 상에 상부 층간절연막을 형성한다. 상기 상부 층간절연막을 부분적으로 제거하여 상기 중간 층간절연막을 노출시키는 개구부를 형성한다. 상기 중간 층간절연막을 선택적으로 제거하여 상기 하부 층간절연막 및 상기 상부 층간절연막 사이에 에어 갭(air gap)을 형성한다. 상기 개구부를 채우는 기둥 절연막을 형성한다. 상기 기둥 절연막은 상기 상부 층간절연막 및 상기 에어 갭(air gap)을 관통하여 상 기 하부 층간절연막에 접촉하도록 형성한다.
몇몇 실시 예들에 있어서, 상기 중간 층간절연막은 상기 상부 층간절연막 및 상기 하부 층간절연막에 대하여 식각선택비를 갖는 절연막으로 형성할 수 있다. 예를 들면, 상기 중간 층간절연막은 유동성 산화막(flowable oxide; Fox) 또는 에스오지막(spin-on glass; SOG)으로 형성할 수 있다.
다른 실시 예들에 있어서, 상기 개구부를 형성하기 전에 상기 상부 층간절연막 상에 다른 중간 층간절연막을 형성할 수 있다. 상기 다른 중간 층간절연막 상에 다른 상부 층간절연막을 형성할 수 있다. 이 경우에, 상기 개구부는 상기 다른 상부 층간절연막, 상기 다른 중간 층간절연막 및 상기 상부 층간절연막을 차례로 패터닝하여 형성할 수 있다.
또 다른 실시 예들에 있어서, 상기 에어 갭(air gap)은 상기 개구부에 노출된 상기 중간 층간절연막을 등방성 식각하여 형성할 수 있다.
또 다른 실시 예들에 있어서, 상기 하부 층간절연막을 형성하기 전에 상기 기판 상에 하부도전성패턴을 형성할 수 있다. 또한, 상기 기둥 절연막 및 상기 하부 층간절연막을 차례로 관통하여 상기 하부도전성패턴에 접촉되는 콘택플러그를 형성할 수 있다. 이에 더하여, 상기 기둥 절연막을 갖는 기판 상에 상기 콘택플러그에 접촉되는 상부도전성패턴을 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내 용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 2는 본 발명의 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 일부를 보여주는 평면도이다. 도 3 내지 도 7은 본 발명의 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 제조방법을 설명하기 위하여 도 2의 절단선 I-I'에 따라 취해진 공정단면도들이다. 도 8은 본 발명의 다른 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 제조방법을 설명하기 위한 단면도이다.
먼저 도 2 및 도 7을 참조하여 본 발명의 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자를 설명하기로 한다.
도 2 및 도 7을 참조하면, 본 발명의 실시 예에 따른 반도체소자는 기판(51) 및 상기 기판(51) 상을 덮는 하부 층간절연막(57)을 구비한다.
상기 기판(51)은 실리콘웨이퍼와 같은 반도체기판일 수 있다. 상기 기판(51)에는 소자분리막 및 트랜지스터와 같은 하부 구성요소들이 배치될 수 있으나 설명의 간략화를 위하여 생략하기로 한다. 상기 기판(51) 상에 실리콘산화막과 같은 절연층(53)이 제공될 수 있다. 상기 절연층(53) 상에 하부도전성패턴(55)이 제공될 수 있다. 상기 하부도전성패턴(55)은 금속막, 장벽금속막, 금속실리사이드막, 폴리실리콘막, 또는 이들의 조합막일 수 있다.
상기 하부도전성패턴(55)을 갖는 기판(51)은 상기 하부 층간절연막(57)으로 덮일 수 있다. 상기 하부 층간절연막(57) 상에 상부 층간절연막(59)이 제공된다. 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59) 사이에 에어 갭(air gap; 64)이 배치된다. 또한, 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59) 사이에 중간 층간절연막(58)이 배치될 수 있다. 이 경우에, 상기 중간 층간절연막(58) 및 상기 에어 갭(air gap; 64)은 같은 레벨에 배치될 수 있다. 상기 상부 층간절연막(59) 및 상기 에어 갭(air gap; 64)을 관통하여 상기 하부 층간절연막(57)에 접촉하는 기둥 절연막(68)이 제공된다. 상기 기둥 절연막(68)은 상기 기판(51)을 덮도록 배치될 수 있으며, 상기 상부 층간절연막(59) 및 상기 에어 갭(air gap; 64) 내에만 배치될 수도 있다. 상기 하부 층간절연막(57), 상기 중간 층간절연막(58), 상기 에어 갭(air gap; 64), 상기 상부 층간절연막(59), 및 상기 기둥 절연막(68)은 층간절연막(70)을 구성한다.
상기 중간 층간절연막(58)은 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59)에 대하여 식각선택비를 갖는 절연막일 수 있다. 예를 들면, 상기 중간 층간절연막(58)은 유동성 산화막(flowable oxide; Fox) 또는 에스오지막(spin-on glass; SOG)일 수 있다. 이 경우에, 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59)은 실리콘질화막(SiN), 실리콘산질화막(SiON), Peox(Plasma enhanced chemical vapor deposition oxide), TEOS(Tetraethylorthosilicate), PTEOS(Plasma tetraethylorthosilicate), 또는 고밀도 플라즈마 산화막(High density plasma chemical vapor deposition oxide; HDP oxide)일 수 있다. 또한, 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59)은 동일한 물질막일 수 있으며 서로 다른 물질막일 수도 있다. 상기 기둥 절연막(68)은 Peox(Plasma enhanced chemical vapor deposition oxide), TEOS(Tetraethylorthosilicate), PTEOS(Plasma tetraethylorthosilicate), 또는 고밀도 플라즈마 산화막(High density plasma chemical vapor deposition oxide; HDP oxide)일 수 있다. 예를 들면, 상기 기둥 절연막(68)은 PTEOS(Plasma tetraethylorthosilicate)일 수 있다. 상기 에어 갭(air gap; 64)은 불활성 가스 또는 에어(air)로 채워질 수 있으며, 진공 상태를 유지할 수도 있다.
상기 기둥 절연막(68)을 갖는 기판(51) 상에 상부도전성패턴(75)이 배치될 수 있다. 상기 기둥 절연막(68) 및 상기 하부 층간절연막(57)을 차례로 관통하는 콘택플러그(73)가 제공될 수 있다. 상기 콘택플러그(73)의 일단은 상기 상부도전성패턴(75)에 접촉될 수 있으며, 상기 콘택플러그(73)의 타단은 상기 하부도전성패턴(55)에 접촉될 수 있다. 상기 콘택플러그(73) 및 상기 상부도전성패턴(75)은 금속막, 장벽금속막, 금속실리사이드막, 폴리실리콘막, 또는 이들의 조합막일 수 있다.
도 2에 도시된 바와 같이, 상기 기판(51)에는 복수의 상기 하부도전성패턴들(55) 및 상기 상부도전성패턴들(75)이 서로 평행하게 배치될 수 있다. 상기 에어 갭(air gap; 64)은 상기 층간절연막(70)의 유전율을 감소시키는 역할을 한다. 즉, 상기 에어 갭(air gap; 64)을 구비하는 상기 층간절연막(70)은 상기 하부도전성패 턴들(55) 및 상기 상부도전성패턴들(75) 사이의 커패시턴스를 감소시키는 역할을 할 수 있다. 또한, 상기 기둥 절연막(68)은 상기 에어 갭(air gap; 64)으로 인하여 상기 층간절연막(70)이 함몰되는 것을 방지해주는 역할을 한다. 상기 에어 갭(air gap; 64) 및 상기 기둥 절연막(68) 또한 상기 하부도전성패턴들(55) 및 상기 상부도전성패턴들(75)의 배치를 고려하여 필요한 곳에 필요한 수량만큼 배치할 수 있다. 결과적으로, 상기 에어 갭(air gap; 64) 및 상기 기둥 절연막(68)을 적절하게 배치하여 안정된 구조 및 낮은 유전율을 갖는 상기 층간절연막(70)을 구현할 수 있다.
이제 도 2 내지 도 7을 참조하여 본 발명의 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 제조방법을 설명하기로 한다.
도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 반도체소자의 제조방법은 기판(51) 상에 하부 층간절연막(57)을 형성하는 것을 포함한다.
구체적으로, 상기 기판(51)은 실리콘웨이퍼와 같은 반도체기판으로 형성할 수 있다. 상기 기판(51)에는 소자분리막 및 트랜지스터와 같은 하부 구성요소들이 형성될 수 있으나 설명의 간략화를 위하여 생략하기로 한다. 상기 하부 층간절연막(57)을 형성하기 전에, 상기 기판(51) 상에 실리콘산화막과 같은 절연층(53)을 형성할 수 있다. 상기 절연층(53) 상에 하부도전성패턴(55)을 형성할 수 있다. 상기 하부도전성패턴(55)은 금속막, 장벽금속막, 금속실리사이드막, 폴리실리콘막, 또는 이들의 조합막으로 형성할 수 있다. 예를 들면, 상기 금속막은 텅스텐(W), 구리(Cu), 또는 알루미늄(Al)으로 형성할 수 있다. 상기 장벽금속막은 티타늄(Ti), 질 화티타늄(TiN), 탄탈룸(Ta), 또는 질화탄탈룸(TaN)으로 형성할 수 있다.
상기 하부도전성패턴(55)을 갖는 기판(51) 상에 상기 하부 층간절연막(57)을 형성한다. 상기 하부 층간절연막(57) 상에 중간 층간절연막(58)을 형성한다. 상기 중간 층간절연막(58) 상에 상부 층간절연막(59)을 형성한다.
상기 중간 층간절연막(58)은 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59)에 대하여 식각선택비를 갖는 절연막으로 형성할 수 있다. 예를 들면, 상기 중간 층간절연막(58)은 유동성 산화막(flowable oxide; Fox) 또는 에스오지막(spin-on glass; SOG)으로 형성할 수 있다. 이 경우에, 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59)은 실리콘질화막(SiN), 실리콘산질화막(SiON), Peox(Plasma enhanced chemical vapor deposition oxide), TEOS(Tetraethylorthosilicate), PTEOS(Plasma tetraethylorthosilicate), 또는 고밀도 플라즈마 산화막(High density plasma chemical vapor deposition oxide; HDP oxide)으로 형성할 수 있다. 또한, 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59)은 동일한 물질막으로 형성할 수 있으며 서로 다른 물질막으로 형성할 수도 있다. 상기 하부 층간절연막(57)은 식각저지막의 역할을 할 수 있다. 이 경우에, 상기 하부 층간절연막(57)은 상기 실리콘질화막(SiN)으로 형성할 수 있다.
도 2 및 도 4를 참조하면, 상기 상부 층간절연막(59)을 부분적으로 제거하여 상기 중간 층간절연막(58)을 노출시키는 개구부들(62a, 62b)을 형성한다. 상기 개구부들(62a, 62b)은 필요에 따라 작은 개구부(62a) 및 넓은 개구부(62b)로 나누어 형성할 수 있다. 예를 들면, 상기 하부도전성패턴(55) 상부에 상기 넓은 개구부 (62b)를 형성할 수 있다.
상기 상부 층간절연막(59)을 부분적으로 제거하는 공정은 상기 상부 층간절연막(59) 상에 포토레지스트 패턴(도시하지 않음)을 형성하고, 상기 상부 층간절연막(59) 및 상기 중간 층간절연막(58)을 이방성 식각하는 것을 포함할 수 있다. 상기 중간 층간절연막(58)을 이방성 식각하는 동안, 상기 개구부들(62a, 62b)의 바닥에 상기 하부 층간절연막(57)이 부분적으로 노출될 수 있다. 또한, 상기 노출된 하부 층간절연막(57)은 아래로 리세스 될 수도 있다. 그러나 상기 중간 층간절연막(58) 및 상기 하부 층간절연막(57) 간의 식각선택비를 이용하여 상기 하부 층간절연막(57)이 과다하게 식각되는 것을 방지할 수 있다.
도 2 및 도 5를 참조하면, 상기 중간 층간절연막(58)을 선택적으로 제거하여 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59) 사이에 에어 갭(air gap; 64)을 형성한다.
상기 에어 갭(air gap; 64)은 상기 개구부들(62a, 62b)에 노출된 상기 중간 층간절연막(58)을 등방성 식각하여 형성할 수 있다. 예를 들면, 상기 중간 층간절연막(58)이 유동성 산화막(flowable oxide; Fox) 또는 에스오지막(spin-on glass; SOG)으로 형성된 경우, 상기 중간 층간절연막(58)은 불산(HF)을 함유하는 산화막 식각용액을 이용하여 선택적으로 제거할 수 있다. 이어서, 세정공정을 이용하여 상기 개구부들(62a, 62b) 내에 잔존하는 식각용액 및 반응부산물을 제거한다. 상기 개구부들(62a, 62b)의 배치 및 등방성 식각조건들을 이용하여 상기 에어 갭(air gap; 64)의 크기를 조절할 수 있다. 도시된 바와 같이, 상기 에어 갭(air gap; 64) 의 형성이 불필요한 부분은 상기 중간 층간절연막(58)을 잔존시킬 수 있다. 상기 잔존된 중간 층간절연막(58)은 상기 상부 층간절연막(59)이 함몰되거나 이탈되는 것을 방지해주는 역할을 할 수 있다.
도 2 및 도 6을 참조하면, 상기 개구부들(62a, 62b)을 채우는 기둥 절연막(68)을 형성한다. 상기 기둥 절연막(68)은 상기 상부 층간절연막(59) 및 상기 에어 갭(air gap; 64)을 관통하여 상기 하부 층간절연막(57)에 접촉하도록 형성한다. 상기 기둥 절연막(68)은 상기 상부 층간절연막(59)이 함몰되거나 이탈되는 것을 방지해주는 역할을 할 수 있다.
상기 기둥 절연막(68)은 Peox(Plasma enhanced chemical vapor deposition oxide), TEOS(Tetraethylorthosilicate), PTEOS(Plasma tetraethylorthosilicate), 또는 고밀도 플라즈마 산화막(High density plasma chemical vapor deposition oxide; HDP oxide)으로 형성할 수 있다. 예를 들면, 상기 기둥 절연막(68)은 플라즈마강화 화학기상증착(Plasma enhanced chemical vapor deposition; PECVD)법에 의한 PTEOS(Plasma tetraethylorthosilicate) 막으로 형성할 수 있다. 상기 PTEOS(Plasma tetraethylorthosilicate) 막은 경도 및 단차피복성이 우수한 것으로 알려져 있다.
상기 기둥 절연막(68)을 형성하는 공정이 진공 반응기 내에서 수행되는 경우 상기 에어 갭(air gap; 64)은 진공 상태로 형성될 수 있다. 이와는 달리, 상기 에어 갭(air gap; 64)은 불활성 가스 또는 에어(air)로 채워질 수도 있다.
상기 기둥 절연막(68)은 상기 개구부들(62a, 62b)을 채우고 상기 기판(51) 상을 덮도록 형성할 수 있다. 이 경우에, 상기 기둥 절연막(68)의 상부표면은 평탄화시키는 것이 바람직하다. 상기 기둥 절연막(68)의 평탄화에는 에치백 공정 또는 화학기계적연마(chemical mechanical polishing; CMP) 공정이 적용될 수 있다. 그 결과, 상기 기둥 절연막(68)은 상기 개구부들(62a, 62b)을 채우고 상기 상부 층간절연막(59)을 덮도록 형성될 수 있다. 이와는 달리, 상기 기둥 절연막(68)은 상기 개구부들(62a, 62b)을 채우고 상기 상부 층간절연막(59)의 상부표면을 노출하도록 형성될 수도 있다.
상기 하부 층간절연막(57), 상기 중간 층간절연막(58), 상기 에어 갭(air gap; 64), 상기 상부 층간절연막(59), 및 상기 기둥 절연막(68)은 층간절연막(70)을 구성할 수 있다. 상기 에어 갭(air gap; 64)은 상기 층간절연막(70)의 유전율을 감소시키는 역할을 한다. 또한, 상기 기둥 절연막(68)은 상기 에어 갭(air gap; 64)으로 인하여 상기 층간절연막(70)이 함몰되는 것을 방지해주는 역할을 한다. 즉, 상기 에어 갭(air gap; 64) 및 상기 기둥 절연막(68)을 이용하여 안정된 구조 및 낮은 유전율을 갖는 상기 층간절연막(70)을 형성할 수 있다.
도 2 및 도 7을 다시 참조하면, 상기 기둥 절연막(68) 및 상기 하부 층간절연막(57)을 차례로 패터닝하여 상기 하부도전성패턴(55)을 부분적으로 노출시키는 콘택홀(71)을 형성할 수 있다. 즉, 상기 콘택홀(71)은 상기 기둥 절연막(68) 및 상기 하부 층간절연막(57)을 차례로 관통하도록 형성할 수 있다. 상기 콘택홀(71) 내에 콘택플러그(73)를 형성할 수 있다. 상기 기둥 절연막(68)을 갖는 기판(51) 상에 상부도전성패턴(75)을 형성할 수 있다. 이와는 달리, 상기 콘택플러그(73) 및 상기 상부도전성패턴(75)은 한꺼번에 형성할 수도 있다.
상기 콘택플러그(73)의 일단은 상기 상부도전성패턴(75)에 접촉하도록 형성할 수 있으며, 상기 콘택플러그(73)의 타단은 상기 하부도전성패턴(55)에 접촉하도록 형성할 수 있다. 상기 콘택플러그(73) 및 상기 상부도전성패턴(75)은 금속막, 장벽금속막, 금속실리사이드막, 폴리실리콘막, 또는 이들의 조합막으로 형성할 수 있다. 예를 들면, 상기 금속막은 텅스텐(W), 구리(Cu), 또는 알루미늄(Al)으로 형성할 수 있다. 상기 장벽금속막은 티타늄(Ti), 질화티타늄(TiN), 탄탈룸(Ta), 또는 질화탄탈룸(TaN)으로 형성할 수 있다.
상술한 바와 같이, 상기 에어 갭(air gap; 64)을 구비하는 상기 층간절연막(70)은 상기 하부도전성패턴들(55) 및 상기 상부도전성패턴들(75) 사이의 커패시턴스를 감소시키는 역할을 할 수 있다. 또한, 상기 기둥 절연막(68)은 상기 에어 갭(air gap; 64)으로 인하여 상기 층간절연막(70)이 함몰되는 것을 방지해주는 역할을 한다. 상기 에어 갭(air gap; 64) 및 상기 기둥 절연막(68)은 상기 하부도전성패턴들(55) 및 상기 상부도전성패턴들(75)의 배치를 고려하여 필요한 곳에 필요한 수량만큼 형성할 수 있다. 결과적으로, 상기 에어 갭(air gap; 64) 및 상기 기둥 절연막(68)을 적절하게 이용하여 안정된 구조 및 낮은 유전율을 갖는 상기 층간절연막(70)을 형성할 수 있다.
이제 도 8을 참조하여 본 발명의 다른 실시 예에 따른 층간절연막에 에어 갭(air gap)을 갖는 반도체소자의 제조방법들을 설명하기로 한다.
도 8을 참조하면, 본 발명의 다른 실시 예에 따른 반도체소자의 제조방법은 기판(51) 상에 하부 층간절연막(57)을 형성하는 것을 포함한다. 이하에서는 도 2 내지 도 7을 통하여 설명된 제조방법들과 차이점만 간략하게 설명하기로 한다.
상기 하부 층간절연막(57)을 갖는 기판(51) 상에 중간 층간절연막(58a) 및 상부 층간절연막(59a)을 차례로 형성할 수 있다. 상기 상부 층간절연막(59a) 상에 다른 중간 층간절연막(58b) 및 다른 상부 층간절연막(59b)을 차례로 형성할 수 있다.
상기 중간 층간절연막(58a) 및 상기 다른 중간 층간절연막(58b)은 상기 하부 층간절연막(57), 상기 상부 층간절연막(59a) 및 상기 다른 상부 층간절연막(59b)에 대하여 식각선택비를 갖는 절연막으로 형성할 수 있다. 예를 들면, 상기 중간 층간절연막(58a) 및 상기 다른 중간 층간절연막(58b)은 유동성 산화막(flowable oxide; Fox) 또는 에스오지막(spin-on glass; SOG)으로 형성할 수 있다.
상기 다른 상부 층간절연막(59b) 및 상기 상부 층간절연막(59a)을 부분적으로 제거하여 상기 다른 중간 층간절연막(58b) 및 상기 중간 층간절연막(58a)을 노출시키는 개구부들(62a, 62b)을 형성한다. 이 경우에, 상기 개구부들(62a, 62b)은 상기 다른 상부 층간절연막(59b), 상기 다른 중간 층간절연막(58b) 및 상기 상부 층간절연막(59a)을 차례로 패터닝하여 형성할 수 있다.
상기 중간 층간절연막(58a) 및 상기 다른 중간 층간절연막(58b)을 선택적으로 제거하여, 상기 하부 층간절연막(57) 및 상기 상부 층간절연막(59a) 사이에 에어 갭(air gap; 64a)을 형성함과 동시에, 상기 상부 층간절연막(59a) 및 상기 다른 상부 층간절연막(59b) 사이에 다른 에어 갭(64b)을 형성한다. 상기 에어 갭(64a) 및 상기 다른 에어 갭(64b)은 상기 개구부들(62a, 62b)에 노출된 상기 중간 층간절연막(58a) 및 상기 다른 중간 층간절연막(58b)을 등방성 식각하여 형성할 수 있다.
상기 개구부들(62a, 62b)을 채우는 기둥 절연막(68)을 형성한다. 상기 기둥 절연막(68)은 상기 다른 상부 층간절연막(59b), 상기 다른 에어 갭(64b), 상기 상부 층간절연막(59a) 및 상기 에어 갭(64a)을 관통하여 상기 하부 층간절연막(57)에 접촉하도록 형성한다. 상기 기둥 절연막(68)은 상기 다른 상부 층간절연막(59b) 및 상기 상부 층간절연막(59a)이 함몰되거나 이탈되는 것을 방지해주는 역할을 할 수 있다.
상기 하부 층간절연막(57), 상기 중간 층간절연막(58a), 상기 에어 갭(air gap; 64a), 상기 상부 층간절연막(59a), 상기 다른 에어 갭(64b), 상기 다른 중간 층간절연막(58b), 상기 다른 상부 층간절연막(59b),및 상기 기둥 절연막(68)은 층간절연막(70)을 구성할 수 있다. 상기 에어 갭(64a) 및 상기 다른 에어 갭(64b)은 상기 층간절연막(70)의 유전율을 감소시키는 역할을 한다. 또한, 상기 기둥 절연막(68)은 상기 에어 갭(64a) 및 상기 다른 에어 갭(64b)으로 인하여 상기 층간절연막(70)이 함몰되는 것을 방지해주는 역할을 한다. 즉, 상기 에어 갭(64a), 상기 다른 에어 갭(64b), 및 상기 기둥 절연막(68)을 이용하여 안정된 구조 및 낮은 유전율을 갖는 상기 층간절연막(70)을 형성할 수 있다.
상술한 바와 같이 본 발명에 따르면, 에어 갭(air gap) 및 기둥 절연막을 구비하는 층간절연막이 제공된다. 상기 에어 갭은 상기 층간절연막의 유전율을 감소 시키는 역할을 한다. 상기 기둥 절연막은 상기 에어 갭으로 인하여 상기 층간절연막이 함몰되는 것을 방지해주는 역할을 한다. 상기 에어 갭 및 상기 기둥 절연막을 적절하게 이용하여 안정된 구조 및 낮은 유전율을 갖는 상기 층간절연막을 형성할 수 있다. 결과적으로, 저유전율의 층간절연막을 갖는 반도체소자를 구현할 수 있다.

Claims (10)

  1. 기판;
    상기 기판 상을 덮는 하부 층간절연막;
    상기 하부 층간절연막 상에 배치된 상부 층간절연막;
    상기 하부 층간절연막 및 상기 상부 층간절연막 사이에 배치된 에어 갭(air gap); 및
    상기 상부 층간절연막 및 상기 에어 갭(air gap)을 관통하여 상기 하부 층간절연막에 접촉하는 기둥 절연막을 포함하는 것을 특징으로 하는 반도체소자.
  2. 제 1 항에 있어서,
    상기 기판 및 상기 하부 층간절연막 사이에 제공된 하부도전성패턴;
    상기 기둥 절연막 상에 배치된 상부도전성패턴; 및
    상기 기둥 절연막 및 상기 하부 층간절연막을 차례로 관통하는 콘택플러그를 더 포함하되, 상기 콘택플러그의 일단은 상기 상부도전성패턴에 접촉되고 상기 콘택플러그의 타단은 상기 하부도전성패턴에 접촉되는 것을 특징으로 하는 반도체소자.
  3. 기판 상에 하부 층간절연막을 형성하고,
    상기 하부 층간절연막 상에 중간 층간절연막을 형성하고,
    상기 중간 층간절연막 상에 상부 층간절연막을 형성하고,
    상기 상부 층간절연막을 부분적으로 제거하여 상기 중간 층간절연막을 노출시키는 개구부를 형성하고,
    상기 중간 층간절연막을 선택적으로 제거하여 상기 하부 층간절연막 및 상기 상부 층간절연막 사이에 에어 갭(air gap)을 형성하고,
    상기 개구부를 채우는 기둥 절연막을 형성하는 것을 포함하되, 상기 기둥 절연막은 상기 상부 층간절연막 및 상기 에어 갭(air gap)을 관통하여 상기 하부 층간절연막에 접촉하도록 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 중간 층간절연막은 상기 상부 층간절연막 및 상기 하부 층간절연막에 대하여 식각선택비를 갖는 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 3 항에 있어서,
    상기 중간 층간절연막은 유동성 산화막(flowable oxide; Fox) 또는 에스오지막(spin-on glass; SOG)으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 3 항에 있어서,
    상기 개구부를 형성하기 전에
    상기 상부 층간절연막 상에 다른 중간 층간절연막을 형성하고,
    상기 다른 중간 층간절연막 상에 다른 상부 층간절연막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 개구부를 형성하는 것은
    상기 다른 상부 층간절연막, 상기 다른 중간 층간절연막 및 상기 상부 층간절연막을 차례로 패터닝하는 것을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 3 항에 있어서,
    상기 에어 갭(air gap)을 형성하는 것은
    상기 개구부에 노출된 상기 중간 층간절연막을 등방성 식각하는 것을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 제 3 항에 있어서,
    상기 하부 층간절연막을 형성하기 전에
    상기 기판 상에 하부도전성패턴을 형성하는 것을 더 포함하는 반도체소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 기둥 절연막 및 상기 하부 층간절연막을 차례로 관통하여 상기 하부도전성패턴에 접촉되는 콘택플러그를 형성하고,
    상기 기둥 절연막을 갖는 기판 상에 상기 콘택플러그에 접촉되는 상부도전성패턴을 형성하는 것을 더 포함하는 반도체소자의 제조방법.
KR1020050074973A 2005-08-16 2005-08-16 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법 KR20070020753A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050074973A KR20070020753A (ko) 2005-08-16 2005-08-16 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074973A KR20070020753A (ko) 2005-08-16 2005-08-16 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070020753A true KR20070020753A (ko) 2007-02-22

Family

ID=43653048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074973A KR20070020753A (ko) 2005-08-16 2005-08-16 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070020753A (ko)

Similar Documents

Publication Publication Date Title
KR102606765B1 (ko) 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US6740976B2 (en) Semiconductor device including via contact plug with a discontinuous barrier layer
US6984892B2 (en) Semiconductor structure implementing low-K dielectric materials and supporting stubs
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
US8232653B2 (en) Wiring structures
US10020259B2 (en) Copper etching integration scheme
KR20140096874A (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US8445991B2 (en) Semiconductor device with MIM capacitor and method for manufacturing the same
KR101812878B1 (ko) 듀얼 다마신 왜곡을 감소시키기 위한 방법
KR100835409B1 (ko) 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법
US20140131872A1 (en) Copper etching integration scheme
TW202038383A (zh) 半導體裝置及其形成方法
KR20180061473A (ko) 반도체 장치 및 그 제조 방법
US5880030A (en) Unlanded via structure and method for making same
US10468348B2 (en) Method for manufacturing interconnection
JP3525788B2 (ja) 半導体装置の製造方法
US7332427B2 (en) Method of forming an interconnection line in a semiconductor device
CN108573912B (zh) 半导体结构及其形成方法
US7585723B2 (en) Method for fabricating capacitor
KR100588665B1 (ko) 반도체 소자의 장벽금속층 형성 방법
KR20070020753A (ko) 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법
US20240096796A1 (en) Integrated circuit device
CN113838834B (zh) 半导体器件、半导体器件的形成方法以及三维存储器

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination