JP4751083B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4751083B2 JP4751083B2 JP2005088498A JP2005088498A JP4751083B2 JP 4751083 B2 JP4751083 B2 JP 4751083B2 JP 2005088498 A JP2005088498 A JP 2005088498A JP 2005088498 A JP2005088498 A JP 2005088498A JP 4751083 B2 JP4751083 B2 JP 4751083B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- width dimension
- metal wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims description 210
- 229910052751 metal Inorganic materials 0.000 claims description 210
- 230000004888 barrier function Effects 0.000 claims description 108
- 239000011800 void material Substances 0.000 claims description 53
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 247
- 239000010408 film Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、配線層間にボイドが形成された構造を備えた半導体装置およびその製造方法に関する。
近年、半導体装置の微細化に伴い、配線間容量の増加が問題になってきている。この問題を解決するために、配線間に空隙（ボイド）を設けると共に、このボイドを配線の下面より下方にまで形成する方法が検討されている（例えば、特許文献１参照）。
この特許文献１に開示されている方法によれば、先に下層の層間絶縁膜に溝を形成し、その後配線層を堆積し、次に溝に沿って配線層をエッチングすることで配線パターンを形成し、最後に配線パターン間に層間絶縁膜を堆積することで、配線パターンの上端から下端全体にわたるボイドを形成し、配線間容量を低減させている。
特開平１０−２２９１２１号公報
この特許文献１に開示されている方法によれば、先に下層の層間絶縁膜に溝を形成し、その後配線層を堆積し、次に溝に沿って配線層をエッチングすることで配線パターンを形成し、最後に配線パターン間に層間絶縁膜を堆積することで、配線パターンの上端から下端全体にわたるボイドを形成し、配線間容量を低減させている。
特許文献１に開示されているように、配線パターンの上端から下端全体にわたるボイドを形成することで配線間配線容量はある程度低減できるが、素子の微細化がすすむにつれて更なる配線間容量抑制が望まれている。
本発明は、上記事情に鑑みてなされたもので、その目的は、配線間容量を抑制できる半導体装置およびその製造方法を提供することにある。
本発明は、上記事情に鑑みてなされたもので、その目的は、配線間容量を抑制できる半導体装置およびその製造方法を提供することにある。
本発明の一態様の半導体装置は、それぞれ金属配線層と、この金属配線層の下部に形成された下側バリアメタル層と、金属配線層の上部に形成された上側バリアメタル層とからなり、所定方向に沿って複数併設された配線部であって、金属配線層の第１の上端の第１の幅寸法が金属配線層の第１の下端の第２の幅寸法より小さい台形状の断面を有し、下側バリアメタル層は金属配線層の前記第２の幅寸法より大きい第３の幅寸法を有し、上側バリアメタル層は金属配線層の前記第１の幅寸法より大きくかつ下側バリアメタル層の第３の幅寸法より小さい第４の幅寸法を有する配線部と、配線部間にボイドが生じるよう各配線部を覆う絶縁層とを備え、ボイドの第２の上端は上側バリアメタル層の上面と金属配線層の第１の上端の間に対応する位置に位置し、ボイドの第２の下端は下側バリアメタル層の下面と金属配線層の第１の下端の間に対応する位置に位置し、金属配線層の側面には均一に絶縁膜が形成されることを特徴としている。
本発明の一態様の半導体装置の製造方法は、下側絶縁層の上に下側バリアメタル層となる第１の導電層を形成する工程と、この第１の導電層の上に金属配線層となる第２の導電層を形成する工程と、この第２の導電層の上に上側バリアメタル層となる第３の導電層を形成する工程と、この第３の導電層の上にマスクパターンを形成する工程と、マスクパターンをマスクとして第１乃至第３の導電層をドライエッチングし、第１の上端の第１の幅寸法が第１の下端の第２の幅寸法より小さい断面台形状の前記金属配線層と、前記金属配線層の前記第２の幅寸法より大きい第３の幅寸法を有する下側バリアメタル層と、前記金属配線層の前記第１の幅寸法より大きくかつ前記下側バリアメタル層の前記第３の幅寸法より小さい第４の幅寸法を有する上側バリアメタル層とからなる複数の配線層を形成する工程と、ＨＤＰ−ＣＶＤ法により前記配線層間にボイドが生じるように絶縁層を埋め込む工程であって、前記ボイドの第２の上端が前記上側バリアメタル層の上面と前記金属配線層の前記第１の上端の間に対応する位置に位置し、前記ボイドの第２の下端が前記下側バリアメタル層の下面と前記金属配線層の前記第１の下端の間に対応する位置に位置し、前記金属配線層の側面には均一に前記絶縁膜が形成されるよう前記絶縁膜を埋め込む工程とを備えたことを特徴としている。
本発明によれば、配線間容量を抑制でき、配線間容量値のばらつきを抑制できる。
（第１の実施形態）
以下、本発明を第１の実施形態について図１ないし図５を参照しながら説明する。尚、図１ないし図５については、掲載面に対して奥行方向に略同一構成が形成されている。
以下、本発明を第１の実施形態について図１ないし図５を参照しながら説明する。尚、図１ないし図５については、掲載面に対して奥行方向に略同一構成が形成されている。
＜構造について＞
図１は、隣接した複数の配線部間の構造を模式的に示している。この図１において、半導体装置１は、図１に示す配線構造２を備えている。この配線構造２は、下層側の絶縁層３と、平面方向に隣接するように並設された複数の配線部４と、隣接する配線部４間に対して当該配線部４を電気的に絶縁するように形成された絶縁層５と、配線部４間の絶縁層５中に形成されたボイド６とを備えている。
図１は、隣接した複数の配線部間の構造を模式的に示している。この図１において、半導体装置１は、図１に示す配線構造２を備えている。この配線構造２は、下層側の絶縁層３と、平面方向に隣接するように並設された複数の配線部４と、隣接する配線部４間に対して当該配線部４を電気的に絶縁するように形成された絶縁層５と、配線部４間の絶縁層５中に形成されたボイド６とを備えている。
下層側の絶縁層３は、例えばシリコン酸化（ＳｉＯ2）膜により形成されている。絶縁層３の上面は、配線部形成領域Ｈａにおいて平面状に形成されている。絶縁領域Ｈｂは、隣接した配線部形成領域ＨａおよびＨａ間に形成されているが、この絶縁領域Ｈｂ内においては、溝部３ａが絶縁層３に形成されている。
配線部４は、導電材料により形成されており、配線部形成領域Ｈａの絶縁層３の上に形成された下層側のバリアメタル層４ａ（下側バリアメタル層に相当：副配線部）と、このバリアメタル層４ａの上に形成された金属配線層４ｂ（主配線部）と、この金属配線層４ｂの上に形成された上層側のバリアメタル層４ｃ（上側バリアメタル層に相当：副配線部）とを備えている。
バリアメタル層４ａは、例えばチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層構造（図示せず）により形成されており、その上面部４ａａ（第３の面に相当）および下面部（第４の面に相当）がそれぞれ平面状に形成されている。金属配線層４ｂは、例えばＡｌ材料やＡｌ−Ｃｕ系材料、もしくはＡｌ−Ｓｉ−Ｃｕ系材料により形成されており、その縦断面が上に凸となる台形状に形成されている。
金属配線層４ｂの上面部４ｂａ（第２の面に相当：上形成面）は平面状に形成されており、金属配線層４ｂの下面部４ｂｂ（第１の面に相当：下形成面）と対向するように面形成されており、当該下面部４ｂｂの形成領域よりも狭く形成されている。また金属配線層４ｂは、その下面部４ｂｂが平面状に形成されており、その下面部４ｂｂの形成領域はバリアメタル層４ａの上面部４ａａの形成領域よりも狭く形成されている。言い換えると、バリアメタル層４ａは、その端部４ａｂが金属配線層４ｂの下面部４ｂｂ形成面の外方に突出するように形成されており、バリアメタル層４ａの端部４ａｂ間の幅が所定幅（例えば、９０ｎｍ）に形成されている。
バリアメタル層４ｃは、例えばチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層構造（図示せず）により形成されており、金属配線層４ｂの上面部４ｂａに接触するように形成されていると共に当該上面部４ｂａを覆うように形成されている。バリアメタル層４ｃは、その下面部４ｃａ（第５の面に相当）および上面部４ｃｃ（第６の面に相当）が対向するように形成されると共にそれぞれ例えば平面状に形成されている。バリアメタル層４ｃは、その下面部４ｃａが金属配線層４ｂの上面部４ｂａと接触するように形成されており、当該上面部４ｂａの形成面から外方に突出するように形成されている。
バリアメタル層４ｃは、金属配線層４ｂの上面部４ｂａの上に縦断面矩形状に形成されており、その端部４ｃｂが金属配線層４ｂの上面部４ｂａ形成面の外方に対して庇状に突出するように形成されており、バリアメタル層４ｃの端部４ｃｂ間の幅が所定幅（例えば、７０ｎｍ）で形成されている。
絶縁層５は、例えばＴＥＯＳ（TetraEthoxy Silane）により形成されており、金属配線層４ｂの外面（外側面）に沿って密着するように薄く形成された薄膜部５ａと、絶縁領域Ｈｂの溝部３ａ内に埋込まれた埋込部５ｂと、配線部４の上側に形成された上側形成部５ｃとを備えて構成されている。
薄膜部５ａは、金属配線層４ｂの側面に対して略一定膜厚（均一な膜厚：例えば、１３ｎｍ）で形成されている。この薄膜部５ａは、金属配線層４ｂの縦長手方向側面に沿って形成されている。薄膜部５ａは、その上端部５ａａがバリアメタル層４ｃの端部４ｃｂ下で且つ金属配線層４ｂの上側面部に密着するように形成されている。
ボイド６は、その全周が絶縁層５に覆われることによりその内部が真空状態に形成されている。具体的には、ボイド６は、その上側が絶縁層５の上側形成部５ｃに覆われると共に、その側面側が絶縁層５の薄膜部５ａに覆われると共に、その下側が絶縁層５の埋込部５ｂに覆われている。
ボイド６は、その上端部６ａが配線部４の上面よりも下方に位置するように形成されていると共に、その上端部６ａがバリアメタル層４ｃの下面部４ｃａの形成面よりも上方に位置するように形成されている。すなわち、ボイド６は、その少なくとも一部が金属配線層４ｂおよびバリアメタル層４ｃ間の界面よりも上方に形成されている。
またボイド６は、その下端部６ｂが配線部４の下面よりも上方に位置するように形成されている。またボイド６は、その下端部６ｂがバリアメタル層４ａの上面部４ａａの形成面よりも下方に位置するように形成されている。すなわち、ボイド６は、その少なくとも一部が、金属配線層４ｂおよびバリアメタル層４ａ間の界面よりも下方に形成されている。ボイド６は、隣接する２つの配線部４間に挟まれるように形成されている。
ボイド６は、その上端部６ａが配線部４の上面よりも下方に位置するように形成されていると共に、その上端部６ａがバリアメタル層４ｃの下面部４ｃａの形成面よりも上方に位置するように形成されている。すなわち、ボイド６は、その少なくとも一部が金属配線層４ｂおよびバリアメタル層４ｃ間の界面よりも上方に形成されている。
またボイド６は、その下端部６ｂが配線部４の下面よりも上方に位置するように形成されている。またボイド６は、その下端部６ｂがバリアメタル層４ａの上面部４ａａの形成面よりも下方に位置するように形成されている。すなわち、ボイド６は、その少なくとも一部が、金属配線層４ｂおよびバリアメタル層４ａ間の界面よりも下方に形成されている。ボイド６は、隣接する２つの配線部４間に挟まれるように形成されている。
本実施形態に係る構成によれば、次のような構成を備えている。すなわち、複数の配線部４は、それぞれ、金属配線層４ｂと、この金属配線層４ｂの下面部４ｂｂの外方に突出して当該金属配線層４ｂの下に例えば断面矩形状に形成されたバリアメタル層４ａと、金属配線層４ｂの上面部４ｂａ外方に突出して金属配線層４ｂの上に庇状に形成されたバリアメタル層４ｃとを備えている。このとき、複数の配線部４間にはボイド６が形成されている。このボイド６は、その外周側の一部がバリアメタル層４ｃおよび金属配線層４ｂ間の界面よりも上方に形成されていると共に、外周側の一部がバリアメタル層４ａおよび金属配線層４ｂ間の界面よりも下方に形成されているため、ボイド６の断面面積が従来に比較して大きくなる。
従来、隣接して並設された配線部４間のボイド６の大きさを小さくする方向で検討が進められていたが、プロセスのバラツキの影響によりボイド６がその場所に応じて完全に消失したり小さく残存してしまうことがあった。このとき、近年の設計ルールの縮小化に伴い、隣接する配線部４間の容量値が大きくなり回路動作遅延時間のバラツキも無視できない程度になってきていた。
本実施形態においては、ボイド６が従来に比較して大きく形成されているため、隣接する配線部４および４間の容量値が従来に比較して小さくなる。これにより、たとえ配線部４を利用して回路構成したとしても従来に比較して回路動作が遅延しなくなる。
従来、絶縁層５を配線部４間に形成するときには、ボイド６の大きさを小さくするようにしていたため、ボイド６が完全に消失したり小さいながらも様々な大きさに形成されており、ボイド６の有無等に応じて、隣接する配線部４間の容量値も隣接する多数の配線部４間でばらつきを生じていた。以前は、この容量値のバラツキが回路設計時に考慮する必要のない程度のものであったが、近年の設計ルールの縮小化に伴い無視できない程度のバラツキになっている。
ところで、隣接する配線部４間の容量値は、隣接したバリアメタル層４ａおよび４ａ間や隣接したバリアメタル層４ｃおよび４ｃ間の容量値よりも、隣接する金属配線層４ｂおよび４ｂ間の容量値に大きく依存する。これは、電流がバリアメタル層４ａおよび４ｃよりも金属配線層４ｂに多く流れるためである。
すなわち、本実施形態に示すように、ボイド６は、その外周側の一部がバリアメタル層４ｃおよび金属配線層４ｂ間の界面よりも上方に形成されていると共に、外周側の一部がバリアメタル層４ａおよび金属配線層４ｂ間の界面よりも下方に形成されていると、特に金属配線層４ｂの側面に形成される薄膜部５ａの膜厚Ｗ１０を略一定に形成することができ、たとえ多数の配線部４を形成したとしても配線間容量値のバラツキを抑制できるようになる。
金属配線層４ｂは、その下面部４ｂｂが上面部４ｂａよりも広いため、薄膜部５ａが金属配線層４ｂの側壁に形成されやすくなる。ボイド６は、その内部が真空状態に形成されているため配線部４間の容量値を最も小さくすることができる。
ボイド６は、その下端部６ｂがバリアメタル層４ａおよび金属配線層４ｂ間の界面よりも下方に位置するように形成されているため、特に隣接するバリアメタル層４ａ間の容量値を抑制できるようになる。ボイド６は、その上端部６ａがバリアメタル層４ｃおよび金属配線層４ｂ間の界面よりも上方に位置するように形成されているため、隣接するバリアメタル層４ｃ間の容量値を抑制できるようになる。
＜製造方法について＞
以下、図２ないし図５を参照しながら、上記構成の製造工程について説明を行う。
図２に示すように、下側の絶縁層１１の上に下側のバリアメタル層１２を形成する。このバリアメタル層１２は、例えばＴｉＮ／Ｔｉの積層構造により例えば２０ｎｍの膜厚で形成されており、バリアメタル層４ａを形成するための層である。このバリアメタル層１２の上に金属層１３を形成する。この金属層１３は、例えばＡｌ材料により１３０ｎｍ膜厚で形成されており、金属配線層４ｂを形成するための層である。
以下、図２ないし図５を参照しながら、上記構成の製造工程について説明を行う。
図２に示すように、下側の絶縁層１１の上に下側のバリアメタル層１２を形成する。このバリアメタル層１２は、例えばＴｉＮ／Ｔｉの積層構造により例えば２０ｎｍの膜厚で形成されており、バリアメタル層４ａを形成するための層である。このバリアメタル層１２の上に金属層１３を形成する。この金属層１３は、例えばＡｌ材料により１３０ｎｍ膜厚で形成されており、金属配線層４ｂを形成するための層である。
この金属層１３の上に上側のバリアメタル層１４を形成する。このバリアメタル層１４は、例えばＴｉＮ／Ｔｉの積層構造により例えば４０ｎｍの膜厚で形成され、バリアメタル層４ｃを形成するための層である。このバリアメタル層１４上に保護用の絶縁層１５を形成する。この絶縁層１５は、例えばＴＥＯＳにより１００ｎｍの膜厚で形成され、バリアメタル層１４を保護するための層（絶縁性保護膜に相当）である。尚、バリアメタル層１４が従来に比較して厚く（例えば１４０ｎｍ程度）形成されていれば、絶縁層１５は必要に応じて形成すれば良い。
次に、図３に示すように、レジスト１６を塗布しパターニングしてマスクパターンを形成する。このとき、開口幅は例えば７０ｎｍに設定されている。次に、パターン形成されたレジスト１６をマスクとして必要に応じて絶縁層１５、バリアメタル層１４、金属層１３、バリアメタル層１２、さらに下層側の絶縁層１１の上側の一部をドライエッチング法（例えばＲＩＥ（Reactive Ion Etching）法）により除去する。すると、絶縁層１５、バリアメタル層１４、金属層１３、バリアメタル層１２が分断されるようになる。
この後、アッシング処理によりレジスト１６を剥離すると共に、ウェットエッチング処理することにより反応生成物（図示せず）を除去する。ウェットエッチング処理されると金属層１３が横方向（水平方向）にも除去される（図４の除去領域Ｂ参照）。尚、アスペクト比が高いため、その除去幅は深部（下方）に至るに従い狭くなる。
図４は、処理後の状態を示している。このとき絶縁層１５は、その上端部１５ａが上側に湾曲した状態で形成される。尚、絶縁層１５は、絶縁層５に対応している。また、バリアメタル層１４は、バリアメタル層４ｃに対応している。バリアメタル層４ｃは、その端部４ｃｂが金属配線層４ｂの上面部４ｂａの形成面外方に突出して形成されるようになる。金属層１３は、金属配線層４ｂに対応する層である。バリアメタル層１２は、バリアメタル層４ａに対応する膜である。バリアメタル層４ａは、その端部４ａｂが金属配線層４ｂの下面部４ｂｂの形成面外方に突出して形成されるようになる。さらに、溝部３ａが絶縁層１１に形成されるようになる。この絶縁層１１が、絶縁層３に対応する層である。
図４には、膜厚の寸法をも示している。この図４において、隣接するバリアメタル層４ｃ及び４ｃの端部４ｃｂ及び４ｃｂ間の幅Ｗ１は例えば７０ｎｍ、隣接するバリアメタル層４ａ及び４ａの端部４ａｂ及び４ａｂ間の幅Ｗ２は例えば５０ｎｍである。バリアメタル層４ｃの幅Ｗ３は例えば７０ｎｍ、バリアメタル層４ａの幅Ｗ４は例えば９０ｎｍである。金属配線層４ｂの側面の平面Ａからの距離Ｗ５は例えば１０ｎｍである。このとき、金属配線層４ｂの上端部の幅Ｗ６は５０ｎｍであり、金属配線層４ｂの下端部の幅Ｗ７は７０ｎｍとなる。
バリアメタル層４ｃの膜厚Ｄ２は例えば４０ｎｍ、バリアメタル層４ａの膜厚Ｄ４は例えば２０ｎｍである。また、金属配線層４ｂの膜厚Ｄ３は例えば１３０ｎｍ、絶縁層１５は、膜厚１００ｎｍで成膜されるが、エッチング処理した後にバリアメタル層４ｃ上に絶縁層５として残存する。このとき、エッチング処理後に残存する膜厚Ｄ１は例えば８０ｎｍである。
次に、図５に示すように、隣接する配線部４間に絶縁層５を埋込み形成する。このとき、ＨＤＰ−ＣＶＤ（High-Density-Plasma Chemical Vapor Deposition)法により絶縁層５を埋込み形成する。
すなわち、バリアメタル層４ｃ上に対して山状に絶縁層１５が残留した状態から絶縁層５を埋込み形成するため、アスペクト比が従来に比較して高くなり埋込性が悪化する。このことにより、図５に示すように、絶縁層５を薄膜部５ａとして金属配線層４ｂの側面の略全体に均一な膜厚で薄く形成し、ボイド６を横方向（水平方向）に大きく構成する。
次に、図５に示すように、隣接する配線部４間に絶縁層５を埋込み形成する。このとき、ＨＤＰ−ＣＶＤ（High-Density-Plasma Chemical Vapor Deposition)法により絶縁層５を埋込み形成する。
すなわち、バリアメタル層４ｃ上に対して山状に絶縁層１５が残留した状態から絶縁層５を埋込み形成するため、アスペクト比が従来に比較して高くなり埋込性が悪化する。このことにより、図５に示すように、絶縁層５を薄膜部５ａとして金属配線層４ｂの側面の略全体に均一な膜厚で薄く形成し、ボイド６を横方向（水平方向）に大きく構成する。
ＨＤＰ−ＣＶＤ法により絶縁層５を埋込み形成するときに、隣接したバリアメタル層４ａ間や隣接したバリアメタル層４ｃ間に絶縁層５を埋込む埋込処理と、当該埋込処理により埋め込まれた埋込領域の間口を広げるためのスパッタ処理と、を繰り返して絶縁層５を埋込み形成することが望ましい。この場合、埋込処理対スパッタ処理の膜処理速度（単位［ｎｍ／ｍｉｎ］）の比率を１０対１とすることが望ましい。この比率を３対１にするとボイド６が小さく形成されてしまい、本実施形態の構成を製造することが困難となる。１０対１の条件により膜を処理することで隣接する配線部４間に対して大きなボイド６を容易に形成できるようになる。
また、ＨＤＰ−ＣＶＤ法により絶縁層を埋込み形成するときに、従来、成膜時のガス流量をＳｉＨ4／Ｏ2＝３０／１２０［ｓｃｃｍ］（［ｓｃｃｍ］はstandard cc/minの略を示す）としていたが、このガス流量を増してＳｉＨ4／Ｏ2＝９０／３６０［ｓｃｃｍ］とすることが望ましい。この場合、配線部４間に対して大きなボイド６を容易に形成できるようになる。
図５には、埋込処理後の寸法を示している。この図５において、薄膜部５ａは、金属配線層４ｂの側面に形成されているが、ボイド６の上端部６ａ側における隣接する薄膜部５ａ間の最大距離Ｗ８は例えば８０ｎｍ、ボイド６の下端部６ｂ側における隣接する薄膜部５ａ間の最大距離Ｗ９は例えば６０ｎｍである。金属配線層４ｂの側面に形成される薄膜部５ａの膜厚Ｗ１０は例えば１３ｎｍである。バリアメタル層４ａの上面部４ａａおよび金属配線層４ｂの下面部４ｂｂ間の界面と、その下方に位置するボイド６の下端部６ｂとの間の最短距離Ｄ５は例えば５ｎｍである。バリアメタル層４ｃの下面部４ｃａおよび金属配線層４ｂの上面部４ｂａ間の界面と、その上方に位置するボイド６の上端部６ａとの間の最短距離Ｄ６は例えば１５ｎｍである。
ここで、断面積を概略的に算出すると次に示すようになる。金属配線層４ｂの断面積は約８０００［ｎｍ2］、ボイド６の断面積は約９０００［ｎｍ2］である。このとき、金属配線層４ｂの断面積がボイド６の断面積よりも小さいため、特に隣接する配線部４間の容量値を抑制できる。尚、ボイド６の大きさについては、回路の電気的特性上特に問題を生じることはない。
このような本実施形態に係る製造方法によれば、次に示す工程を備えている。下側の絶縁層１１の上にバリアメタル層１２を形成する。このバリアメタル層１２の上に金属層１３を形成する。この金属層１３の上にバリアメタル層１４を形成する。このバリアメタル層１４の上に当該バリアメタル層１４の保護用の絶縁層１５を形成する。この絶縁層１５の上にレジスト１６を塗布しパターニングする。このパターン形成されたレジスト１６をマスクとして絶縁層１５、バリアメタル層１４、金属層１３、バリアメタル層１２、および絶縁層１１をドライエッチングする。ウェットエッチングすることにより反応生成物を除去すると共に金属層１３の側面側を除去する。金属層１３およびバリアメタル層１２の界面より下方にボイド６を形成すると共に金属層１３およびバリアメタル層１４の界面より上方にボイド６を形成するように、ＨＤＰ-ＣＶＤ法により隣接する配線部４間に絶縁層５を埋込み形成する。
このような製造方法によれば、ボイド６を従来に比較して大きく形成することができ、隣接する配線部４間の容量値を抑制することができる。しかも、当該容量値のバラツキを抑制することができる。
また、絶縁層５を埋込み形成する工程においては、絶縁層５の埋込処理と当該埋込処理により埋込まれた領域の間口を広げるためのスパッタ処理とを繰り返し行うことにより絶縁層５を埋込み形成しているため、大きなボイド６を容易に形成できるようになる。
この場合、埋込処理対スパッタ処理の膜処理速度比率を１０対１としているため、大きなボイド６を容易に形成することができる。成膜時のガス流量をＳｉＨ4／Ｏ2＝９０／３６０［ｓｃｃｍ］にしているため、大きなボイド６を容易に形成することができる。
また、絶縁層５を埋込み形成する工程においては、絶縁層５の埋込処理と当該埋込処理により埋込まれた領域の間口を広げるためのスパッタ処理とを繰り返し行うことにより絶縁層５を埋込み形成しているため、大きなボイド６を容易に形成できるようになる。
この場合、埋込処理対スパッタ処理の膜処理速度比率を１０対１としているため、大きなボイド６を容易に形成することができる。成膜時のガス流量をＳｉＨ4／Ｏ2＝９０／３６０［ｓｃｃｍ］にしているため、大きなボイド６を容易に形成することができる。
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
ボイド６の外周の一部が、金属層１３およびバリアメタル層１２間の界面よりも下方、および金属層１３およびバリアメタル層１４間の界面よりも上方、の何れにも形成されている実施形態を示したが、これに限定されるものではなく、何れか一方のみに形成されていれば良い。この場合にも容量値を抑制することができると共に容量値のバラツキを抑制できる。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
ボイド６の外周の一部が、金属層１３およびバリアメタル層１２間の界面よりも下方、および金属層１３およびバリアメタル層１４間の界面よりも上方、の何れにも形成されている実施形態を示したが、これに限定されるものではなく、何れか一方のみに形成されていれば良い。この場合にも容量値を抑制することができると共に容量値のバラツキを抑制できる。
図面中、１は半導体装置、３，１１は下側の絶縁層、４は配線部、４ａは第１のバリアメタル層、４ｂは金属配線層、４ｃは第２のバリアメタル層、１２はバリアメタル層（第１の導電層）、１３は金属層（第２の導電層）、１４はバリアメタル層（第３の導電層）、５，１５は絶縁層、６はボイドを示す。
Claims (5)
- それぞれ金属配線層と、この金属配線層の下部に形成された下側バリアメタル層と、前記金属配線層の上部に形成された上側バリアメタル層とからなり、所定方向に沿って複数併設された配線部であって、前記金属配線層の第１の上端の第１の幅寸法が前記金属配線層の第１の下端の第２の幅寸法より小さい台形状の断面を有し、前記下側バリアメタル層は前記金属配線層の前記第２の幅寸法より大きい第３の幅寸法を有し、前記上側バリアメタル層は前記金属配線層の前記第１の幅寸法より大きくかつ前記下側バリアメタル層の前記第３の幅寸法より小さい第４の幅寸法を有する配線部と、
前記配線部間にボイドが生じるよう前記各配線部を覆う絶縁層とを備え、
前記ボイドの第２の上端は前記上側バリアメタル層の上面と前記金属配線層の前記第１の上端の間に対応する位置に位置し、前記ボイドの第２の下端は前記下側バリアメタル層の下面と前記金属配線層の前記第１の下端の間に対応する位置に位置し、前記金属配線層の側面には均一に前記絶縁膜が形成されることを特徴とする半導体装置。 - 前記上側バリアメタル層および前記下側バリアメタル層は、それぞれ矩形状の断面形状を有することを特徴とする請求項１記載の半導体装置。
- 前記ボイドの前記金属配線層の前記第１の上端に対応する位置の幅寸法は、前記金属配線層の前記第１の下端に対応する位置の幅寸法より大きいことを特徴とする請求項１または２記載の半導体装置。
- 下側絶縁層の上に下側バリアメタル層となる第１の導電層を形成する工程と、
この第１の導電層の上に金属配線層となる第２の導電層を形成する工程と、
この第２の導電層の上に上側バリアメタル層となる第３の導電層を形成する工程と、
この第３の導電層の上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとして第１乃至第３の導電層をドライエッチングし、第１の上端の第１の幅寸法が第１の下端の第２の幅寸法より小さい断面台形状の前記金属配線層と、前記金属配線層の前記第２の幅寸法より大きい第３の幅寸法を有する下側バリアメタル層と、前記金属配線層の前記第１の幅寸法より大きくかつ前記下側バリアメタル層の前記第３の幅寸法より小さい第４の幅寸法を有する上側バリアメタル層とからなる複数の配線層を形成する工程と、
ＨＤＰ−ＣＶＤ法により前記配線層間にボイドが生じるように絶縁層を埋め込む工程であって、前記ボイドの第２の上端が前記上側バリアメタル層の上面と前記金属配線層の前記第１の上端の間に対応する位置に位置し、前記ボイドの第２の下端が前記下側バリアメタル層の下面と前記金属配線層の前記第１の下端の間に対応する位置に位置し、前記金属配線層の側面には均一に前記絶縁膜が形成されるよう前記絶縁膜を埋め込む工程とを備えたことを特徴とする半導体装置の製造方法。 - 前記第３の導電層と前記マスクパターンとの間に絶縁性保護膜を形成する工程を備えたことを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005088498A JP4751083B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置およびその製造方法 |
| US11/387,972 US7358613B2 (en) | 2005-03-25 | 2006-03-24 | Semiconductor device and method of manufacturing the same |
| US12/030,960 US7790614B2 (en) | 2005-03-25 | 2008-02-14 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005088498A JP4751083B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006269925A JP2006269925A (ja) | 2006-10-05 |
| JP4751083B2 true JP4751083B2 (ja) | 2011-08-17 |
Family
ID=37034328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005088498A Expired - Fee Related JP4751083B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7358613B2 (ja) |
| JP (1) | JP4751083B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001875B1 (ko) * | 2006-09-30 | 2010-12-17 | 엘지이노텍 주식회사 | 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재 |
| KR100817088B1 (ko) * | 2007-02-16 | 2008-03-26 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 |
| US8076778B2 (en) * | 2009-09-30 | 2011-12-13 | Macronix International Co., Ltd. | Method for preventing Al-Cu bottom damage using TiN liner |
| JP5485309B2 (ja) * | 2012-01-30 | 2014-05-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR101985937B1 (ko) * | 2012-07-11 | 2019-06-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP5932604B2 (ja) * | 2012-10-24 | 2016-06-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8633117B1 (en) | 2012-11-07 | 2014-01-21 | International Business Machines Corporation | Sputter and surface modification etch processing for metal patterning in integrated circuits |
| US9583434B2 (en) * | 2014-07-18 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal line structure and method |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5310700A (en) * | 1993-03-26 | 1994-05-10 | Integrated Device Technology, Inc. | Conductor capacitance reduction in integrated circuits |
| JP3399173B2 (ja) * | 1995-08-18 | 2003-04-21 | ソニー株式会社 | 半導体集積回路装置 |
| JP2998678B2 (ja) | 1997-02-17 | 2000-01-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3362675B2 (ja) * | 1998-09-08 | 2003-01-07 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3532827B2 (ja) * | 1999-04-28 | 2004-05-31 | 松下電器産業株式会社 | 多層配線を有する半導体装置及びその製造方法 |
| US6300242B1 (en) * | 1999-04-28 | 2001-10-09 | Matsuhita Electronics Corporation | Semiconductor device and method of fabricating the same |
| JP2001217310A (ja) * | 2000-02-02 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3654830B2 (ja) * | 2000-11-17 | 2005-06-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2004193431A (ja) * | 2002-12-12 | 2004-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-03-25 JP JP2005088498A patent/JP4751083B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-24 US US11/387,972 patent/US7358613B2/en not_active Expired - Fee Related
-
2008
- 2008-02-14 US US12/030,960 patent/US7790614B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080138977A1 (en) | 2008-06-12 |
| US20060214191A1 (en) | 2006-09-28 |
| JP2006269925A (ja) | 2006-10-05 |
| US7790614B2 (en) | 2010-09-07 |
| US7358613B2 (en) | 2008-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4751083B2 (ja) | 半導体装置およびその製造方法 | |
| US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
| JP2008294335A (ja) | 半導体装置の製造方法 | |
| JP2003514397A (ja) | 自己整合されたビア構造における空隙誘電体 | |
| US20140167250A1 (en) | Semiconductor device | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| US20040222526A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20080030292A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| TWI415221B (zh) | 使用襯墊層以防止金屬導線受到傷害之方法 | |
| KR100778869B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100852844B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2008041804A (ja) | 半導体装置及びその製造方法 | |
| US20090032900A1 (en) | Method of protecting shallow trench isolation structure and composite structure resulting from the same | |
| JP2014175525A (ja) | 半導体装置及びその製造方法 | |
| US10573553B2 (en) | Semiconductor product and fabrication process | |
| JP5568244B2 (ja) | 半導体装置の製造方法 | |
| JP2004031638A (ja) | 配線構造の形成方法 | |
| KR100859478B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100922550B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100451492B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100800728B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20080060360A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JP2006049409A (ja) | 多層配線の形成方法及び、電子デバイスの製造方法 | |
| KR20110075399A (ko) | 듀얼 다마신 트랜치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |